JP2000021860A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 露光波長の短波長化、例えばエキシマレーザ
による微細レジストパターンの形成には、レジスト膜厚
の薄膜化が必須である。しかし、レジスト膜厚の薄膜化
を進めるとドライエッチング耐性が著しく劣化する問題
を生じる。 【解決手段】 反射防止膜、ないしその一部に、ドライ
エッチング耐性の大きいアルミニウム絶縁膜１０４を用
いる。 【効果】 微細レジストパターンが得られると同時に、
アルミニウム絶縁膜がドライエッチング時のマスク材と
して機能するので、レジストパターンがたとえドライエ
ッチング途中でなくなっても、所望のドライエッチング
形状が得られる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に係り、特にリソグラフィー工程における反
射防止膜を用いた半導体装置の製造方法及び半導体装置
に関する。

【０００２】

【従来の技術】現在の半導体プロセスは、既に最小加工
寸法0.2umのデザインルールが用いられており、光リソ
グラフィーでは、波長248nmのクリプトンフロライド(Kr
F)エキシマレーザが主流となっている。更に、次世代の
露光技術である波長193nmのアルゴンフロライド(ArF)エ
キシマレーザも、製品化の検討が精力的に進められてい
る。露光波長の短波長化は、多重干渉の小周期化、基板
反射率の増大を伴うため、レジストの線幅が多重干渉の
影響を大きく受けるようになる。すなわち、レジスト膜
厚のわずかな変動で線幅が大きく変動するようになる。

【０００３】レジストパターンの線幅変動を抑制する技
術の一つとして、反射防止技術がある。既にいくつかの
方法が提案されているが、高反射基板を用いる場合は、
パターンを形成するレジスト下部に吸収性の反射防止膜
(ARL)を形成する方法が用いられている。

【０００４】無機膜を反射防止膜として用いる場合は、
屈折率や吸収係数を変化させず、膜厚で最適化を行う方
法と、膜厚を固定し屈折率や吸収係数を最適化する２つ
の方法がある。前者の代表例は、TiN膜(窒化チタン
膜)、TiON膜(酸窒化チタン膜)、非晶質-Si膜等が挙げら
れる。これらは、特開平8-330249で紹介されている。一
方、後者の代表例は、Si_xO_yN_z膜(Si酸窒化膜)、MoSi_xO_y
膜(モリブデンSi酸化膜)等であり、特開平9-82604、特
開平7-130650で紹介されている。

【０００５】反射防止膜の膜厚は、反射防止膜の屈折率
と吸収係数、及びレジストのそれを考慮した最適値を用
いるが、いずれも15〜50nm程度の範囲になると予想され
る。

【０００６】ArFエキシマレーザ、反射防止膜、及び超
解像技術を用いれば、0.13um〜0.15um幅のライン／スペ
ースパターンやホールパターンの形成が可能となる。但
し、レジストパターンの剥がれや倒れが発生しやすくな
るため、 ArFエキシマレーザリソグラフィーではレジス
トパターンのアスペクト比の低減、すなわち、レジスト
膜厚の薄膜化を行う必要がある。レジスト膜を薄膜化す
ると、レジストパターンの制御性も向上するため、目標
とする微細なパターンを形成する上でも有利な方向へ働
く。レジストの膜厚は使用するレジストの感度やパター
ンの形状により異なるが、300nm〜500nm程度の膜厚が一
般的になると予想される。

【０００７】

【発明が解決しようとする課題】ArFエキシマレーザ技
術における課題の一つは、レジストの薄膜化によるドラ
イエッチング耐性の劣化である。すなわち、微細なパタ
ーンを形成することは可能になるが、深い溝や孔の加工
や、厚い膜を加工する際、エッチングの途中でレジスト
が無くなってしまう致命的な問題が発生する。

【０００８】本発明の目的は、レジストを薄膜化しても
ドライエッチングの加工に問題を生じない半導体装置、
およびその製造方法を提供するものである 。

【０００９】

【課題を解決するための手段】上記目的は、レジストの
下部の反射防止膜、ないしその一部にドライエッチング
耐性の大きい薄膜を用いることで達成される。具体的に
は、反射防止膜、ないしその少なくとも一部にアルミニ
ウムを含む酸化膜や酸窒化膜 及びこれらの積層膜を用
いることで達成される。これらの代表的な膜としては、
Al_xO_y、Al_xO_yN_z、SiAl_xO_y、SiAl_xO_yN_z (但しx、y、z
は、それぞれの元素の組成比を示す)等のAl原子を含む
絶縁膜が挙げられる。

【００１０】アルミニウムを含む絶縁膜は古くから研究
されてきたが、ドライエッチングレートが小さいため半
導体プロセスへの適用が困難とされてきた。このため、
薄い膜が必要とされるゲート絶縁膜やキャパシタ絶縁膜
等への適用しか検討されてこなかった。

【００１１】酸素、窒素等を含むアルミニウム絶縁膜
は、化学的に非常に安定であるため、ホウ素(B)や水素
(H)、及び炭素(C)等で酸素(O)を引き抜くと共に、AlC
l₃、AlBr₃、AlI₃等のハロゲン化合物の形で反応させけ
ればエッチングはほとんど進行しない。そのため、アル
ミニウム絶縁膜のエッチングには、ホウ素、水素、及び
炭素の組と塩素(Cl)、臭素(Br)、よう素(I)からなる組
の化合物を用いるのが良い。従って、同じ塩素系のガス
で、Siのエッチングとして広く用いられているCl₂を用
いても、アルミニウム絶縁膜のエッチングはほとんど起
こらない。また、SiO₂膜やSi₃N₄膜のエッチングに用い
られるフッ素系のガス、具体的にはCF₄、C₄F₈、CHF₃等
のCF系ガスに対しては、炭素によるアルミニウム絶縁膜
からの酸素の引き抜きは期待できるが、アルミニウムの
フッ化物(AlF₃)の気化が生じないためエッチング反応が
進行しない。言い替えれば、アルミニウム絶縁膜は、薄
い膜であってもドライエッチングに対する優れたマスク
材となる。

【００１２】一方、アルミニウム絶縁膜はBCl₃とArの混
合ガスを用いてエッチングを行う場合、SiO₂膜やSi₃N₄
膜に対しては、〜５倍程度の選択比が得られる。アルミ
ニウム絶縁膜のエッチングレートは、〜20nm/minと小さ
いが、上記アルミニウム絶縁膜を反射防止膜ないしその
一部に適用する場合、膜厚が薄いためドライエッチング
レートが小さくても特に問題は生じない。すなわち、反
射防止膜、ないしその一部にアルミニウム絶縁膜を用い
れば、レジストパターンがエッチング途中で無くなって
もアルミニウム絶縁膜がドライエッチングのマスクとし
て働くので、問題なく加工を行うことができる。

【００１３】

【発明の実施の形態】（実施例１）図１、図２を用いて
は本発明の第１の実施例の説明を行なう。ここでは、厚
い有機SOG膜にコンタクト孔を形成する実施例を示す。
なお図１、図２は各プロセスフローにおける断面図を示
したものである。

【００１４】まずＰ型の単結晶Si基板101上に減圧化学
気相成長法(LP-CVD法)を用いて100nmのSi₃N₄膜102を堆
積した後、回転塗布法により800nmの有機SOG膜103を形
成した。本実施例においては、誘電率が2.9〜3.1の有機
SOG膜103を用いた。次に、400℃の酸化性雰囲気中で、
上記有機SOG膜103を熱処理した後、スパッタ法により厚
さ10nmのAl_xO_y膜104、プラズマCVD法により反射防止膜
となるSi_xO_yN_z膜105を順次堆積した。Al_xO_y膜104 (但
し、x, yは0を含まない実数)は、酸化アルミニウムのタ
ーゲットをArガスでスパッタすることにより形成した。
本実施例においては、上記Al_xO_y膜104の膜厚を10nmとし
たが、目的に応じて5nm以上100nm以下の範囲で用いるこ
とが好ましい。但し、10nm以下ではドライエッチングの
マスク材としての機能が低下し、50nm以上では加工する
ことが難しくなるため、10nm以上50nm以下の範囲で用い
ることが好ましい。

【００１５】Si_xO_yN_z膜105の形成には、SiH₄とN₂とO₂を
ガスを原料ガスとして用い、その混合比を調整すること
で Si_xO_yN_z膜105の組成比x,y,z (但し、xは0を含まない
実数、yは0を含む実数、zは0を含まない実数)を制御し
た。

【００１６】感光する光の反射率を最低にするには、下
地となる膜の光学定数を考慮して、反射防止膜105とな
るSi_xO_yN_z膜105の屈折率(n)と吸収係数(k)、及び膜厚を
最適値に設定すれば良い。Si_xO_yN_z膜105の屈折率(n)と
吸収係数(k)は、膜の組成比を制御することで、n=2.0〜
2.5、k=0.1〜0.9の範囲で制御可能である。本実施例で
はSi_xO_yN_z膜105の膜厚を25nmとした。次に、ArFエキシ
マレーザリソグラフィー、及び超解像技術を用いて、直
径0.15umのホールパターン107を形成した。本実施例に
おいては、レジスト膜106の膜厚を350nmとした(図１
(a))。

【００１７】次に、上記レジスト膜106をマスクとし
て、異方性ドライエッチング法によりSi_xO_yN_z膜105、Al
_xO_y膜104をエッチングした。 Si_xO_yN_z膜105のエッチン
グはCF₄とO₂ガスを、Al_xO_y膜104のエッチングには、BCl
₃とArガスを用いた(図１(b))。

【００１８】続いて、レジストパターン106をマスクと
して有機SOG膜103のドライエッチングを行った。図２
(a)は、C₄F₈とArガスを用いて厚さ800nmの有機SOG膜103
をエッチングしてホールパターン107を転写した時の断
面図である。

【００１９】有機SOG膜はCVD法で形成するSiO₂膜に比べ
誘電率は小さいが、膜中にカーボン(C)を含んでいるた
め、ドライエッチングレートが低下する問題がある。こ
のため、レジスト膜106との選択比は2〜2.5倍程度しか
得られない。本実施例においては、有機SOG膜103をエッ
チングした時点で、既にレジスト膜106は消失してお
り、反射防止膜105であるSi_xO_yN_z膜105もわずかにエッ
チングされていた (図２(a)) 。

【００２０】次に、CHF₃とO₂ガスを用いて、Si基板101
上のCVD-Si₃N₄膜102のドライエッチングを行った。図２
(b)に、Si₃N₄膜102エッチング後の断面図を示す。レジ
ストパターン106は有機SOG膜のエッチング途中で、また
反射防止膜であるSi_xO_yN_z膜105はCVD-Si₃N₄膜102のドラ
イエッチング途中で無くなったが、Al_xO_y膜がマスク材
として働くため、Si₃N₄膜エッチングを行っても、有機S
OG膜103は削れることなくホールパターン107を形成する
ことができた。

【００２１】なお、本実施例においては、Al_xO_y膜の形
成に物理的化学気相成長法であるスパッタ法を用いた
が、有機アルミニウム化合物、例えばAl(CH₃)₃やAl(C₄H
₉)₃等とO₂の反応を利用するCVD法やAl(OC₃H₇)₃やAl(OCH
₃)₃等の熱分解によるCVD法を適用することも可能であ
る。

【００２２】（実施例２）次に、図３、図４を用いて本
発明の第２の実施例の説明を行なう。実施例２では、本
発明を用いた浅溝アイソレーションの作製方法に関する
ものである。

【００２３】まずＰ型の単結晶Si基板201を900℃のドラ
イ酸素雰囲気中で熱酸化して膜厚10nmのSiO₂膜202を形
成した後、LP-CVD法を用いて120nmのSi₃N₄膜203を堆積
した。続いて、スパッタ法を用いて反射防止膜204とな
るアルミニウム酸窒化膜 (Al_xO_yN_z膜)204を形成した。

【００２４】Al_xO_yN_z膜204は、アルミナ(Al₂O₃)のター
ゲットをN₂とArの混合ガスでスパッタすることにより形
成した。スパッタガスであるN₂とArの混合比を調整する
ことでAl_xO_yN_z膜204の組成比x,y,z (但し、xは0を含ま
ない実数、yは0を含む実数、zは0を含まない実数)を制
御することができる。

【００２５】感光する光の反射率を最低にするには、下
地となる膜の光学定数を考慮して、反射防止膜となるAl
_xO_yN_z膜204の屈折率(n)と吸収係数(k)、及び膜厚を最適
値に設定すれば良い。Al_xO_yN_z膜204の屈折率(n)と吸収
係数(k)は、膜の組成比を制御することで、n=1.8〜2.
4、k=0.1〜0.9の範囲で制御可能である。本実施例ではA
l _xO_yN_z膜204の膜厚を25nmとした。本実施例において
は、上記Al_xO_yN_z 膜204の膜厚を25nmとしたが、目的に
応じて5nm以上100nm以下の範囲で用いることが好まし
い。但し、10nm以下ではドライエッチングのマスク材と
しての機能が低下し、50nm以上では加工することが難し
くなるため、10nm以上50nm以下の範囲で用いることが好
ましい。

【００２６】次に、ArFエキシマレーザリソグラフィ
ー、及び超解像技術を用いてライン／スペース=0.15um
／0.15umのレジストパターン205を形成した。本実施例
においては、レジストパターン205の膜厚を300nmとした
(図３(a))。

【００２７】次に、上記レジストパターン205をマスク
として、異方性ドライエッチング法によりAl_xO_yN_z膜20
4、Si₃N₄膜203、SiO₂膜202を順次エッチングした。Al_xO
_yN_z膜204のエッチングはBCl₃とArガスを、Si₃N₄膜203、
SiO₂膜202のエッチングはCF₄とO₂ガスを用いた(図３
(b))。

【００２８】続いて、Cl₂とO₂ガスによるドライエッチ
ング法によりSi基板201のエッチングを行った。Si溝206
の深さは350nm、テーパ角度は87°とした。図３(c)にSi
溝206形成後の断面形状を示す。Si溝206のエッチング途
中でレジスト膜205は消失したが、反射防止膜204である
Al_xO_yN_z膜204がエッチングマスクとして機能するため、
問題を生じることなくSi溝206の加工が行えた。

【００２９】次に、周知の熱酸化法によりSi溝206の内
側に厚さ10nmの熱酸化膜207を形成した後、テトラエト
キシシラン(TEOS)とO₃を原料ガスとするCVD法により、
厚さ380nmのCVD-SiO₂膜208を堆積しSi溝205内を埋め込
んだ。続いて、上記CVD-SiO₂膜208の膜質を向上させる
ため、1000℃の酸素雰囲気中で20分の熱処理を行った
(図４(a))。

【００３０】次に、化学機械研磨法(CMP法)により上記C
VD-SiO₂膜208、 Al_xO_yN_z膜204、及びSi₃N₄膜203の一部
を研磨して表面の平坦化を行った。なお、CMP法による
研磨は、Si基板201表面から約40nmの高さまで研磨した
(図４(b))。最後に、160℃の熱リン酸によりSi₃N₄膜203
パターンを除去して浅溝アイソレーションの形成を終了
した(図４(c))。

【００３１】本実施例においては、反射防止膜204とし
てAl_xO_yN_z膜204を用いたが、屈折率と吸収係数を制御で
きるAl_xO_y、SiAl_xO_y、SiAl_xO_yN_z膜等を用いても同様の
結果が得られた。また本実施例ではアルミニウムを含む
絶縁膜の形成にスパッタ法を用いたが、CVD法を用いる
ことも勿論可能である。

【００３２】（実施例３）本実施例ではMOSトランジス
タのゲート電極の加工、及びコンタクト孔加工に、本発
明を適用した例を示す。図５〜図７に本実施例の断面図
を示す。

【００３３】まず、実施例２で示した方法で素子分離領
域(図示せず)を既に形成したN型の単結晶Si基板301を、
850℃のウエット酸化法で熱酸化してゲート絶縁膜とな
る4nmのSiO₂膜302を形成した後、LP-CVD法を用いて50nm
のボロンドープ非晶質Si膜303を堆積した。上記ボロン
ドープ非晶質Si膜303の形成には原料ガスとしてSi₂H₆と
B₂H₆ガスを用い、350℃の温度で形成を行った。なお、
上記ボロンドープ非晶質Si膜は、700℃、30分のN₂アニ
ールを行い多結晶Si膜303へと変換した。

【００３４】続いて、スパッタ法により10nmのWN膜30
4、100nmのW膜305を連続して堆積した後、TEOSとO₂を用
いたプラズマCVD法により150nmのCVD-SiO₂膜306を堆積
した。次に、実施例２に示した方法で反射防止膜となる
厚さ30nmのAl_xO_yN_z膜307を形成した(図５(a))。

【００３５】次に、超解像技術を用いたArFエキシマレ
ーザリソグラフィーにより線幅150nm、スペース200nm、
厚さ350nmのレジストパターン308を形成した後、BCl₃と
Arガスを用いたドライエッチング法により、上記Al_xO_yN
_z膜307を加工した(図５(b))。

【００３６】次に、ドライエッチング法により、CVD- S
iO₂膜306、W膜305、WN膜304、及び多結晶Si膜303を順次
エッチングしてゲート電極を形成した。CVD- SiO₂膜306
はCF₄とO₂ガスを、W膜305とWN膜304はSF₆とCl₂ガスを、
多結晶Si膜303はCl₂とO₂ガスを用いてそれぞれエッチン
グした。本実施例では、多結晶Si膜303のエッチング途
中でレジストパターン308は消失していたが、Al_xO_yN_z膜
307がエッチングのマスクとして働くため、所望の形状
にゲート電極を加工できた。続いて、イオンインプラ法
を用いてSi基板301の所定の領域にボロン(B)を注入した
後、950℃、10秒のN₂アニールを行い拡散層309を形成し
た(図５(c))。

【００３７】次に、SiH₄とN₂を用いたプラズマCVDを用
いて、50nmのCVD-Si₃N₄膜310を堆積した後、回転塗布法
により600nmの有機SOG膜311を塗布してゲート電極間の
スペースを埋込んだ。この後、400℃の酸素雰囲気中で3
0分の熱処理を行い、有機SOG膜311の膜質を向上させ
た。続いて、スパッタ法を用いて、反射防止膜となる厚
さ25nmのAl_xO_yN_z膜312を堆積した(図６(a))。

【００３８】次に、超解像技術とArFエキシマレーザリ
ソグラフィーにより、短辺0.22um、長辺10umのレジスト
ホールパターン313を形成した。レジスト313の厚さは35
0nm、ホールパターン間の間隔は0.15umである。この
後、該レジストパターンをマスクとしてAl_xO_yN_z膜312の
ドライエッチングを行った。エッチングにはBCl₃とArの
混合ガスを用いた(図６(b))。

【００３９】次に、上記レジストパターン312をマスク
として、有機SOG膜311、CVD-Si₃N₄膜310、SiO₂膜302を
順次エッチングしてSi基板301に形成した拡散層309の表
面を露出させた。有機SOG膜311のエッチングはC₄F₈とAr
ガスで、Si₃N₄膜310とSiO₂膜302のエッチングはCF₄とO₂
で行った。図７(a)に示したように、レジストパターン3
13は上記ドライエッチング途中で無くなっていたが、反
射防止膜であるAl_xO_yN_z膜312がエッチングのマスクとし
て機能したため、所望の形状にコンタクト孔314を形成
できた。また、ゲート電極形成時に用いたCVD-SiO₂膜30
6上のAl_xO_yN_z膜307もドライエッチングのストッパ膜と
して機能したため、ゲート電極上部の削れも全く生じな
かった。

【００４０】次に、スパッタ法、及びCVD法を併用し
て、厚さ200nmのW膜315を堆積した後、CMP法を用いて該
W膜315を研磨して表面の平坦化を行いWプラグ315を形成
した(図７(b))。この後、ゲート電極最上部のW膜305、
及び拡散層309に接続したWプラグ315への配線を行い、p
チャネルMOSトランジスタを作製した。

【００４１】本実施例においても、反射防止膜307,312
としてAl_xO_yN_z膜307,312を用いたが、屈折率と吸収係数
を制御できるSiAl_xO_yN_z膜、Al_xO_y膜等のアルミニウム含
有絶縁膜を用いても同様の結果が得られた。また本実施
例ではアルミニウムを含む絶縁膜の形成にスパッタ法を
用いたが、CVD法を用いることも勿論可能である。

【００４２】また、本実施例では、ArFエキシマレーザ
を例に取って示したが、KrFエキシマレーザリソグラフ
ィーの反射防止膜として用いることも可能である。更
に、レジスト膜厚が薄い電子線(EB)リソグラフィーのレ
ジストの下地に用いることも無論可能である。

【００４３】

【発明の効果】アルミニウム絶縁膜の屈折率、吸収係
数、及び膜厚を制御することで、リソグラフィー工程の
反射防止膜として用いることが可能となる。上記アルミ
ニウム絶縁膜はドライエッチング耐性が大きいため、反
射防止膜のみならずドライエッチング時のマスク材とし
て機能する。すなわち、ドライエッチング途中でレジス
トパターンが消失しても所望のドライエッチング形状が
得られるので、レジストパターンの薄膜化が可能とな
る。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示す断面図。

【図２】本発明の第１の実施例を示す断面図。

【図３】本発明の第２の実施例を示す断面図。

【図４】本発明の第２の実施例を示す断面図。

【図５】本発明の第３の実施例を示す断面図。

【図６】本発明の第３の実施例を示す断面図。

【図７】本発明の第３の実施例を示す断面図。

【符号の説明】

101,201,301 …単結晶Si基板 102,203,310 … Si₃N₄膜 103,311 … 有機SOG膜 105,204,307,312 … 反射防止膜 106,205,308,313 … レジスト 202,207,208,302,306 … SiO₂膜 305,315 … W膜 304 … WN膜 303 … ボロンドープ多結晶Si膜 309 … 拡散層。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 横山 夏樹 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 由上 二郎 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 Ｆターム(参考） 2K009 AA02 BB04 CC03 DD04 5F004 AA04 AA11 DA01 DA04 DA16 DA23 DA26 DB00 DB01 DB03 DB07 EA04 EA22 EA26 EB04 EB05 5F045 AA03 AA06 AA08 AA19 AB31 AB32 AB33 AB34 AC07 CB06 DC52 DC63 EB19 GH03 HA13 HA16 5F046 CA04 PA03 PA04 PA05 PA13 5F058 BC02 BC08 BC11 BD05 BD15 BD18 BF04 BF07 BF12 BF25 BF27 BF46 BF54 BF55 BF61 BH12 BJ02 BJ10

Claims (9)

【特許請求の範囲】
1. 【請求項１】基体と、 前記基体上に形成された開口部を有する第１の膜と、 前記第１の膜の上面に形成された、アルミニウム原子を
   含む絶縁膜とを有することを特徴とする半導体装置。
2. 【請求項２】前記反射防止膜は、Al_xO_y、Al_xO_yN_z、SiAl
   _xO_y、SiAl_xO_yN_z (x、y、zは、それぞれの元素の組成比
   を示す) から選ばれた少なくとも１種の膜を含むことを
   特徴とする請求項１記載の半導体装置。
3. 【請求項３】基体上に、第１の膜を形成する工程と、 前記第１の膜上にアルミニウム原子を含む絶縁膜を形成
   する工程と、 前記絶縁膜上にレジスト膜を形成する工程と、 前記レジスト膜を露光してパターニングする工程と、 前記レジスト膜をマスクとして前記第１の膜をエッチン
   グする工程とを有することを特徴とする半導体装置の製
   造方法。
4. 【請求項４】前記絶縁膜は、Al_xO_y、Al_xO_yN_z、SiAl
   _xO_y、SiAl_xO_yN_z (但しx、y、zは、それぞれの元素の組
   成比を示す) から選ばれた少なくとも１種の膜を含むこ
   とを特徴とする請求項３記載の半導体装置の製造方法。
5. 【請求項５】前記絶縁膜は、物理的気相成長法又は化学
   的気相成長法により形成されることを特徴とする請求項
   ３又は４記載の半導体装置の製造方法。
6. 【請求項６】前記絶縁膜の膜厚は、5nm以上100nm以下で
   あることを特徴とする請求項３乃至５何れかに記載の半
   導体装置の製造方法。
7. 【請求項７】前記絶縁膜の膜厚は、10nm以上50nm以下で
   あることを特徴とする請求項３乃至５何れかに記載の半
   導体装置の製造方法。
8. 【請求項８】基体上に第１の膜を形成する工程と、 前記第１の膜上にアルミニウム原子を含む絶縁膜を形成
   する工程と、 前記絶縁膜上に反射防止膜を形成する工程と、 前記反射防止膜上にレジスト膜を形成する工程と、 前記レジスト膜をパターニングする工程と、 前記レジスト膜をマスクとして前記第１の膜をエッチン
   グする工程とを有することを特徴とする半導体装置の製
   造方法。
9. 【請求項９】前記反射防止膜は、Si_xO_yN_z 膜(但し、x、
   y、zは、それぞれの原子の組成比を表わす)であること
   を特徴とする請求項８記載の半導体装置の製造方法。