JPH1115702A - 装置内監視制御用メモリ - Google Patents

Abstract

(57)【要約】 【課題】 装置内監視制御システムにおいて、警報収集
および警報処理のパフォーマンスの向上、ソフトウェア
による制御の簡略化を図る 【解決手段】 制御信号生成部１０３は、ＣＰＵ１０１
からの制御情報を受けて前記メモリおよびメモリ制御部
を動作させるための制御信号を生成する。メモリ制御部
１０４は、データバスによってＣＰＵ１０１及びメモリ
１０２と接続されており、メモリ１０２に警報情報を書
き込む際に、書き込むべきアドレスに既に記憶されてい
るデータとＣＰＵ１０１からのデータの論理和をとり、
該論理和出力を新たな警報情報として書き込み、メモリ
１０２から警報情報を読み出す際に、該読み出したアド
レスに０固定データを書き込む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は装置内監視制御シス
テムに関し、特にマルチタスクで装置内情報を収集し監
視するシステムにおける装置内監視制御用メモリに関す
る。

【０００２】

【従来の技術】従来の装置内監視制御システムのハード
ウェアは、図１４に示すようにＣＰＵ１０１とメモリ１
０２との間でデータバスを直結している。従って、メモ
リの内容を読み書きするには、ＣＰＵが直接メモリにア
クセスしなければならない。

【０００３】また、従来の装置内監視制御システムのソ
フトウェアは、一般的に、図１５に示すように、マルチ
タスクでプログラミングされており、複数のタスクが同
時に動作して、共通のメモリ領域即ち資源をアクセスす
る構成となっている。図１５において、監視対象２０
１，２０２，２０３は、制御監視システムによって監視
制御される対象であり、システムの特定部分の警報情報
などを保持している。警報収集タスク２１０は、監視対
象２０１，２０２，２０３から警報を収集し、所定の処
理を行った後に、警報テーブル２２０に書き込む。警報
処理タスク２３０は警報テーブル２２０を参照し、警報
の発出や回復を判断し処理する。

【０００４】従って、警報収集タスク２１０と警報処理
タスク２３０とのタスク間で警報テーブル２２０に対す
るアクセスが競合する場合には、タスクに優先順位をつ
け、オぺレーティングシステムまたはアプリケーション
プログラムがソフトウェア的に排他処理を行っている。

【０００５】図１６に示すように、通常時、警報収集タ
スク２１０は、Ｔ１周期で警報収集動作を繰り返し、ま
た、１回の警報収集にはｔ１の時間を要する。一方、警
報処理タスク２３０は警報収集タスク２１０によって動
作開始のトリガがかけられ、警報処理にはｔ２の時間を
要する。

【０００６】警報収集タスク２１０のタスクの処理内容
を図１８に示す。警報収集タスク２１０は、開始時間に
なると以下の処理を開始する。まず、各監視対象２０
１，２０２，２０３から警報を収集し、所定の処理を行
う。次に、警報テーブル２２０のアクセス権を取得す
る。アクセス権の管理即ち、競合の調停は、図１５の資
源管理手段２４０が行う。各タスクは、図２０に示すよ
うに、アクセス権の取得が成功するまで待ち続ける仕組
みとなっている。

【０００７】次に、警報収集タスク２１０は、警報テー
ブル２２０から該当ビットの警報を読み出す。さらに収
集した警報と前記該当ビットとの論理和を求めて該当ビ
ットに書き込んだ後、警報テーブル２２０のアクセス権
を解放する。処理する警報が残っている間は同様の処理
を続け、処理する警報が残っていなければ、警報処理タ
スク２３０のタスク開始要求を行う。

【０００８】警報処理タスク２３０のタスクの処理内容
を図１９に示す。警報収集タスク２１０からの開始要求
があると、該要求を受け付け、警報テーブル２２０のア
クセス権を取得する。警報テーブル２２０のアクセスが
可能となったところで、警報テーブル２２０から該当ビ
ットを読み出し共有でない領域に格納する。次に、警報
テーブル２２０の該当ビットに応じた処理を行った後、
該当ビットに警報なし状態を書き込み、即ちクリアして
警報テーブル２２０のアクセス権を解放する。そして、
処理の対象となる警報がまだ残っているかどうか判断
し、残っていれば、同様の処理を処理の対象となる警報
がなくなるまで続ける。

【０００９】

【発明が解決しようとする課題】この従来技術において
は、ソフトウェアによってメモリアクセス競合時の排他
処理を行う仕組みとなっているために、警報テーブルの
アクセス権の取得と解放が繰り返されると、警報収集及
び警報処理に要する時間が制約を受け、パフォーマンス
が大きく落ちる可能性がある。

【００１０】また、警報収集タスクは、メモリの値をソ
フトウェア的に読み出して現時点での警報との論理和を
とった後に再度同じ領域に書き込んでいるので、収集す
る警報が増えるほど、ソフトウェアの負荷が重くなると
いう問題がある。

【００１１】さらに、警報処理タスクは、読み出して処
理するごとにメモリをクリアする必要があるが、警報収
集タスクと警報処理タスクの処理時間が一定ではない状
況下で、全てをソフトウェアで制御しなければならず、
そのタイミングの設計が困難である。

【００１２】さらに、警報収集タスクと警報処理タスク
とは依存関係にあり、ソフトウェアによる資源管理手順
が警報テーブルの排他制御を行っているので、処理すべ
き警報が多発した状態で、警報処理タスクの処理が追い
付かない場合には、図１７に示されているように、警報
収集タスクと警報処理タスクがＴ１周期以内に収まら
ず、次の周期の警報収集タスクの処理に影響し、さら
に、次の周期の警報処理タスクにも影響を及ぼし、悪循
環を繰り返すことになる。

【００１３】本発明は、上記の問題点に鑑み、装置内監
視制御システムにおいて、警報収集および警報処理のパ
フォーマンスの向上、ソフトウェアによる制御の簡略
化、及びシステムの信頼性の向上を図ることを目的とす
るものである。

【００１４】

【課題を解決するための手段】本発明は、メモリアクセ
ス競合に関する管理が不要な領域をハードウェアで構成
し、メモリへの書き込みの際には、ハードウェアでメモ
リの内容を読み出し、現時点での警報との論理和をとっ
て同じ領域に書き込む。その際、ソフトウェアは書き込
み命令として１命令を発行する。メモリの読み出しの際
には、ハードウェアでメモリの内容を読み出して保持す
ると同時に読み出しサイクルが終わる前に、メモリをク
リアするために所定の値を書き込む。その際、ソフトウ
ェアは読み出し命令として１命令を発行する。

【００１５】具体的には、本発明の監視制御メモリは、
メモリ、制御信号生成部、およびメモリ制御部を有す
る。制御信号生成部は、ＣＰＵとの間を制御バスによっ
て接続され、メモリおよびメモリ制御部を動作させるた
めの制御信号を生成する手段を有している。

【００１６】メモリ制御部は、ＣＰＵのデータバスとイ
ンタフェースするための手段、メモリのデータバスとイ
ンタフェースするための手段、メモリから読み出したデ
ータをラッチする手段、ラッチしたデータとＣＰＵのデ
ータとの論理和をとる手段、メモリへの書き込みデータ
を前記論理和の結果とするか０固定とするかを選択する
手段を有する。

【００１７】本発明は、警報収集タスクと警報処理タス
クの一部をハードウェア化しているので、警報収集タス
クは警報テーブルに書き込み動作を行うのみ、警報処理
タスクは読み出しを行うのみという整理がつくため、ソ
フトウェア的にそれぞれのタスクが競合した時の調停、
即ち警報テーブルのアクセス権の取得・解放を管理する
必要がなくなり、パフォーマンスを向上することができ
る。また、収集する警報が増えてもソフトウェアにかか
る負荷は従来の方式に比べてそれほど大きくならない。

【００１８】更に本発明においては、警報処理タスクが
警報テーブルを読み出した直後には必ずハードウェアが
クリアするので、クリアのタイミングをソフトウェアが
管理する必要がなく、また、処理すべき警報が多発した
場合でも、警報収集タスクと警報処理タスクは独立に動
作できるので、警報を取りこぼすことがなくなる。

【００１９】

【発明の実施の形態】図１は、本発明の実施の形態を示
すブロック図であり、図２は、本発明におけるメモリ制
御部の一例を示す図である。本発明の監視制御メモリ
は、メモリ１０２、制御信号生成部１０３およびメモリ
制御部１０４を有しており、制御信号生成部１０３は、
ＣＰＵ１０１との間を制御バスで接続され、メモリ１０
２およびメモリ制御部１０４を動作させるための制御信
号を生成する手段を有している。

【００２０】また、メモリ制御部１０４は、図２に示さ
れているように、ＣＰＵ１０１のデータバスとインタフ
ェースするための手段（バッファゲート１１６及びトラ
イステートバッファゲート１１７）、メモリ１０２のデ
ータバスとインタフェースするための手段（バッファゲ
ート１１４及びトライステートバッファゲート１１
５）、メモリ１０２から読み出したデータをラッチする
手段（ラッチ回路１１１）、ラッチしたデータとＣＰＵ
１０１のデータとの論理和をとる手段（論理和ゲート１
１２）、メモリ１０２への書き込みデータを前記論理和
の結果とするか０固定とするかを制御信号に応じて選択
する手段（論理積ゲート１１３）によって構成されてい
る。

【００２１】次に本発明の実施例の動作について、図面
を参照して説明する。本発明の装置内監視制御システム
のソフトウェアは、従来のシステムと同様に、マルチタ
スクでプログラミングしており、複数のタスクが同時に
動作して、共通のメモリ領域即ち資源をアクセスする構
成となっている。しかし警報テーブルの資源を管理する
資源管理手段は必要としない。

【００２２】制御信号生成部１０３は、メモリ１０２へ
の書き込み時には、図３のような信号を、また、メモリ
１０２からの読出し時には図４のような信号を生成す
る。ここで、「メモリ選択信号」は、アドレスやその他
制御信号をデコードして特定のメモリデバイスを選択す
るための信号である。「アドレス」は、ＣＰＵ１０１が
メモリ１０２にアクセスするための信号である。「読み
出し有効信号」は、メモリ制御部の動作において、メモ
リを読み出す際に有効となる信号である。「書き込み有
効信号」は、メモリ制御部の動作において、メモリに書
き込む際に有効となる信号である。

【００２３】「制御信号１」は、メモリから読み出した
値をラッチするタイミングを作る信号である。「制御信
号２」は、対ＣＰＵのデータバス制御を行うための信号
である。「制御信号３」は、メモリ読み出し後にメモリ
１０２の該読み出されたアドレスの内容をクリアするた
めの信号である。「制御信号４」は、対メモリのデータ
バス制御を行うための信号である。

【００２４】メモリの書き込み時には、メモリ１０２の
所定のアドレスからデータを読み出し、読み出したデー
タを、制御信号１によりＴ１の時点でラッチ回路１１１
にラッチする。このラッチしたデータとその時点で対Ｃ
ＰＵ１０１のデータバスから取り込んだデータとを論理
和回路１１２に入力して論理和をとり、対メモリ１０２
のデータバスに出力する。そして、Ｔ２の時点でメモリ
１０２に書き込む。これにより、ＣＰＵ１０１は、メモ
リ１０２への書き込み命令を発行するだけで、メモリの
内容との論理和をとることができる。

【００２５】メモリの読み出し時には、メモリ１０２の
所定のアドレスからデータを読み出し、該読み出したデ
ータを、制御信号１によりＴ１の時点でラッチ回路１１
１にラッチする。このラッチしたデータを制御信号２に
より対ＣＰＵ１０１のデータバスを介してＣＰＵ１０１
に出力するとともに、対メモリ１０２のデータバスに
は、制御信号３及び４によりクリア（０固定）すべきデ
ータを出力し、Ｔ２の時点でメモリ１０２にクリア情報
を書き込む。これにより、ＣＰＵ１０１は、メモリ１０
２からの読み出し命令を発行するだけで、メモリの内容
を読み出し、かつ、メモリの内容をクリアすることがで
きる。

【００２６】したがって、警報収集タスクは、装置内の
警報を所定の周期で収集し、書き込むことができ、ま
た、警報処理タスクは、別の任意の周期で蓄積情報を矛
盾なく読み出すことができるので、ソフトウェアの構成
の簡素化と、パフォーマンスの向上を図ることができ
る。

【００２７】図５において、監視対象２０１，２０２，
２０３は、制御監視システムによって監視制御される対
象であり、システムの特定部分の警報情報などを保持し
ている。警報収集タスク２１０は、監視対象２０１，２
０２，２０３から警報情報を収集し、所定の処理を行っ
た後に、警報テーブル２２０に書き込む。警報処埋タス
ク２３０は警報テーブル２２０を参照し、警報の発出や
回復を判断する。

【００２８】警報収集タスク２１０と警報処理タスク２
３０とのタスク間で警報テーブル２２０に対するアクセ
スが競合するということはありえない。これは、タスク
は分割していても、ＣＰＵ１０１は単体であるために、
必ずどちらかが先行し、同時アクセスとはならない。つ
まり、ソフトウェアによる排他制御は不要である。

【００２９】図６に示すように、通常時、警報収集タス
ク２１０は、Ｔ１周期で警報収集動作を繰り返し、１回
の収集動作にｔ１の時間を要する。また、警報処理タス
ク２３０は警報収集タスク２１０によって動作開始のト
リガがかけられ、警報処理にはｔ２の時間を要する。

【００３０】警報収集タスク２１０のタスクの処理内容
を図８に示す。警報収集タスク２１０は、開始時間にな
ると以下の処理を開始する。まず、各監視対象２０１，
２０２，２０３から警報情報を収集し、所定の処理を行
う。次に、警報収集タスク２１０は、警報テーブル２２
０に該当ビットの警報を書き込む。処理する警報が残っ
ている間は同様の処理を続け、処理する警報が残ってい
なければ、警報処理タスク２３０のタスクの開始要求を
行う。

【００３１】警報処理タスク２３０のタスクの処理内容
を図９に示す。警報収集タスク２１０からの開始要求が
あると、要求を受け付け、警報テーブル２２０から該当
ビットを読み出し共有でない領域に格納する。次に、警
報テーブル２２０の該当ビットに応じた処理を行う。そ
して、処理の対象となる警報が残っているかどうか判断
し、残っていれば同様の処理を処理の対象となる警報が
なくなるまで続ける。

【００３２】図１０は、本発明の他の実施の形態を示す
ブロック図である。図１０に示すように、メモリデバイ
スとして、デュアルポートメモリ３０２を用いて実現す
ることができる。図１１は、図１０におけるメモリ制御
部の一構成例を示すものである。図１２および図１３
は、書き込み時、読み出し時のそれぞれにおいて、図１
０の制御信号生成部３０３で生成される信号のタイミン
グを示すものである。この実施の形態は、デュアルポー
トメモリを用いている関係でメモリ制御部３０３の構成
及び該メモリ制御部を制御する制御信号の与え方におい
て、図１〜２の構成とは異なるが、基本的な制御方法は
同じである。

【００３３】

【発明の効果】本発明は、警報収集タスクと警報処理タ
スクの一部をハードウェア化したことにより、警報収集
タスクは警報テーブルに書き込み動作を行うのみ、警報
処理タスクは読み出しを行うのみという整理がつくた
め、ソフトウェア的にそれぞれのタスクが競合した時の
調停を行わなくても良いので、警報テーブルのアクセス
権の取得・解放を管理する必要がなくなり、パフォーマ
ンスを向上を図ることができる また、警報収集の過程の中で、ソフトウェアで行ってい
たことの一部をハードウェア化しているので、収集する
警報が増えてもソフトウェアにかかる負荷は従来の方式
に比ぺてそれほど大きくはならない。

【００３４】さらに、警報処理タスクが警報テーブルを
読み出した直後には必ずハードウェアがクリアする構成
としたので、警報処理タスクが警報テーブルの読み出し
後にクリアするタイミングをソフトウェアが管理する必
要がなく、ソフトウエアの負担を少なくすることができ
る。

【００３５】さらに、警報収集タスクと警報処理タスク
の一部動作をハードウェア化して、それぞれが独立に動
作できる構成としているので、例えば、図７のように、
警報多発時には処理すべき警報がバースト的に増えて警
報処理タスクの処理量は増えるが、警報収集タスクは、
一定の時間で動作を終了することができるから、処理す
べき警報が多発した場合でも、警報を取りこぼすことが
ない。

【００３６】

【図面の簡単な説明】

【図１】本発明の実施の形態を示すブロック図である。

【図２】本発明の実施の形態におけるメモリ制御部の構
成例を示す図である。

【図３】本発明の実施の形態におけるメモり書き込み時
のタイムチャートである。

【図４】本発明の実施の形態におけるメモリ読み出し時
のタイムチャートである。

【図５】本発明の実施の形態における処理を説明する図
である。

【図６】本発明の実施の形態における通常時のタスクの
処理時間を示すタイムチャートである。

【図７】本発明の実施の形態における警報多発時のタス
クの処理時間を示すタイムチャートである。

【図８】本発明の警報収集タスクの処理を示すフローチ
ャートである。

【図９】本発明の警報処理タスクの処理を示すフローチ
ャートである。

【図１０】本発明の他の実施の形態を示すブロック図で
ある。

【図１１】本発明の他の実施の形態におけるメモリ制御
部の構成例を示す図である。

【図１２】本発明の他の実施の形態における書き込み時
のタイムチャートである。

【図１３】本発明の他の実施の形態における読み出し時
のタイムチャートである。

【図１４】従来例を示すブロック図である。

【図１５】従来例における処理を説明する図である。

【図１６】従来例における通常時のタスクの処理時間を
示すタイムチャートである。

【図１７】従来例における警報多発時のタスクの処理時
間を示すタイムチャートである。

【図１８】従来例の警報収集タスクの処理を示すフロー
チャートである。

【図１９】従来例の警報処理タスクの処理を示すフロー
チャートである。

【図２０】従来例のアクセス権取得処理を示すフローチ
ャートである。

【符号の説明】

１０１ ＣＰＵ １０２ メモリ １０３ 制御信号生成部 １０４ メモリ制御部 １１１ ラッチ回路 １１２ 論理和ゲート １１３ 論理積ゲート １１４，１１６ バッファゲート １１５，１１７ トライステートバッファゲート ２０１，２０２，２０３ 監視対象 ２１０ 警報収集タスク ２２０ 警報テーブル ２３０ 警報処理タスク ２４０ 資源管理手段 ３０１ ＣＰＵ ３０２ ＤＰＭ ３０３ 制御信号生成部 ３０４ メモリ制御部 ３１１，３１３，３１５ バッファゲート ３１２，３１４，３１６ トライステートバッファゲー
ト ３１７ 論理和ゲート

Claims (5)

【特許請求の範囲】
1. 【請求項１】 警報情報を記憶するメモリと、該メモリ
   への書き込みと該メモリからの読み出しを制御する制御
   信号生成部およびメモリ制御部を備えていることを特徴
   とする装置内監視制御用メモリ。
2. 【請求項２】 前記制御信号生成部は、制御バスによっ
   てＣＰＵと接続されており、前記ＣＰＵからの制御情報
   を受けて前記メモリおよびメモリ制御部を動作させるた
   めの制御信号を生成する手段を有していることを特徴と
   する請求項１記載の装置内監視制御用メモリ。
3. 【請求項３】 前記メモリ制御部は、データバスによっ
   て前記ＣＰＵ及び前記メモリと接続されており、前記メ
   モリに前記警報情報を書き込む際に、書き込むべきアド
   レスに既に記憶されているデータと前記ＣＰＵからのデ
   ータの論理和をとり、該論理和出力を新たな警報情報と
   して書き込む手段を備えていることを特徴とする請求項
   １記載の装置内監視制御用メモリ。
4. 【請求項４】 前記メモリ制御部は、データバスによっ
   て前記ＣＰＵ及び前記メモリと接続されており、前記メ
   モリから前記警報情報を読み出す際に、前記読み出した
   アドレスに０固定データを書き込む手段を備えているこ
   とを特徴とする請求項１記載の装置内監視制御用メモ
   リ。
5. 【請求項５】 前記メモリ制御部は、前記ＣＰＵのデー
   タバスとインタフェースするための手段、前記メモリの
   データバスとインタフェースするための手段、前記メモ
   リから読み出したデータをラッチする手段、該ラッチし
   たデータと前記ＣＰＵからのデータとの論理和をとる手
   段、前記メモリへの書き込みデータを前記論理和の結果
   とするか０固定とするかを選択する手段を備えているこ
   とを特徴とする請求項１記載の監視制御用メモリ。