JPH11154674A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11154674A JPH11154674A JP31926897A JP31926897A JPH11154674A JP H11154674 A JPH11154674 A JP H11154674A JP 31926897 A JP31926897 A JP 31926897A JP 31926897 A JP31926897 A JP 31926897A JP H11154674 A JPH11154674 A JP H11154674A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- shielding layer
- semiconductor device
- shielding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 不法行為を目的に回路動作状態の解析を行え
なくする。 【解決手段】 集積回路が形成された半導体基板１の一
主面上にＳｉＯ2からなる絶縁体分離層２を堆積し、絶
縁体分離層２にＡｌからなりかつ集積回路と接続された
第１、第２の配線３、４およびＡｌからなる遮蔽層１１
を埋め込んで形成し、遮蔽層１１に開口部１２、１３を
設け、開口部１２、１３内の遮蔽層１１と同じ層内にＡ
ｌからなる接続層１４、１５を形成し、接続層１４の両
端をＷからなるビア１６を介して第１の配線３の切断端
部３ａと接続し、接続層１５の両端をＷからなるビア１
７を介して第２の配線４の切断端部４ａと接続し、遮蔽
層１１の表面に表面保護層１８を形成する。
なくする。 【解決手段】 集積回路が形成された半導体基板１の一
主面上にＳｉＯ2からなる絶縁体分離層２を堆積し、絶
縁体分離層２にＡｌからなりかつ集積回路と接続された
第１、第２の配線３、４およびＡｌからなる遮蔽層１１
を埋め込んで形成し、遮蔽層１１に開口部１２、１３を
設け、開口部１２、１３内の遮蔽層１１と同じ層内にＡ
ｌからなる接続層１４、１５を形成し、接続層１４の両
端をＷからなるビア１６を介して第１の配線３の切断端
部３ａと接続し、接続層１５の両端をＷからなるビア１
７を介して第２の配線４の切断端部４ａと接続し、遮蔽
層１１の表面に表面保護層１８を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は個人のプライバシー
や金銭などの重要な情報を記憶、処理する機能を備えた
ＩＣカード用半導体装置などの半導体装置に関するもの
である。
や金銭などの重要な情報を記憶、処理する機能を備えた
ＩＣカード用半導体装置などの半導体装置に関するもの
である。
【０００２】
【従来の技術】半導体装置のＳｉ等からなる半導体基板
上に形成された集積回路の機能、動作方式、回路方式、
回路パタン、記憶データ等を解析するためには、半導体
装置に設けられた外部接続用端子に電源を供給してＩＣ
テスターなどで外部接続用端子の信号の入出力を測定す
る方法と、さらに一歩進んで外部接続用端子に現れない
信号を集積回路と接続された配線上で観測する方法とが
従来から用いられてきた。
上に形成された集積回路の機能、動作方式、回路方式、
回路パタン、記憶データ等を解析するためには、半導体
装置に設けられた外部接続用端子に電源を供給してＩＣ
テスターなどで外部接続用端子の信号の入出力を測定す
る方法と、さらに一歩進んで外部接続用端子に現れない
信号を集積回路と接続された配線上で観測する方法とが
従来から用いられてきた。
【０００３】この後者の方法すなわち信号を配線上で観
測する方法においては、高分子材料で作られたＩＣパッ
ケージを解剖して半導体装置（ＩＣチップ）を取り出
し、解析の第一歩として半導体基板上の回路パタンを光
学顕微鏡で観察する。この場合、１μｍ以下の微細パタ
ンに対しては、観察光の波長がパタン幅に近いことか
ら、回折の影響を軽減するために比較的波長の短いレー
ザ光が用いられ、分解能および焦点深度の向上が図られ
てきた。この観察の後、集積回路を動作状態にしたまま
集積回路の動作信号や記憶情報に依存した出力電圧、電
流等を測定し、回路動作状態の解析を行なう。
測する方法においては、高分子材料で作られたＩＣパッ
ケージを解剖して半導体装置（ＩＣチップ）を取り出
し、解析の第一歩として半導体基板上の回路パタンを光
学顕微鏡で観察する。この場合、１μｍ以下の微細パタ
ンに対しては、観察光の波長がパタン幅に近いことか
ら、回折の影響を軽減するために比較的波長の短いレー
ザ光が用いられ、分解能および焦点深度の向上が図られ
てきた。この観察の後、集積回路を動作状態にしたまま
集積回路の動作信号や記憶情報に依存した出力電圧、電
流等を測定し、回路動作状態の解析を行なう。
【０００４】この回路動作状態の解析を行なう方法とし
ては、目的とする配線の上の絶縁体分離層上からイオン
ビーム等を用いて接続孔を開け、そこへＷ等の金属膜を
局所的に堆積させ、配線と電気的に接続したパッド状の
探針接触用電極を形成し、この探針接触用電極に各種測
定器またはＩＣテスタ等の計測用探針を当てて出力電
圧、電流等を測定する方法と、電子ビームテスタを使用
して絶縁性の表面保護膜や絶縁体分離膜の上から直下の
配線の電位を測定する方法とがある。
ては、目的とする配線の上の絶縁体分離層上からイオン
ビーム等を用いて接続孔を開け、そこへＷ等の金属膜を
局所的に堆積させ、配線と電気的に接続したパッド状の
探針接触用電極を形成し、この探針接触用電極に各種測
定器またはＩＣテスタ等の計測用探針を当てて出力電
圧、電流等を測定する方法と、電子ビームテスタを使用
して絶縁性の表面保護膜や絶縁体分離膜の上から直下の
配線の電位を測定する方法とがある。
【０００５】このような回路動作状態の解析は半導体装
置が正常動作を維持するために行なわれる。それゆえ、
半導体装置の回路の解読や記憶情報の改竄等の不法行為
を目的に同様の解析が実施され得るという問題がある。
この問題に対する従来の対策は極めて限られ、主に可視
光を通さずかつ電界を遮断する金属からなる遮蔽層で配
線等を覆う方法が採られてきた。
置が正常動作を維持するために行なわれる。それゆえ、
半導体装置の回路の解読や記憶情報の改竄等の不法行為
を目的に同様の解析が実施され得るという問題がある。
この問題に対する従来の対策は極めて限られ、主に可視
光を通さずかつ電界を遮断する金属からなる遮蔽層で配
線等を覆う方法が採られてきた。
【０００６】図３は従来の半導体装置の一部を示す断面
図である。図に示すように、Ｓｉからなる半導体基板１
にトランジスタ等を有する集積回路（図示せず）が形成
され、半導体基板１の一主面上に化学的気相成長法など
で形成されたＳｉＯ2からなる絶縁体分離層２が堆積さ
れ、絶縁体分離層２にはＡｌからなりかつ集積回路と接
続された第１、第２の配線３、４およびＡｌからなる遮
蔽層５が埋め込まれて形成され、遮蔽層５の表面に表面
保護層６が形成されている。なお、この半導体装置はエ
ポキシ系樹脂からなるＩＣバッケージ（図示せず）に格
納されてＩＣカード等に搭載される。
図である。図に示すように、Ｓｉからなる半導体基板１
にトランジスタ等を有する集積回路（図示せず）が形成
され、半導体基板１の一主面上に化学的気相成長法など
で形成されたＳｉＯ2からなる絶縁体分離層２が堆積さ
れ、絶縁体分離層２にはＡｌからなりかつ集積回路と接
続された第１、第２の配線３、４およびＡｌからなる遮
蔽層５が埋め込まれて形成され、遮蔽層５の表面に表面
保護層６が形成されている。なお、この半導体装置はエ
ポキシ系樹脂からなるＩＣバッケージ（図示せず）に格
納されてＩＣカード等に搭載される。
【０００７】この半導体装置においては、遮蔽層５が設
けられているから、配線３、４を光学的観察から隠蔽す
ることができ、また配線３、４への探針接触用電極の形
成を困難にすることができ、また電子ビームテスタによ
る配線の電位の測定を阻止することができる。
けられているから、配線３、４を光学的観察から隠蔽す
ることができ、また配線３、４への探針接触用電極の形
成を困難にすることができ、また電子ビームテスタによ
る配線の電位の測定を阻止することができる。
【０００８】
【発明が解決しようとする課題】しかし、このような半
導体装置においては、図４に示すように、高い選択性の
もとに遮蔽層５を半導体基板１から化学的エッチング法
で除去することができる。すなわち、まず加熱した発煙
硝酸でＩＣパッケージを溶解して半導体装置を取り出
し、表面保護層６をプラズマエッチング法を用いてＣＨ
Ｆ3ガス中で除去したのち、燐酸と硝酸との混合液を用
いたエッチングにより遮蔽層５を除去することができ
る。したがって、遮蔽層５を半導体基板１から除去した
状態で、絶縁膜分離層２の上から電子ビームテスタを用
いて配線３、４の信号電位を間接的に測定することがで
きるから、プライバシーや金銭などの重要な記憶情報の
改竄等の不法行為を目的に回路動作状態の解析を行なう
ことができる。また、配線４を露出させ、Ｇａ集束イオ
ンビームを用いて配線４に探針接触用電極を形成し、探
針接触用電極に計測用探針を当てて集積回路の信号の入
出力を観測することによっても、不法行為を目的に回路
動作状態の解析を行なうことができる。
導体装置においては、図４に示すように、高い選択性の
もとに遮蔽層５を半導体基板１から化学的エッチング法
で除去することができる。すなわち、まず加熱した発煙
硝酸でＩＣパッケージを溶解して半導体装置を取り出
し、表面保護層６をプラズマエッチング法を用いてＣＨ
Ｆ3ガス中で除去したのち、燐酸と硝酸との混合液を用
いたエッチングにより遮蔽層５を除去することができ
る。したがって、遮蔽層５を半導体基板１から除去した
状態で、絶縁膜分離層２の上から電子ビームテスタを用
いて配線３、４の信号電位を間接的に測定することがで
きるから、プライバシーや金銭などの重要な記憶情報の
改竄等の不法行為を目的に回路動作状態の解析を行なう
ことができる。また、配線４を露出させ、Ｇａ集束イオ
ンビームを用いて配線４に探針接触用電極を形成し、探
針接触用電極に計測用探針を当てて集積回路の信号の入
出力を観測することによっても、不法行為を目的に回路
動作状態の解析を行なうことができる。
【０００９】本発明は上述の課題を解決するためになさ
れたもので、不法行為を目的に回路動作状態の解析を行
なうことができない半導体装置を提供することを目的と
する。
れたもので、不法行為を目的に回路動作状態の解析を行
なうことができない半導体装置を提供することを目的と
する。
【００１０】
【課題を解決するための手段】この目的を達成するた
め、本発明においては、半導体基板に形成された集積回
路と接続された配線を有する半導体装置において、上記
配線を光学的および電気的に遮蔽する遮蔽層を形成し、
上記遮蔽層と同じ層内に上記配線の一部をなす接続層を
形成する。
め、本発明においては、半導体基板に形成された集積回
路と接続された配線を有する半導体装置において、上記
配線を光学的および電気的に遮蔽する遮蔽層を形成し、
上記遮蔽層と同じ層内に上記配線の一部をなす接続層を
形成する。
【００１１】
【発明の実施の形態】図１は本発明に係る半導体装置の
一部を示す断面図である。図に示すように、絶縁体分離
層２にＡｌからなる遮蔽層１１が埋め込まれて形成さ
れ、遮蔽層１１は概ね半導体装置全面を覆うように形成
され、遮蔽層１１の電位は接地電位である。また、遮蔽
層１１に開口部１２、１３が設けられ、開口部１２、１
３内にＡｌからなる接続層１４、１５が形成され、接続
層１４、１５は幅が約１μｍの線状パタンを有してお
り、接続層１４、１５は遮蔽層１１と同じ層内に形成さ
れている。また、接続層１４の両端は選択的化学的気相
成長法により形成されたＷからなるビア１６を介して配
線３の切断端部３ａと接続され、接続層１４は配線３の
一部となっている。また、接続層１５の両端は選択的化
学的気相成長法により形成されたＷからなるビア１７を
介して配線４の切断端部４ａと接続され、接続層１５は
配線４の一部となっている。また、遮蔽層１１の表面に
ＳｉＯ2等を主成分とする表面保護層１８が形成されて
いる。
一部を示す断面図である。図に示すように、絶縁体分離
層２にＡｌからなる遮蔽層１１が埋め込まれて形成さ
れ、遮蔽層１１は概ね半導体装置全面を覆うように形成
され、遮蔽層１１の電位は接地電位である。また、遮蔽
層１１に開口部１２、１３が設けられ、開口部１２、１
３内にＡｌからなる接続層１４、１５が形成され、接続
層１４、１５は幅が約１μｍの線状パタンを有してお
り、接続層１４、１５は遮蔽層１１と同じ層内に形成さ
れている。また、接続層１４の両端は選択的化学的気相
成長法により形成されたＷからなるビア１６を介して配
線３の切断端部３ａと接続され、接続層１４は配線３の
一部となっている。また、接続層１５の両端は選択的化
学的気相成長法により形成されたＷからなるビア１７を
介して配線４の切断端部４ａと接続され、接続層１５は
配線４の一部となっている。また、遮蔽層１１の表面に
ＳｉＯ2等を主成分とする表面保護層１８が形成されて
いる。
【００１２】この半導体装置においては、ＩＣパッケー
ジを解剖して半導体装置を取り出し、表面保護膜１８を
除去した状態では、配線４は露出せずに遮蔽層１１が現
れる。このため、配線３、４を光学的観察から隠蔽する
ことができ、また配線３、４への探針接触用電極の形成
を困難にすることができ、また電子ビームテスタによる
配線３、４の電位の測定を阻止することができる。した
がって、不法行為を目的に回路動作状態の解析を行なう
ためには、図２に示すように、燐酸と硝酸との混合液を
用いたエッチングにより遮蔽層１１の全部または一部を
除去する必要がある。さらに、必要によっては配線４、
３等を露出させて計測用探針を当てるなどの作業を要す
る。しかしながら、接続層１４、１５は遮蔽層１１と同
じ材料からなりかつ同じ層内に形成されているから、遮
蔽層１１をエッチングにより除去したときには、接続層
１４、１５も同時に除去されるので、配線３、４が切断
されるため、配線３、４の機能である集積回路への電位
供給や信号の伝送が絶たれ、集積回路が動作しなくな
る。このため、回路動作状態での観測が阻止されるか
ら、不法行為を目的に回路動作状態の解析を行なうこと
ができないので、半導体装置を用いた各種情報処理シス
テムを安全かつ高い信頼性のもとに機能させることがで
きる。また、接続層１４、１５が遮蔽層１１と同じ材料
からなりかつ同じ層内に形成されているから、接続層１
４、１５と遮蔽層１１とは同一の写真蝕刻工程で同時に
形成することができる。
ジを解剖して半導体装置を取り出し、表面保護膜１８を
除去した状態では、配線４は露出せずに遮蔽層１１が現
れる。このため、配線３、４を光学的観察から隠蔽する
ことができ、また配線３、４への探針接触用電極の形成
を困難にすることができ、また電子ビームテスタによる
配線３、４の電位の測定を阻止することができる。した
がって、不法行為を目的に回路動作状態の解析を行なう
ためには、図２に示すように、燐酸と硝酸との混合液を
用いたエッチングにより遮蔽層１１の全部または一部を
除去する必要がある。さらに、必要によっては配線４、
３等を露出させて計測用探針を当てるなどの作業を要す
る。しかしながら、接続層１４、１５は遮蔽層１１と同
じ材料からなりかつ同じ層内に形成されているから、遮
蔽層１１をエッチングにより除去したときには、接続層
１４、１５も同時に除去されるので、配線３、４が切断
されるため、配線３、４の機能である集積回路への電位
供給や信号の伝送が絶たれ、集積回路が動作しなくな
る。このため、回路動作状態での観測が阻止されるか
ら、不法行為を目的に回路動作状態の解析を行なうこと
ができないので、半導体装置を用いた各種情報処理シス
テムを安全かつ高い信頼性のもとに機能させることがで
きる。また、接続層１４、１５が遮蔽層１１と同じ材料
からなりかつ同じ層内に形成されているから、接続層１
４、１５と遮蔽層１１とは同一の写真蝕刻工程で同時に
形成することができる。
【００１３】なお、上述実施の形態においては、第１、
第２の配線３、４を形成したが、３以上の配線を形成し
てもよい。また、上述実施の形態においては、配線を光
学的および電気的に遮蔽する遮蔽層としてＡｌからなる
遮蔽層１１を用いたが、他の遮蔽層を用いてもよい。
第２の配線３、４を形成したが、３以上の配線を形成し
てもよい。また、上述実施の形態においては、配線を光
学的および電気的に遮蔽する遮蔽層としてＡｌからなる
遮蔽層１１を用いたが、他の遮蔽層を用いてもよい。
【００１４】
【発明の効果】本発明に係る半導体装置においては、遮
蔽層を除去したときには、接続層も同時に除去されるか
ら、配線が切断されるので、不法行為を目的に回路動作
状態の解析を行なうことができない。
蔽層を除去したときには、接続層も同時に除去されるか
ら、配線が切断されるので、不法行為を目的に回路動作
状態の解析を行なうことができない。
【図１】本発明に係る半導体装置の一部を示す断面図で
ある。
ある。
【図２】図１に示した半導体装置の効果説明図である。
【図３】従来の半導体装置の一部を示す断面図である。
【図４】図３に示した半導体装置の効果説明図である。
１…半導体基板 ３…第１の配線 ４…第２の配線 １１…遮蔽層 １４…接続層 １５…接続層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小川 重男 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 (72)発明者 前田 正彦 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内
Claims (1)
- 【請求項１】半導体基板に形成された集積回路と接続さ
れた配線を有する半導体装置において、上記配線を光学
的および電気的に遮蔽する遮蔽層を形成し、上記遮蔽層
と同じ層内に上記配線の一部をなす接続層を形成したこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31926897A JPH11154674A (ja) | 1997-11-20 | 1997-11-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31926897A JPH11154674A (ja) | 1997-11-20 | 1997-11-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11154674A true JPH11154674A (ja) | 1999-06-08 |
Family
ID=18108318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31926897A Pending JPH11154674A (ja) | 1997-11-20 | 1997-11-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11154674A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6359338B1 (en) | 1999-07-09 | 2002-03-19 | Oki Electric Industry Co., Ltd. | Semiconductor apparatus with self-security function |
| US6545371B1 (en) | 2000-06-02 | 2003-04-08 | Sharp Kabushiki Kaisha | Semiconductor device wherein detection of removal of wiring triggers impairing of normal operation of internal circuit |
-
1997
- 1997-11-20 JP JP31926897A patent/JPH11154674A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6359338B1 (en) | 1999-07-09 | 2002-03-19 | Oki Electric Industry Co., Ltd. | Semiconductor apparatus with self-security function |
| EP1067604A3 (en) * | 1999-07-09 | 2002-03-27 | Oki Electric Industry Company, Limited | Semiconductor apparatus with self-security function |
| EP1610382A3 (en) * | 1999-07-09 | 2008-05-28 | Oki Electric Industry Company, Limited | Semiconductor apparatus with self-security function |
| US6545371B1 (en) | 2000-06-02 | 2003-04-08 | Sharp Kabushiki Kaisha | Semiconductor device wherein detection of removal of wiring triggers impairing of normal operation of internal circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7989918B2 (en) | Implementing tamper evident and resistant detection through modulation of capacitance | |
| JP2002217258A (ja) | 半導体装置およびその測定方法、ならびに半導体装置の製造方法 | |
| JPH10326817A (ja) | フリップチップｉｃの基板を介しての検査 | |
| EP0196475A1 (en) | Noncontact testing of integrated circuits | |
| KR100292899B1 (ko) | 플라즈마에의한열화의방지가가능한반도체장치및그제조방법 | |
| JP2010098111A (ja) | 配線間不良箇所特定方法 | |
| JPH11154674A (ja) | 半導体装置 | |
| US6919618B2 (en) | Shielding device for integrated circuits | |
| US6194318B1 (en) | Manufacturing multiple layered structures of large scale integrated semiconductor devices | |
| JP3048429B2 (ja) | 半導体集積回路装置 | |
| JPH10270562A (ja) | 半導体集積回路 | |
| US6475817B2 (en) | Method of fabricating integrated circuits, providing improved so-called saw bows | |
| JP2815148B2 (ja) | 半導体集積回路装置の製造方法 | |
| US20070284702A1 (en) | Semiconductor device having a bonding pad and fuse and method for forming the same | |
| JPH06101498B2 (ja) | 半導体装置の故障解析方法 | |
| US8394244B1 (en) | System and method for laser patterning an integrated circuit etching mask | |
| US7402469B1 (en) | System and method for selectivity etching an integrated circuit | |
| JPH11202022A (ja) | 半導体装置の故障解析方法および半導体装置の特性測定法 | |
| JP2009059879A (ja) | 紫外光モニタリングシステム | |
| JP2004103813A (ja) | 半導体集積回路および製造方法 | |
| JP2011009407A (ja) | 半導体装置、電子部品、半導体装置の製造方法 | |
| JP2927267B2 (ja) | 半導体装置 | |
| JPH1154606A (ja) | 半導体装置 | |
| JPH0917870A (ja) | 冗長ヒューズを有する半導体デバイスの電気的特性 解折のためのオーバコート除去方法 | |
| JP2947650B2 (ja) | 半導体装置の故障解析方法 |