JPH1115452A - 液晶画像表示装置 - Google Patents
液晶画像表示装置Info
- Publication number
- JPH1115452A JPH1115452A JP18168897A JP18168897A JPH1115452A JP H1115452 A JPH1115452 A JP H1115452A JP 18168897 A JP18168897 A JP 18168897A JP 18168897 A JP18168897 A JP 18168897A JP H1115452 A JPH1115452 A JP H1115452A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- voltage
- image signal
- pixel electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 反転駆動方式で駆動される反射型又は透過型
の液晶画像表示装置において、アクティブマトリクス基
板の画像信号線と画素電極の間に構成される寄生容量に
起因した輝度シェーディングの発生を防止する。 【解決手段】 ＭＯＳ-ＦＥＴ52がオフの状態で画像信
号が反転すると寄生容量90の存在によって画素電極59の
電圧がシフトし、液晶層80に対する駆動電圧の実効値が
垂直方向の上部から下部になるほど小さくなる。しか
し、直流電圧源5,6とスイッチ回路7によって、共通電極
膜73に対して画像信号と同一極性で且つ同一周期で反転
する電圧を印加させると前記の電圧シフトをキャンセル
することができ、液晶層80に対して画像信号に対応した
正常な駆動電圧を印加できる。
の液晶画像表示装置において、アクティブマトリクス基
板の画像信号線と画素電極の間に構成される寄生容量に
起因した輝度シェーディングの発生を防止する。 【解決手段】 ＭＯＳ-ＦＥＴ52がオフの状態で画像信
号が反転すると寄生容量90の存在によって画素電極59の
電圧がシフトし、液晶層80に対する駆動電圧の実効値が
垂直方向の上部から下部になるほど小さくなる。しか
し、直流電圧源5,6とスイッチ回路7によって、共通電極
膜73に対して画像信号と同一極性で且つ同一周期で反転
する電圧を印加させると前記の電圧シフトをキャンセル
することができ、液晶層80に対して画像信号に対応した
正常な駆動電圧を印加できる。
Description
【０００１】
【発明の属する技術分野】本発明は投写型テレビジョン
受像機やプロジェクタ等に適用される液晶画像表示装置
に係り、特にアクティブマトリクス駆動方式による液晶
表示パネルを用いた装置に関する。
受像機やプロジェクタ等に適用される液晶画像表示装置
に係り、特にアクティブマトリクス駆動方式による液晶
表示パネルを用いた装置に関する。
【０００２】
【従来の技術】最近、テレビジョン受像機やパーソナル
コンピュータのディスプレイ、大型画面の動画表示用プ
ロジェクタ等にカラー液晶画像表示装置が普及しつつあ
り、主に前者のディスプレイには透過型の液晶表示パネ
ルが、後者のプロジェクタには反射型の液晶表示パネル
が適用され、カラーフィルタと組み合わせて精細でひず
みのないカラー画像表示を実現している。
コンピュータのディスプレイ、大型画面の動画表示用プ
ロジェクタ等にカラー液晶画像表示装置が普及しつつあ
り、主に前者のディスプレイには透過型の液晶表示パネ
ルが、後者のプロジェクタには反射型の液晶表示パネル
が適用され、カラーフィルタと組み合わせて精細でひず
みのないカラー画像表示を実現している。
【０００３】そして、それらの液晶表示パネルには一般
にアクティブマトリクス駆動方式が採用されており、反
射型の液晶表示パネルでは一例としてその１画素分の断
面が図３に示されるような構造になっている。同図にお
いて、先ず、51はＳi基板であり、その上に半導体プロ
セスによってＭＯＳ-ＦＥＴ52(ソース53,ゲート54,ドレ
イン55)と補助容量56が形成されている。それら素子の
上側は絶縁体層57aによって覆われており、その絶縁体
層57aの上側に画素単位で独立したアルミニウム(Ａl)の
遮光層58が介在せしめられ、その上側を絶縁体層57bで
覆うと共に、その絶縁体層57bの表面にＡlの画素電極
(反射電極)59が形成されている。また、絶縁体層57aの
内部において、前記のＭＯＳ-ＦＥＴ52のソース53には
画像信号線60が、ゲート54には走査信号線61がそれぞれ
接続されていると共に、ドレイン55と補助容量56の上側
電極と遮光層58とが導体接続されており、更に絶縁体層
57bを貫通する態様で前記の遮光層58と画素電極59が導
体接続されている。即ち、スイッチング素子であるＭＯ
Ｓ-ＦＥＴ52と補助容量56と画素電極59からなる一画素
分の能動素子回路をマトリクス状に形成し、全体として
能動素子基板62を構成している。尚、遮光層58は、読出
し光が隣接した画素電極59の隙間からＳi基板51側へ入
射してフォトコンダクションを発生させることを防止す
る役割を果たす。
にアクティブマトリクス駆動方式が採用されており、反
射型の液晶表示パネルでは一例としてその１画素分の断
面が図３に示されるような構造になっている。同図にお
いて、先ず、51はＳi基板であり、その上に半導体プロ
セスによってＭＯＳ-ＦＥＴ52(ソース53,ゲート54,ドレ
イン55)と補助容量56が形成されている。それら素子の
上側は絶縁体層57aによって覆われており、その絶縁体
層57aの上側に画素単位で独立したアルミニウム(Ａl)の
遮光層58が介在せしめられ、その上側を絶縁体層57bで
覆うと共に、その絶縁体層57bの表面にＡlの画素電極
(反射電極)59が形成されている。また、絶縁体層57aの
内部において、前記のＭＯＳ-ＦＥＴ52のソース53には
画像信号線60が、ゲート54には走査信号線61がそれぞれ
接続されていると共に、ドレイン55と補助容量56の上側
電極と遮光層58とが導体接続されており、更に絶縁体層
57bを貫通する態様で前記の遮光層58と画素電極59が導
体接続されている。即ち、スイッチング素子であるＭＯ
Ｓ-ＦＥＴ52と補助容量56と画素電極59からなる一画素
分の能動素子回路をマトリクス状に形成し、全体として
能動素子基板62を構成している。尚、遮光層58は、読出
し光が隣接した画素電極59の隙間からＳi基板51側へ入
射してフォトコンダクションを発生させることを防止す
る役割を果たす。
【０００４】一方、71は透明基板であり、ガラス基板72
の片面に透明な共通電極膜73が成膜してある。そして、
能動素子基板62側の表面と透明基板71側の共通電極膜73
の表面にはそれぞれ液晶配向膜63,74が施され、各基板6
2,71の液晶配向膜63,74の間に液晶層80を挾装・封止し
て、全体として液晶表示パネルが構成されている。
の片面に透明な共通電極膜73が成膜してある。そして、
能動素子基板62側の表面と透明基板71側の共通電極膜73
の表面にはそれぞれ液晶配向膜63,74が施され、各基板6
2,71の液晶配向膜63,74の間に液晶層80を挾装・封止し
て、全体として液晶表示パネルが構成されている。
【０００５】次に、この液晶画像表示装置の動作につい
て図４の等価回路図を参照しながら説明する。先ず、同
図に示すように、前記の液晶表示パネルの画素領域の外
側には信号駆動回路1と走査駆動回路2が組み込まれてい
る。ここに、信号駆動回路1はシフトレジスタとサンプ
リングスイッチの組み合わせで構成されており、水平ス
タート信号(ＨＳＴ)及び動作クロック(ＣＬＫ)に同期し
て入力される画像信号をサンプリングして画像信号線60
へ順次供給する機能を有し、また走査駆動回路2は主に
シフトレジスタで構成されており、垂直スタート信号
(ＶＳＴ)と水平シフトクロック(ＨＣＬＫ)に同期して水
平走査期間に相当する選択パルスを走査信号線61へ順次
出力する機能を有している。
て図４の等価回路図を参照しながら説明する。先ず、同
図に示すように、前記の液晶表示パネルの画素領域の外
側には信号駆動回路1と走査駆動回路2が組み込まれてい
る。ここに、信号駆動回路1はシフトレジスタとサンプ
リングスイッチの組み合わせで構成されており、水平ス
タート信号(ＨＳＴ)及び動作クロック(ＣＬＫ)に同期し
て入力される画像信号をサンプリングして画像信号線60
へ順次供給する機能を有し、また走査駆動回路2は主に
シフトレジスタで構成されており、垂直スタート信号
(ＶＳＴ)と水平シフトクロック(ＨＣＬＫ)に同期して水
平走査期間に相当する選択パルスを走査信号線61へ順次
出力する機能を有している。
【０００６】また、液晶は交流駆動する必要があるた
め、この種の装置ではフィールド反転駆動方式やフレー
ム反転駆動方式が採用されており、フィールド反転駆動
方式であれば、液晶の駆動閾値電圧を考慮した所定電圧
値Ｖcを中心に第１フィールドと第２フィールドで画像
信号をその電圧値Ｖcに対して極性を反転させて信号駆
動回路1へ入力させる。図４において、画像信号の入力
系に反転回路3と切換え用のスイッチ回路4が設けられて
いるのはそのためであり、スイッチ回路4が垂直走査周
期信号(ＶＤ)に同期して切換えられて、読出された画像
信号と反転した画像信号を垂直走査周期で交互に信号駆
動回路1へ供給する。
め、この種の装置ではフィールド反転駆動方式やフレー
ム反転駆動方式が採用されており、フィールド反転駆動
方式であれば、液晶の駆動閾値電圧を考慮した所定電圧
値Ｖcを中心に第１フィールドと第２フィールドで画像
信号をその電圧値Ｖcに対して極性を反転させて信号駆
動回路1へ入力させる。図４において、画像信号の入力
系に反転回路3と切換え用のスイッチ回路4が設けられて
いるのはそのためであり、スイッチ回路4が垂直走査周
期信号(ＶＤ)に同期して切換えられて、読出された画像
信号と反転した画像信号を垂直走査周期で交互に信号駆
動回路1へ供給する。
【０００７】一方、前記のように、各ＭＯＳ-ＦＥＴ52
のゲート54には走査駆動回路2の走査信号線61が、ソー
ス53には信号駆動回路1の画像信号線60が接続されてい
る。ここで、走査信号線61を通じて走査信号がゲート54
に印加されるとＭＯＳ-ＦＥＴ52はオンとなり、画像信
号線60に供給されている画像信号がソース53からドレイ
ン55を通じて画素電極58に印加され、同時にその印加電
圧によって補助容量56が充電される。従って、走査信号
線61の選択パルスが非選択状態になっても補助容量56に
は画素信号に対応した電荷が蓄積されており、補助容量
56(ＣS)と液晶層80の容量(ＣLC)で構成される合計容量
と放電抵抗による時定数で決定される時間だけ画素電極
59の電位が保持される。即ち、補助容量56はＭＯＳ-Ｆ
ＥＴ52のオフ期間におけるリーク電流による画素電極59
の電位降下を防止している。
のゲート54には走査駆動回路2の走査信号線61が、ソー
ス53には信号駆動回路1の画像信号線60が接続されてい
る。ここで、走査信号線61を通じて走査信号がゲート54
に印加されるとＭＯＳ-ＦＥＴ52はオンとなり、画像信
号線60に供給されている画像信号がソース53からドレイ
ン55を通じて画素電極58に印加され、同時にその印加電
圧によって補助容量56が充電される。従って、走査信号
線61の選択パルスが非選択状態になっても補助容量56に
は画素信号に対応した電荷が蓄積されており、補助容量
56(ＣS)と液晶層80の容量(ＣLC)で構成される合計容量
と放電抵抗による時定数で決定される時間だけ画素電極
59の電位が保持される。即ち、補助容量56はＭＯＳ-Ｆ
ＥＴ52のオフ期間におけるリーク電流による画素電極59
の電位降下を防止している。
【０００８】そして、共通電極膜73は反転駆動方式で供
給される画像信号の中心電圧Ｖcにほぼ等しい直流電圧
に設定されており、液晶層80には画素電極59と共通電極
膜73の間の電位差が印加されて液晶の光透過率が変化す
るため、その電位差が画像信号によって制御されること
によってガラス基板72へ入射した後に画素電極59で反射
して再びガラス基板72から出射する光を画素単位で変調
することが可能になる。尚、以上の説明は反射型の液晶
表示パネルを前提として説明したが、透過型の液晶表示
パネルでは、遮光層を設けずに能動素子部分のみを金属
電極やブラックマトリクスで遮光すると共に他の要素を
透明な材料で構成し、液晶層を透過した変調光を投射す
ることになるが、その基本的動作は反射型の場合とほぼ
同様である。
給される画像信号の中心電圧Ｖcにほぼ等しい直流電圧
に設定されており、液晶層80には画素電極59と共通電極
膜73の間の電位差が印加されて液晶の光透過率が変化す
るため、その電位差が画像信号によって制御されること
によってガラス基板72へ入射した後に画素電極59で反射
して再びガラス基板72から出射する光を画素単位で変調
することが可能になる。尚、以上の説明は反射型の液晶
表示パネルを前提として説明したが、透過型の液晶表示
パネルでは、遮光層を設けずに能動素子部分のみを金属
電極やブラックマトリクスで遮光すると共に他の要素を
透明な材料で構成し、液晶層を透過した変調光を投射す
ることになるが、その基本的動作は反射型の場合とほぼ
同様である。
【０００９】
【発明が解決しようとする課題】ところで、前記の反射
型液晶表示パネルにおいて、その動作状態での(Ａ)[画
像信号線60の電圧]と(Ｂ)[共通電極膜73の電圧]と(Ｃ)
[走査信号]と(Ｄ)[画素電極59の電圧]の関係を信号タイ
ミングチャートで示すと図５のようになる。但し、同図
では、理解を容易にするために画素信号が一定である場
合を例にとり、(Ｃ)[走査信号]と(Ｄ)[画素電極59の電
圧]に関してはそれぞれ画素配設領域の垂直方向の上部
領域と中央領域と下部領域に分けてその変化状態が示さ
れている。
型液晶表示パネルにおいて、その動作状態での(Ａ)[画
像信号線60の電圧]と(Ｂ)[共通電極膜73の電圧]と(Ｃ)
[走査信号]と(Ｄ)[画素電極59の電圧]の関係を信号タイ
ミングチャートで示すと図５のようになる。但し、同図
では、理解を容易にするために画素信号が一定である場
合を例にとり、(Ｃ)[走査信号]と(Ｄ)[画素電極59の電
圧]に関してはそれぞれ画素配設領域の垂直方向の上部
領域と中央領域と下部領域に分けてその変化状態が示さ
れている。
【００１０】同図から明らかなように、反転駆動方式に
基づいて画像信号は１垂直走査期間毎に反転せしめられ
ており、各垂直走査期間内において、各走査信号線61に
は上側から下側へ選択パルスが順次出力され、それに基
づいてＭＯＳ-ＦＥＴ52がオンになって画像信号が各画
素電極59に書き込まれているが、ＭＯＳ-ＦＥＴ52がオ
フの状態(走査信号に選択パルスが出力されていない状
態)で画像信号が反転すると画素電極59の電圧がΔＶpだ
けシフトする傾向がある。これは、図３で示されている
ように、各能動素子基板62においては画素電極59側の接
続構造と画像信号線60が絶縁体層57a,57bを介して層状
に対向しており、その双方の間に構成される寄生容量、
即ち、図４においてＭＯＳ-ＦＥＴ52のソース53とドレ
イン55の間に構成される等価的な寄生容量90(ＣDS)に起
因して発生する現象である。
基づいて画像信号は１垂直走査期間毎に反転せしめられ
ており、各垂直走査期間内において、各走査信号線61に
は上側から下側へ選択パルスが順次出力され、それに基
づいてＭＯＳ-ＦＥＴ52がオンになって画像信号が各画
素電極59に書き込まれているが、ＭＯＳ-ＦＥＴ52がオ
フの状態(走査信号に選択パルスが出力されていない状
態)で画像信号が反転すると画素電極59の電圧がΔＶpだ
けシフトする傾向がある。これは、図３で示されている
ように、各能動素子基板62においては画素電極59側の接
続構造と画像信号線60が絶縁体層57a,57bを介して層状
に対向しており、その双方の間に構成される寄生容量、
即ち、図４においてＭＯＳ-ＦＥＴ52のソース53とドレ
イン55の間に構成される等価的な寄生容量90(ＣDS)に起
因して発生する現象である。
【００１１】そして、図５に示されるように、画素配設
領域の上部から下部へ順に前の画像信号に対して反転し
た画像信号の書換えが実行されるために、前記寄生容量
90によって画像信号線60側と画素電極59側の電圧に関す
る反転位相のズレは下部領域になるほど大きくなる。即
ち、共通電極膜73の電圧Ｖcが一定であるため、液晶層8
0は画素電極59に印加される交流電圧の実効値で駆動さ
れることになるが、その実効値は下部領域になるほど小
さくなり、結果的に表示画像の上部領域から下部領域に
向かって輝度傾斜(シェーディング)が発生してしまうこ
とになる。
領域の上部から下部へ順に前の画像信号に対して反転し
た画像信号の書換えが実行されるために、前記寄生容量
90によって画像信号線60側と画素電極59側の電圧に関す
る反転位相のズレは下部領域になるほど大きくなる。即
ち、共通電極膜73の電圧Ｖcが一定であるため、液晶層8
0は画素電極59に印加される交流電圧の実効値で駆動さ
れることになるが、その実効値は下部領域になるほど小
さくなり、結果的に表示画像の上部領域から下部領域に
向かって輝度傾斜(シェーディング)が発生してしまうこ
とになる。
【００１２】そこで、本発明は、アクティブマトリクス
駆動方式の液晶画像表示装置において、前記の寄生容量
90に起因して発生する輝度シェーディングを防止するた
めの駆動回路の構成を提供し、より高品質な画像表示を
実現することを目的として創作された。
駆動方式の液晶画像表示装置において、前記の寄生容量
90に起因して発生する輝度シェーディングを防止するた
めの駆動回路の構成を提供し、より高品質な画像表示を
実現することを目的として創作された。
【００１３】
【課題を解決するための手段】本発明は、スイッチング
素子とそのスイッチング素子の出力端子に接続させた画
素電極及び補助容量とからなる一画素分の能動素子回路
をマトリクス状に配設し、前記の各スイッチング素子の
入力端子と制御端子にそれぞれ接続される画像信号線と
走査信号線をそれぞれ垂直方向と水平方向に配線した第
１基板と、透明基板の表面に透明な共通電極膜を施した
第２基板と、前記の第１基板と第２基板の間に封止した
液晶層とで構成され、前記走査信号線の走査信号で前記
スイッチング素子をオン／オフ制御して垂直方向へ走査
し、その１垂直走査周期毎に所定電圧に対して極性が反
転する画像信号を前記画像信号線から各画素電極に書込
むことにより、前記第２基板側から入射する読出し光を
前記液晶層で変調して射出させる液晶画像表示装置にお
いて、前記共通電極膜に対して前記画像信号と同一極性
且つ同一周期で反転する電圧を印加する電圧制御手段を
設けたことを特徴とする液晶画像表示装置に係る。
素子とそのスイッチング素子の出力端子に接続させた画
素電極及び補助容量とからなる一画素分の能動素子回路
をマトリクス状に配設し、前記の各スイッチング素子の
入力端子と制御端子にそれぞれ接続される画像信号線と
走査信号線をそれぞれ垂直方向と水平方向に配線した第
１基板と、透明基板の表面に透明な共通電極膜を施した
第２基板と、前記の第１基板と第２基板の間に封止した
液晶層とで構成され、前記走査信号線の走査信号で前記
スイッチング素子をオン／オフ制御して垂直方向へ走査
し、その１垂直走査周期毎に所定電圧に対して極性が反
転する画像信号を前記画像信号線から各画素電極に書込
むことにより、前記第２基板側から入射する読出し光を
前記液晶層で変調して射出させる液晶画像表示装置にお
いて、前記共通電極膜に対して前記画像信号と同一極性
且つ同一周期で反転する電圧を印加する電圧制御手段を
設けたことを特徴とする液晶画像表示装置に係る。
【００１４】本発明によると、共通電極膜に対する印加
電圧を一定値とせず、電圧制御手段で画像信号の極性と
周期に対応させて変化させているため、画像信号線と各
能動素子回路の画素電極との間に構成される寄生容量に
起因して画素電極の電圧がシフトしても、そのシフトを
キャンセルした電圧を液晶層に印加させることができ、
液晶を駆動する実効電圧が垂直方向の各領域で異なって
輝度シェーディングが発生する現象を解消できる。
電圧を一定値とせず、電圧制御手段で画像信号の極性と
周期に対応させて変化させているため、画像信号線と各
能動素子回路の画素電極との間に構成される寄生容量に
起因して画素電極の電圧がシフトしても、そのシフトを
キャンセルした電圧を液晶層に印加させることができ、
液晶を駆動する実効電圧が垂直方向の各領域で異なって
輝度シェーディングが発生する現象を解消できる。
【００１５】また、図４の等価回路を参照すると、画素
電極の電圧のシフト量は画像信号線と各能動素子回路の
画素電極との間に構成される寄生容量の容量値と補助容
量の容量値と液晶層の容量値の和に対する前記寄生容量
の比率に画像信号の平均的振幅を乗じた値になるが、電
圧制御手段が共通電極膜に印加する電圧の振幅をそれに
略等しい値として設定しておけば、前記のキャンセルを
最も効果的に行なうことができる。
電極の電圧のシフト量は画像信号線と各能動素子回路の
画素電極との間に構成される寄生容量の容量値と補助容
量の容量値と液晶層の容量値の和に対する前記寄生容量
の比率に画像信号の平均的振幅を乗じた値になるが、電
圧制御手段が共通電極膜に印加する電圧の振幅をそれに
略等しい値として設定しておけば、前記のキャンセルを
最も効果的に行なうことができる。
【００１６】
【発明の実施の形態】以下、本発明の液晶画像表示装置
の実施形態を、図１及び図２を用いて詳細に説明する。
先ず、図１はこの実施形態に係る液晶画像表示装置の等
価回路図であり、上記の図４に対応するものである。但
し、同図において図４と同一の符号を付した回路要素は
同一のものであり、ここではそれらに関する詳細な説明
は省略する。
の実施形態を、図１及び図２を用いて詳細に説明する。
先ず、図１はこの実施形態に係る液晶画像表示装置の等
価回路図であり、上記の図４に対応するものである。但
し、同図において図４と同一の符号を付した回路要素は
同一のものであり、ここではそれらに関する詳細な説明
は省略する。
【００１７】この実施形態の特徴は、図４の等価回路図
においては共通電極膜73に対して常に一定の直流電圧を
印加することとしていたのに対し、２つの直流電圧源5,
6を設け、スイッチ回路4と同様に垂直走査周期信号(Ｖ
Ｄ)に同期して切換えられるスイッチ回路7で各直流電圧
源5,6の電圧Ｖ1,Ｖ2を垂直走査周期毎に切換えて共通電
極膜73へ印加させるように構成した点にある。即ち、ス
イッチ回路4が接点b側に接続されて非反転の画像信号を
信号線駆動回路1へ出力させている垂直走査期間では、
スイッチ回路7が接点d側の接続状態になって直流電圧源
5の電圧Ｖ1を共通電極膜73へ出力させ、スイッチ回路4
が接点a側に接続されて反転画像信号を信号線駆動回路1
へ出力させている垂直走査期間では、スイッチ回路7が
接点c側の接続状態になって直流電圧源6の電圧Ｖ2を共
通電極膜73へ出力させる。
においては共通電極膜73に対して常に一定の直流電圧を
印加することとしていたのに対し、２つの直流電圧源5,
6を設け、スイッチ回路4と同様に垂直走査周期信号(Ｖ
Ｄ)に同期して切換えられるスイッチ回路7で各直流電圧
源5,6の電圧Ｖ1,Ｖ2を垂直走査周期毎に切換えて共通電
極膜73へ印加させるように構成した点にある。即ち、ス
イッチ回路4が接点b側に接続されて非反転の画像信号を
信号線駆動回路1へ出力させている垂直走査期間では、
スイッチ回路7が接点d側の接続状態になって直流電圧源
5の電圧Ｖ1を共通電極膜73へ出力させ、スイッチ回路4
が接点a側に接続されて反転画像信号を信号線駆動回路1
へ出力させている垂直走査期間では、スイッチ回路7が
接点c側の接続状態になって直流電圧源6の電圧Ｖ2を共
通電極膜73へ出力させる。
【００１８】そして、各直流電圧源5,6の電圧値Ｖ1,Ｖ2
は次の条件に基づいて設定されている。先ず、液晶の駆
動閾値電圧を考慮して設定されている画像信号の平均的
電圧値をＶcとして、Ｖc＝１/２・(Ｖ1＋Ｖ2) …の条
件を満たしている。また、能動素子基板62における画像
信号線60と画素電極59の間に構成される寄生容量90の容
量値をＣDS、補助容量の容量値をＣS、液晶層80の各画
素に対応した液晶層80の容量値をＣLC、及び画像信号の
振幅の平均的をΔＶsigとして、Ｖ1−Ｖ2＝ΔＶsig・Ｃ
DS／(ＣS＋ＣDS＋ＣLC) …の条件を満たしている。
は次の条件に基づいて設定されている。先ず、液晶の駆
動閾値電圧を考慮して設定されている画像信号の平均的
電圧値をＶcとして、Ｖc＝１/２・(Ｖ1＋Ｖ2) …の条
件を満たしている。また、能動素子基板62における画像
信号線60と画素電極59の間に構成される寄生容量90の容
量値をＣDS、補助容量の容量値をＣS、液晶層80の各画
素に対応した液晶層80の容量値をＣLC、及び画像信号の
振幅の平均的をΔＶsigとして、Ｖ1−Ｖ2＝ΔＶsig・Ｃ
DS／(ＣS＋ＣDS＋ＣLC) …の条件を満たしている。
【００１９】従って、図１の回路構成とその機能に基づ
いて、反転駆動方式で画像信号を入力すると共に、前記
の及びの条件を満たした各直流電圧源5,6の電圧を
共通電極膜73へ印加すると、反射型液晶表示パネルにお
ける(Ａ)[画像信号線60の電圧]と(Ｂ)[共通電極膜73の
電圧]と(Ｃ)[走査信号]と(Ｄ)[画素電極59の電圧]と
(Ｅ)[液晶層80への印加電圧]の関係は図２の信号タイミ
ングチャートのようになる。
いて、反転駆動方式で画像信号を入力すると共に、前記
の及びの条件を満たした各直流電圧源5,6の電圧を
共通電極膜73へ印加すると、反射型液晶表示パネルにお
ける(Ａ)[画像信号線60の電圧]と(Ｂ)[共通電極膜73の
電圧]と(Ｃ)[走査信号]と(Ｄ)[画素電極59の電圧]と
(Ｅ)[液晶層80への印加電圧]の関係は図２の信号タイミ
ングチャートのようになる。
【００２０】ここで、図１と図４を比較すれば明らかな
ように、画像信号の入力系に関しては従来技術(図４)の
場合と同様であり、また各能動素子基板62の回路構成も
同様であることから、(Ａ)[画像信号線60の電圧]と(Ｃ)
[走査信号]と(Ｄ)[画素電極59の電圧]に関しては図５の
信号タイミングチャートと同様である。しかし、この実
施形態の装置では、(Ｂ)[共通電極膜73の電圧]が画像信
号線60の電圧に同期すると共にその電圧の平均的電圧値
Ｖcを中心電圧として同一極性で振幅せしめられてお
り、その振幅は(Ｖ1−Ｖ2)である。
ように、画像信号の入力系に関しては従来技術(図４)の
場合と同様であり、また各能動素子基板62の回路構成も
同様であることから、(Ａ)[画像信号線60の電圧]と(Ｃ)
[走査信号]と(Ｄ)[画素電極59の電圧]に関しては図５の
信号タイミングチャートと同様である。しかし、この実
施形態の装置では、(Ｂ)[共通電極膜73の電圧]が画像信
号線60の電圧に同期すると共にその電圧の平均的電圧値
Ｖcを中心電圧として同一極性で振幅せしめられてお
り、その振幅は(Ｖ1−Ｖ2)である。
【００２１】ところで、図１の画素部分の等価回路に基
づくと、(Ｄ)[画素電極59の電圧]においてＭＯＳ-ＦＥ
Ｔ52がオフの状態で画像信号が反転した際に生じている
シフト電圧分ΔＶpは次の数式で与えられる。ΔＶp≒Δ
Ｖsig・ＣDS／(ＣS＋ＣDS＋ＣLC) …従って、数式
とから明らかなように、前記の(Ｂ)[共通電極膜73の
電圧]の振幅(Ｖ1−Ｖ2)はΔＶpに設定されていることに
なる。
づくと、(Ｄ)[画素電極59の電圧]においてＭＯＳ-ＦＥ
Ｔ52がオフの状態で画像信号が反転した際に生じている
シフト電圧分ΔＶpは次の数式で与えられる。ΔＶp≒Δ
Ｖsig・ＣDS／(ＣS＋ＣDS＋ＣLC) …従って、数式
とから明らかなように、前記の(Ｂ)[共通電極膜73の
電圧]の振幅(Ｖ1−Ｖ2)はΔＶpに設定されていることに
なる。
【００２２】その結果、(Ｄ)[画素電極59の電圧]にシフ
ト電圧ΔＶpが発生していても、(Ｂ)[共通電極膜73の電
圧]が(Ａ)[画像信号線60の電圧]に対応して前記のよう
に変化せしめられていることにより、(Ｅ)[液晶層80へ
の印加電圧]に関してはそのシフト電圧分ΔＶpがキャン
セルされ、画素配設領域の垂直方向の上部領域と中央領
域と下部領域を通じてひずみのない画像信号が印加され
る。即ち、液晶層80に印加される電圧は(Ｄ)[画素電極5
9の電圧]から(Ｂ)[共通電極膜73の電圧]を差し引いたも
のに相当し、シフト電圧分ΔＶpがキャンセルされるこ
とによって投射画像に垂直方向に輝度シェーディングが
発生することを防止できる。
ト電圧ΔＶpが発生していても、(Ｂ)[共通電極膜73の電
圧]が(Ａ)[画像信号線60の電圧]に対応して前記のよう
に変化せしめられていることにより、(Ｅ)[液晶層80へ
の印加電圧]に関してはそのシフト電圧分ΔＶpがキャン
セルされ、画素配設領域の垂直方向の上部領域と中央領
域と下部領域を通じてひずみのない画像信号が印加され
る。即ち、液晶層80に印加される電圧は(Ｄ)[画素電極5
9の電圧]から(Ｂ)[共通電極膜73の電圧]を差し引いたも
のに相当し、シフト電圧分ΔＶpがキャンセルされるこ
とによって投射画像に垂直方向に輝度シェーディングが
発生することを防止できる。
【００２３】尚、以上の説明は反射型の液晶画像表示装
置に基づいて説明したが、この実施形態で解消している
課題は能動素子基板62における画像信号線60と画素電極
59の間に構成される寄生容量90に起因したものであり、
共通電極膜73に印加させる電圧を制御するだけで問題点
を解消させていることから、透過型の液晶画像表示装置
にも適用できることは明らかである。
置に基づいて説明したが、この実施形態で解消している
課題は能動素子基板62における画像信号線60と画素電極
59の間に構成される寄生容量90に起因したものであり、
共通電極膜73に印加させる電圧を制御するだけで問題点
を解消させていることから、透過型の液晶画像表示装置
にも適用できることは明らかである。
【００２４】
【発明の効果】本発明の液晶画像表示装置は、以上の構
成を有していることにより、次のような効果を奏する。
アクティブマトリクス基板を用い、反転駆動方式で駆動
される反射型又は透過型の液晶画像表示装置において、
アクティブマトリクス基板側における画像信号線と画素
電極の間に構成される寄生容量に起因して表示画像に輝
度シェーディングが発生するという課題を、共通電極膜
に対して画像信号と同一極性で且つ同一周期で反転する
電圧を印加する電圧制御手段を設けるという極めて簡単
な構成で合理的に解消することができる。
成を有していることにより、次のような効果を奏する。
アクティブマトリクス基板を用い、反転駆動方式で駆動
される反射型又は透過型の液晶画像表示装置において、
アクティブマトリクス基板側における画像信号線と画素
電極の間に構成される寄生容量に起因して表示画像に輝
度シェーディングが発生するという課題を、共通電極膜
に対して画像信号と同一極性で且つ同一周期で反転する
電圧を印加する電圧制御手段を設けるという極めて簡単
な構成で合理的に解消することができる。
【図１】本発明の液晶画像表示装置の実施形態に係る等
価回路図である。
価回路図である。
【図２】液晶表示パネルにおける(Ａ)[画像信号線の電
圧]と(Ｂ)[共通電極膜の電圧]と(Ｃ)[走査信号]と(Ｄ)
[画素電極の電圧]と(Ｅ)[液晶層への印加電圧]の関係を
示す信号タイミングチャートである。
圧]と(Ｂ)[共通電極膜の電圧]と(Ｃ)[走査信号]と(Ｄ)
[画素電極の電圧]と(Ｅ)[液晶層への印加電圧]の関係を
示す信号タイミングチャートである。
【図３】反射型の液晶表示パネルの１画素分の断面構造
図である。
図である。
【図４】従来の液晶画像表示装置の等価回路図である。
【図５】液晶表示パネルにおける(Ａ)[画像信号線の電
圧]と(Ｂ)[共通電極膜の電圧]と(Ｃ)[走査信号]と(Ｄ)
[画素電極の電圧]の関係を示す信号タイミングチャート
である。
圧]と(Ｂ)[共通電極膜の電圧]と(Ｃ)[走査信号]と(Ｄ)
[画素電極の電圧]の関係を示す信号タイミングチャート
である。
1…信号線駆動回路、2…走査線駆動回路、3…反転回
路、4,7…スイッチ回路、5,6…直流電圧源、51…Ｓi基
板、52…ＭＯＳ-ＦＥＴ、53…ソース、54…ゲート、55
…ドレイン、56…補助容量、57a,57b…絶縁体層、58…
遮光層、59…画素電極、60…画像信号線、61…走査信号
線、62…能動素子基板、63,74…液晶配向膜、71…透明
基板、72…ガラス基板、73…共通電極膜、80…液晶層、
90…寄生容量。
路、4,7…スイッチ回路、5,6…直流電圧源、51…Ｓi基
板、52…ＭＯＳ-ＦＥＴ、53…ソース、54…ゲート、55
…ドレイン、56…補助容量、57a,57b…絶縁体層、58…
遮光層、59…画素電極、60…画像信号線、61…走査信号
線、62…能動素子基板、63,74…液晶配向膜、71…透明
基板、72…ガラス基板、73…共通電極膜、80…液晶層、
90…寄生容量。
Claims (2)
- 【請求項１】 スイッチング素子とそのスイッチング素
子の出力端子に接続させた画素電極及び補助容量とから
なる一画素分の能動素子回路をマトリクス状に配設し、
前記の各スイッチング素子の入力端子と制御端子にそれ
ぞれ接続される画像信号線と走査信号線をそれぞれ垂直
方向と水平方向に配線した第１基板と、透明基板の表面
に透明な共通電極膜を施した第２基板と、前記の第１基
板と第２基板の間に封止した液晶層とで構成され、前記
走査信号線の走査信号で前記スイッチング素子をオン／
オフ制御して垂直方向へ走査し、その１垂直走査周期毎
に所定電圧に対して極性が反転する画像信号を前記画像
信号線から各画素電極に書込むことにより、前記第２基
板側から入射する読出し光を前記液晶層で変調して射出
させる液晶画像表示装置において、前記共通電極膜に対
して前記画像信号と同一極性且つ同一周期で反転する電
圧を印加する電圧制御手段を設けたことを特徴とする液
晶画像表示装置。 - 【請求項２】 電圧制御手段が共通電極膜に印加する電
圧の振幅を、画像信号線と各能動素子回路の画素電極と
の間に構成される寄生容量の容量値と補助容量の容量値
と液晶層の容量値の和に対する前記寄生容量の比率に画
像信号の平均的振幅を乗じた値に略等しく設定した請求
項１の液晶画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18168897A JPH1115452A (ja) | 1997-06-23 | 1997-06-23 | 液晶画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18168897A JPH1115452A (ja) | 1997-06-23 | 1997-06-23 | 液晶画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1115452A true JPH1115452A (ja) | 1999-01-22 |
Family
ID=16105141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18168897A Pending JPH1115452A (ja) | 1997-06-23 | 1997-06-23 | 液晶画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1115452A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7002541B2 (en) | 2000-10-06 | 2006-02-21 | Sharp Kabushiki Kaisha | Active matrix type display and a driving method thereof |
-
1997
- 1997-06-23 JP JP18168897A patent/JPH1115452A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7002541B2 (en) | 2000-10-06 | 2006-02-21 | Sharp Kabushiki Kaisha | Active matrix type display and a driving method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4789223A (en) | Matrix-addressed liquid crystal display device with compensation for potential shift of pixel electrodes | |
| US5686932A (en) | Compensative driving method type liquid crystal display device | |
| TW564385B (en) | Liquid crystal display device, picture signal correcting circuit and electronic equipment | |
| JP5790256B2 (ja) | 電気光学装置、電気光学装置の駆動方法、電子機器、プロジェクター | |
| JPH0522434B2 (ja) | ||
| JP2693513B2 (ja) | アクティブマトリクス型液晶表示素子 | |
| JP3292520B2 (ja) | 液晶表示装置 | |
| JP3659250B2 (ja) | 電気光学装置、電気光学装置の駆動装置、電気光学装置の駆動方法及び電子機器 | |
| KR100624254B1 (ko) | 화상 신호 보정 회로, 화상 처리 방법, 전기 광학 장치 및전자 기기 | |
| JPH10268358A (ja) | 液晶画像表示装置及びその製造方法 | |
| JP3213072B2 (ja) | 液晶表示装置 | |
| JPH1083169A (ja) | 液晶表示装置およびその駆動方法 | |
| KR20010034499A (ko) | 반사형 광변조기를 채용한 표시 시스템의 주파수 증대어드레싱 | |
| JP3079402B2 (ja) | 液晶表示装置 | |
| JPH1115452A (ja) | 液晶画像表示装置 | |
| JPH0643833A (ja) | 液晶表示装置およびその駆動方法 | |
| JPS6214152B2 (ja) | ||
| JPH1138389A (ja) | 反射型の液晶表示装置 | |
| JP3800962B2 (ja) | 電気光学装置および電子機器並びに投射型表示装置 | |
| JP3116761B2 (ja) | 液晶表示装置 | |
| JPH08146386A (ja) | 液晶表示装置およびその表示方法 | |
| JPH05216442A (ja) | 液晶表示装置 | |
| US6215465B1 (en) | Apparatus and method of displaying image by liquid crystal display device | |
| JP2001059957A (ja) | 液晶装置およびその駆動方法並びに投射型表示装置 | |
| JPH09244044A (ja) | 液晶表示装置 |