JPH11154133A - Ｓｃｓｉ制御装置 - Google Patents
Ｓｃｓｉ制御装置Info
- Publication number
- JPH11154133A JPH11154133A JP31864697A JP31864697A JPH11154133A JP H11154133 A JPH11154133 A JP H11154133A JP 31864697 A JP31864697 A JP 31864697A JP 31864697 A JP31864697 A JP 31864697A JP H11154133 A JPH11154133 A JP H11154133A
- Authority
- JP
- Japan
- Prior art keywords
- scsi
- setting information
- controller
- host computer
- information storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 ＳＣＳＩ制御装置を取り外す必要なしに周辺
機器の設定を行え、設定を変更した場合の操作者の負担
を低減することができるＳＣＳＩ制御装置を提供するこ
と。 【解決手段】 ホストコンピュータ１とＳＣＳＩ装置１
８との間に接続され、当該ＳＣＳＩ装置１８の動作を制
御するＳＣＳＩ制御装置であって、ＳＣＳＩ装置１８の
動作を規定する情報を記憶する設定情報記憶部２１を具
備する。
機器の設定を行え、設定を変更した場合の操作者の負担
を低減することができるＳＣＳＩ制御装置を提供するこ
と。 【解決手段】 ホストコンピュータ１とＳＣＳＩ装置１
８との間に接続され、当該ＳＣＳＩ装置１８の動作を制
御するＳＣＳＩ制御装置であって、ＳＣＳＩ装置１８の
動作を規定する情報を記憶する設定情報記憶部２１を具
備する。
Description
【０００１】
【発明の属する技術分野】本発明はＳＣＳＩ（Small Co
mpter System Interface）制御装置に関する。
mpter System Interface）制御装置に関する。
【０００２】
【従来の技術】従来、パーソナルコンピュータ等のコン
ピュータで外付ハードディスク、内蔵ハードディスク、
イメージスキャナ、光磁気ディスク、ＣＤ−ＲＯＭ等の
周辺機器を用いるための１つの手段として周辺機器及び
コンピュータをＳＣＳＩ規格により接続する手段があ
る。ＳＣＳＩ規格では、コンピュータと各周辺機器とを
ディージーチェインで接続している。ＳＣＳＩ規格で
は、コンピュータ及び各周辺機器がＢＩＯＳ（BasicInp
ut Output System） ＲＯＭを備えており、設定により
特定のハードディスクからオペレーティング・システム
をブートさせることが可能である。
ピュータで外付ハードディスク、内蔵ハードディスク、
イメージスキャナ、光磁気ディスク、ＣＤ−ＲＯＭ等の
周辺機器を用いるための１つの手段として周辺機器及び
コンピュータをＳＣＳＩ規格により接続する手段があ
る。ＳＣＳＩ規格では、コンピュータと各周辺機器とを
ディージーチェインで接続している。ＳＣＳＩ規格で
は、コンピュータ及び各周辺機器がＢＩＯＳ（BasicInp
ut Output System） ＲＯＭを備えており、設定により
特定のハードディスクからオペレーティング・システム
をブートさせることが可能である。
【０００３】周辺機器の設定、例えばブートディスクの
切り換えは、周辺機器が備えるＤＩＰ型スイッチに代表
される機械的スイッチ等を設定することにより行われて
いた。従って、このスイッチを設定することにより、Ｂ
ＩＯＳ ＲＯＭのアクセス可否の設定を記憶していた。
切り換えは、周辺機器が備えるＤＩＰ型スイッチに代表
される機械的スイッチ等を設定することにより行われて
いた。従って、このスイッチを設定することにより、Ｂ
ＩＯＳ ＲＯＭのアクセス可否の設定を記憶していた。
【０００４】
【発明が解決しようとする課題】ところで、従来は上述
のように、周辺機器の設定を機械的スイッチにより行っ
ていたため、設定を変更する際には、ＳＣＳＩ制御装置
を取り外す必要があり、設定変更の負担が大きいという
問題があった。
のように、周辺機器の設定を機械的スイッチにより行っ
ていたため、設定を変更する際には、ＳＣＳＩ制御装置
を取り外す必要があり、設定変更の負担が大きいという
問題があった。
【０００５】本発明は、上記事情に鑑みてなされたもの
であり、ＳＣＳＩ制御装置を取り外す必要なしに周辺機
器の設定を行え、設定を変更した場合の操作者の負担を
低減することができるＳＣＳＩ制御装置を提供すること
を目的とする。
であり、ＳＣＳＩ制御装置を取り外す必要なしに周辺機
器の設定を行え、設定を変更した場合の操作者の負担を
低減することができるＳＣＳＩ制御装置を提供すること
を目的とする。
【０００６】
【課題を解決するための手段】上記課題を解決するた
め、本発明は、ホストコンピュータとＳＣＳＩ装置との
間に接続され、当該ＳＣＳＩ装置の動作を制御するＳＣ
ＳＩ制御装置であって、前記ＳＣＳＩ装置の動作を規定
する情報を記憶する設定情報記憶部を具備することを特
徴とする。また、本発明は、ＢＩＯＳ ＲＯＭ空間を有
するホストコンピュータと、ＳＣＳＩ装置との間に接続
され、当該ＳＣＳＩ装置の動作を制御するＳＣＳＩ制御
装置であって、前記ホストコンピュータに接続され、前
記ＳＣＳＩ装置を制御するとともに、前記ＳＣＳＩ装置
の動作を規定する情報を有するＲＩＯＳ ＲＯＭと、前
記ＢＩＯＳ ＲＯＭ空間に当該ＢＩＯＳ ＲＯＭの内容を
展開するか否かを示す情報を記憶する設定情報記憶部と
を備えることを特徴とする。また、本発明は、前記ホス
トコンピュータからの指示に従い、前記設定情報記憶部
の情報を書き換える制御コントローラを具備することを
特徴とする。また、本発明は、前記制御コントローラ
は、前記ホストコンピュータからの指示に従い、前記設
定情報記憶部の情報を読み出し前記ホストコンピュータ
へ出力することを特徴とする。
め、本発明は、ホストコンピュータとＳＣＳＩ装置との
間に接続され、当該ＳＣＳＩ装置の動作を制御するＳＣ
ＳＩ制御装置であって、前記ＳＣＳＩ装置の動作を規定
する情報を記憶する設定情報記憶部を具備することを特
徴とする。また、本発明は、ＢＩＯＳ ＲＯＭ空間を有
するホストコンピュータと、ＳＣＳＩ装置との間に接続
され、当該ＳＣＳＩ装置の動作を制御するＳＣＳＩ制御
装置であって、前記ホストコンピュータに接続され、前
記ＳＣＳＩ装置を制御するとともに、前記ＳＣＳＩ装置
の動作を規定する情報を有するＲＩＯＳ ＲＯＭと、前
記ＢＩＯＳ ＲＯＭ空間に当該ＢＩＯＳ ＲＯＭの内容を
展開するか否かを示す情報を記憶する設定情報記憶部と
を備えることを特徴とする。また、本発明は、前記ホス
トコンピュータからの指示に従い、前記設定情報記憶部
の情報を書き換える制御コントローラを具備することを
特徴とする。また、本発明は、前記制御コントローラ
は、前記ホストコンピュータからの指示に従い、前記設
定情報記憶部の情報を読み出し前記ホストコンピュータ
へ出力することを特徴とする。
【０００７】
【発明の実施の形態】以下、図面を参照して、本発明の
一実施形態によるＳＣＳＩ制御装置について詳細に説明
する。図１は、本発明の一実施形態によるＳＣＳＩ制御
装置の概略構成を示すブロック図である。
一実施形態によるＳＣＳＩ制御装置について詳細に説明
する。図１は、本発明の一実施形態によるＳＣＳＩ制御
装置の概略構成を示すブロック図である。
【０００８】図１に示されたように、ホストコンピュー
タ１とＳＣＳＩ装置１８との間にＳＣＳＩインターフェ
ース（ＳＣＳＩ制御装置）６が設けられている。まず、
ホストコンピュータ１について説明する。ホストコンピ
ュータ１はＣＰＵ（中央処理装置）２、バスコントロー
ラ５、及びＢＩＯＩ ＲＯＭ４がシステムバス３を介し
て接続されている構成となっている。
タ１とＳＣＳＩ装置１８との間にＳＣＳＩインターフェ
ース（ＳＣＳＩ制御装置）６が設けられている。まず、
ホストコンピュータ１について説明する。ホストコンピ
ュータ１はＣＰＵ（中央処理装置）２、バスコントロー
ラ５、及びＢＩＯＩ ＲＯＭ４がシステムバス３を介し
て接続されている構成となっている。
【０００９】ＳＣＳＩインターフェース６は、ＢＩＯＳ
ＲＯＭ８、制御コントローラ７、及び設定情報記憶ブ
２１を有している。ＢＩＯＳ ＲＯＭ８は制御コントロ
ーラ７と接続されており、設定情報記憶部２１は、Ｒ／
Ｗ制御信号線１０及びアクセス可否設定信号線１１によ
って制御コントローラ７と接続されている。制御コント
ローラ７は制御信号線１２によって上述のバスコントロ
ーラ５と接続され、またＳＣＳＩ装置１８と接続されて
いる。
ＲＯＭ８、制御コントローラ７、及び設定情報記憶ブ
２１を有している。ＢＩＯＳ ＲＯＭ８は制御コントロ
ーラ７と接続されており、設定情報記憶部２１は、Ｒ／
Ｗ制御信号線１０及びアクセス可否設定信号線１１によ
って制御コントローラ７と接続されている。制御コント
ローラ７は制御信号線１２によって上述のバスコントロ
ーラ５と接続され、またＳＣＳＩ装置１８と接続されて
いる。
【００１０】本実施形態のポイントは、ＢＩＯＳ ＲＯ
Ｍ８のアクセス可否の設定情報を記憶させるためＳＣＳ
Ｉインタフェース６に電気的に記憶保持可能なメモリと
して設定情報記憶部２１を設けている点である。
Ｍ８のアクセス可否の設定情報を記憶させるためＳＣＳ
Ｉインタフェース６に電気的に記憶保持可能なメモリと
して設定情報記憶部２１を設けている点である。
【００１１】本実施形態では、一例として上記設定情報
記憶部２１をＥＥＰＲＯＭにて構成した場合について説
明しているが、電気的に書き換え、データを記憶保持可
能な素子であれば、フラッシュメモリ、バックアップＳ
ＲＡＭ、バブルメモリ等に置き換えても構わない。
記憶部２１をＥＥＰＲＯＭにて構成した場合について説
明しているが、電気的に書き換え、データを記憶保持可
能な素子であれば、フラッシュメモリ、バックアップＳ
ＲＡＭ、バブルメモリ等に置き換えても構わない。
【００１２】アクセス可否の設定情報は電源供給の有無
に関わらず常に設定情報記憶部２１に記憶されており、
電源を投入した時に制御コントローラ７によって読み出
され、制御信号線１２を介してバスコントローラ５へ伝
達される。また、設定情報を変更する場合には、まずバ
スコントローラ５からその旨を示す命令が出力され、制
御コントコ一ラ７は設定情報記憶部２１の設定情報を書
き換える。
に関わらず常に設定情報記憶部２１に記憶されており、
電源を投入した時に制御コントローラ７によって読み出
され、制御信号線１２を介してバスコントローラ５へ伝
達される。また、設定情報を変更する場合には、まずバ
スコントローラ５からその旨を示す命令が出力され、制
御コントコ一ラ７は設定情報記憶部２１の設定情報を書
き換える。
【００１３】これによりホストコンピュータ１は、制御
コントーラ７に対して設定情報記憶部２１に記憶されて
いる設定情報を、バスコントローラ５を介して読み出し
または書き換えすることが可能となり、ホストコンピュ
ータ１のメモリマップ上にあるＢＩＯＳ ＲＯＭ空間４
へのＢＩＯＳ ＲＯＭ８の展開または切り離しを制御す
ることができる。
コントーラ７に対して設定情報記憶部２１に記憶されて
いる設定情報を、バスコントローラ５を介して読み出し
または書き換えすることが可能となり、ホストコンピュ
ータ１のメモリマップ上にあるＢＩＯＳ ＲＯＭ空間４
へのＢＩＯＳ ＲＯＭ８の展開または切り離しを制御す
ることができる。
【００１４】次に、本発明の一実施形態によるＳＣＳＩ
制御装置の動作について図１及び図２を参照して説明す
る。図２は、複数のＳＣＳＩが接続された場合のＳＣＳ
Ｉ制御装置の構成を示すブロック図である。複数のＳＣ
ＳＩ装置を接続する場合には、図２に示されたように、
ＳＣＳＩ装置４１−１等をディジーチェイン接続したＳ
ＣＳＩ装置群４０−１、及びＳＣＳＩ装置４１−２等を
ディジーチェイン接続したＳＣＳＩ装置群４０−２に対
応させてＳＣＳＩインタフェース３０−１，３０−２が
設けられる。
制御装置の動作について図１及び図２を参照して説明す
る。図２は、複数のＳＣＳＩが接続された場合のＳＣＳ
Ｉ制御装置の構成を示すブロック図である。複数のＳＣ
ＳＩ装置を接続する場合には、図２に示されたように、
ＳＣＳＩ装置４１−１等をディジーチェイン接続したＳ
ＣＳＩ装置群４０−１、及びＳＣＳＩ装置４１−２等を
ディジーチェイン接続したＳＣＳＩ装置群４０−２に対
応させてＳＣＳＩインタフェース３０−１，３０−２が
設けられる。
【００１５】いま、ＳＣＳＩインターフェース３０−１
及びＳＣＳＩ装置群４０−１が接続されている状態でＳ
ＣＳＩ装置群４０−２を拡張する場合について説明す
る。この時、拡張されたＳＣＳＩ装置群４０−２をブー
ト用として使用したい場合には、ＳＣＳＩインタフェー
ス３０−１内のＢＩＯＳ ＲＯＭ３２−１をホストコン
ピュータ１内のＢＩＯＳ ＲＯＭ空間４に展開する必要
がある。ＳＣＳＩインタフェースを拡張した場合、この
ＢＩＯＳ ＲＯＭ空間４への展開のために拡張しない場
合と比較しホストコンピュータ１の超動時に数倍の時間
がかかってしまう欠点がある。
及びＳＣＳＩ装置群４０−１が接続されている状態でＳ
ＣＳＩ装置群４０−２を拡張する場合について説明す
る。この時、拡張されたＳＣＳＩ装置群４０−２をブー
ト用として使用したい場合には、ＳＣＳＩインタフェー
ス３０−１内のＢＩＯＳ ＲＯＭ３２−１をホストコン
ピュータ１内のＢＩＯＳ ＲＯＭ空間４に展開する必要
がある。ＳＣＳＩインタフェースを拡張した場合、この
ＢＩＯＳ ＲＯＭ空間４への展開のために拡張しない場
合と比較しホストコンピュータ１の超動時に数倍の時間
がかかってしまう欠点がある。
【００１６】操作者はブートする装置をＳＣＳＩ装置か
ら内蔵装置へ変更する際に、この起動時間の短縮を図る
ためＢＩＯＳ ＲＯＭ空間４への展開を無効としたい場
合や、複数枚のＳＣＳＩインタフェースを同時に拡張す
るために拡張するためにその中の一つのＢＩＯＳ ＲＯ
Ｍを選択する場合には、ＳＣＳＩインタフェース上の各
ＢＩＯＳ ＲＯＭの本体ＢＩＯＳ ＲＯＭ空間への展開を
有効／無効に設定する必要がある。
ら内蔵装置へ変更する際に、この起動時間の短縮を図る
ためＢＩＯＳ ＲＯＭ空間４への展開を無効としたい場
合や、複数枚のＳＣＳＩインタフェースを同時に拡張す
るために拡張するためにその中の一つのＢＩＯＳ ＲＯ
Ｍを選択する場合には、ＳＣＳＩインタフェース上の各
ＢＩＯＳ ＲＯＭの本体ＢＩＯＳ ＲＯＭ空間への展開を
有効／無効に設定する必要がある。
【００１７】本実施形態のＳＣＳＩ制御装置において
は、このＢＩＯＳ ＲＯＭ３２−１８のアクセス可否の
切り替え情報をＥＥＰＲＯＭ３３−１を用いて記憶して
いる。アクセス可否の設定情報はＥＥＰＲＯＭ３３−１
に保持されており、設定情報の読み出しまたは書き換え
は制御コントローラ３１−１によりＲ／Ｗ制御信号線３
４−１及びアクセス可否設定信号線３５−１を介して制
御されている。
は、このＢＩＯＳ ＲＯＭ３２−１８のアクセス可否の
切り替え情報をＥＥＰＲＯＭ３３−１を用いて記憶して
いる。アクセス可否の設定情報はＥＥＰＲＯＭ３３−１
に保持されており、設定情報の読み出しまたは書き換え
は制御コントローラ３１−１によりＲ／Ｗ制御信号線３
４−１及びアクセス可否設定信号線３５−１を介して制
御されている。
【００１８】設定情報の読み出しは、制御コントローラ
３１−１内のＲ／Ｗ制御部より出されるリード信号に応
じ、ＥＥＰＲＯＭ３３−１からアクセス可否設定信号線
３５−１を介して制御コントローラ７に伝達されてい
る。また設定情報の書き換えは、バスコントローラ５か
ら制御信号線１２を介して出力される制御信号に従い、
制御コントローラ３１−１内のＲ／Ｗ制御部がＲ／Ｗ信
号線３４−１を介してライト信号を、アクセス可否設定
信号線３５−１を介してアクセス可否設定をそれぞれＥ
ＥＰＲＯＭ３３−１に出力することにこより設定情報が
書き換えられている。尚、書き換えられた設定情報は電
源供給に関わらず次回書き換え時までＥＥＰＲＯＭ３３
−１に保持されている。
３１−１内のＲ／Ｗ制御部より出されるリード信号に応
じ、ＥＥＰＲＯＭ３３−１からアクセス可否設定信号線
３５−１を介して制御コントローラ７に伝達されてい
る。また設定情報の書き換えは、バスコントローラ５か
ら制御信号線１２を介して出力される制御信号に従い、
制御コントローラ３１−１内のＲ／Ｗ制御部がＲ／Ｗ信
号線３４−１を介してライト信号を、アクセス可否設定
信号線３５−１を介してアクセス可否設定をそれぞれＥ
ＥＰＲＯＭ３３−１に出力することにこより設定情報が
書き換えられている。尚、書き換えられた設定情報は電
源供給に関わらず次回書き換え時までＥＥＰＲＯＭ３３
−１に保持されている。
【００１９】一方、ホストコンピュータ１内のＣＰＵ２
は、システム起動時にＥＥＰＲＯＭ３３−１に保持され
ている設定情報を、ＳＣＳＩインタフェース３０−１か
ら制御信号線１２を介して出力される制御信号をバスコ
ントローラ５で受け取ることにより、システムバス３を
介してアクセス可否情報を認識している。この時、設定
情報がアクセス可となっていればＢＩＯＳ ＲＯＭ３２
−１を本体ＢＩＯＳ ＲＯＭ空間４に展開し、アクセス
不可であればＢＩＯＳ ＲＯＭ３２−１を切り離してい
る。
は、システム起動時にＥＥＰＲＯＭ３３−１に保持され
ている設定情報を、ＳＣＳＩインタフェース３０−１か
ら制御信号線１２を介して出力される制御信号をバスコ
ントローラ５で受け取ることにより、システムバス３を
介してアクセス可否情報を認識している。この時、設定
情報がアクセス可となっていればＢＩＯＳ ＲＯＭ３２
−１を本体ＢＩＯＳ ＲＯＭ空間４に展開し、アクセス
不可であればＢＩＯＳ ＲＯＭ３２−１を切り離してい
る。
【００２０】例えば、２つのＳＣＳＩインタフェース３
０−１，３０−２を拡張し、各々に接続されているＳＣ
ＳＩ装置群４０−１，４０−２を使用している環境にお
いて、ＳＣＳＩ装置群４０−２にあるＳＣＳＩ装置４１
−２をブート用として使用したい場合には、ＳＣＳＩイ
ンタフェ一ス３０−２内のＢＩＯＳ ＲＯＭ３２−２の
みアクセス可とし、他のＳＣＳＩインタフェースである
ＳＣＳＩインタフェース３０−１内のＢＩＯＳ ＲＯＭ
３２−１をアクセス不可となるようＳＣＳＩインタフェ
ース上の各ＥＥＰＲＯＭ３３−１，３３−２に書き込む
ことにより次回起動時から利用可能となる。以上説明し
たように、本実施形態によるＳＣＳＩ制御装置において
は、ＳＣＳＩインタフェースを選択するＢＩＯＳ ＲＯ
Ｍのアクセス可否の設定情報をＥＥＰＲＯＭに保持する
ことにより操作者による設定情報の変更を電気的に行っ
ている。
０−１，３０−２を拡張し、各々に接続されているＳＣ
ＳＩ装置群４０−１，４０−２を使用している環境にお
いて、ＳＣＳＩ装置群４０−２にあるＳＣＳＩ装置４１
−２をブート用として使用したい場合には、ＳＣＳＩイ
ンタフェ一ス３０−２内のＢＩＯＳ ＲＯＭ３２−２の
みアクセス可とし、他のＳＣＳＩインタフェースである
ＳＣＳＩインタフェース３０−１内のＢＩＯＳ ＲＯＭ
３２−１をアクセス不可となるようＳＣＳＩインタフェ
ース上の各ＥＥＰＲＯＭ３３−１，３３−２に書き込む
ことにより次回起動時から利用可能となる。以上説明し
たように、本実施形態によるＳＣＳＩ制御装置において
は、ＳＣＳＩインタフェースを選択するＢＩＯＳ ＲＯ
Ｍのアクセス可否の設定情報をＥＥＰＲＯＭに保持する
ことにより操作者による設定情報の変更を電気的に行っ
ている。
【００２１】
【発明の効果】以上、説明したように、本発明によれ
ば、設定の変更および記憶を電気的に実現しているた
め、操作者は設定を変更する際にＳＣＳＩ制御装置を取
り外す必要がなく操作者の設定変更の負担を軽減するこ
とができるという効果がある。
ば、設定の変更および記憶を電気的に実現しているた
め、操作者は設定を変更する際にＳＣＳＩ制御装置を取
り外す必要がなく操作者の設定変更の負担を軽減するこ
とができるという効果がある。
【図１】 本発明の一実施形態によるＳＣＳＩ制御装置
の概略構成を示すブロック図である。
の概略構成を示すブロック図である。
【図２】 複数のＳＣＳＩが接続された場合のＳＣＳＩ
制御装置の構成を示すブロック図である。
制御装置の構成を示すブロック図である。
１ ホストコンピュータ ４ ＢＩＯＳ ＲＯＭ空間 ６ ＳＣＳＩインタフェース ７ 制御コントローラ ２１ 設定情報記憶部 １８ ＳＣＳＩ装置
Claims (4)
- 【請求項１】 ホストコンピュータとＳＣＳＩ装置との
間に接続され、当該ＳＣＳＩ装置の動作を制御するＳＣ
ＳＩ制御装置であって、 前記ＳＣＳＩ装置の動作を規定する情報を記憶する設定
情報記憶部を具備することを特徴とするＳＣＳＩ制御装
置。 - 【請求項２】 ＢＩＯＳ ＲＯＭ空間を有するホストコ
ンピュータと、ＳＣＳＩ装置との間に接続され、当該Ｓ
ＣＳＩ装置の動作を制御するＳＣＳＩ制御装置であっ
て、 前記ホストコンピュータに接続され、前記ＳＣＳＩ装置
を制御するとともに、前記ＳＣＳＩ装置の動作を規定す
る情報を有するＲＩＯＳ ＲＯＭと、前記ＢＩＯＳ ＲＯ
Ｍ空間に当該ＢＩＯＳ ＲＯＭの内容を展開するか否か
を示す情報を記憶する設定情報記憶部とを備えることを
特徴とするＳＣＳＩ制御装置。 - 【請求項３】 前記ホストコンピュータからの指示に従
い、前記設定情報記憶部の情報を書き換える制御コント
ローラを具備することを特徴とする請求項１又は請求項
２記載のＳＣＳＩ制御装置。 - 【請求項４】 前記制御コントローラは、前記ホストコ
ンピュータからの指示に従い、前記設定情報記憶部の情
報を読み出し前記ホストコンピュータへ出力することを
特徴とする請求項３記載のＳＣＳＩ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31864697A JPH11154133A (ja) | 1997-11-19 | 1997-11-19 | Ｓｃｓｉ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31864697A JPH11154133A (ja) | 1997-11-19 | 1997-11-19 | Ｓｃｓｉ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11154133A true JPH11154133A (ja) | 1999-06-08 |
Family
ID=18101463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31864697A Pending JPH11154133A (ja) | 1997-11-19 | 1997-11-19 | Ｓｃｓｉ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11154133A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001243166A (ja) * | 2000-01-12 | 2001-09-07 | Internatl Business Mach Corp <Ibm> | 高速２地点間シリアル・バスを使用するシンプル・エンクロージャ・サービス（ｓＥＳ） |
-
1997
- 1997-11-19 JP JP31864697A patent/JPH11154133A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001243166A (ja) * | 2000-01-12 | 2001-09-07 | Internatl Business Mach Corp <Ibm> | 高速２地点間シリアル・バスを使用するシンプル・エンクロージャ・サービス（ｓＥＳ） |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6411552B1 (en) | Data processing system, block erasing type memory device and memory medium storing program for controlling memory device | |
| US5280599A (en) | Computer system with memory expansion function and expansion memory setting method | |
| JP2003162433A (ja) | メモリシステム | |
| TW403880B (en) | Relocatable code storage in an integrated circuit with an embedded microcontroller | |
| KR100223844B1 (ko) | 옵션 자동 설정 회로 | |
| JPH067380B2 (ja) | マルチプロセッサシステム | |
| JPH11154133A (ja) | Ｓｃｓｉ制御装置 | |
| JPS59226958A (ja) | メモリ−装置 | |
| EP1804166B1 (en) | Memory device and information processing apparatus | |
| JP3701159B2 (ja) | メモリカセット及びこれを用いたプログラマブル・コントローラ | |
| JPS6329861A (ja) | Ｉｐｌ制御方式 | |
| KR200193638Y1 (ko) | 교환기에서의 데이터 저장장치 | |
| JP3556309B2 (ja) | コンピュータシステムおよびそのシステムで使用されるｉ／ｏ制御装置 | |
| JPH06231072A (ja) | マイクロコンピュータ | |
| JPH0736154B2 (ja) | データ記憶装置 | |
| JPS63317827A (ja) | メモリ制御回路 | |
| JP2001209578A (ja) | メモリ更新履歴管理方式 | |
| JPH03273433A (ja) | パーソナルコンピュータシステム | |
| JPH0731652B2 (ja) | Ｉ／ｏ制御システム | |
| JPH01155599A (ja) | 記憶装置 | |
| JPH05314041A (ja) | 情報共有システム | |
| JPH0594281A (ja) | コンピユータシステム | |
| JPH1139149A (ja) | 情報処理装置および書き換え可能型不揮発性メモリの書き換え方法 | |
| JPH01177151A (ja) | 情報処理システム | |
| JPH03282914A (ja) | パーソナルコンピュータシステムおよびその構成変更方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020305 |