JPH11154096A - フラッシュメモリの管理装置及びフラッシュメモリの管理方法、割り込み管理装置及び割り込み管理方法 - Google Patents
フラッシュメモリの管理装置及びフラッシュメモリの管理方法、割り込み管理装置及び割り込み管理方法Info
- Publication number
- JPH11154096A JPH11154096A JP32150597A JP32150597A JPH11154096A JP H11154096 A JPH11154096 A JP H11154096A JP 32150597 A JP32150597 A JP 32150597A JP 32150597 A JP32150597 A JP 32150597A JP H11154096 A JPH11154096 A JP H11154096A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- flash memory
- writing
- erasing
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】
【課題】 製造コストを低減でき、割り込み処理の実行
を選択できるフラッシュメモリの管理装置及び管理方
法、割り込み管理装置及び管理方法を提供する。 【解決手段】 フリップフロップ４４ｂの出力が“１”
である場合は、ＨＯＬＤ信号が“１”であるときはＡＮ
Ｄゲート５６の出力が“１”となって、割り込み要求に
関わらずＮＯＲゲート５４の出力が“０”となり割り込
みが保留される。フリップフロップ４４ｂの出力が
“１”である場合は、ＨＯＬＤ信号に関わらずＡＮＤゲ
ート５６の出力が“０”となり、割り込み要求が“１”
となるとフリップフロップ５５の出力が“０”となって
ＮＯＲゲート５４の出力が“１”となり割り込み処理が
実行される。
を選択できるフラッシュメモリの管理装置及び管理方
法、割り込み管理装置及び管理方法を提供する。 【解決手段】 フリップフロップ４４ｂの出力が“１”
である場合は、ＨＯＬＤ信号が“１”であるときはＡＮ
Ｄゲート５６の出力が“１”となって、割り込み要求に
関わらずＮＯＲゲート５４の出力が“０”となり割り込
みが保留される。フリップフロップ４４ｂの出力が
“１”である場合は、ＨＯＬＤ信号に関わらずＡＮＤゲ
ート５６の出力が“０”となり、割り込み要求が“１”
となるとフリップフロップ５５の出力が“０”となって
ＮＯＲゲート５４の出力が“１”となり割り込み処理が
実行される。
Description
【０００１】
【発明の属する技術分野】本発明は、フラッシュメモリ
の管理装置及びフラッシュメモリの管理方法、割り込み
管理装置及び割り込み管理方法に関し、特に割り込み要
求の処理に特徴を有する。
の管理装置及びフラッシュメモリの管理方法、割り込み
管理装置及び割り込み管理方法に関し、特に割り込み要
求の処理に特徴を有する。
【０００２】
【従来の技術】フラッシュメモリは、ＦＮトンネル電流
を利用してフローティング電極に電荷を注入することに
よって情報を記録する。このＦＮトンネル電流による書
き込みは高電圧を必要とするが、電流が極めて少ないた
め、消費電力の面では有利である。反面、このような書
き込みは書き込み時間が長くかかる欠点がある。
を利用してフローティング電極に電荷を注入することに
よって情報を記録する。このＦＮトンネル電流による書
き込みは高電圧を必要とするが、電流が極めて少ないた
め、消費電力の面では有利である。反面、このような書
き込みは書き込み時間が長くかかる欠点がある。
【０００３】このため、例えばワード線１本分のデータ
を保持しておくバッファを設け、ワード線１本分のデー
タを一括して書き込むことにより、書き込みの高速化を
図ったフラッシュメモリが知られている。
を保持しておくバッファを設け、ワード線１本分のデー
タを一括して書き込むことにより、書き込みの高速化を
図ったフラッシュメモリが知られている。
【０００４】このようなフラッシュメモリは、データの
書き込み又は消去を行なう書き込み／消去動作中は、読
み出しを行なうことができない。したがって、このよう
なフラッシュメモリを用いる装置の動作を制御する制御
プログラム等をフラッシュメモリに格納した場合、書き
込み／消去動作中においてプログラムの実行に不都合が
生じる場合がある。このため、従来は、制御プログラム
等を格納するためにフラッシュメモリとは別にＲＯＭ等
のメモリを設け、フラッシュメモリには制御プログラム
の実行等に用いるデータのみを格納するようになってい
た。
書き込み又は消去を行なう書き込み／消去動作中は、読
み出しを行なうことができない。したがって、このよう
なフラッシュメモリを用いる装置の動作を制御する制御
プログラム等をフラッシュメモリに格納した場合、書き
込み／消去動作中においてプログラムの実行に不都合が
生じる場合がある。このため、従来は、制御プログラム
等を格納するためにフラッシュメモリとは別にＲＯＭ等
のメモリを設け、フラッシュメモリには制御プログラム
の実行等に用いるデータのみを格納するようになってい
た。
【０００５】しかしながら、装置のコスト面からはフラ
ッシュメモリの他にＲＯＭ等のメモリを設けることは好
ましくない。そこで、管理プログラム等を格納しても、
その実行に支障が生じないようにしたフラッシュメモリ
の管理方法が，例えば特開平７−２６１９９７号公報等
に開示されている。
ッシュメモリの他にＲＯＭ等のメモリを設けることは好
ましくない。そこで、管理プログラム等を格納しても、
その実行に支障が生じないようにしたフラッシュメモリ
の管理方法が，例えば特開平７−２６１９９７号公報等
に開示されている。
【０００６】図２は、このような管理方法を実現するた
めの装置の構成を示している。この装置は、命令を順次
実行するプロセッサ１１と、フラッシュＲＯＭ１２と、
管理記憶手段１３（以下ＲＡＭ）と、プロセッサ１１の
命令フェッチ先（アドレス）を制御するアクセス制御手
段１５と、各管理プログラム１２ａをＲＡＭ１３に転送
する転送手段１４と、割り込みを管理する割り込み管理
手段１６と備えている。
めの装置の構成を示している。この装置は、命令を順次
実行するプロセッサ１１と、フラッシュＲＯＭ１２と、
管理記憶手段１３（以下ＲＡＭ）と、プロセッサ１１の
命令フェッチ先（アドレス）を制御するアクセス制御手
段１５と、各管理プログラム１２ａをＲＡＭ１３に転送
する転送手段１４と、割り込みを管理する割り込み管理
手段１６と備えている。
【０００７】この管理方法では、フラッシュＲＯＭ１２
に対する書き込み又は消去の要求があると、転送手段１
４が、フラッシュＲＯＭ１２に保持されている割り込み
ベクタ（割り込み発生時のジャンプアドレス）１２ｂ、
割り込み処理プログラム１２ｃ、割り込み管理プログラ
ム１２ｄ、フラッシュＲＯＭ管理プログラム１２ｅをＲ
ＡＭ１３内の空き領域１３ａに転送する。このとき、割
り込み管理手段１６は、割り込みイネーブルレジスタ１
６ａの全てのビットを割り込み禁止の状態にし、アクセ
ス制御手段１５は、命令のフェッチ先をフラッシュＲＯ
Ｍ１２からＲＡＭ１３に変更する。この後、フラッシュ
ＲＯＭ１２に対する書き込み／消去動作の実行が開始さ
れ、フラッシュＲＯＭ１２に対する他のアクセスを行な
うことができなくなるが、プロセッサ１１は、ＲＡＭ１
３に転送されたフラッシュＲＯＭ管理プログラム１３ｂ
の実行を継続することができる。
に対する書き込み又は消去の要求があると、転送手段１
４が、フラッシュＲＯＭ１２に保持されている割り込み
ベクタ（割り込み発生時のジャンプアドレス）１２ｂ、
割り込み処理プログラム１２ｃ、割り込み管理プログラ
ム１２ｄ、フラッシュＲＯＭ管理プログラム１２ｅをＲ
ＡＭ１３内の空き領域１３ａに転送する。このとき、割
り込み管理手段１６は、割り込みイネーブルレジスタ１
６ａの全てのビットを割り込み禁止の状態にし、アクセ
ス制御手段１５は、命令のフェッチ先をフラッシュＲＯ
Ｍ１２からＲＡＭ１３に変更する。この後、フラッシュ
ＲＯＭ１２に対する書き込み／消去動作の実行が開始さ
れ、フラッシュＲＯＭ１２に対する他のアクセスを行な
うことができなくなるが、プロセッサ１１は、ＲＡＭ１
３に転送されたフラッシュＲＯＭ管理プログラム１３ｂ
の実行を継続することができる。
【０００８】これ以降、フラッシュＲＯＭ管理プログラ
ム１３ｂの実行により、プロセッサ１１は、フラッシュ
ＲＯＭ１２の書き込み／消去動作が終了したかどうか
を、例えば所定時間間隔毎に監視する。また、フラッシ
ュＲＯＭ１２の書き込み／消去モードにおいて割り込み
が発生した場合、プロセッサ１１は割り込み管理プログ
ラム１３ｃにしたがって割り込みべクタ１３ｄを取り込
み、割り込み処理プログラム１３ｅを実行する。
ム１３ｂの実行により、プロセッサ１１は、フラッシュ
ＲＯＭ１２の書き込み／消去動作が終了したかどうか
を、例えば所定時間間隔毎に監視する。また、フラッシ
ュＲＯＭ１２の書き込み／消去モードにおいて割り込み
が発生した場合、プロセッサ１１は割り込み管理プログ
ラム１３ｃにしたがって割り込みべクタ１３ｄを取り込
み、割り込み処理プログラム１３ｅを実行する。
【０００９】これにより、この管理方法では、書き込み
／消去動作と割り込み処理動作を平行させて実行するこ
とができる。このため、データの書き込み又は消去を保
証しつつ、緊急な割り込みに対して迅速な処理を行うこ
とができ、管理プログラム等を支障なく格納することが
できる。
／消去動作と割り込み処理動作を平行させて実行するこ
とができる。このため、データの書き込み又は消去を保
証しつつ、緊急な割り込みに対して迅速な処理を行うこ
とができ、管理プログラム等を支障なく格納することが
できる。
【００１０】また、フラッシュＲＯＭへの書き込み／消
去動作中に割り込みが発生した場合に、割り込みを保留
し、書き込み／消去動作終了後に割り込み処理を実行す
るフラッシュメモリの管理方法がある。図３は、このよ
うな管理方法を実現するための装置の構成を示すブロッ
ク図である。
去動作中に割り込みが発生した場合に、割り込みを保留
し、書き込み／消去動作終了後に割り込み処理を実行す
るフラッシュメモリの管理方法がある。図３は、このよ
うな管理方法を実現するための装置の構成を示すブロッ
ク図である。
【００１１】この装置は、命令を順次実行するプロセッ
サ２１と、フラッシュＲＯＭ２２と、フラッシュＲＯＭ
に対する書き込み／消去動作を管理するフラッシュＲＯ
Ｍ管理手段２３と、割り込みを保留させる割り込み保留
手段２４ａを有し、割り込みを管理する割り込み管理手
段２４とを備えている。
サ２１と、フラッシュＲＯＭ２２と、フラッシュＲＯＭ
に対する書き込み／消去動作を管理するフラッシュＲＯ
Ｍ管理手段２３と、割り込みを保留させる割り込み保留
手段２４ａを有し、割り込みを管理する割り込み管理手
段２４とを備えている。
【００１２】この管理方法では、フラッシュＲＯＭ２２
に対する書き込み／消去動作中は、プロセッサ２１がフ
ラッシュＲＯＭ２２に対してアクセスできなくなるた
め、書き込み／消去動作の要求があると、フラッシュＲ
ＯＭ管理手段２３は、プロセッサ２１を命令実行停止状
態（ＨＯＬＤモード）とし、フラッシュＲＯＭ２２の書
き込み／消去動作が完了したかどうか監視する。このよ
うなフラッシュＲＯＭ２２の書き込み／消去動作中に割
り込みが発生した場合には、割り込み保留手段２４ａに
よって割り込みが保留される。
に対する書き込み／消去動作中は、プロセッサ２１がフ
ラッシュＲＯＭ２２に対してアクセスできなくなるた
め、書き込み／消去動作の要求があると、フラッシュＲ
ＯＭ管理手段２３は、プロセッサ２１を命令実行停止状
態（ＨＯＬＤモード）とし、フラッシュＲＯＭ２２の書
き込み／消去動作が完了したかどうか監視する。このよ
うなフラッシュＲＯＭ２２の書き込み／消去動作中に割
り込みが発生した場合には、割り込み保留手段２４ａに
よって割り込みが保留される。
【００１３】書き込み／消去動作が完了すると、フラッ
シュＲＯＭ管理手段２３は、プロセッサ２１をＨＯＬＤ
モードから解除し、通常のプログラムの実行又はべリフ
ァイ等の処理を行う。また、書き込み／消去動作中に割
り込み保留手段２４ａによって割り込みが保留されてい
れば、プロセッサ２１は書き込み／消去動作終了後、割
り込みべクタ２２ａを取り込み、割り込み処理プログラ
ム２２ｂにしたがって割り込み処理を実行する。
シュＲＯＭ管理手段２３は、プロセッサ２１をＨＯＬＤ
モードから解除し、通常のプログラムの実行又はべリフ
ァイ等の処理を行う。また、書き込み／消去動作中に割
り込み保留手段２４ａによって割り込みが保留されてい
れば、プロセッサ２１は書き込み／消去動作終了後、割
り込みべクタ２２ａを取り込み、割り込み処理プログラ
ム２２ｂにしたがって割り込み処理を実行する。
【００１４】図４は、割り込み保留手段２４ａの構成の
一例を示している。この割り込み保留手段２４ａは、入
力として割り込み要求とプロセッサ２１からの割り込み
認知信号が供給されるＳＲフリップフロップ３５と、こ
のＳＲフリップフロップ３５の出力とプロセッサ２１か
らのＨＯＬＤモード信号が供給されるＮＯＲゲート３４
とを備えている。
一例を示している。この割り込み保留手段２４ａは、入
力として割り込み要求とプロセッサ２１からの割り込み
認知信号が供給されるＳＲフリップフロップ３５と、こ
のＳＲフリップフロップ３５の出力とプロセッサ２１か
らのＨＯＬＤモード信号が供給されるＮＯＲゲート３４
とを備えている。
【００１５】通常のプログラムの実行時は、ＨＯＬＤモ
ード信号と、割り込み認知信号は共に“０”とされてい
る。このため、割り込み要求が“１”になると、ＳＲフ
リップフロップ３５は“０”にリセットされ、ＮＯＲゲ
ート３４の出力（割り込み信号）が“１”になって、プ
ロセッサ２１が割り込み処理を開始する。そして、所定
時間後、プロセッサ２１が割り込み認知信号を“１”と
すると、ＳＲフリップフロップ３５が“１”にセットさ
れ、割り込み信号が“０”となる。
ード信号と、割り込み認知信号は共に“０”とされてい
る。このため、割り込み要求が“１”になると、ＳＲフ
リップフロップ３５は“０”にリセットされ、ＮＯＲゲ
ート３４の出力（割り込み信号）が“１”になって、プ
ロセッサ２１が割り込み処理を開始する。そして、所定
時間後、プロセッサ２１が割り込み認知信号を“１”と
すると、ＳＲフリップフロップ３５が“１”にセットさ
れ、割り込み信号が“０”となる。
【００１６】フラッシュＲＯＭの書き込み／消去動作中
は、プロセッサ２１はＨＯＬＤモード信号を“１”とし
ているので、この間に割り込み要求が“１”となってＳ
Ｒフリップフロップ３５が“０”にリセットされてもＮ
ＯＲゲート３４の出力は“０”のままである。従って、
割り込みは保留される。フラッシュＲＯＭの書き込み／
消去動作が終了すると、フラッシュＲＯＭはＨＯＬＤモ
ード信号を“０”にするためＮＯＲゲート３４の出力は
“１”になり、プロセッサ２１は割り込み処理を開始す
る。
は、プロセッサ２１はＨＯＬＤモード信号を“１”とし
ているので、この間に割り込み要求が“１”となってＳ
Ｒフリップフロップ３５が“０”にリセットされてもＮ
ＯＲゲート３４の出力は“０”のままである。従って、
割り込みは保留される。フラッシュＲＯＭの書き込み／
消去動作が終了すると、フラッシュＲＯＭはＨＯＬＤモ
ード信号を“０”にするためＮＯＲゲート３４の出力は
“１”になり、プロセッサ２１は割り込み処理を開始す
る。
【００１７】これにより、この管理方法では、書き込み
／消去動作中の割り込みを保留し、書き込み／消去動作
終了後に実行することができる。
／消去動作中の割り込みを保留し、書き込み／消去動作
終了後に実行することができる。
【００１８】
【発明が解決しようとする課題】しかしながら、上述の
図２に示す管理方法では、書き込み／消去の要求があっ
た際にフラッシュＲＯＭ内１２内の割り込みベクタ１２
ｂ等をＲＡＭ１３の空き領域に転送し、プロセッサ１１
の命令フェッチ先をＲＡＭ１３に変更するため、ＲＡＭ
１３上に、管理プログラム等を格納するのに十分な空き
領域１３ａを確保しなければならない。すなわち、これ
らを格納するための余分な領域をＲＡＭ１３に設けなけ
ればならず、装置の製造コストが増加する。
図２に示す管理方法では、書き込み／消去の要求があっ
た際にフラッシュＲＯＭ内１２内の割り込みベクタ１２
ｂ等をＲＡＭ１３の空き領域に転送し、プロセッサ１１
の命令フェッチ先をＲＡＭ１３に変更するため、ＲＡＭ
１３上に、管理プログラム等を格納するのに十分な空き
領域１３ａを確保しなければならない。すなわち、これ
らを格納するための余分な領域をＲＡＭ１３に設けなけ
ればならず、装置の製造コストが増加する。
【００１９】また、この管理方法では、書き込み／消去
の要求があった際に、フラッシュメモリ上の管理プログ
ラム等をＲＡＭ１３に転送するための時間を要するた
め、書き込み／消去動作の実行時間が長くなってしま
う。
の要求があった際に、フラッシュメモリ上の管理プログ
ラム等をＲＡＭ１３に転送するための時間を要するた
め、書き込み／消去動作の実行時間が長くなってしま
う。
【００２０】また、上述の図３及び図４に示す管理方法
では、書き込み／消去動作中の割り込みを保留するた
め、ＲＡＭ上に管理プログラム等を格納するための領域
を設ける必要がなく製造コストの増加は少ない。しかし
ながら、この管理方法では、書き込み／消去動作中の割
り込みを保留してしまうため、緊急な割り込みに対して
は迅速な処理を行うことができない。
では、書き込み／消去動作中の割り込みを保留するた
め、ＲＡＭ上に管理プログラム等を格納するための領域
を設ける必要がなく製造コストの増加は少ない。しかし
ながら、この管理方法では、書き込み／消去動作中の割
り込みを保留してしまうため、緊急な割り込みに対して
は迅速な処理を行うことができない。
【００２１】本発明は、上述のような問題点に鑑みてな
されたものであり、製造コストの増加を抑えることがで
きると共に、書き込み／消去動作中の割り込み処理の実
行を選択することができるフラッシュメモリの管理装置
及びフラッシュメモリの管理方法、割り込み管理装置及
び割り込み管理方法を提供することを目的とする。
されたものであり、製造コストの増加を抑えることがで
きると共に、書き込み／消去動作中の割り込み処理の実
行を選択することができるフラッシュメモリの管理装置
及びフラッシュメモリの管理方法、割り込み管理装置及
び割り込み管理方法を提供することを目的とする。
【００２２】
【課題を解決するための手段】本発明に係るフラッシュ
メモリの管理装置は、フラッシュメモリと、フラッシュ
メモリに対する書き込み又は消去動作を管理するフラッ
シュメモリ管理手段と、少なくとも２つの割り込みモー
ドを設定するための割り込みモード設定手段と、割り込
み処理を実行する割り込み処理手段と、割り込みモード
設定手段の設定に基づいて、一の割り込みモードでは、
フラッシュメモリ管理手段による書き込み又は消去時の
割り込みを保留し、他の一の割り込みモードでは、フラ
ッシュメモリ管理手段による書き込み又は消去時であっ
ても書き込み又は消去を停止させて割り込み処理手段に
割り込み処理を実行させる割り込み管理手段とを備えて
いる。
メモリの管理装置は、フラッシュメモリと、フラッシュ
メモリに対する書き込み又は消去動作を管理するフラッ
シュメモリ管理手段と、少なくとも２つの割り込みモー
ドを設定するための割り込みモード設定手段と、割り込
み処理を実行する割り込み処理手段と、割り込みモード
設定手段の設定に基づいて、一の割り込みモードでは、
フラッシュメモリ管理手段による書き込み又は消去時の
割り込みを保留し、他の一の割り込みモードでは、フラ
ッシュメモリ管理手段による書き込み又は消去時であっ
ても書き込み又は消去を停止させて割り込み処理手段に
割り込み処理を実行させる割り込み管理手段とを備えて
いる。
【００２３】また、本発明に係るフラッシュメモリの管
理方法では、少なくとも２つの割り込みモードを設定
し、フラッシュメモリに対する書き込み又は消去を実行
し、一の割り込みモードでは、フラッシュメモリに対す
る書き込み又は消去時の割り込みを保留し、他の一の割
り込みモードでは、フラッシュメモリに対する書き込み
又は消去時であっても書き込み又は消去を停止させて割
り込み処理を実行させる。
理方法では、少なくとも２つの割り込みモードを設定
し、フラッシュメモリに対する書き込み又は消去を実行
し、一の割り込みモードでは、フラッシュメモリに対す
る書き込み又は消去時の割り込みを保留し、他の一の割
り込みモードでは、フラッシュメモリに対する書き込み
又は消去時であっても書き込み又は消去を停止させて割
り込み処理を実行させる。
【００２４】
【発明の実施の形態】図１は本発明の第１の実施形態に
係るフラッシュメモリの管理装置の構成を示すブロック
図である。この装置は、命令を順次実行するプロセッサ
４１（割り込み処理手段）と、割り込み処理プログラ
ム、割り込みベクタ、データ等を格納するフラッシュＲ
ＯＭ４２と、フラッシュＲＯＭ４２に対する書き込み又
は消去動作を管理するフラッシュＲＯＭ管理手段４３
と、割り込みを保留させる割り込み保留手段４４ａと書
き込み／消去動作中の割り込み処理の実行を制御するた
めのパラメータを保持する設定レジスタ４４ｂ（割り込
みモード設定手段、以下、フラッシュ割り込みイネーブ
ルレジスタという。）とを有し、割り込みを管理する割
り込み管理手段４４とを備えている。
係るフラッシュメモリの管理装置の構成を示すブロック
図である。この装置は、命令を順次実行するプロセッサ
４１（割り込み処理手段）と、割り込み処理プログラ
ム、割り込みベクタ、データ等を格納するフラッシュＲ
ＯＭ４２と、フラッシュＲＯＭ４２に対する書き込み又
は消去動作を管理するフラッシュＲＯＭ管理手段４３
と、割り込みを保留させる割り込み保留手段４４ａと書
き込み／消去動作中の割り込み処理の実行を制御するた
めのパラメータを保持する設定レジスタ４４ｂ（割り込
みモード設定手段、以下、フラッシュ割り込みイネーブ
ルレジスタという。）とを有し、割り込みを管理する割
り込み管理手段４４とを備えている。
【００２５】フラッシュＲＯＭ管理手段４３は、プロセ
ッサ４１からの指示に基づいてフラッシュＲＯＭ４２に
対するデータの読み出し／書き込みを制御する。
ッサ４１からの指示に基づいてフラッシュＲＯＭ４２に
対するデータの読み出し／書き込みを制御する。
【００２６】割り込み管理手段４４は、具体的には図５
に示すように構成されており、フラッシュ割り込みイネ
ーブルレジスタ４４ｂは、例えばＤ型フリップフロップ
から構成されている。割り込み保留手段４４ａは、例え
ばプロセッサ４１からのＨＯＬＤモード信号とフラッシ
ュ割り込みイネーブルレジスタ４４ｂの出力が供給され
るＡＮＤゲート５６と、割り込み要求とプロセッサ４１
からの割り込み認知信号とが供給されるフリップフロッ
プ５５と、該フリップフロップ５５の出力と、ＡＮＤゲ
ート５６の出力が供給されるＮＯＲゲート５４とを備え
ている。また、割り込み管理手段４４は、通常のプログ
ラムの動作時に使用する割り込みイネープルレジスタ
や、割り込みステータスレジスタ等を備えている。
に示すように構成されており、フラッシュ割り込みイネ
ーブルレジスタ４４ｂは、例えばＤ型フリップフロップ
から構成されている。割り込み保留手段４４ａは、例え
ばプロセッサ４１からのＨＯＬＤモード信号とフラッシ
ュ割り込みイネーブルレジスタ４４ｂの出力が供給され
るＡＮＤゲート５６と、割り込み要求とプロセッサ４１
からの割り込み認知信号とが供給されるフリップフロッ
プ５５と、該フリップフロップ５５の出力と、ＡＮＤゲ
ート５６の出力が供給されるＮＯＲゲート５４とを備え
ている。また、割り込み管理手段４４は、通常のプログ
ラムの動作時に使用する割り込みイネープルレジスタ
や、割り込みステータスレジスタ等を備えている。
【００２７】以下、このように構成されたフラッシュメ
モリの管理装置の動作を説明する。プロセッサ４１から
のＨＯＬＤモード信号は、通常のプログラムの実行時に
は“０”、書き込み／消去モードでは“１”となってい
る。また、プロセッサ４１は、割り込み認知後所定時間
（τ）後に、割り込み認知信号を“１”とするようにな
っている。
モリの管理装置の動作を説明する。プロセッサ４１から
のＨＯＬＤモード信号は、通常のプログラムの実行時に
は“０”、書き込み／消去モードでは“１”となってい
る。また、プロセッサ４１は、割り込み認知後所定時間
（τ）後に、割り込み認知信号を“１”とするようにな
っている。
【００２８】また、フラッシュ割り込みイネーブルレジ
スタ４４ｂの値は、書き込み／消去動作中の割り込みを
保留する場合には“１”とし、書き込み／消去動作中に
割り込みが生じた場合に書き込み／消去動作を停止して
割り込み処理を行なう場合には“０”としておく。この
フラッシュ割り込みイネーブルレジスタ４４ｂの値の設
定は、例えばプロセッサ４１から行なうようにしてもよ
く、あるいは装置外部から入力してもよい。
スタ４４ｂの値は、書き込み／消去動作中の割り込みを
保留する場合には“１”とし、書き込み／消去動作中に
割り込みが生じた場合に書き込み／消去動作を停止して
割り込み処理を行なう場合には“０”としておく。この
フラッシュ割り込みイネーブルレジスタ４４ｂの値の設
定は、例えばプロセッサ４１から行なうようにしてもよ
く、あるいは装置外部から入力してもよい。
【００２９】通常のプログラムの実行時は、図６（ａ）
に示すようにＨＯＬＤモード信号が“０”であるため、
ＡＮＤゲート５６の出力は、フラッシュ割り込みイネー
ブルレジスタ４４ｂの値に関係なく“０”である。この
場合、プロセッサ４１が割り込みを認知する前は、同図
（ｅ）に示すように割り込み認知信号も“０”である。
このため、同図（ｂ）に示すように割り込み要求が
“１”になると、同図（ｃ）に示すようにフリップフロ
ップ５５がリセットされて出力が“０”となり、同図
（ｄ）に示すようにＮＯＲゲート５４の出力（割り込み
信号）が“１”となってプロセッサ４１が割り込み処理
を開始する。
に示すようにＨＯＬＤモード信号が“０”であるため、
ＡＮＤゲート５６の出力は、フラッシュ割り込みイネー
ブルレジスタ４４ｂの値に関係なく“０”である。この
場合、プロセッサ４１が割り込みを認知する前は、同図
（ｅ）に示すように割り込み認知信号も“０”である。
このため、同図（ｂ）に示すように割り込み要求が
“１”になると、同図（ｃ）に示すようにフリップフロ
ップ５５がリセットされて出力が“０”となり、同図
（ｄ）に示すようにＮＯＲゲート５４の出力（割り込み
信号）が“１”となってプロセッサ４１が割り込み処理
を開始する。
【００３０】割り込み信号が“１”となってから所定時
間（τ）後、プロセッサ４１は図６（ｅ）に示すように
割り込み認知信号を“１”にするので、同図（ｃ）に示
すようにフリップフロップ５５は“１”にセットされ、
ＮＯＲゲート５４の出力は“０”となる。
間（τ）後、プロセッサ４１は図６（ｅ）に示すように
割り込み認知信号を“１”にするので、同図（ｃ）に示
すようにフリップフロップ５５は“１”にセットされ、
ＮＯＲゲート５４の出力は“０”となる。
【００３１】フラッシュ割り込みイネーブルレジスタ４
４ｂの値が“１”である場合は、フラッシュＲＯＭ４２
に対する書き込み／消去動作を行う際に、プロセッサ４
１が図７（ａ）に示すようにＨＯＬＤモード信号を
“１”にすると、同図（ｄ）に示すようにＡＮＤゲート
５６の出力が“１”となる。この後、同図（ｂ）に示す
ように割り込み要求が“１”になると、同図（ｃ）に示
すようにフリップフロップ５５の出力が“０”にリセッ
トされるが、ＡＮＤゲート５６の出力が“１”であるた
め、ＮＯＲゲート５４の出力は同図（ｅ）に示すように
“０”のままである。すなわち、割り込みは保留され
る。
４ｂの値が“１”である場合は、フラッシュＲＯＭ４２
に対する書き込み／消去動作を行う際に、プロセッサ４
１が図７（ａ）に示すようにＨＯＬＤモード信号を
“１”にすると、同図（ｄ）に示すようにＡＮＤゲート
５６の出力が“１”となる。この後、同図（ｂ）に示す
ように割り込み要求が“１”になると、同図（ｃ）に示
すようにフリップフロップ５５の出力が“０”にリセッ
トされるが、ＡＮＤゲート５６の出力が“１”であるた
め、ＮＯＲゲート５４の出力は同図（ｅ）に示すように
“０”のままである。すなわち、割り込みは保留され
る。
【００３２】フラッシュＲＯＭの書き込み／消去動作が
終了すると、プロセッサ４１は、図７（ａ）に示すよう
にＨＯＬＤモード信号を“０”とする。これにより、同
図（ｄ）に示すようにＡＮＤゲート５６の出力が“０”
となって、同図（ｅ）に示すようにＮＯＲゲート５４の
出力が“１”となり、プロセッサ４１が割り込み処理を
開始する。割り込み信号が“１”となってから所定時間
（τ）後、プロセッサ４１が、図７（ｆ）に示すように
割り込み認知信号を“１”にすると、同図（ｃ）に示す
ようにフリップフロップ５５が“１”にセットされる。
終了すると、プロセッサ４１は、図７（ａ）に示すよう
にＨＯＬＤモード信号を“０”とする。これにより、同
図（ｄ）に示すようにＡＮＤゲート５６の出力が“０”
となって、同図（ｅ）に示すようにＮＯＲゲート５４の
出力が“１”となり、プロセッサ４１が割り込み処理を
開始する。割り込み信号が“１”となってから所定時間
（τ）後、プロセッサ４１が、図７（ｆ）に示すように
割り込み認知信号を“１”にすると、同図（ｃ）に示す
ようにフリップフロップ５５が“１”にセットされる。
【００３３】逆に、フラッシュ割り込みイネーブルレジ
スタ４４ｂの値が“０”である場合は、フラッシュＲＯ
Ｍ４２に対する書き込み／消去動作を行う際に、プロセ
ッサ４１が図８（ａ）に示すようにＨＯＬＤモード信号
を“１”にしても、同図（ｄ）に示すようにＡＮＤゲー
ト５６の出力は“０”のままである。このため、同図
（ｂ）に示すように割り込み要求が“１”となって、同
図（ｃ）に示すようにフリップフロップ５５の出力が
“０”となると、同図（ｅ）に示すようにＮＯＲゲート
５４の出力が“１”となる。プロセッサ４１はＮＯＲゲ
ート５４の出力が“１”となると、フラッシュＲＯＭ管
理手段４３に対して強制的に書き込み／消去動作を中止
させ、割り込み処理を開始して、同図（ａ）に示すよう
にＨＯＬＤモード信号を“０”とする。
スタ４４ｂの値が“０”である場合は、フラッシュＲＯ
Ｍ４２に対する書き込み／消去動作を行う際に、プロセ
ッサ４１が図８（ａ）に示すようにＨＯＬＤモード信号
を“１”にしても、同図（ｄ）に示すようにＡＮＤゲー
ト５６の出力は“０”のままである。このため、同図
（ｂ）に示すように割り込み要求が“１”となって、同
図（ｃ）に示すようにフリップフロップ５５の出力が
“０”となると、同図（ｅ）に示すようにＮＯＲゲート
５４の出力が“１”となる。プロセッサ４１はＮＯＲゲ
ート５４の出力が“１”となると、フラッシュＲＯＭ管
理手段４３に対して強制的に書き込み／消去動作を中止
させ、割り込み処理を開始して、同図（ａ）に示すよう
にＨＯＬＤモード信号を“０”とする。
【００３４】以上説明したように、このフラッシュメモ
リの管理装置では、フラッシュ割り込みイネーブルレジ
スタ４４ｂの値が“１”である場合、書き込み／消去動
作中に発生した割り込みは保留され、書き込み／消去動
作終了後に割り込み処理が実行される。逆に、フラッシ
ュ割り込みイネーブルレジスタ４４ｂの値が“０”であ
る場合には、書き込み／消去動作中であっても割り込み
が発生したときは、書き込み／消去動作は中断され、割
り込み処理が実行される。
リの管理装置では、フラッシュ割り込みイネーブルレジ
スタ４４ｂの値が“１”である場合、書き込み／消去動
作中に発生した割り込みは保留され、書き込み／消去動
作終了後に割り込み処理が実行される。逆に、フラッシ
ュ割り込みイネーブルレジスタ４４ｂの値が“０”であ
る場合には、書き込み／消去動作中であっても割り込み
が発生したときは、書き込み／消去動作は中断され、割
り込み処理が実行される。
【００３５】従って、フラッシュ割り込みイネーブルレ
ジスタ４４ｂの値を設定することにより、容易に割り込
みモードを選択することができ、必要に応じた動作の選
択を容易に行なうことができる。これにより、以下のよ
うな動作の選択が可能となる。
ジスタ４４ｂの値を設定することにより、容易に割り込
みモードを選択することができ、必要に応じた動作の選
択を容易に行なうことができる。これにより、以下のよ
うな動作の選択が可能となる。
【００３６】例えばフラッシュＲＯＭ４２上の割り込み
べクタ、割り込み処理プログラム等を書き換える場合、
これらの書き換えを確実に行なうためには、書き換え動
作中に発生したいかなる割り込み（マスク不可能な割り
込み（ＮＭＩ）を含む。）をも保留する必要がある。こ
のような場合には、これらの書き換えを行なう管理プロ
グラム等により、予め、フラッシュ割り込みイネーブル
レジスタ４４ｂの値を“１”に設定した後、書き換え動
作を行わせるようにすれば、書き換えを確実に保証する
ことができる。また、書き換え中に生じた割り込み要求
は、上述のようにフリップフロップ５５によって保持さ
れているため、書き換え終了後に確実に割り込み処理を
実行させることができる。
べクタ、割り込み処理プログラム等を書き換える場合、
これらの書き換えを確実に行なうためには、書き換え動
作中に発生したいかなる割り込み（マスク不可能な割り
込み（ＮＭＩ）を含む。）をも保留する必要がある。こ
のような場合には、これらの書き換えを行なう管理プロ
グラム等により、予め、フラッシュ割り込みイネーブル
レジスタ４４ｂの値を“１”に設定した後、書き換え動
作を行わせるようにすれば、書き換えを確実に保証する
ことができる。また、書き換え中に生じた割り込み要求
は、上述のようにフリップフロップ５５によって保持さ
れているため、書き換え終了後に確実に割り込み処理を
実行させることができる。
【００３７】また、割り込みべクタ領域、割り込み処理
プログラム等以外の単なるデータとして扱う領域の書き
換えを行なう場合、予め、管理プログラム等により、フ
ラッシュ割り込みイネーブルレジスタ４４ｂの値を
“０”に設定することにより、書き換え動作中であって
も割り込み処理を優先させることができる。この場合、
書き換えが中断された領域については、再度書き換えを
行う必要があるが、割り込み要求に対する応答を向上さ
せることができる。
プログラム等以外の単なるデータとして扱う領域の書き
換えを行なう場合、予め、管理プログラム等により、フ
ラッシュ割り込みイネーブルレジスタ４４ｂの値を
“０”に設定することにより、書き換え動作中であって
も割り込み処理を優先させることができる。この場合、
書き換えが中断された領域については、再度書き換えを
行う必要があるが、割り込み要求に対する応答を向上さ
せることができる。
【００３８】このように、フラッシュＲＯＭの書き換え
を行う際に、必要に応じて割り込み処理の許可又は保留
の選択を行なうことにより、効率の良いデータの書き換
えが可能となる。
を行う際に、必要に応じて割り込み処理の許可又は保留
の選択を行なうことにより、効率の良いデータの書き換
えが可能となる。
【００３９】また、上述のように、フラッシュ割り込み
イネーブルレジスタ４４ｂの値に応じて動作を選択する
ことができるため、従来のように、書き込み／消去動作
時に割り込み管理プログラム、割り込み処理プログラ
ム、べクタアドレス等をＲＡＭに転送する場合のように
ＲＡＭ領域を確保しておく必要がなく、書き込み／消去
動作時に割り込み処理を行なうことができる構成として
も製造コストを低減させることができる。また、割り込
み発生時に、割り込み管理プログラム等をＲＡＭに転送
する時間が省略できるので、フラッシュＲＯＭの書き換
え時間を短縮することができる。
イネーブルレジスタ４４ｂの値に応じて動作を選択する
ことができるため、従来のように、書き込み／消去動作
時に割り込み管理プログラム、割り込み処理プログラ
ム、べクタアドレス等をＲＡＭに転送する場合のように
ＲＡＭ領域を確保しておく必要がなく、書き込み／消去
動作時に割り込み処理を行なうことができる構成として
も製造コストを低減させることができる。また、割り込
み発生時に、割り込み管理プログラム等をＲＡＭに転送
する時間が省略できるので、フラッシュＲＯＭの書き換
え時間を短縮することができる。
【００４０】なお、上述の図５に示す構成では、プロセ
ッサ４１がＨＯＬＤモード信号を発生することとしてい
たが、このＨＯＬＤモード信号は、例えばフラッシュＲ
ＯＭ管理手段４３が発生することとしてもよく、この場
合は、ＮＯＲゲート５４の出力によりＨＯＬＤモード信
号がリセットされる、あるいは、フラッシュＲＯＭ管理
手段４３がＮＯＲゲート５４の出力に応じて書き込み／
消去動作を停止してＨＯＬＤモード信号を“０”とする
ような構成とすれば、上述の図８と同様な動作を実現さ
せることができる。
ッサ４１がＨＯＬＤモード信号を発生することとしてい
たが、このＨＯＬＤモード信号は、例えばフラッシュＲ
ＯＭ管理手段４３が発生することとしてもよく、この場
合は、ＮＯＲゲート５４の出力によりＨＯＬＤモード信
号がリセットされる、あるいは、フラッシュＲＯＭ管理
手段４３がＮＯＲゲート５４の出力に応じて書き込み／
消去動作を停止してＨＯＬＤモード信号を“０”とする
ような構成とすれば、上述の図８と同様な動作を実現さ
せることができる。
【００４１】図９は本発明の第２の実施形態に係るフラ
ッシュメモリの管理装置の要部の構成を示すブロック図
である。この第２の実施形態に係るフラッシュメモリの
管理装置は、上述の図１と同様な構成のプロセッサ４
１、フラッシュＲＯＭ４２、フラッシュＲＯＭ管理手段
４３と、割り込み管理手段４４’とを備えている。割り
込み管理手段４４’は、図９に示すように、上述の図１
及び図５の構成では１つのみであったフラッシュ割り込
みイネーブルレジスタを複数備えている。これらのフラ
ッシュ割り込みイネーブルレジスタ５７ａ〜５７ｎは、
上述の図５の構成と同様に、例えばＤ型フリップフロッ
プから構成されている。
ッシュメモリの管理装置の要部の構成を示すブロック図
である。この第２の実施形態に係るフラッシュメモリの
管理装置は、上述の図１と同様な構成のプロセッサ４
１、フラッシュＲＯＭ４２、フラッシュＲＯＭ管理手段
４３と、割り込み管理手段４４’とを備えている。割り
込み管理手段４４’は、図９に示すように、上述の図１
及び図５の構成では１つのみであったフラッシュ割り込
みイネーブルレジスタを複数備えている。これらのフラ
ッシュ割り込みイネーブルレジスタ５７ａ〜５７ｎは、
上述の図５の構成と同様に、例えばＤ型フリップフロッ
プから構成されている。
【００４２】また、この管理装置では、割り込みの種類
に応じた信号（割り込み種）に応じて各フラッシュ割り
込みイネーブルレジスタ５７ａ〜５７ｎの出力からＡＮ
Ｄゲート５６に供給するものを選択するセレクタ５８を
備えている。通常、複数の割り込み要求を処理し得るプ
ロセッサでは、各々の割り込み要求あるいはこれらのグ
ループ（例えば割り込みレベル等）を識別するための信
号が規定されている。このため、これらの信号を用いて
割り込みの種類を示す信号（割り込み種）を形成するこ
とができる。
に応じた信号（割り込み種）に応じて各フラッシュ割り
込みイネーブルレジスタ５７ａ〜５７ｎの出力からＡＮ
Ｄゲート５６に供給するものを選択するセレクタ５８を
備えている。通常、複数の割り込み要求を処理し得るプ
ロセッサでは、各々の割り込み要求あるいはこれらのグ
ループ（例えば割り込みレベル等）を識別するための信
号が規定されている。このため、これらの信号を用いて
割り込みの種類を示す信号（割り込み種）を形成するこ
とができる。
【００４３】この管理装置では、割り込みが発生する
と、当該割り込みに応じた信号（割り込み種）がセレク
タ５８に供給される。セレクタ５８はこの信号に基づい
て、いずれかのフラッシュ割り込みイネーブルレジスタ
５７ａ〜５７ｎの出力を選択してＡＮＤゲート５６に供
給する。
と、当該割り込みに応じた信号（割り込み種）がセレク
タ５８に供給される。セレクタ５８はこの信号に基づい
て、いずれかのフラッシュ割り込みイネーブルレジスタ
５７ａ〜５７ｎの出力を選択してＡＮＤゲート５６に供
給する。
【００４４】以後の動作は、上述の実施形態と同様であ
り、選択されたフラッシュ割り込みイネーブルレジスタ
の出力に基づいて、出力が“１”である場合にはフラッ
シュＲＯＭ４２に対する書き込み／消去動作中の割り込
みを保留し、出力が“０”である場合には書き込み／消
去動作中であっても書き込み／消去動作を中止させて割
り込み処理を実行させる。
り、選択されたフラッシュ割り込みイネーブルレジスタ
の出力に基づいて、出力が“１”である場合にはフラッ
シュＲＯＭ４２に対する書き込み／消去動作中の割り込
みを保留し、出力が“０”である場合には書き込み／消
去動作中であっても書き込み／消去動作を中止させて割
り込み処理を実行させる。
【００４５】従って、この管理装置では、割り込み要求
の種類毎に割り込みの種類を選択することができる。こ
のため、この管理装置は、上述の第１の実施形態の効果
に加えて、複数の割り込み要求又は割り込み要求のグル
ープ毎に異なる動作を設定することができ、動作の設定
の自由度を向上させることができる。
の種類毎に割り込みの種類を選択することができる。こ
のため、この管理装置は、上述の第１の実施形態の効果
に加えて、複数の割り込み要求又は割り込み要求のグル
ープ毎に異なる動作を設定することができ、動作の設定
の自由度を向上させることができる。
【００４６】また、上述の説明では、割り込み要求に対
する動作を制御する場合について説明したが、割り込み
処理の代わりにリセット信号（ハードウェアリセット、
ソフトウェアリセット等）に対する動作を制御する場合
についても本発明を適用することができ、リセット要求
に対するリセット処理動作を選択することができる。
する動作を制御する場合について説明したが、割り込み
処理の代わりにリセット信号（ハードウェアリセット、
ソフトウェアリセット等）に対する動作を制御する場合
についても本発明を適用することができ、リセット要求
に対するリセット処理動作を選択することができる。
【００４７】図１０は、本発明の第３の実施形態に係る
フラッシュメモリの管理装置の要部の構成を示すブロッ
ク図である。この第３の実施形態に係るフラッシュメモ
リの管理装置は、上述の図１と同様な構成のプロセッサ
４１、フラッシュＲＯＭ４２、フラッシュＲＯＭ管理手
段４３を備えている。この管理装置は、上述の第１及び
第２の実施形態と異なり、割り込み管理手段４４の代わ
りにリセットの処理を管理するリセット管理手段６４
と、このリセット管理手段６４からのリセット信号に基
づいてリセット処理を実行するリセット処理手段６５と
を備えている。
フラッシュメモリの管理装置の要部の構成を示すブロッ
ク図である。この第３の実施形態に係るフラッシュメモ
リの管理装置は、上述の図１と同様な構成のプロセッサ
４１、フラッシュＲＯＭ４２、フラッシュＲＯＭ管理手
段４３を備えている。この管理装置は、上述の第１及び
第２の実施形態と異なり、割り込み管理手段４４の代わ
りにリセットの処理を管理するリセット管理手段６４
と、このリセット管理手段６４からのリセット信号に基
づいてリセット処理を実行するリセット処理手段６５と
を備えている。
【００４８】リセット管理手段６４は、図１０に示すよ
うに、リセットを保留させるリセット保留回路６４ａ
と、リセット要求に対する動作を設定するためのリセッ
トイネーブルレジスタ６４ｂとを備えている。
うに、リセットを保留させるリセット保留回路６４ａ
と、リセット要求に対する動作を設定するためのリセッ
トイネーブルレジスタ６４ｂとを備えている。
【００４９】リセットイネーブルレジスタ６４ｂは、ハ
ードウェアリセットについての動作の設定を行なうため
のレジスタ７７ａと、ソフトウェアリセットについての
動作の設定を行なうレジスタ７７ｂと、リセット要求が
ハードウェアリセットであるかソフトウェアリセットで
あるかを示す信号（リセット種）に基づいてレジスタ７
７ａ、７７ｂの何れかの出力を選択してリセット保留回
路６４ａに供給するセレクタとを有している。レジスタ
７７ａ、７７ｂの値の設定は、例えばプロセッサ４１が
行なうようにしてもよく、あるいは装置外部から入力し
てもよい。
ードウェアリセットについての動作の設定を行なうため
のレジスタ７７ａと、ソフトウェアリセットについての
動作の設定を行なうレジスタ７７ｂと、リセット要求が
ハードウェアリセットであるかソフトウェアリセットで
あるかを示す信号（リセット種）に基づいてレジスタ７
７ａ、７７ｂの何れかの出力を選択してリセット保留回
路６４ａに供給するセレクタとを有している。レジスタ
７７ａ、７７ｂの値の設定は、例えばプロセッサ４１が
行なうようにしてもよく、あるいは装置外部から入力し
てもよい。
【００５０】リセット保留回路６４ａは、例えば上述の
図９中の割り込み管理手段と同様に構成されている。こ
こで、セレクタ７８の出力はＡＮＤゲート５６の一方に
供給されており、フリップフロップ５５には割り込み要
求の代わりにリセット要求が供給される。但し、リセッ
トが実行されれば、フリップフロップ５５も当然にリセ
ットされるため割り込み認知信号に相当するものは供給
されない。また、リセット保留回路６４ａの出力は、リ
セット信号としてリセット処理手段６５に供給される。
図９中の割り込み管理手段と同様に構成されている。こ
こで、セレクタ７８の出力はＡＮＤゲート５６の一方に
供給されており、フリップフロップ５５には割り込み要
求の代わりにリセット要求が供給される。但し、リセッ
トが実行されれば、フリップフロップ５５も当然にリセ
ットされるため割り込み認知信号に相当するものは供給
されない。また、リセット保留回路６４ａの出力は、リ
セット信号としてリセット処理手段６５に供給される。
【００５１】セレクタ７８は、リセット要求に対応する
リセット種に応じてレジスタ７７ａ、７７ｂのいずれか
の出力を選択してリセット保留回路６４ａに供給する。
リセット種に応じてレジスタ７７ａ、７７ｂのいずれか
の出力を選択してリセット保留回路６４ａに供給する。
【００５２】ＨＯＬＤモード信号が“０”であるとき
は、リセット保留回路６４ａは、リセット要求があれば
リセット信号を“１”としてリセット処理手段６５に供
給し、リセット処理手段６５は、リセット種に応じたリ
セット処理を実行する。
は、リセット保留回路６４ａは、リセット要求があれば
リセット信号を“１”としてリセット処理手段６５に供
給し、リセット処理手段６５は、リセット種に応じたリ
セット処理を実行する。
【００５３】ＨＯＬＤモード信号が“１”であるとき
は、リセット保留回路６４ａは、セレクタ７８の出力が
“１”である場合にはリセットを保留し、ＨＯＬＤモー
ド信号が“０”となった後にリセット信号をリセット処
理手段６５に供給する。これにより、書き込み／消去動
作終了後にリセットが実行される。逆に、セレクタ７８
の出力が“０”である場合には、リセット保留回路６４
ａは、上述のフラッシュＲＯＭ管理手段４３に書き込み
／消去動作を停止させると共に、リセット信号をリセッ
ト処理手段６５に供給する。これにより、書き込み／消
去動作中であっても当該動作が中止され、即座にリセッ
トが実行される。
は、リセット保留回路６４ａは、セレクタ７８の出力が
“１”である場合にはリセットを保留し、ＨＯＬＤモー
ド信号が“０”となった後にリセット信号をリセット処
理手段６５に供給する。これにより、書き込み／消去動
作終了後にリセットが実行される。逆に、セレクタ７８
の出力が“０”である場合には、リセット保留回路６４
ａは、上述のフラッシュＲＯＭ管理手段４３に書き込み
／消去動作を停止させると共に、リセット信号をリセッ
ト処理手段６５に供給する。これにより、書き込み／消
去動作中であっても当該動作が中止され、即座にリセッ
トが実行される。
【００５４】従って、レジスタ７７ａ、７７ｂの値を設
定することにより、リセット要求時の動作を設定するこ
とができる。また、レジスタを２つ設け、リセット種に
応じていずれかの出力を選択することにより、リセット
要求の種類に応じて異なるリセット動作を設定すること
ができる。従って、動作の設定の自由度を向上させるこ
とができ、例えばハードウェアリセットであれば書き込
み／消去動作中のリセットを保留し、ソフトウェアリセ
ットであれば書き込み／消去動作中であってもリセット
を実行する、といった選択が可能となる。
定することにより、リセット要求時の動作を設定するこ
とができる。また、レジスタを２つ設け、リセット種に
応じていずれかの出力を選択することにより、リセット
要求の種類に応じて異なるリセット動作を設定すること
ができる。従って、動作の設定の自由度を向上させるこ
とができ、例えばハードウェアリセットであれば書き込
み／消去動作中のリセットを保留し、ソフトウェアリセ
ットであれば書き込み／消去動作中であってもリセット
を実行する、といった選択が可能となる。
【００５５】なお、上述の各実施形態では、フラッシュ
ＲＯＭを用いた場合について説明したが、書き込みに時
間がかかるメモリであればフラッシュＲＡＭ等について
も同様に本発明を適用することができる。その他、本発
明の技術的思想の範囲内で種々の変更を加えることがで
きる。
ＲＯＭを用いた場合について説明したが、書き込みに時
間がかかるメモリであればフラッシュＲＡＭ等について
も同様に本発明を適用することができる。その他、本発
明の技術的思想の範囲内で種々の変更を加えることがで
きる。
【００５６】
【発明の効果】本発明では、少なくとも２つの割り込み
モードを設定し、フラッシュメモリに対する書き込み又
は消去を実行し、一の割り込みモードでは、フラッシュ
メモリに対する書き込み又は消去時の割り込みを保留
し、他の一の割り込みモードでは、フラッシュメモリに
対する書き込み又は消去時であっても書き込み又は消去
を停止させて割り込み処理を実行させることにより、フ
ラッシュメモリに対する書き込み又は消去時であっても
割り込み処理を実行させることを選択することができる
と共に、製造コスト増加を抑えることができる。また、
割り込みモードを選択することができるため、必要に応
じた動作の選択を容易に行なうことができる。
モードを設定し、フラッシュメモリに対する書き込み又
は消去を実行し、一の割り込みモードでは、フラッシュ
メモリに対する書き込み又は消去時の割り込みを保留
し、他の一の割り込みモードでは、フラッシュメモリに
対する書き込み又は消去時であっても書き込み又は消去
を停止させて割り込み処理を実行させることにより、フ
ラッシュメモリに対する書き込み又は消去時であっても
割り込み処理を実行させることを選択することができる
と共に、製造コスト増加を抑えることができる。また、
割り込みモードを選択することができるため、必要に応
じた動作の選択を容易に行なうことができる。
【図１】 本発明の第１の実施形態に係るフラッシュメ
モリの管理装置の構成を示すブロック図である。
モリの管理装置の構成を示すブロック図である。
【図２】 従来のフラッシュメモリの管理装置の構成を
示すブロック図である。
示すブロック図である。
【図３】 従来のフラッシュメモリの管理装置の構成を
示すブロック図である。
示すブロック図である。
【図４】 従来のフラッシュメモリの管理装置を構成す
る割り込み管理手段の構成を示すブロック図である。
る割り込み管理手段の構成を示すブロック図である。
【図５】 本発明の第１実施形態に係るフラッシュメモ
リの管理装置を構成する割り込み管理手段の構成を示す
ブロック図である。
リの管理装置を構成する割り込み管理手段の構成を示す
ブロック図である。
【図６】 本発明の第１実施形態に係るフラッシュメモ
リの管理装置の通常動作を示す波形図である。
リの管理装置の通常動作を示す波形図である。
【図７】 本発明の第１実施形態に係るフラッシュメモ
リの管理装置の割り込みイネーブル動作を示す波形図で
ある。
リの管理装置の割り込みイネーブル動作を示す波形図で
ある。
【図８】 本発明の第１実施形態に係るフラッシュメモ
リの管理装置の割り込み保留動作を示す波形図である。
リの管理装置の割り込み保留動作を示す波形図である。
【図９】 本発明の第２の実施形態に係るフラッシュメ
モリの管理装置の構成を示すブロック図である。
モリの管理装置の構成を示すブロック図である。
【図１０】 本発明の第３の実施形態に係るフラッシュ
メモリの管理装置の構成を示すブロック図である。
メモリの管理装置の構成を示すブロック図である。
４１ プロセッサ、４２ フラッシュＲＯＭ、４３ フ
ラッシュＲＯＭ管理手段、４４ 割り込み管理手段、４
４ｂ、５７ａ〜５７ｎ フラッシュ割り込みイネーブル
レジスタ、６４ リセット管理手段、６４ｂ リセット
イネーブルレジスタ、６５ リセット処理手段
ラッシュＲＯＭ管理手段、４４ 割り込み管理手段、４
４ｂ、５７ａ〜５７ｎ フラッシュ割り込みイネーブル
レジスタ、６４ リセット管理手段、６４ｂ リセット
イネーブルレジスタ、６５ リセット処理手段
Claims (8)
- 【請求項１】 フラッシュメモリと、 該フラッシュメモリに対する書き込み又は消去動作を管
理するフラッシュメモリ管理手段と、 少なくとも２つの割り込みモードを設定するための割り
込みモード設定手段と、 割り込み処理を実行する割り込み処理手段と、 前記割り込みモード設定手段の設定に基づいて、一の割
り込みモードでは、前記フラッシュメモリ管理手段によ
る書き込み又は消去時の割り込みを保留し、他の一の割
り込みモードでは、前記フラッシュメモリ管理手段によ
る書き込み又は消去時であっても当該書き込み又は消去
を停止させて前記割り込み処理手段に割り込み処理を実
行させる割り込み管理手段とを備えることを特徴とする
フラッシュメモリの管理装置。 - 【請求項２】 前記割り込み管理手段は、前記フラッシ
ュメモリ管理手段による書き込み又は消去が終了した後
に、前記保留した割り込みを前記割り込み処理手段に実
行させることを特徴とする請求項１記載のフラッシュメ
モリの管理装置。 - 【請求項３】 少なくとも２つの割り込み要求と、 各割り込み要求又は割り込み要求のグループ毎に設けら
れた前記割り込みモード設定手段とを有し、 前記割り込み管理手段は、割り込み要求に対応する前記
割り込みモード設定手段の設定に基づいて割り込みを制
御することを特徴とする請求項１記載のフラッシュメモ
リの管理装置。 - 【請求項４】 フラッシュメモリと、 該フラッシュメモリに対する書き込み又は消去動作を管
理するフラッシュメモリ管理手段と、 少なくとも２つのリセットモードを設定するためのリセ
ットモード設定手段と、 リセット処理を実行するリセット処理手段と、 前記リセットモード設定手段の設定に基づいて、一のリ
セットモードでは、前記フラッシュメモリ管理手段によ
る書き込み又は消去時のリセットを保留し、他の一のリ
セットモードでは、前記フラッシュメモリ管理手段によ
る書き込み又は消去時であっても当該書き込み又は消去
を停止させて前記リセット処理手段にリセット処理を実
行させるリセット管理手段とを備えることを特徴とする
フラッシュメモリの管理装置。 - 【請求項５】 少なくとも２つの割り込みモードを設定
し、 フラッシュメモリに対する書き込み又は消去を実行し、 割り込みモードの設定に基づいて、一の割り込みモード
では、前記フラッシュメモリに対する書き込み又は消去
時の割り込みを保留し、他の一の割り込みモードでは、
前記フラッシュメモリに対する書き込み又は消去時であ
っても当該書き込み又は消去を停止させて割り込み処理
を実行させることを特徴とするフラッシュメモリの管理
方法。 - 【請求項６】 少なくとも２つのリセットモードを設定
し、 フラッシュメモリに対する書き込み又は消去を実行し、 リセットモードの設定に基づいて、一のリセットモード
では、前記フラッシュメモリに対する書き込み又は消去
時のリセットを保留し、他の一のリセットモードでは、
前記フラッシュメモリに対する書き込み又は消去時であ
っても当該書き込み又は消去を停止させてリセット処理
を実行させることを特徴とするフラッシュメモリの管理
方法。 - 【請求項７】 フラッシュメモリと、該フラッシュメモ
リに対する書き込み又は消去動作を管理するフラッシュ
メモリ管理手段とを有する装置における割り込みを管理
する割り込み管理装置であって、 少なくとも２つの割り込みモードを設定するための割り
込みモード設定手段と、 該割り込みモード設定手段の設定に基づいて、一の割り
込みモードでは、前記フラッシュメモリ管理手段による
書き込み又は消去時の割り込みを保留し、他の一の割り
込みモードでは、前記フラッシュメモリ管理手段による
書き込み又は消去時であっても当該書き込み又は消去を
停止させて割り込み処理を実行させる割り込み管理手段
とを備えることを特徴とする割り込み管理装置。 - 【請求項８】 フラッシュメモリと、該フラッシュメモ
リに対する書き込み又は消去動作を管理するフラッシュ
メモリ管理手段とを有する装置における割り込みを管理
する割り込み管理方法であって、 少なくとも２つの割り込みモードを設定し、 一の割り込みモードでは、前記フラッシュメモリ管理手
段による書き込み又は消去時の割り込みを保留し、他の
一の割り込みモードでは、前記フラッシュメモリ管理手
段による書き込み又は消去時であっても当該書き込み又
は消去を停止させて割り込み処理を実行させることを特
徴とする割り込み管理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32150597A JPH11154096A (ja) | 1997-11-21 | 1997-11-21 | フラッシュメモリの管理装置及びフラッシュメモリの管理方法、割り込み管理装置及び割り込み管理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32150597A JPH11154096A (ja) | 1997-11-21 | 1997-11-21 | フラッシュメモリの管理装置及びフラッシュメモリの管理方法、割り込み管理装置及び割り込み管理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11154096A true JPH11154096A (ja) | 1999-06-08 |
Family
ID=18133320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32150597A Withdrawn JPH11154096A (ja) | 1997-11-21 | 1997-11-21 | フラッシュメモリの管理装置及びフラッシュメモリの管理方法、割り込み管理装置及び割り込み管理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11154096A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009134499A (ja) * | 2007-11-30 | 2009-06-18 | Nec Electronics Corp | データ処理装置及びデータ処理装置の制御方法 |
| JP2014115735A (ja) * | 2012-12-06 | 2014-06-26 | Fujitsu Semiconductor Ltd | 電子装置およびその制御方法 |
-
1997
- 1997-11-21 JP JP32150597A patent/JPH11154096A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009134499A (ja) * | 2007-11-30 | 2009-06-18 | Nec Electronics Corp | データ処理装置及びデータ処理装置の制御方法 |
| JP2014115735A (ja) * | 2012-12-06 | 2014-06-26 | Fujitsu Semiconductor Ltd | 電子装置およびその制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5519847A (en) | Method of pipelining sequential writes in a flash memory | |
| US7302518B2 (en) | Method and system for managing a suspend request in a flash memory | |
| JP4175838B2 (ja) | 待機モード付情報処理装置およびその待機モード開始方法と待機モード解除方法 | |
| US5956742A (en) | Methods for queuing and absorbing erase commands in a nonvolatile memory device | |
| US20070204270A1 (en) | Apparatus and method for processing operations of nonvolatile memory in order of priority | |
| US20070198768A1 (en) | Apparatus and method for operating flash memory according to priority order | |
| JP2003150574A (ja) | マイクロコンピュータ | |
| JPH10161988A (ja) | フラッシュｅｅｐｒｏｍ内蔵マイクロコンピュータ | |
| US4949242A (en) | Microcomputer capable of accessing continuous addresses for a short time | |
| JP3152535B2 (ja) | データ処理装置 | |
| JPH05225076A (ja) | 共通情報管理方法及びシステム | |
| JPH11154096A (ja) | フラッシュメモリの管理装置及びフラッシュメモリの管理方法、割り込み管理装置及び割り込み管理方法 | |
| JP6877265B2 (ja) | 半導体装置、及びフラッシュメモリ制御方法 | |
| JPH09146767A (ja) | プログラム書き換え方法 | |
| US6535943B1 (en) | Information processing device enabling floating interrupt to be pending and a method executing an interrupt condition change instruction | |
| JP3956305B2 (ja) | 不揮発性半導体記憶装置およびデータ処理装置 | |
| JPH07261997A (ja) | フラッシュｒｏｍ管理方式 | |
| JP2000276461A (ja) | マイクロコンピュータ | |
| JP3669625B2 (ja) | データ処理システム及びデータ処理システムの動作方法 | |
| US20010037437A1 (en) | Information processing device | |
| JP2002008382A (ja) | メモリの書き込み装置 | |
| JPH1139150A (ja) | マイクロコントローラ | |
| US6629241B1 (en) | Data processing apparatus with non-volatile memory for both program and data | |
| JP2912099B2 (ja) | マイクロコンピュータシステム | |
| JPH1021067A (ja) | プログラムの動的修正方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050201 |