JP2009134499A - データ処理装置及びデータ処理装置の制御方法 - Google Patents
データ処理装置及びデータ処理装置の制御方法 Download PDFInfo
- Publication number
- JP2009134499A JP2009134499A JP2007309902A JP2007309902A JP2009134499A JP 2009134499 A JP2009134499 A JP 2009134499A JP 2007309902 A JP2007309902 A JP 2007309902A JP 2007309902 A JP2007309902 A JP 2007309902A JP 2009134499 A JP2009134499 A JP 2009134499A
- Authority
- JP
- Japan
- Prior art keywords
- branch
- instruction
- program
- data processing
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 28
- 230000002093 peripheral effect Effects 0.000 claims abstract description 60
- 230000007257 malfunction Effects 0.000 abstract description 5
- 230000004044 response Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000000415 inactivating effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
- G06F9/30054—Unconditional branch instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
- G06F9/30087—Synchronisation or serialisation instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3842—Speculative instruction execution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
Abstract
【解決手段】本発明のデータ処理装置は、実行するプログラムに基づいて周辺装置20、30に対して操作指示信号を与え、分岐指示信号を受けて分岐動作を実行するプログラム実行部11と、分岐指示信号と、周辺装置20、30において行われている操作が実行中であるか否かを示す周辺装置状態通知信号と、が入力される分岐待ち合せ操作部15と、を有し、分岐待ち合せ部15は、周辺装置状態通知信号が周辺装置20、30の操作が実行中であることを示すアクティブ状態である期間に分岐指示信号が入力された場合に、プログラム実行部11に対して分岐動作の待機を指示する命令発行停止信号を出力するデータ処理装置である。
【選択図】図1
Description
以下、図面を参照して本発明の実施の形態について説明する。図1に本実施の形態にかかるデータ処理装置1のブロック図を示す。図1に示すように、データ処理装置1は、CPU10、コプロセッサ20、メモリコントローラ30、OR回路40、割り込み制御部50を有している。本実施の形態では、CPU10、コプロセッサ20、メモリコントローラ30、OR回路40、割り込み制御部50は、それぞれ個別の半導体基板上に形成されているものとして説明する。しかし、本実施の形態は、CPU10、コプロセッサ20、メモリコントローラ30、OR回路40、割り込み制御部50が1つの半導体基板上に形成されるものを除外するものではない。つまり、本発明は、1つの半導体基板上にCPU10、コプロセッサ20、メモリコントローラ30、OR回路40、割り込み制御部50のいずれが組み合わされて形成されていても適用可能である。また、以下の説明では、周辺装置として、コプロセッサ20とメモリコントローラ30とを用いるが、周辺装置はこれに限られるものではない。
10 CPU
11 プログラム実行部
12 命令発行部
13 主命令実行部
14 分岐命令実行部
15 分岐待ち合せ操作部
20 コプロセッサ
30 メモリコントローラ
40 OR回路
50 割り込み制御部
Claims (9)
- 実行するプログラムに基づいて周辺装置に対して操作指示信号を与え、分岐指示信号を受けて分岐動作を実行するプログラム実行部と、
前記分岐指示信号と、前記周辺装置において行われている操作が実行中であるか否かを示す周辺装置状態通知信号と、が入力される分岐待ち合せ操作部と、を有し、
前記分岐待ち合せ部は、
前記周辺装置状態通知信号が前記周辺装置の操作が実行中であること示すアクティブ状態である期間に前記分岐指示信号が入力された場合に、前記プログラム実行部に対して前記分岐動作の待機を指示する命令発行停止信号を出力するデータ処理装置。 - 前記プログラム実行部は、前記命令発行停止信号による前記分岐動作の待機が解除された後に前記分岐動作を実行する請求項1に記載のデータ処理装置。
- 前記プログラム実行部は、前記命令発行停止信号が前記分岐動作の待機を指示している期間に、前記周辺機器において処理の例外が発生したことを通知する例外通知信号を受信した場合、前記命令発行停止信号による前記分岐動作の待機の解除に基づき前記分岐動作の前に前記例外通知信号に基づく例外処理を実行する請求項1又は2に記載のデータ処理装置。
- 前記分岐通知信号は、前記プログラム実行部において実行されたプログラムに基づき生成される分岐要求信号と、前記プログラム実行部とは別のブロックとして設けられる割り込み制御部から出力される割り込み要求信号と、前記プログラム実行部において実行されたプログラムに基づき生成されるシステムコールとを含む請求項1乃至3のいずれか1項に記載のデータ処理装置。
- 前記周辺装置状態通知信号は、前記操作指示信号にもとづき動作する複数の周辺装置がある場合、前記複数の周辺装置の少なくとも1つが操作を実行中であることを示す場合にアクティブ状態となる請求項1乃至4のいずれか1項に記載のデータ処理装置。
- 実行するプログラムに基づいて周辺装置に対して操作指示信号を与え、分岐指示信号を受けて分岐動作を実行するデータ処理装置の制御方法であって、
前記分岐指示信号と、前記周辺装置において行われている操作が実行中であるか否かを示す周辺装置状態通知信号と、を受信し、
前記周辺装置状態通知信号が前記周辺装置の操作が実行中であること示すアクティブ状態である期間に前記分岐指示信号が入力された場合に、前記分岐動作の待機させるデータ処理装置の制御方法。 - 前記データ処理装置は、前記分岐動作の待機が解除された後に前記分岐動作を実行する請求項6に記載のデータ処理装置の制御方法。
- 前記データ処理装置は、前記分岐動作の待機が指示されている期間に、前記周辺機器から処理の例外が発生したことが通知された場合、前記前記分岐動作の待機の解除に基づき前記分岐動作の前に前記周辺装置に対する例外処理を実行する請求項6又は7に記載のデータ処理装置の制御方法。
- 前記分岐通知信号は、前記データ処理装置において実行されたプログラムに基づき生成される分岐要求信号と、他の周辺装置からの割り込み要求を制御する割り込み制御部から出力される割り込み要求信号とを含む請求項6乃至8のいずれか1項に記載のデータ処理装置の制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007309902A JP5112831B2 (ja) | 2007-11-30 | 2007-11-30 | データ処理装置及びデータ処理装置の制御方法 |
US12/292,259 US8069338B2 (en) | 2007-11-30 | 2008-11-14 | Data processing device and control method for preventing an exception caused by an instruction sent to a peripheral device by a branch source program from occurring during execution of a branch destination program or interrupt program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007309902A JP5112831B2 (ja) | 2007-11-30 | 2007-11-30 | データ処理装置及びデータ処理装置の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009134499A true JP2009134499A (ja) | 2009-06-18 |
JP5112831B2 JP5112831B2 (ja) | 2013-01-09 |
Family
ID=40676919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007309902A Active JP5112831B2 (ja) | 2007-11-30 | 2007-11-30 | データ処理装置及びデータ処理装置の制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8069338B2 (ja) |
JP (1) | JP5112831B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109344049B (zh) * | 2018-08-17 | 2020-10-16 | 华为技术有限公司 | 测试数据处理系统的方法和装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61250748A (ja) * | 1985-04-27 | 1986-11-07 | Nec Eng Ltd | 情報処理装置のメモリアクセス方式 |
JPH03158928A (ja) * | 1989-11-16 | 1991-07-08 | Mitsubishi Electric Corp | データ処理装置 |
JPH07129414A (ja) * | 1993-11-08 | 1995-05-19 | Fujitsu Ltd | データ処理装置 |
JPH10247161A (ja) * | 1997-03-04 | 1998-09-14 | Nec Corp | メモリ管理方式 |
JPH11154096A (ja) * | 1997-11-21 | 1999-06-08 | Oki Electric Ind Co Ltd | フラッシュメモリの管理装置及びフラッシュメモリの管理方法、割り込み管理装置及び割り込み管理方法 |
JP2002073332A (ja) * | 2000-08-25 | 2002-03-12 | Sanyo Electric Co Ltd | 演算実行装置及び方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5341482A (en) * | 1987-03-20 | 1994-08-23 | Digital Equipment Corporation | Method for synchronization of arithmetic exceptions in central processing units having pipelined execution units simultaneously executing instructions |
JPH0679307B2 (ja) * | 1987-10-22 | 1994-10-05 | 日本電気株式会社 | コプロセッサの並行動作制御方式 |
US5109514A (en) * | 1988-07-28 | 1992-04-28 | Sun Microsystems, Inc. | Method and apparatus for executing concurrent CO processor operations and precisely handling related exceptions |
US5134693A (en) * | 1989-01-18 | 1992-07-28 | Intel Corporation | System for handling occurrence of exceptions during execution of microinstructions while running floating point and non-floating point instructions in parallel |
US5257216A (en) * | 1992-06-10 | 1993-10-26 | Intel Corporation | Floating point safe instruction recognition apparatus |
US5559977A (en) * | 1992-08-04 | 1996-09-24 | Intel Corporation | Method and apparatus for executing floating point (FP) instruction pairs in a pipelined processor by stalling the following FP instructions in an execution stage |
US5898864A (en) * | 1995-09-25 | 1999-04-27 | International Business Machines Corporation | Method and system for executing a context-altering instruction without performing a context-synchronization operation within high-performance processors |
US5884062A (en) * | 1996-08-30 | 1999-03-16 | Texas Instruments Incorporated | Microprocessor with pipeline status integrity logic for handling multiple stage writeback exceptions |
US5961630A (en) * | 1997-12-30 | 1999-10-05 | Intel Corporation | Method and apparatus for handling dynamic structural hazards and exceptions by using post-ready latency |
US6910122B1 (en) * | 2000-02-18 | 2005-06-21 | Hewlett-Packard Development Company, L.P. | Method and apparatus for preserving pipeline data during a pipeline stall and for recovering from the pipeline stall |
US7310723B1 (en) * | 2003-04-02 | 2007-12-18 | Transmeta Corporation | Methods and systems employing a flag for deferring exception handling to a commit or rollback point |
-
2007
- 2007-11-30 JP JP2007309902A patent/JP5112831B2/ja active Active
-
2008
- 2008-11-14 US US12/292,259 patent/US8069338B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61250748A (ja) * | 1985-04-27 | 1986-11-07 | Nec Eng Ltd | 情報処理装置のメモリアクセス方式 |
JPH03158928A (ja) * | 1989-11-16 | 1991-07-08 | Mitsubishi Electric Corp | データ処理装置 |
JPH07129414A (ja) * | 1993-11-08 | 1995-05-19 | Fujitsu Ltd | データ処理装置 |
JPH10247161A (ja) * | 1997-03-04 | 1998-09-14 | Nec Corp | メモリ管理方式 |
JPH11154096A (ja) * | 1997-11-21 | 1999-06-08 | Oki Electric Ind Co Ltd | フラッシュメモリの管理装置及びフラッシュメモリの管理方法、割り込み管理装置及び割り込み管理方法 |
JP2002073332A (ja) * | 2000-08-25 | 2002-03-12 | Sanyo Electric Co Ltd | 演算実行装置及び方法 |
Also Published As
Publication number | Publication date |
---|---|
US8069338B2 (en) | 2011-11-29 |
JP5112831B2 (ja) | 2013-01-09 |
US20090144454A1 (en) | 2009-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5323828B2 (ja) | 仮想計算機制御装置、仮想計算機制御プログラム及び仮想計算機制御回路 | |
CN102473169B (zh) | 动态系统重新配置 | |
JP2006351008A (ja) | マルチスレッドプロセッサのディスパッチ時にスレッドをブロックする方法、コンピュータプログラム、および装置(精細なマルチスレッドディスパッチロックメカニズム) | |
JP2008225858A (ja) | Biosストール障害時の復旧装置、その方法及びそのプログラム | |
US10379931B2 (en) | Computer system | |
JP4569934B2 (ja) | 情報処理装置、例外制御回路及び例外制御方法 | |
WO2007088816A1 (ja) | マルチプロセッサシステム及びマルチプロセッサシステムの制御方法をコンピュータに実行させるためのプログラム | |
JP4653838B2 (ja) | 演算処理装置、演算処理装置の制御方法及び制御プログラム | |
WO2012120573A1 (ja) | デッドロック回避方法、デッドロック回避機構 | |
JP5112831B2 (ja) | データ処理装置及びデータ処理装置の制御方法 | |
JP2010191886A (ja) | 被起動オペレーティングシステム(os)動作計算機、計算機のos起動方法およびos起動プログラム | |
JPH06332747A (ja) | マルチプロセッサシステムのプログラムデバッグ方法 | |
US8516303B2 (en) | Arithmetic device for concurrently processing a plurality of threads | |
JP5215655B2 (ja) | データ処理装置及びデータ処理装置におけるバスアクセス制御方法 | |
JP5678347B2 (ja) | Itシステムの構成方法、そのコンピュータプログラムおよびitシステム | |
JP6726136B2 (ja) | データアクセス装置及びアクセスエラーの通知方法 | |
WO2007094460A1 (ja) | 並列処理装置及び排他制御方法 | |
JP2007316986A (ja) | システムlsi | |
JPH11175108A (ja) | 二重化コンピュータ装置 | |
JP2008225710A (ja) | コンピュータシステム及び該システムで用いられるプロセス切替え方法 | |
JP2008299740A (ja) | 非同期マイクロプロセッサ、電子情報装置 | |
JP2009116445A (ja) | 複数本のシーケンスプログラムを並列して実行可能なプログラマブルコントローラ | |
JP5194360B2 (ja) | 情報処理装置およびその制御方法 | |
JP2006309566A (ja) | メモリバックアップ装置 | |
JP2003242129A (ja) | プロセッサ増減設方法及び計算機システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120919 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121009 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121011 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5112831 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |