JPH11153980A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH11153980A JPH11153980A JP9317968A JP31796897A JPH11153980A JP H11153980 A JPH11153980 A JP H11153980A JP 9317968 A JP9317968 A JP 9317968A JP 31796897 A JP31796897 A JP 31796897A JP H11153980 A JPH11153980 A JP H11153980A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- shift register
- crystal display
- display device
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 本発明は、特定の走査周期毎にゲート電極を
２ライン同時に選択でき、任意の倍率の拡大表示を可能
とする液晶表示装置を提供することを目的とする。 【解決手段】 ゲートドライバ内のシフトレジスタ４０
各段の出力で液晶パネル３０の各ゲート電極を選択し表
示用のデータを書き込む液晶表示装置において、前記シ
フトレジスタ４０の隣接する複数段の出力と、複数のセ
レクト信号との論理演算を行って、同一タイミングで複
数のゲート電極を選択する論理演算回路Ａ１〜Ａ８，Ｂ
１〜Ｂ３を有する。このように、シフトレジスタの隣接
する複数段の出力と、複数のセレクト信号との論理演算
を行って、同一タイミングで複数のゲート電極を選択す
るため、特定の走査周期毎にゲート電極を２ライン同時
に選択でき、任意の倍率の拡大表示が可能となる。
２ライン同時に選択でき、任意の倍率の拡大表示を可能
とする液晶表示装置を提供することを目的とする。 【解決手段】 ゲートドライバ内のシフトレジスタ４０
各段の出力で液晶パネル３０の各ゲート電極を選択し表
示用のデータを書き込む液晶表示装置において、前記シ
フトレジスタ４０の隣接する複数段の出力と、複数のセ
レクト信号との論理演算を行って、同一タイミングで複
数のゲート電極を選択する論理演算回路Ａ１〜Ａ８，Ｂ
１〜Ｂ３を有する。このように、シフトレジスタの隣接
する複数段の出力と、複数のセレクト信号との論理演算
を行って、同一タイミングで複数のゲート電極を選択す
るため、特定の走査周期毎にゲート電極を２ライン同時
に選択でき、任意の倍率の拡大表示が可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置に関
し、液晶ディスプレイに画像を表示する装置に関する。
液晶ディスプレイは、薄型・消費電力が小さい等の利点
があり、パソコン・ＴＶ等に最近普及している。しか
し、液晶ディスプレイは、ＣＲＴに較べてまだ値段が高
いため、液晶ディスブレイの価格を下げるために、Ｐ型
シリコンを用いた周辺一体化液晶ディスプレイの開発が
進められている。周辺一体化液晶ディスプレイとは、液
晶ディスブレイのドライバＩＣ（集積回路）も液晶パネ
ルに作り込む液晶ディスプレイのことで、ドライバＩＣ
の値段やドライバＩＣとパネルの接続工程が省けるた
め、コストをさげることができる。
し、液晶ディスプレイに画像を表示する装置に関する。
液晶ディスプレイは、薄型・消費電力が小さい等の利点
があり、パソコン・ＴＶ等に最近普及している。しか
し、液晶ディスプレイは、ＣＲＴに較べてまだ値段が高
いため、液晶ディスブレイの価格を下げるために、Ｐ型
シリコンを用いた周辺一体化液晶ディスプレイの開発が
進められている。周辺一体化液晶ディスプレイとは、液
晶ディスブレイのドライバＩＣ（集積回路）も液晶パネ
ルに作り込む液晶ディスプレイのことで、ドライバＩＣ
の値段やドライバＩＣとパネルの接続工程が省けるた
め、コストをさげることができる。
【０００２】
【従来の技術】周辺一体化液晶ディスプレイ内のゲート
ドライバは、ゲート電極を１本づつ順に選択走査を行っ
て各画素に表示データを書き込んでいく。その動作を行
うためにゲートドライバはシフトレジスタで構成され
る。周辺一体化液晶ディスプレイの場合できるだけドラ
イバを簡単な構成にして歩留りの向上、あるいは省スペ
ースでドライバを配置するほうがのぞましい。そのた
め、ゲートドライバの構成としては、シフレジスタのビ
ット数を減らすために、図１２に示すように、シフトレ
ジスタ１０の各段で複数のゲート電極（図では２本）を
選択する構成にし、各ゲート電極Ｇ１〜Ｇ８の選択はア
ンド回路Ａ１〜Ａ８により、各段の２本のセレクト信号
Ｓ１，Ｓ２のうち１本だけをオンにして１本のゲート電
極を選択する。
ドライバは、ゲート電極を１本づつ順に選択走査を行っ
て各画素に表示データを書き込んでいく。その動作を行
うためにゲートドライバはシフトレジスタで構成され
る。周辺一体化液晶ディスプレイの場合できるだけドラ
イバを簡単な構成にして歩留りの向上、あるいは省スペ
ースでドライバを配置するほうがのぞましい。そのた
め、ゲートドライバの構成としては、シフレジスタのビ
ット数を減らすために、図１２に示すように、シフトレ
ジスタ１０の各段で複数のゲート電極（図では２本）を
選択する構成にし、各ゲート電極Ｇ１〜Ｇ８の選択はア
ンド回路Ａ１〜Ａ８により、各段の２本のセレクト信号
Ｓ１，Ｓ２のうち１本だけをオンにして１本のゲート電
極を選択する。
【０００３】図１３に各制御信号の動作波形を示す。図
１３（Ｂ）のシフトクロックＧＣＫにより、図１３
（Ａ）のシフトデータＳＩをシフトレジスタ１０に取り
込み、順次、そのデータを図１３（Ｃ），（Ｄ）に示す
ように転送する。シフトレジスタの各段と、図１３
（Ｅ），（Ｆ）に示すセレクト信号Ｓ１，Ｓ２とがとも
にオンの時それに対応するゲート電極が図１３（Ｇ）〜
（Ｊ）に示すように選択される。
１３（Ｂ）のシフトクロックＧＣＫにより、図１３
（Ａ）のシフトデータＳＩをシフトレジスタ１０に取り
込み、順次、そのデータを図１３（Ｃ），（Ｄ）に示す
ように転送する。シフトレジスタの各段と、図１３
（Ｅ），（Ｆ）に示すセレクト信号Ｓ１，Ｓ２とがとも
にオンの時それに対応するゲート電極が図１３（Ｇ）〜
（Ｊ）に示すように選択される。
【０００４】
【発明が解決しようとする課題】現在、液晶パネルの大
容量化が進み、横６４０×縦４８０ドットのＶＧＡから
８００×６００ドットのＳＶＧＡ，１０２４×７６８ド
ットのＸＧＡの表示が実現されている。ＶＧＡの表示を
ＳＶＧＡの液晶パネルで行う場合、ＶＧＡの表示の拡大
表示が要求される。縦方向に拡大する場合、４ラインの
走査周期毎に同じデータを２ラインのゲート電極にまた
がって表示（５番目のラインを４番目のラインと同一タ
イミングで選択）を行うのが一般的である。それを実現
するには、ゲート電極を線順次で１ラインずつ走査を行
い、同じ表示データを２度データドライバに転送する方
法がある。ただし、この場合は画像データを取り込むメ
モリが必要となる。別の方法として、特定の走査周期毎
にゲート電極を２ライン同時に選択状態にして、実現す
る方法が考えられる。
容量化が進み、横６４０×縦４８０ドットのＶＧＡから
８００×６００ドットのＳＶＧＡ，１０２４×７６８ド
ットのＸＧＡの表示が実現されている。ＶＧＡの表示を
ＳＶＧＡの液晶パネルで行う場合、ＶＧＡの表示の拡大
表示が要求される。縦方向に拡大する場合、４ラインの
走査周期毎に同じデータを２ラインのゲート電極にまた
がって表示（５番目のラインを４番目のラインと同一タ
イミングで選択）を行うのが一般的である。それを実現
するには、ゲート電極を線順次で１ラインずつ走査を行
い、同じ表示データを２度データドライバに転送する方
法がある。ただし、この場合は画像データを取り込むメ
モリが必要となる。別の方法として、特定の走査周期毎
にゲート電極を２ライン同時に選択状態にして、実現す
る方法が考えられる。
【０００５】図１２に示すゲートドライバで上記の拡大
表示を行おうとしてゲート電極Ｇ２，Ｇ３を同時に選択
しようとすると、図１４（Ｂ）のシフトクロックＧＣＫ
により、図１４（Ａ）のシフトデータＳＩをシフトレジ
スタ１０に取り込み、順次、そのデータを図１４
（Ｃ），（Ｄ）に示すように転送する。シフトレジスタ
の各段と、図１４（Ｅ），（Ｆ）に示すセレクト信号Ｓ
１，Ｓ２とがともにオンの時それに対応するゲート電極
Ｇ２，Ｇ３が図１４（Ｈ），（Ｉ）に示すように同時に
選択される。しかし、この場合、ゲート電極Ｇ１は図１
４（Ｇ）の破線で示す位置で選択状態になり、ゲート電
極Ｇ１上の表示がゲート電極Ｇ２，Ｇ３と同じになり、
このままでは拡大表示が不可能であるという問題があっ
た。
表示を行おうとしてゲート電極Ｇ２，Ｇ３を同時に選択
しようとすると、図１４（Ｂ）のシフトクロックＧＣＫ
により、図１４（Ａ）のシフトデータＳＩをシフトレジ
スタ１０に取り込み、順次、そのデータを図１４
（Ｃ），（Ｄ）に示すように転送する。シフトレジスタ
の各段と、図１４（Ｅ），（Ｆ）に示すセレクト信号Ｓ
１，Ｓ２とがともにオンの時それに対応するゲート電極
Ｇ２，Ｇ３が図１４（Ｈ），（Ｉ）に示すように同時に
選択される。しかし、この場合、ゲート電極Ｇ１は図１
４（Ｇ）の破線で示す位置で選択状態になり、ゲート電
極Ｇ１上の表示がゲート電極Ｇ２，Ｇ３と同じになり、
このままでは拡大表示が不可能であるという問題があっ
た。
【０００６】本発明は、上記の点に鑑みなされたもの
で、特定の走査周期毎にゲート電極を２ライン同時に選
択でき、任意の倍率の拡大表示を可能とする液晶表示装
置を提供することを目的とする。
で、特定の走査周期毎にゲート電極を２ライン同時に選
択でき、任意の倍率の拡大表示を可能とする液晶表示装
置を提供することを目的とする。
【０００７】
【課題を解決するための手段】請求項１に記載の発明
は、ゲートドライバ内のシフトレジスタ各段の出力で液
晶パネルの各ゲート電極を選択し表示用のデータを書き
込む液晶表示装置において、前記シフトレジスタの隣接
する複数段の出力と、複数のセレクト信号との論理演算
を行って、同一タイミングで複数のゲート電極を選択す
る論理演算回路を有する。
は、ゲートドライバ内のシフトレジスタ各段の出力で液
晶パネルの各ゲート電極を選択し表示用のデータを書き
込む液晶表示装置において、前記シフトレジスタの隣接
する複数段の出力と、複数のセレクト信号との論理演算
を行って、同一タイミングで複数のゲート電極を選択す
る論理演算回路を有する。
【０００８】このように、シフトレジスタの隣接する複
数段の出力と、複数のセレクト信号との論理演算を行っ
て、同一タイミングで複数のゲート電極を選択するた
め、特定の走査周期毎にゲート電極を２ライン同時に選
択でき、任意の倍率の拡大表示が可能となる。請求項２
に記載の発明は、請求項１記載の液晶表示装置におい
て、前記論理演算回路は、前記シフトレジスタの隣接す
る２段の出力の論理和と、前記複数のセレクト信号のい
ずれかとの論理積により前記シフトレジスタの隣接する
２段の後段側に対応するゲート電極を選択する。
数段の出力と、複数のセレクト信号との論理演算を行っ
て、同一タイミングで複数のゲート電極を選択するた
め、特定の走査周期毎にゲート電極を２ライン同時に選
択でき、任意の倍率の拡大表示が可能となる。請求項２
に記載の発明は、請求項１記載の液晶表示装置におい
て、前記論理演算回路は、前記シフトレジスタの隣接す
る２段の出力の論理和と、前記複数のセレクト信号のい
ずれかとの論理積により前記シフトレジスタの隣接する
２段の後段側に対応するゲート電極を選択する。
【０００９】このため、特定の走査周期毎にシフトレジ
スタの隣接する２段の後段側に対応するゲート電極を前
段側に対応するゲート電極と同時に選択でき、任意の倍
率の拡大表示が可能となる。また、請求項３に記載の発
明は、請求項２記載の液晶表示装置において、前記論理
演算回路は、前記シフトレジスタの隣接する２段の出力
の論理和と、前記複数のセレクト信号のうち前記シフト
レジスタの隣接する２段の前段側の出力と論理積演算さ
れるセレクト信号との論理積により前記シフトレジスタ
の隣接する２段の後段側に対応するゲート電極を選択す
る。
スタの隣接する２段の後段側に対応するゲート電極を前
段側に対応するゲート電極と同時に選択でき、任意の倍
率の拡大表示が可能となる。また、請求項３に記載の発
明は、請求項２記載の液晶表示装置において、前記論理
演算回路は、前記シフトレジスタの隣接する２段の出力
の論理和と、前記複数のセレクト信号のうち前記シフト
レジスタの隣接する２段の前段側の出力と論理積演算さ
れるセレクト信号との論理積により前記シフトレジスタ
の隣接する２段の後段側に対応するゲート電極を選択す
る。
【００１０】このため、特定の走査周期毎にシフトレジ
スタの隣接する２段の後段側に対応するゲート電極を前
段側に対応するゲート電極と同時に選択でき、任意の倍
率の拡大表示が可能となる。請求項４に記載の発明は、
請求項１記載の液晶表示装置において、前記論理演算回
路は、前記シフトレジスタの各１段の出力と、前記複数
のセレクト信号それぞれとの論理積により前記各ゲート
電極を選択する。
スタの隣接する２段の後段側に対応するゲート電極を前
段側に対応するゲート電極と同時に選択でき、任意の倍
率の拡大表示が可能となる。請求項４に記載の発明は、
請求項１記載の液晶表示装置において、前記論理演算回
路は、前記シフトレジスタの各１段の出力と、前記複数
のセレクト信号それぞれとの論理積により前記各ゲート
電極を選択する。
【００１１】このため、複数のセレクト信号のタイミン
グの設定により同一タイミングで複数のゲート電極を選
択するため、特定の走査周期毎にゲート電極を２ライン
同時に選択でき、任意の倍率の拡大表示が可能となる。
グの設定により同一タイミングで複数のゲート電極を選
択するため、特定の走査周期毎にゲート電極を２ライン
同時に選択でき、任意の倍率の拡大表示が可能となる。
【００１２】
【発明の実施の形態】図１は、本発明の液晶表示装置の
一実施例の構成図を示す。同図中、パーソナルコンピュ
ータ（パソコン）２０からの制御信号，データ信号をイ
ンターフェ−ス回路２２に取り込み、周辺一体化液晶デ
ィスプレイ２４のデータドライバ２６、ゲートドライバ
２８それぞれを駆動する制御信号を発生する。また、イ
ンタフェース回路２２はデータ信号をデータドライバ２
６に供給すると共に、データドライバ２６に＋極性及び
−極性の基準電源を切換えて供給し、ゲートドライバ２
８それぞれに書き込み電圧の電源を供給する。
一実施例の構成図を示す。同図中、パーソナルコンピュ
ータ（パソコン）２０からの制御信号，データ信号をイ
ンターフェ−ス回路２２に取り込み、周辺一体化液晶デ
ィスプレイ２４のデータドライバ２６、ゲートドライバ
２８それぞれを駆動する制御信号を発生する。また、イ
ンタフェース回路２２はデータ信号をデータドライバ２
６に供給すると共に、データドライバ２６に＋極性及び
−極性の基準電源を切換えて供給し、ゲートドライバ２
８それぞれに書き込み電圧の電源を供給する。
【００１３】データドライバ２６は液晶パネル３０の複
数のデータライン夫々に表示データに応じて水平走査周
期で極性反転する信号電圧を印加する。また、ゲートド
ライバ１４は液晶パネル３０の複数のゲートラインそれ
ぞれに書き込み電圧（走査電圧）を印加する。図２は本
発明のゲートドライバ２８の第１実施例のブロック図を
示す。同図中、シフトレジスタ４０は、インタフェース
回路２２から供給されるシフトデータＳＩをシフトクロ
ックＧＣＫで取り込み、各段をシフトする。本実施例で
はシフトレジスタ４０の各段で３ラインのゲート電極を
選択する構成としており、本図では第４段までを示す。
シフトレジスタ４０の第１段の出力はアンド回路Ａ１，
Ａ２，オア回路Ｂ１に供給され、シフトレジスタ４０の
第２段の出力はアンド回路Ａ４，オア回路Ｂ１，Ｂ２に
供給される。シフトレジスタ４０の第３段の出力はアン
ド回路Ａ６，オア回路Ｂ２，Ｂ６に供給され、シフトレ
ジスタ４０の第４段の出力はアンド回路Ａ８，Ａ９（図
示せず），オア回路Ｂ３に供給される。
数のデータライン夫々に表示データに応じて水平走査周
期で極性反転する信号電圧を印加する。また、ゲートド
ライバ１４は液晶パネル３０の複数のゲートラインそれ
ぞれに書き込み電圧（走査電圧）を印加する。図２は本
発明のゲートドライバ２８の第１実施例のブロック図を
示す。同図中、シフトレジスタ４０は、インタフェース
回路２２から供給されるシフトデータＳＩをシフトクロ
ックＧＣＫで取り込み、各段をシフトする。本実施例で
はシフトレジスタ４０の各段で３ラインのゲート電極を
選択する構成としており、本図では第４段までを示す。
シフトレジスタ４０の第１段の出力はアンド回路Ａ１，
Ａ２，オア回路Ｂ１に供給され、シフトレジスタ４０の
第２段の出力はアンド回路Ａ４，オア回路Ｂ１，Ｂ２に
供給される。シフトレジスタ４０の第３段の出力はアン
ド回路Ａ６，オア回路Ｂ２，Ｂ６に供給され、シフトレ
ジスタ４０の第４段の出力はアンド回路Ａ８，Ａ９（図
示せず），オア回路Ｂ３に供給される。
【００１４】オア回路Ｂ１出力はアンド回路Ａ３に供給
され、オア回路Ｂ２出力はアンド回路Ａ５に供給され、
オア回路Ｂ３出力はアンド回路Ａ７に供給される。アン
ド回路Ａ１，Ａ４，Ａ５，Ａ８それぞれにはインタフェ
ース回路２２から供給されるセレクト信号Ｓ１が供給さ
れ、アンド回路Ａ２，Ａ３，Ａ６，Ａ７それぞれにはセ
レクト信号Ｓ２が供給されており、アンド回路Ａ１〜８
それぞれの出力はゲート電極Ｇ１〜Ｇ８それぞれに供給
される。
され、オア回路Ｂ２出力はアンド回路Ａ５に供給され、
オア回路Ｂ３出力はアンド回路Ａ７に供給される。アン
ド回路Ａ１，Ａ４，Ａ５，Ａ８それぞれにはインタフェ
ース回路２２から供給されるセレクト信号Ｓ１が供給さ
れ、アンド回路Ａ２，Ａ３，Ａ６，Ａ７それぞれにはセ
レクト信号Ｓ２が供給されており、アンド回路Ａ１〜８
それぞれの出力はゲート電極Ｇ１〜Ｇ８それぞれに供給
される。
【００１５】ここで、拡大表示の場合には、図３（Ｋ）
に示すデータ１〜８に対して、データ５，８に対応する
周期τが他のデータに対応する周期２τの１／２とされ
た図３（Ａ）に示すシフトクロックＧＣＬＫが供給さ
れ、このシフトクロックＧＣＬＫにより図３（Ｂ）のシ
フトデータＳＩをシフトレジスタ４０に取り込み、順
次、そのデータを転送して、第１〜第６段から図３
（Ｃ）〜（Ｈ）に示すデータを出力する。また、図３
（Ｉ），（Ｊ）に示すように互いに反転したセレクト信
号Ｓ１，Ｓ２と、上記シフトレジスタ４０各段の出力に
よりゲート電極Ｇ１〜Ｇ１１それぞれが図３（Ｌ）〜
（Ｖ）にハイレベルで示すタイミングで選択される。
に示すデータ１〜８に対して、データ５，８に対応する
周期τが他のデータに対応する周期２τの１／２とされ
た図３（Ａ）に示すシフトクロックＧＣＬＫが供給さ
れ、このシフトクロックＧＣＬＫにより図３（Ｂ）のシ
フトデータＳＩをシフトレジスタ４０に取り込み、順
次、そのデータを転送して、第１〜第６段から図３
（Ｃ）〜（Ｈ）に示すデータを出力する。また、図３
（Ｉ），（Ｊ）に示すように互いに反転したセレクト信
号Ｓ１，Ｓ２と、上記シフトレジスタ４０各段の出力に
よりゲート電極Ｇ１〜Ｇ１１それぞれが図３（Ｌ）〜
（Ｖ）にハイレベルで示すタイミングで選択される。
【００１６】これにより、ゲート電極Ｇ４，Ｇ５は同一
タイミングで選択されて、このラインに同一のデータ４
が書き込まれる。ゲート電極Ｇ７はＧ６と同一タイミン
グで選択されるが、その後も選択されるためゲート電極
Ｇ７のラインにはデータ６が上書きされる。また、ゲー
ト電極Ｇ８，Ｇ９は同一タイミングで選択されて、この
ラインに同一のデータ７が書き込まれる。図４にゲート
電極Ｇ１〜Ｇ１１と各ラインの書き込まれたデータ番号
を示す。
タイミングで選択されて、このラインに同一のデータ４
が書き込まれる。ゲート電極Ｇ７はＧ６と同一タイミン
グで選択されるが、その後も選択されるためゲート電極
Ｇ７のラインにはデータ６が上書きされる。また、ゲー
ト電極Ｇ８，Ｇ９は同一タイミングで選択されて、この
ラインに同一のデータ７が書き込まれる。図４にゲート
電極Ｇ１〜Ｇ１１と各ラインの書き込まれたデータ番号
を示す。
【００１７】ここで、通常表示の場合には、図５（Ｋ）
に示すデータ１〜８に対して、同一の周期の図５（Ａ）
に示すシフトクロックＧＣＬＫが供給され、このシフト
クロックＧＣＬＫにより図５（Ｂ）のシフトデータＳＩ
をシフトレジスタ４０に取り込み、順次、そのデータを
転送して、第１〜第６段から図５（Ｃ）〜（Ｈ）に示す
データを出力する。また、図５（Ｉ），（Ｊ）に示すよ
うに互いに反転したセレクト信号Ｓ１，Ｓ２と、上記シ
フトレジスタ４０各段の出力によりゲート電極Ｇ１〜Ｇ
１１それぞれが図５（Ｌ）〜（Ｖ）にハイレベルで示す
タイミングで選択される。
に示すデータ１〜８に対して、同一の周期の図５（Ａ）
に示すシフトクロックＧＣＬＫが供給され、このシフト
クロックＧＣＬＫにより図５（Ｂ）のシフトデータＳＩ
をシフトレジスタ４０に取り込み、順次、そのデータを
転送して、第１〜第６段から図５（Ｃ）〜（Ｈ）に示す
データを出力する。また、図５（Ｉ），（Ｊ）に示すよ
うに互いに反転したセレクト信号Ｓ１，Ｓ２と、上記シ
フトレジスタ４０各段の出力によりゲート電極Ｇ１〜Ｇ
１１それぞれが図５（Ｌ）〜（Ｖ）にハイレベルで示す
タイミングで選択される。
【００１８】これにより、ゲート電極Ｇ３はＧ２と同一
タイミングで選択されるが、その後も選択されるためゲ
ート電極Ｇ３のラインにはデータ３が上書きされる。ま
た、ゲート電極Ｇ４，Ｇ５、ゲート電極Ｇ６，Ｇ７と、
ゲート電極Ｇ８，Ｇ９と、ゲート電極Ｇ１０，Ｇ１１そ
れぞれについても同様である。図６にゲート電極Ｇ１〜
Ｇ１１と各ラインの書き込まれたデータ番号を示す。
タイミングで選択されるが、その後も選択されるためゲ
ート電極Ｇ３のラインにはデータ３が上書きされる。ま
た、ゲート電極Ｇ４，Ｇ５、ゲート電極Ｇ６，Ｇ７と、
ゲート電極Ｇ８，Ｇ９と、ゲート電極Ｇ１０，Ｇ１１そ
れぞれについても同様である。図６にゲート電極Ｇ１〜
Ｇ１１と各ラインの書き込まれたデータ番号を示す。
【００１９】図７は本発明のゲートドライバ２８の第２
実施例のブロック図を示す。この実施例では、インタフ
ェース回路２２から４系統のセレクト信号を供給され
る。同図中、シフトレジスタ４０は、インタフェース回
路２２から供給されるシフトデータＳＩをシフトクロッ
クＧＣＫで取り込み、各段をシフトする。本実施例では
シフトレジスタ４０の各段で２ラインのゲート電極を選
択する構成としており、本図では第４段までを示す。シ
フトレジスタ４０の第１段の出力はアンド回路Ａ１，Ａ
２に供給され、シフトレジスタ４０の第２段の出力はア
ンド回路Ａ３，Ａ４に供給される。シフトレジスタ４０
の第３段の出力はアンド回路Ａ５，Ａ６に供給され、シ
フトレジスタ４０の第４段の出力はアンド回路Ａ７，Ａ
８に供給される。
実施例のブロック図を示す。この実施例では、インタフ
ェース回路２２から４系統のセレクト信号を供給され
る。同図中、シフトレジスタ４０は、インタフェース回
路２２から供給されるシフトデータＳＩをシフトクロッ
クＧＣＫで取り込み、各段をシフトする。本実施例では
シフトレジスタ４０の各段で２ラインのゲート電極を選
択する構成としており、本図では第４段までを示す。シ
フトレジスタ４０の第１段の出力はアンド回路Ａ１，Ａ
２に供給され、シフトレジスタ４０の第２段の出力はア
ンド回路Ａ３，Ａ４に供給される。シフトレジスタ４０
の第３段の出力はアンド回路Ａ５，Ａ６に供給され、シ
フトレジスタ４０の第４段の出力はアンド回路Ａ７，Ａ
８に供給される。
【００２０】アンド回路Ａ１，Ａ５，それぞれにはイン
タフェース回路２２から供給されるセレクト信号Ｓ１が
供給され、アンド回路Ａ２，Ａ６それぞれにはセレクト
信号Ｓ２が供給されており、アンド回路Ａ３，Ａ７それ
ぞれにはセレクト信号Ｓ３が供給され、アンド回路Ａ
４，Ａ８それぞれにはセレクト信号Ｓ４が供給される。
アンド回路Ａ１〜８それぞれの出力はゲート電極Ｇ１〜
Ｇ８それぞれに供給される。
タフェース回路２２から供給されるセレクト信号Ｓ１が
供給され、アンド回路Ａ２，Ａ６それぞれにはセレクト
信号Ｓ２が供給されており、アンド回路Ａ３，Ａ７それ
ぞれにはセレクト信号Ｓ３が供給され、アンド回路Ａ
４，Ａ８それぞれにはセレクト信号Ｓ４が供給される。
アンド回路Ａ１〜８それぞれの出力はゲート電極Ｇ１〜
Ｇ８それぞれに供給される。
【００２１】ここで、拡大表示の場合には、図８（Ｋ）
に示すデータ１〜８に対して、データ２，５に対応する
周期τが他のデータに対応する周期２τの１／２とされ
た図８（Ａ）に示すシフトクロックＧＣＬＫが供給さ
れ、このシフトクロックＧＣＬＫにより図８（Ｂ）のシ
フトデータＳＩをシフトレジスタ４０に取り込み、順
次、そのデータを転送して、第１〜第４段から図８
（Ｃ）〜（Ｆ）に示すデータを出力する。また、図８
（Ｇ）に示すセレクト信号Ｓ１と、これをデータの１周
期分遅延した図８（Ｈ），（Ｉ）に示すセレクト信号Ｓ
２，Ｓ３と、これを更にデータの１周期分遅延した図８
（Ｊ）に示すセレクト信号Ｓ４それぞれと、上記シフト
レジスタ４０各段の出力により、ゲート電極Ｇ１〜Ｇ８
それぞれが図８（Ｌ）〜（Ｓ）にハイレベルで示すタイ
ミングで選択される。
に示すデータ１〜８に対して、データ２，５に対応する
周期τが他のデータに対応する周期２τの１／２とされ
た図８（Ａ）に示すシフトクロックＧＣＬＫが供給さ
れ、このシフトクロックＧＣＬＫにより図８（Ｂ）のシ
フトデータＳＩをシフトレジスタ４０に取り込み、順
次、そのデータを転送して、第１〜第４段から図８
（Ｃ）〜（Ｆ）に示すデータを出力する。また、図８
（Ｇ）に示すセレクト信号Ｓ１と、これをデータの１周
期分遅延した図８（Ｈ），（Ｉ）に示すセレクト信号Ｓ
２，Ｓ３と、これを更にデータの１周期分遅延した図８
（Ｊ）に示すセレクト信号Ｓ４それぞれと、上記シフト
レジスタ４０各段の出力により、ゲート電極Ｇ１〜Ｇ８
それぞれが図８（Ｌ）〜（Ｓ）にハイレベルで示すタイ
ミングで選択される。
【００２２】これにより、ゲート電極Ｇ２，Ｇ３は同一
タイミングで選択されて、このラインに同一のデータ２
が書き込まれる。また、ゲート電極Ｇ６，Ｇ７は同一タ
イミングで選択されて、このラインに同一のデータ５が
書き込まれる。図９にゲート電極Ｇ１〜Ｇ８と各ライン
の書き込まれたデータ番号を示す。ここで、通常表示の
場合には、図１０（Ｋ）に示すデータ１〜８に対して、
同一の周期の図１０（Ａ）に示すシフトクロックＧＣＬ
Ｋが供給され、このシフトクロックＧＣＬＫにより図１
０（Ｂ）のシフトデータＳＩをシフトレジスタ４０に取
り込み、順次、そのデータを転送して、第１〜第４段か
ら図１０（Ｃ）〜（Ｆ）に示すデータを出力する。ま
た、図１０（Ｇ）〜（Ｊ）に示すように順次データの１
周期分遅延したセレクト信号Ｓ１，Ｓ２，Ｓ３，Ｓ４
と、上記シフトレジスタ４０各段の出力によりゲート電
極Ｇ１〜Ｇ８それぞれが図１０（Ｌ）〜（Ｓ）にハイレ
ベルで示すタイミングで選択される。
タイミングで選択されて、このラインに同一のデータ２
が書き込まれる。また、ゲート電極Ｇ６，Ｇ７は同一タ
イミングで選択されて、このラインに同一のデータ５が
書き込まれる。図９にゲート電極Ｇ１〜Ｇ８と各ライン
の書き込まれたデータ番号を示す。ここで、通常表示の
場合には、図１０（Ｋ）に示すデータ１〜８に対して、
同一の周期の図１０（Ａ）に示すシフトクロックＧＣＬ
Ｋが供給され、このシフトクロックＧＣＬＫにより図１
０（Ｂ）のシフトデータＳＩをシフトレジスタ４０に取
り込み、順次、そのデータを転送して、第１〜第４段か
ら図１０（Ｃ）〜（Ｆ）に示すデータを出力する。ま
た、図１０（Ｇ）〜（Ｊ）に示すように順次データの１
周期分遅延したセレクト信号Ｓ１，Ｓ２，Ｓ３，Ｓ４
と、上記シフトレジスタ４０各段の出力によりゲート電
極Ｇ１〜Ｇ８それぞれが図１０（Ｌ）〜（Ｓ）にハイレ
ベルで示すタイミングで選択される。
【００２３】これにより、ゲート電極Ｇ１からＧ８は順
次、時系列的に選択され上書きされることはない。図１
１にゲート電極Ｇ１〜Ｇ８と各ラインの書き込まれたデ
ータ番号を示す。
次、時系列的に選択され上書きされることはない。図１
１にゲート電極Ｇ１〜Ｇ８と各ラインの書き込まれたデ
ータ番号を示す。
【００２４】
【発明の効果】上述のように、請求項１に記載の発明
は、ゲートドライバ内のシフトレジスタ各段の出力で液
晶パネルの各ゲート電極を選択し表示用のデータを書き
込む液晶表示装置において、前記シフトレジスタの隣接
する複数段の出力と、複数のセレクト信号との論理演算
を行って、同一タイミングで複数のゲート電極を選択す
る論理演算回路を有する。
は、ゲートドライバ内のシフトレジスタ各段の出力で液
晶パネルの各ゲート電極を選択し表示用のデータを書き
込む液晶表示装置において、前記シフトレジスタの隣接
する複数段の出力と、複数のセレクト信号との論理演算
を行って、同一タイミングで複数のゲート電極を選択す
る論理演算回路を有する。
【００２５】このように、シフトレジスタの隣接する複
数段の出力と、複数のセレクト信号との論理演算を行っ
て、同一タイミングで複数のゲート電極を選択するた
め、特定の走査周期毎にゲート電極を２ライン同時に選
択でき、任意の倍率の拡大表示が可能となる。請求項２
に記載の発明は、請求項１記載の液晶表示装置におい
て、前記論理演算回路は、前記シフトレジスタの隣接す
る２段の出力の論理和と、前記複数のセレクト信号のい
ずれかとの論理積により前記シフトレジスタの隣接する
２段の後段側に対応するゲート電極を選択する。
数段の出力と、複数のセレクト信号との論理演算を行っ
て、同一タイミングで複数のゲート電極を選択するた
め、特定の走査周期毎にゲート電極を２ライン同時に選
択でき、任意の倍率の拡大表示が可能となる。請求項２
に記載の発明は、請求項１記載の液晶表示装置におい
て、前記論理演算回路は、前記シフトレジスタの隣接す
る２段の出力の論理和と、前記複数のセレクト信号のい
ずれかとの論理積により前記シフトレジスタの隣接する
２段の後段側に対応するゲート電極を選択する。
【００２６】このため、特定の走査周期毎にシフトレジ
スタの隣接する２段の後段側に対応するゲート電極を前
段側に対応するゲート電極と同時に選択でき、任意の倍
率の拡大表示が可能となる。また、請求項３に記載の発
明は、請求項２記載の液晶表示装置において、前記論理
演算回路は、前記シフトレジスタの隣接する２段の出力
の論理和と、前記複数のセレクト信号のうち前記シフト
レジスタの隣接する２段の前段側の出力と論理積演算さ
れるセレクト信号との論理積により前記シフトレジスタ
の隣接する２段の後段側に対応するゲート電極を選択す
る。
スタの隣接する２段の後段側に対応するゲート電極を前
段側に対応するゲート電極と同時に選択でき、任意の倍
率の拡大表示が可能となる。また、請求項３に記載の発
明は、請求項２記載の液晶表示装置において、前記論理
演算回路は、前記シフトレジスタの隣接する２段の出力
の論理和と、前記複数のセレクト信号のうち前記シフト
レジスタの隣接する２段の前段側の出力と論理積演算さ
れるセレクト信号との論理積により前記シフトレジスタ
の隣接する２段の後段側に対応するゲート電極を選択す
る。
【００２７】このため、特定の走査周期毎にシフトレジ
スタの隣接する２段の後段側に対応するゲート電極を前
段側に対応するゲート電極と同時に選択でき、任意の倍
率の拡大表示が可能となる。請求項４に記載の発明は、
請求項１記載の液晶表示装置において、前記論理演算回
路は、前記シフトレジスタの各１段の出力と、前記複数
のセレクト信号それぞれとの論理積により前記各ゲート
電極を選択する。
スタの隣接する２段の後段側に対応するゲート電極を前
段側に対応するゲート電極と同時に選択でき、任意の倍
率の拡大表示が可能となる。請求項４に記載の発明は、
請求項１記載の液晶表示装置において、前記論理演算回
路は、前記シフトレジスタの各１段の出力と、前記複数
のセレクト信号それぞれとの論理積により前記各ゲート
電極を選択する。
【００２８】このため、複数のセレクト信号のタイミン
グの設定により同一タイミングで複数のゲート電極を選
択するため、特定の走査周期毎にゲート電極を２ライン
同時に選択でき、任意の倍率の拡大表示が可能となる。
グの設定により同一タイミングで複数のゲート電極を選
択するため、特定の走査周期毎にゲート電極を２ライン
同時に選択でき、任意の倍率の拡大表示が可能となる。
【図１】本発明の液晶表示装置の一実施例の構成図であ
る。
る。
【図２】本発明のゲートドライバ２８の第１実施例のブ
ロック図である。
ロック図である。
【図３】拡大表示時の信号タイミングチャートである。
【図４】拡大表示時の表示を示す図である。
【図５】通常表示時の信号タイミングチャートである。
【図６】通常表示時の表示を示す図である。
【図７】本発明のゲートドライバ２８の第２実施例のブ
ロック図である。
ロック図である。
【図８】拡大表示時の信号タイミングチャートである。
【図９】拡大表示時の表示を示す図である。
【図１０】通常表示時の信号タイミングチャートであ
る。
る。
【図１１】通常表示時の表示を示す図である。
【図１２】従来のゲートドライバ一例のブロック図であ
る。
る。
【図１３】従来回路の信号タイミングチャートである。
【図１４】従来回路の信号タイミングチャートである。
２０ パソコン ２２ インタフェース回路 ２４ 液晶ディスプレイ ２６ データドライバ ２８ ゲートドライバ ３０ 液晶パネル ４０ シフトレジスタ Ａ１〜Ａ７ アンド回路 Ｂ１〜Ｂ３ オア回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉岡 浩史 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 糸数 昌史 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 村上 浩 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内
Claims (4)
- 【請求項１】 ゲートドライバ内のシフトレジスタ各段
の出力で液晶パネルの各ゲート電極を選択し表示用のデ
ータを書き込む液晶表示装置において、 前記シフトレジスタの隣接する複数段の出力と、複数の
セレクト信号との論理演算を行って、同一タイミングで
複数のゲート電極を選択する論理演算回路を有すること
を特徴とする液晶表示装置。 - 【請求項２】 請求項１記載の液晶表示装置において、 前記論理演算回路は、前記シフトレジスタの隣接する２
段の出力の論理和と、前記複数のセレクト信号のいずれ
かとの論理積により前記シフトレジスタの隣接する２段
の後段側に対応するゲート電極を選択することを特徴と
する液晶表示装置。 - 【請求項３】 請求項２記載の液晶表示装置において、 前記論理演算回路は、前記シフトレジスタの隣接する２
段の出力の論理和と、前記複数のセレクト信号のうち前
記シフトレジスタの隣接する２段の前段側の出力と論理
積演算されるセレクト信号との論理積により前記シフト
レジスタの隣接する２段の後段側に対応するゲート電極
を選択することを特徴とする液晶表示装置。 - 【請求項４】 請求項１記載の液晶表示装置において、 前記論理演算回路は、前記シフトレジスタの各１段の出
力と、前記複数のセレクト信号それぞれとの論理積によ
り前記各ゲート電極を選択することを特徴とする液晶表
示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31796897A JP3927302B2 (ja) | 1997-11-19 | 1997-11-19 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31796897A JP3927302B2 (ja) | 1997-11-19 | 1997-11-19 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11153980A true JPH11153980A (ja) | 1999-06-08 |
| JP3927302B2 JP3927302B2 (ja) | 2007-06-06 |
Family
ID=18094008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31796897A Expired - Lifetime JP3927302B2 (ja) | 1997-11-19 | 1997-11-19 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3927302B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6831633B1 (en) | 1999-07-23 | 2004-12-14 | Seiko Epson Corporation | Electro-optical device, method for driving the same, scanning line driving circuit, and electronic equipment |
| KR100549156B1 (ko) * | 2001-07-23 | 2006-02-06 | 가부시키가이샤 히타치세이사쿠쇼 | 표시 장치 |
| US7852446B2 (en) | 2006-09-18 | 2010-12-14 | Samsung Electronics Co., Ltd. | Liquid crystal display and method of driving the same |
| KR101055206B1 (ko) * | 2004-10-18 | 2011-08-08 | 엘지디스플레이 주식회사 | 액정표시장치의 쉬프트 레지스터 |
-
1997
- 1997-11-19 JP JP31796897A patent/JP3927302B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6831633B1 (en) | 1999-07-23 | 2004-12-14 | Seiko Epson Corporation | Electro-optical device, method for driving the same, scanning line driving circuit, and electronic equipment |
| KR100549156B1 (ko) * | 2001-07-23 | 2006-02-06 | 가부시키가이샤 히타치세이사쿠쇼 | 표시 장치 |
| KR101055206B1 (ko) * | 2004-10-18 | 2011-08-08 | 엘지디스플레이 주식회사 | 액정표시장치의 쉬프트 레지스터 |
| US7852446B2 (en) | 2006-09-18 | 2010-12-14 | Samsung Electronics Co., Ltd. | Liquid crystal display and method of driving the same |
| US8111366B2 (en) | 2006-09-18 | 2012-02-07 | Samsung Electronics Co., Ltd. | Liquid crystal display and method of driving the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3927302B2 (ja) | 2007-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5414894B2 (ja) | 表示装置 | |
| JP2002351414A (ja) | 走査駆動回路、表示装置、電気光学装置及び走査駆動方法 | |
| JPH04249291A (ja) | 液晶表示コントローラ、液晶表示装置、及び情報処理装置 | |
| JPH05119734A (ja) | 表示制御装置 | |
| JP3882678B2 (ja) | 表示装置 | |
| JP2003050568A (ja) | マトリクス型画像表示装置 | |
| JP4763049B2 (ja) | カウンタ回路を備える制御信号生成回路ならびに表示装置 | |
| US8823626B2 (en) | Matrix display device with cascading pulses and method of driving the same | |
| JP3959256B2 (ja) | アクティブマトリックス表示パネルの駆動装置 | |
| JP3836721B2 (ja) | 表示装置、情報処理装置、表示方法、プログラム、及び記録媒体 | |
| JP2000194305A (ja) | 画像表示システム | |
| JP2007187754A (ja) | 平面表示装置及びその駆動方法 | |
| JP2003167556A (ja) | マトリックス型表示装置、その駆動制御装置及び駆動制御方法 | |
| JPH11153980A (ja) | 液晶表示装置 | |
| JP2002082659A (ja) | 液晶表示装置 | |
| JP2003131630A (ja) | 液晶表示装置 | |
| JPH0854601A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3505543B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2924842B2 (ja) | 液晶表示装置 | |
| JP2001188504A (ja) | 平面表示装置およびその駆動方法 | |
| JP2000122616A (ja) | スイッチ回路を備えた液晶表示装置 | |
| JP3857481B2 (ja) | 液晶表示装置及びその駆動方法 | |
| JP2003223149A (ja) | データ線駆動装置および画像表示装置 | |
| EP1111576A2 (en) | Liquid crystal display and driving method for liquid crystal display | |
| JP3360649B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040916 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040916 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060609 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070302 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100309 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120309 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120309 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |