JP3927302B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP3927302B2 JP3927302B2 JP31796897A JP31796897A JP3927302B2 JP 3927302 B2 JP3927302 B2 JP 3927302B2 JP 31796897 A JP31796897 A JP 31796897A JP 31796897 A JP31796897 A JP 31796897A JP 3927302 B2 JP3927302 B2 JP 3927302B2
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- signal
- data
- output
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置に関し、液晶ディスプレイに画像を表示する装置に関する。
液晶ディスプレイは、薄型・消費電力が小さい等の利点があり、パソコン・ＴＶ等に最近普及している。しかし、液晶ディスプレイは、ＣＲＴに較べてまだ値段が高いため、液晶ディスブレイの価格を下げるために、Ｐ型シリコンを用いた周辺一体化液晶ディスプレイの開発が進められている。周辺一体化液晶ディスプレイとは、液晶ディスブレイのドライバＩＣ（集積回路）も液晶パネルに作り込む液晶ディスプレイのことで、ドライバＩＣの値段やドライバＩＣとパネルの接続工程が省けるため、コストをさげることができる。
【０００２】
【従来の技術】
周辺一体化液晶ディスプレイ内のゲートドライバは、ゲート電極を１本づつ順に選択走査を行って各画素に表示データを書き込んでいく。その動作を行うためにゲートドライバはシフトレジスタで構成される。周辺一体化液晶ディスプレイの場合できるだけドライバを簡単な構成にして歩留りの向上、あるいは省スペースでドライバを配置するほうがのぞましい。そのため、ゲートドライバの構成としては、シフレジスタのビット数を減らすために、図１２に示すように、シフトレジスタ１０の各段で複数のゲート電極（図では２本）を選択する構成にし、各ゲート電極Ｇ１〜Ｇ８の選択はアンド回路Ａ１〜Ａ８により、各段の２本のセレクト信号Ｓ１，Ｓ２のうち１本だけをオンにして１本のゲート電極を選択する。
【０００３】
図１３に各制御信号の動作波形を示す。図１３（Ｂ）のシフトクロックＧＣＫにより、図１３（Ａ）のシフトデータＳＩをシフトレジスタ１０に取り込み、順次、そのデータを図１３（Ｃ），（Ｄ）に示すように転送する。シフトレジスタの各段と、図１３（Ｅ），（Ｆ）に示すセレクト信号Ｓ１，Ｓ２とがともにオンの時それに対応するゲート電極が図１３（Ｇ）〜（Ｊ）に示すように選択される。
【０００４】
【発明が解決しようとする課題】
現在、液晶パネルの大容量化が進み、横６４０×縦４８０ドットのＶＧＡから８００×６００ドットのＳＶＧＡ，１０２４×７６８ドットのＸＧＡの表示が実現されている。ＶＧＡの表示をＳＶＧＡの液晶パネルで行う場合、ＶＧＡの表示の拡大表示が要求される。縦方向に拡大する場合、４ラインの走査周期毎に同じデータを２ラインのゲート電極にまたがって表示（５番目のラインを４番目のラインと同一タイミングで選択）を行うのが一般的である。それを実現するには、ゲート電極を線順次で１ラインずつ走査を行い、同じ表示データを２度データドライバに転送する方法がある。ただし、この場合は画像データを取り込むメモリが必要となる。別の方法として、特定の走査周期毎にゲート電極を２ライン同時に選択状態にして、実現する方法が考えられる。
【０００５】
図１２に示すゲートドライバで上記の拡大表示を行おうとしてゲート電極Ｇ２，Ｇ３を同時に選択しようとすると、図１４（Ｂ）のシフトクロックＧＣＫにより、図１４（Ａ）のシフトデータＳＩをシフトレジスタ１０に取り込み、順次、そのデータを図１４（Ｃ），（Ｄ）に示すように転送する。シフトレジスタの各段と、図１４（Ｅ），（Ｆ）に示すセレクト信号Ｓ１，Ｓ２とがともにオンの時それに対応するゲート電極Ｇ２，Ｇ３が図１４（Ｈ），（Ｉ）に示すように同時に選択される。しかし、この場合、ゲート電極Ｇ１は図１４（Ｇ）の破線で示す位置で選択状態になり、ゲート電極Ｇ１上の表示がゲート電極Ｇ２，Ｇ３と同じになり、このままでは拡大表示が不可能であるという問題があった。
【０００６】
本発明は、上記の点に鑑みなされたもので、特定の走査周期毎にゲート電極を２ライン同時に選択でき、任意の倍率の拡大表示を可能とする液晶表示装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１に記載の発明は、ゲートドライバ内のシフトレジスタ各段の出力で液晶パネルの各ゲート電極を選択し表示用のデータを書き込む液晶表示装置であって、
前記シフトレジスタの第Ｎ（Ｎは自然数）段出力と第１セレクト信号の論理積演算を行って第Ｎ番目のゲート電極を選択する信号を生成する複数の第１論理積演算素子と、
前記シフトレジスタの第Ｎ段出力と第２セレクト信号の論理積演算を行って第Ｎ＋１番目のゲート電極を選択する信号を生成する複数の第２論理積演算素子と、
前記シフトレジスタの第Ｎ段出力と第Ｎ＋１段出力の論理和演算を行う複数の第１論理和演算素子と、
前記第１論理和演算素子の出力と第２セレクト信号の論理積演算を行って第Ｎ＋２番目のゲート電極を選択する信号を生成する複数の第３論理積演算素子と、
前記シフトレジスタの第Ｎ＋１段出力と第１セレクト信号の論理積演算を行って第Ｎ＋３番目のゲート電極を選択する信号を生成する複数の第４論理積演算素子と、
前記シフトレジスタの第Ｎ＋１段出力と第Ｎ＋２段出力の論理和演算を行う複数の第２論理和演算素子と、
前記第２論理和演算素子の出力と第１セレクト信号の論理積演算を行って第Ｎ＋４番目のゲート電極を選択する信号を生成する複数の第５論理積演算素子と、
前記シフトレジスタの第Ｎ＋２段出力と第２セレクト信号の論理積演算を行って第Ｎ＋５番目のゲート電極を選択する信号を生成する複数の第６論理積演算素子と、
前記シフトレジスタの第Ｎ＋２段出力と第Ｎ＋３段出力の論理和演算を行う複数の第３論理和演算素子と、
前記第３論理和演算素子の出力と第２セレクト信号の論理積演算を行って第Ｎ＋６番目のゲート電極を選択する信号を生成する複数の第７論理積演算素子と、
前記シフトレジスタの第Ｎ＋３段出力と第１セレクト信号の論理積演算を行って第Ｎ＋７番目のゲート電極を選択する信号を生成する複数の第８論理積演算素子とを
有する。
【０００８】
このため、特定の走査周期毎にゲート電極を２ライン同時に選択でき、任意の倍率の拡大表示が可能となる。
請求項２に記載の発明は、請求項１記載の液晶表示装置において、
前記第２セレクト信号は、前記第１セレクト信号を反転した信号である。
【００１２】
【発明の実施の形態】
図１は、本発明の液晶表示装置の一実施例の構成図を示す。同図中、パーソナルコンピュータ（パソコン）２０からの制御信号，データ信号をインターフェ−ス回路２２に取り込み、周辺一体化液晶ディスプレイ２４のデータドライバ２６、ゲートドライバ２８それぞれを駆動する制御信号を発生する。また、インタフェース回路２２はデータ信号をデータドライバ２６に供給すると共に、データドライバ２６に＋極性及び−極性の基準電源を切換えて供給し、ゲートドライバ２８それぞれに書き込み電圧の電源を供給する。
【００１３】
データドライバ２６は液晶パネル３０の複数のデータライン夫々に表示データに応じて水平走査周期で極性反転する信号電圧を印加する。また、ゲートドライバ１４は液晶パネル３０の複数のゲートラインそれぞれに書き込み電圧（走査電圧）を印加する。
図２は本発明のゲートドライバ２８の第１実施例のブロック図を示す。同図中、シフトレジスタ４０は、インタフェース回路２２から供給されるシフトデータＳＩをシフトクロックＧＣＫで取り込み、各段をシフトする。本実施例ではシフトレジスタ４０の各段で３ラインのゲート電極を選択する構成としており、本図では第４段までを示す。シフトレジスタ４０の第１段の出力はアンド回路Ａ１，Ａ２，オア回路Ｂ１に供給され、シフトレジスタ４０の第２段の出力はアンド回路Ａ４，オア回路Ｂ１，Ｂ２に供給される。シフトレジスタ４０の第３段の出力はアンド回路Ａ６，オア回路Ｂ２，Ｂ６に供給され、シフトレジスタ４０の第４段の出力はアンド回路Ａ８，Ａ９（図示せず），オア回路Ｂ３に供給される。
【００１４】
オア回路Ｂ１出力はアンド回路Ａ３に供給され、オア回路Ｂ２出力はアンド回路Ａ５に供給され、オア回路Ｂ３出力はアンド回路Ａ７に供給される。アンド回路Ａ１，Ａ４，Ａ５，Ａ８それぞれにはインタフェース回路２２から供給されるセレクト信号Ｓ１が供給され、アンド回路Ａ２，Ａ３，Ａ６，Ａ７それぞれにはセレクト信号Ｓ２が供給されており、アンド回路Ａ１〜８それぞれの出力はゲート電極Ｇ１〜Ｇ８それぞれに供給される。
【００１５】
ここで、拡大表示の場合には、図３（Ｋ）に示すデータ１〜８に対して、データ５，８に対応する周期τが他のデータに対応する周期２τの１／２とされた図３（Ａ）に示すシフトクロックＧＣＬＫが供給され、このシフトクロックＧＣＬＫにより図３（Ｂ）のシフトデータＳＩをシフトレジスタ４０に取り込み、順次、そのデータを転送して、第１〜第６段から図３（Ｃ）〜（Ｈ）に示すデータを出力する。また、図３（Ｉ），（Ｊ）に示すように互いに反転したセレクト信号Ｓ１，Ｓ２と、上記シフトレジスタ４０各段の出力によりゲート電極Ｇ１〜Ｇ１１それぞれが図３（Ｌ）〜（Ｖ）にハイレベルで示すタイミングで選択される。
【００１６】
これにより、ゲート電極Ｇ４，Ｇ５は同一タイミングで選択されて、このラインに同一のデータ４が書き込まれる。ゲート電極Ｇ７はＧ６と同一タイミングで選択されるが、その後も選択されるためゲート電極Ｇ７のラインにはデータ６が上書きされる。また、ゲート電極Ｇ８，Ｇ９は同一タイミングで選択されて、このラインに同一のデータ７が書き込まれる。図４にゲート電極Ｇ１〜Ｇ１１と各ラインの書き込まれたデータ番号を示す。
【００１７】
ここで、通常表示の場合には、図５（Ｋ）に示すデータ１〜８に対して、同一の周期の図５（Ａ）に示すシフトクロックＧＣＬＫが供給され、このシフトクロックＧＣＬＫにより図５（Ｂ）のシフトデータＳＩをシフトレジスタ４０に取り込み、順次、そのデータを転送して、第１〜第６段から図５（Ｃ）〜（Ｈ）に示すデータを出力する。また、図５（Ｉ），（Ｊ）に示すように互いに反転したセレクト信号Ｓ１，Ｓ２と、上記シフトレジスタ４０各段の出力によりゲート電極Ｇ１〜Ｇ１１それぞれが図５（Ｌ）〜（Ｖ）にハイレベルで示すタイミングで選択される。
【００１８】
これにより、ゲート電極Ｇ３はＧ２と同一タイミングで選択されるが、その後も選択されるためゲート電極Ｇ３のラインにはデータ３が上書きされる。また、ゲート電極Ｇ４，Ｇ５、ゲート電極Ｇ６，Ｇ７と、ゲート電極Ｇ８，Ｇ９と、ゲート電極Ｇ１０，Ｇ１１それぞれについても同様である。図６にゲート電極Ｇ１〜Ｇ１１と各ラインの書き込まれたデータ番号を示す。
【００１９】
図７は本発明のゲートドライバ２８の第２実施例のブロック図を示す。この実施例では、インタフェース回路２２から４系統のセレクト信号を供給される。同図中、シフトレジスタ４０は、インタフェース回路２２から供給されるシフトデータＳＩをシフトクロックＧＣＫで取り込み、各段をシフトする。本実施例ではシフトレジスタ４０の各段で２ラインのゲート電極を選択する構成としており、本図では第４段までを示す。シフトレジスタ４０の第１段の出力はアンド回路Ａ１，Ａ２に供給され、シフトレジスタ４０の第２段の出力はアンド回路Ａ３，Ａ４に供給される。シフトレジスタ４０の第３段の出力はアンド回路Ａ５，Ａ６に供給され、シフトレジスタ４０の第４段の出力はアンド回路Ａ７，Ａ８に供給される。
【００２０】
アンド回路Ａ１，Ａ５，それぞれにはインタフェース回路２２から供給されるセレクト信号Ｓ１が供給され、アンド回路Ａ２，Ａ６それぞれにはセレクト信号Ｓ２が供給されており、アンド回路Ａ３，Ａ７それぞれにはセレクト信号Ｓ３が供給され、アンド回路Ａ４，Ａ８それぞれにはセレクト信号Ｓ４が供給される。アンド回路Ａ１〜８それぞれの出力はゲート電極Ｇ１〜Ｇ８それぞれに供給される。
【００２１】
ここで、拡大表示の場合には、図８（Ｋ）に示すデータ１〜８に対して、データ２，５に対応する周期τが他のデータに対応する周期２τの１／２とされた図８（Ａ）に示すシフトクロックＧＣＬＫが供給され、このシフトクロックＧＣＬＫにより図８（Ｂ）のシフトデータＳＩをシフトレジスタ４０に取り込み、順次、そのデータを転送して、第１〜第４段から図８（Ｃ）〜（Ｆ）に示すデータを出力する。また、図８（Ｇ）に示すセレクト信号Ｓ１と、これをデータの１周期分遅延した図８（Ｈ），（Ｉ）に示すセレクト信号Ｓ２，Ｓ３と、これを更にデータの１周期分遅延した図８（Ｊ）に示すセレクト信号Ｓ４それぞれと、上記シフトレジスタ４０各段の出力により、ゲート電極Ｇ１〜Ｇ８それぞれが図８（Ｌ）〜（Ｓ）にハイレベルで示すタイミングで選択される。
【００２２】
これにより、ゲート電極Ｇ２，Ｇ３は同一タイミングで選択されて、このラインに同一のデータ２が書き込まれる。また、ゲート電極Ｇ６，Ｇ７は同一タイミングで選択されて、このラインに同一のデータ５が書き込まれる。図９にゲート電極Ｇ１〜Ｇ８と各ラインの書き込まれたデータ番号を示す。
ここで、通常表示の場合には、図１０（Ｋ）に示すデータ１〜８に対して、同一の周期の図１０（Ａ）に示すシフトクロックＧＣＬＫが供給され、このシフトクロックＧＣＬＫにより図１０（Ｂ）のシフトデータＳＩをシフトレジスタ４０に取り込み、順次、そのデータを転送して、第１〜第４段から図１０（Ｃ）〜（Ｆ）に示すデータを出力する。また、図１０（Ｇ）〜（Ｊ）に示すように順次データの１周期分遅延したセレクト信号Ｓ１，Ｓ２，Ｓ３，Ｓ４と、上記シフトレジスタ４０各段の出力によりゲート電極Ｇ１〜Ｇ８それぞれが図１０（Ｌ）〜（Ｓ）にハイレベルで示すタイミングで選択される。
【００２３】
これにより、ゲート電極Ｇ１からＧ８は順次、時系列的に選択され上書きされることはない。図１１にゲート電極Ｇ１〜Ｇ８と各ラインの書き込まれたデータ番号を示す。
【００２４】
【発明の効果】
上述のように、本発明によれば、特定の走査周期毎にゲート電極を２ライン同時に選択でき、任意の倍率の拡大表示が可能となる。
【図面の簡単な説明】
【図１】本発明の液晶表示装置の一実施例の構成図である。
【図２】本発明のゲートドライバ２８の第１実施例のブロック図である。
【図３】拡大表示時の信号タイミングチャートである。
【図４】拡大表示時の表示を示す図である。
【図５】通常表示時の信号タイミングチャートである。
【図６】通常表示時の表示を示す図である。
【図７】本発明のゲートドライバ２８の第２実施例のブロック図である。
【図８】拡大表示時の信号タイミングチャートである。
【図９】拡大表示時の表示を示す図である。
【図１０】通常表示時の信号タイミングチャートである。
【図１１】通常表示時の表示を示す図である。
【図１２】従来のゲートドライバ一例のブロック図である。
【図１３】従来回路の信号タイミングチャートである。
【図１４】従来回路の信号タイミングチャートである。
【符号の説明】
２０ パソコン
２２ インタフェース回路
２４ 液晶ディスプレイ
２６ データドライバ
２８ ゲートドライバ
３０ 液晶パネル
４０ シフトレジスタ
Ａ１〜Ａ７ アンド回路
Ｂ１〜Ｂ３ オア回路
【発明の属する技術分野】
本発明は、液晶表示装置に関し、液晶ディスプレイに画像を表示する装置に関する。
液晶ディスプレイは、薄型・消費電力が小さい等の利点があり、パソコン・ＴＶ等に最近普及している。しかし、液晶ディスプレイは、ＣＲＴに較べてまだ値段が高いため、液晶ディスブレイの価格を下げるために、Ｐ型シリコンを用いた周辺一体化液晶ディスプレイの開発が進められている。周辺一体化液晶ディスプレイとは、液晶ディスブレイのドライバＩＣ（集積回路）も液晶パネルに作り込む液晶ディスプレイのことで、ドライバＩＣの値段やドライバＩＣとパネルの接続工程が省けるため、コストをさげることができる。
【０００２】
【従来の技術】
周辺一体化液晶ディスプレイ内のゲートドライバは、ゲート電極を１本づつ順に選択走査を行って各画素に表示データを書き込んでいく。その動作を行うためにゲートドライバはシフトレジスタで構成される。周辺一体化液晶ディスプレイの場合できるだけドライバを簡単な構成にして歩留りの向上、あるいは省スペースでドライバを配置するほうがのぞましい。そのため、ゲートドライバの構成としては、シフレジスタのビット数を減らすために、図１２に示すように、シフトレジスタ１０の各段で複数のゲート電極（図では２本）を選択する構成にし、各ゲート電極Ｇ１〜Ｇ８の選択はアンド回路Ａ１〜Ａ８により、各段の２本のセレクト信号Ｓ１，Ｓ２のうち１本だけをオンにして１本のゲート電極を選択する。
【０００３】
図１３に各制御信号の動作波形を示す。図１３（Ｂ）のシフトクロックＧＣＫにより、図１３（Ａ）のシフトデータＳＩをシフトレジスタ１０に取り込み、順次、そのデータを図１３（Ｃ），（Ｄ）に示すように転送する。シフトレジスタの各段と、図１３（Ｅ），（Ｆ）に示すセレクト信号Ｓ１，Ｓ２とがともにオンの時それに対応するゲート電極が図１３（Ｇ）〜（Ｊ）に示すように選択される。
【０００４】
【発明が解決しようとする課題】
現在、液晶パネルの大容量化が進み、横６４０×縦４８０ドットのＶＧＡから８００×６００ドットのＳＶＧＡ，１０２４×７６８ドットのＸＧＡの表示が実現されている。ＶＧＡの表示をＳＶＧＡの液晶パネルで行う場合、ＶＧＡの表示の拡大表示が要求される。縦方向に拡大する場合、４ラインの走査周期毎に同じデータを２ラインのゲート電極にまたがって表示（５番目のラインを４番目のラインと同一タイミングで選択）を行うのが一般的である。それを実現するには、ゲート電極を線順次で１ラインずつ走査を行い、同じ表示データを２度データドライバに転送する方法がある。ただし、この場合は画像データを取り込むメモリが必要となる。別の方法として、特定の走査周期毎にゲート電極を２ライン同時に選択状態にして、実現する方法が考えられる。
【０００５】
図１２に示すゲートドライバで上記の拡大表示を行おうとしてゲート電極Ｇ２，Ｇ３を同時に選択しようとすると、図１４（Ｂ）のシフトクロックＧＣＫにより、図１４（Ａ）のシフトデータＳＩをシフトレジスタ１０に取り込み、順次、そのデータを図１４（Ｃ），（Ｄ）に示すように転送する。シフトレジスタの各段と、図１４（Ｅ），（Ｆ）に示すセレクト信号Ｓ１，Ｓ２とがともにオンの時それに対応するゲート電極Ｇ２，Ｇ３が図１４（Ｈ），（Ｉ）に示すように同時に選択される。しかし、この場合、ゲート電極Ｇ１は図１４（Ｇ）の破線で示す位置で選択状態になり、ゲート電極Ｇ１上の表示がゲート電極Ｇ２，Ｇ３と同じになり、このままでは拡大表示が不可能であるという問題があった。
【０００６】
本発明は、上記の点に鑑みなされたもので、特定の走査周期毎にゲート電極を２ライン同時に選択でき、任意の倍率の拡大表示を可能とする液晶表示装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１に記載の発明は、ゲートドライバ内のシフトレジスタ各段の出力で液晶パネルの各ゲート電極を選択し表示用のデータを書き込む液晶表示装置であって、
前記シフトレジスタの第Ｎ（Ｎは自然数）段出力と第１セレクト信号の論理積演算を行って第Ｎ番目のゲート電極を選択する信号を生成する複数の第１論理積演算素子と、
前記シフトレジスタの第Ｎ段出力と第２セレクト信号の論理積演算を行って第Ｎ＋１番目のゲート電極を選択する信号を生成する複数の第２論理積演算素子と、
前記シフトレジスタの第Ｎ段出力と第Ｎ＋１段出力の論理和演算を行う複数の第１論理和演算素子と、
前記第１論理和演算素子の出力と第２セレクト信号の論理積演算を行って第Ｎ＋２番目のゲート電極を選択する信号を生成する複数の第３論理積演算素子と、
前記シフトレジスタの第Ｎ＋１段出力と第１セレクト信号の論理積演算を行って第Ｎ＋３番目のゲート電極を選択する信号を生成する複数の第４論理積演算素子と、
前記シフトレジスタの第Ｎ＋１段出力と第Ｎ＋２段出力の論理和演算を行う複数の第２論理和演算素子と、
前記第２論理和演算素子の出力と第１セレクト信号の論理積演算を行って第Ｎ＋４番目のゲート電極を選択する信号を生成する複数の第５論理積演算素子と、
前記シフトレジスタの第Ｎ＋２段出力と第２セレクト信号の論理積演算を行って第Ｎ＋５番目のゲート電極を選択する信号を生成する複数の第６論理積演算素子と、
前記シフトレジスタの第Ｎ＋２段出力と第Ｎ＋３段出力の論理和演算を行う複数の第３論理和演算素子と、
前記第３論理和演算素子の出力と第２セレクト信号の論理積演算を行って第Ｎ＋６番目のゲート電極を選択する信号を生成する複数の第７論理積演算素子と、
前記シフトレジスタの第Ｎ＋３段出力と第１セレクト信号の論理積演算を行って第Ｎ＋７番目のゲート電極を選択する信号を生成する複数の第８論理積演算素子とを
有する。
【０００８】
このため、特定の走査周期毎にゲート電極を２ライン同時に選択でき、任意の倍率の拡大表示が可能となる。
請求項２に記載の発明は、請求項１記載の液晶表示装置において、
前記第２セレクト信号は、前記第１セレクト信号を反転した信号である。
【００１２】
【発明の実施の形態】
図１は、本発明の液晶表示装置の一実施例の構成図を示す。同図中、パーソナルコンピュータ（パソコン）２０からの制御信号，データ信号をインターフェ−ス回路２２に取り込み、周辺一体化液晶ディスプレイ２４のデータドライバ２６、ゲートドライバ２８それぞれを駆動する制御信号を発生する。また、インタフェース回路２２はデータ信号をデータドライバ２６に供給すると共に、データドライバ２６に＋極性及び−極性の基準電源を切換えて供給し、ゲートドライバ２８それぞれに書き込み電圧の電源を供給する。
【００１３】
データドライバ２６は液晶パネル３０の複数のデータライン夫々に表示データに応じて水平走査周期で極性反転する信号電圧を印加する。また、ゲートドライバ１４は液晶パネル３０の複数のゲートラインそれぞれに書き込み電圧（走査電圧）を印加する。
図２は本発明のゲートドライバ２８の第１実施例のブロック図を示す。同図中、シフトレジスタ４０は、インタフェース回路２２から供給されるシフトデータＳＩをシフトクロックＧＣＫで取り込み、各段をシフトする。本実施例ではシフトレジスタ４０の各段で３ラインのゲート電極を選択する構成としており、本図では第４段までを示す。シフトレジスタ４０の第１段の出力はアンド回路Ａ１，Ａ２，オア回路Ｂ１に供給され、シフトレジスタ４０の第２段の出力はアンド回路Ａ４，オア回路Ｂ１，Ｂ２に供給される。シフトレジスタ４０の第３段の出力はアンド回路Ａ６，オア回路Ｂ２，Ｂ６に供給され、シフトレジスタ４０の第４段の出力はアンド回路Ａ８，Ａ９（図示せず），オア回路Ｂ３に供給される。
【００１４】
オア回路Ｂ１出力はアンド回路Ａ３に供給され、オア回路Ｂ２出力はアンド回路Ａ５に供給され、オア回路Ｂ３出力はアンド回路Ａ７に供給される。アンド回路Ａ１，Ａ４，Ａ５，Ａ８それぞれにはインタフェース回路２２から供給されるセレクト信号Ｓ１が供給され、アンド回路Ａ２，Ａ３，Ａ６，Ａ７それぞれにはセレクト信号Ｓ２が供給されており、アンド回路Ａ１〜８それぞれの出力はゲート電極Ｇ１〜Ｇ８それぞれに供給される。
【００１５】
ここで、拡大表示の場合には、図３（Ｋ）に示すデータ１〜８に対して、データ５，８に対応する周期τが他のデータに対応する周期２τの１／２とされた図３（Ａ）に示すシフトクロックＧＣＬＫが供給され、このシフトクロックＧＣＬＫにより図３（Ｂ）のシフトデータＳＩをシフトレジスタ４０に取り込み、順次、そのデータを転送して、第１〜第６段から図３（Ｃ）〜（Ｈ）に示すデータを出力する。また、図３（Ｉ），（Ｊ）に示すように互いに反転したセレクト信号Ｓ１，Ｓ２と、上記シフトレジスタ４０各段の出力によりゲート電極Ｇ１〜Ｇ１１それぞれが図３（Ｌ）〜（Ｖ）にハイレベルで示すタイミングで選択される。
【００１６】
これにより、ゲート電極Ｇ４，Ｇ５は同一タイミングで選択されて、このラインに同一のデータ４が書き込まれる。ゲート電極Ｇ７はＧ６と同一タイミングで選択されるが、その後も選択されるためゲート電極Ｇ７のラインにはデータ６が上書きされる。また、ゲート電極Ｇ８，Ｇ９は同一タイミングで選択されて、このラインに同一のデータ７が書き込まれる。図４にゲート電極Ｇ１〜Ｇ１１と各ラインの書き込まれたデータ番号を示す。
【００１７】
ここで、通常表示の場合には、図５（Ｋ）に示すデータ１〜８に対して、同一の周期の図５（Ａ）に示すシフトクロックＧＣＬＫが供給され、このシフトクロックＧＣＬＫにより図５（Ｂ）のシフトデータＳＩをシフトレジスタ４０に取り込み、順次、そのデータを転送して、第１〜第６段から図５（Ｃ）〜（Ｈ）に示すデータを出力する。また、図５（Ｉ），（Ｊ）に示すように互いに反転したセレクト信号Ｓ１，Ｓ２と、上記シフトレジスタ４０各段の出力によりゲート電極Ｇ１〜Ｇ１１それぞれが図５（Ｌ）〜（Ｖ）にハイレベルで示すタイミングで選択される。
【００１８】
これにより、ゲート電極Ｇ３はＧ２と同一タイミングで選択されるが、その後も選択されるためゲート電極Ｇ３のラインにはデータ３が上書きされる。また、ゲート電極Ｇ４，Ｇ５、ゲート電極Ｇ６，Ｇ７と、ゲート電極Ｇ８，Ｇ９と、ゲート電極Ｇ１０，Ｇ１１それぞれについても同様である。図６にゲート電極Ｇ１〜Ｇ１１と各ラインの書き込まれたデータ番号を示す。
【００１９】
図７は本発明のゲートドライバ２８の第２実施例のブロック図を示す。この実施例では、インタフェース回路２２から４系統のセレクト信号を供給される。同図中、シフトレジスタ４０は、インタフェース回路２２から供給されるシフトデータＳＩをシフトクロックＧＣＫで取り込み、各段をシフトする。本実施例ではシフトレジスタ４０の各段で２ラインのゲート電極を選択する構成としており、本図では第４段までを示す。シフトレジスタ４０の第１段の出力はアンド回路Ａ１，Ａ２に供給され、シフトレジスタ４０の第２段の出力はアンド回路Ａ３，Ａ４に供給される。シフトレジスタ４０の第３段の出力はアンド回路Ａ５，Ａ６に供給され、シフトレジスタ４０の第４段の出力はアンド回路Ａ７，Ａ８に供給される。
【００２０】
アンド回路Ａ１，Ａ５，それぞれにはインタフェース回路２２から供給されるセレクト信号Ｓ１が供給され、アンド回路Ａ２，Ａ６それぞれにはセレクト信号Ｓ２が供給されており、アンド回路Ａ３，Ａ７それぞれにはセレクト信号Ｓ３が供給され、アンド回路Ａ４，Ａ８それぞれにはセレクト信号Ｓ４が供給される。アンド回路Ａ１〜８それぞれの出力はゲート電極Ｇ１〜Ｇ８それぞれに供給される。
【００２１】
ここで、拡大表示の場合には、図８（Ｋ）に示すデータ１〜８に対して、データ２，５に対応する周期τが他のデータに対応する周期２τの１／２とされた図８（Ａ）に示すシフトクロックＧＣＬＫが供給され、このシフトクロックＧＣＬＫにより図８（Ｂ）のシフトデータＳＩをシフトレジスタ４０に取り込み、順次、そのデータを転送して、第１〜第４段から図８（Ｃ）〜（Ｆ）に示すデータを出力する。また、図８（Ｇ）に示すセレクト信号Ｓ１と、これをデータの１周期分遅延した図８（Ｈ），（Ｉ）に示すセレクト信号Ｓ２，Ｓ３と、これを更にデータの１周期分遅延した図８（Ｊ）に示すセレクト信号Ｓ４それぞれと、上記シフトレジスタ４０各段の出力により、ゲート電極Ｇ１〜Ｇ８それぞれが図８（Ｌ）〜（Ｓ）にハイレベルで示すタイミングで選択される。
【００２２】
これにより、ゲート電極Ｇ２，Ｇ３は同一タイミングで選択されて、このラインに同一のデータ２が書き込まれる。また、ゲート電極Ｇ６，Ｇ７は同一タイミングで選択されて、このラインに同一のデータ５が書き込まれる。図９にゲート電極Ｇ１〜Ｇ８と各ラインの書き込まれたデータ番号を示す。
ここで、通常表示の場合には、図１０（Ｋ）に示すデータ１〜８に対して、同一の周期の図１０（Ａ）に示すシフトクロックＧＣＬＫが供給され、このシフトクロックＧＣＬＫにより図１０（Ｂ）のシフトデータＳＩをシフトレジスタ４０に取り込み、順次、そのデータを転送して、第１〜第４段から図１０（Ｃ）〜（Ｆ）に示すデータを出力する。また、図１０（Ｇ）〜（Ｊ）に示すように順次データの１周期分遅延したセレクト信号Ｓ１，Ｓ２，Ｓ３，Ｓ４と、上記シフトレジスタ４０各段の出力によりゲート電極Ｇ１〜Ｇ８それぞれが図１０（Ｌ）〜（Ｓ）にハイレベルで示すタイミングで選択される。
【００２３】
これにより、ゲート電極Ｇ１からＧ８は順次、時系列的に選択され上書きされることはない。図１１にゲート電極Ｇ１〜Ｇ８と各ラインの書き込まれたデータ番号を示す。
【００２４】
【発明の効果】
上述のように、本発明によれば、特定の走査周期毎にゲート電極を２ライン同時に選択でき、任意の倍率の拡大表示が可能となる。
【図面の簡単な説明】
【図１】本発明の液晶表示装置の一実施例の構成図である。
【図２】本発明のゲートドライバ２８の第１実施例のブロック図である。
【図３】拡大表示時の信号タイミングチャートである。
【図４】拡大表示時の表示を示す図である。
【図５】通常表示時の信号タイミングチャートである。
【図６】通常表示時の表示を示す図である。
【図７】本発明のゲートドライバ２８の第２実施例のブロック図である。
【図８】拡大表示時の信号タイミングチャートである。
【図９】拡大表示時の表示を示す図である。
【図１０】通常表示時の信号タイミングチャートである。
【図１１】通常表示時の表示を示す図である。
【図１２】従来のゲートドライバ一例のブロック図である。
【図１３】従来回路の信号タイミングチャートである。
【図１４】従来回路の信号タイミングチャートである。
【符号の説明】
２０ パソコン
２２ インタフェース回路
２４ 液晶ディスプレイ
２６ データドライバ
２８ ゲートドライバ
３０ 液晶パネル
４０ シフトレジスタ
Ａ１〜Ａ７ アンド回路
Ｂ１〜Ｂ３ オア回路
Claims (2)
- ゲートドライバ内のシフトレジスタ各段の出力で液晶パネルの各ゲート電極を選択し表示用のデータを書き込む液晶表示装置であって、
前記シフトレジスタの第Ｎ（Ｎは自然数）段出力と第１セレクト信号の論理積演算を行って第Ｎ番目のゲート電極を選択する信号を生成する複数の第１論理積演算素子と、
前記シフトレジスタの第Ｎ段出力と第２セレクト信号の論理積演算を行って第Ｎ＋１番目のゲート電極を選択する信号を生成する複数の第２論理積演算素子と、
前記シフトレジスタの第Ｎ段出力と第Ｎ＋１段出力の論理和演算を行う複数の第１論理和演算素子と、
前記第１論理和演算素子の出力と第２セレクト信号の論理積演算を行って第Ｎ＋２番目のゲート電極を選択する信号を生成する複数の第３論理積演算素子と、
前記シフトレジスタの第Ｎ＋１段出力と第１セレクト信号の論理積演算を行って第Ｎ＋３番目のゲート電極を選択する信号を生成する複数の第４論理積演算素子と、
前記シフトレジスタの第Ｎ＋１段出力と第Ｎ＋２段出力の論理和演算を行う複数の第２論理和演算素子と、
前記第２論理和演算素子の出力と第１セレクト信号の論理積演算を行って第Ｎ＋４番目のゲート電極を選択する信号を生成する複数の第５論理積演算素子と、
前記シフトレジスタの第Ｎ＋２段出力と第２セレクト信号の論理積演算を行って第Ｎ＋５番目のゲート電極を選択する信号を生成する複数の第６論理積演算素子と、
前記シフトレジスタの第Ｎ＋２段出力と第Ｎ＋３段出力の論理和演算を行う複数の第３論理和演算素子と、
前記第３論理和演算素子の出力と第２セレクト信号の論理積演算を行って第Ｎ＋６番目のゲート電極を選択する信号を生成する複数の第７論理積演算素子と、
前記シフトレジスタの第Ｎ＋３段出力と第１セレクト信号の論理積演算を行って第Ｎ＋７番目のゲート電極を選択する信号を生成する複数の第８論理積演算素子とを
有することを特徴とする液晶表示装置。 - 請求項１記載の液晶表示装置において、
前記第２セレクト信号は、前記第１セレクト信号を反転した信号であることを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31796897A JP3927302B2 (ja) | 1997-11-19 | 1997-11-19 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31796897A JP3927302B2 (ja) | 1997-11-19 | 1997-11-19 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11153980A JPH11153980A (ja) | 1999-06-08 |
| JP3927302B2 true JP3927302B2 (ja) | 2007-06-06 |
Family
ID=18094008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31796897A Expired - Lifetime JP3927302B2 (ja) | 1997-11-19 | 1997-11-19 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3927302B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001100710A (ja) | 1999-07-23 | 2001-04-13 | Seiko Epson Corp | 電気光学装置、その駆動方法、その走査線駆動回路および電子機器 |
| KR100549156B1 (ko) * | 2001-07-23 | 2006-02-06 | 가부시키가이샤 히타치세이사쿠쇼 | 표시 장치 |
| KR101055206B1 (ko) * | 2004-10-18 | 2011-08-08 | 엘지디스플레이 주식회사 | 액정표시장치의 쉬프트 레지스터 |
| US7852446B2 (en) | 2006-09-18 | 2010-12-14 | Samsung Electronics Co., Ltd. | Liquid crystal display and method of driving the same |
-
1997
- 1997-11-19 JP JP31796897A patent/JP3927302B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11153980A (ja) | 1999-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109696984B (zh) | 触摸显示装置 | |
| JP4044961B2 (ja) | 画像表示装置及びそれを用いた電子機器 | |
| KR101493276B1 (ko) | 타이밍 컨트롤러, 액정 표시 장치 및 액정 표시 장치의구동 방법 | |
| CN100377204C (zh) | 显示控制驱动装置和显示系统 | |
| KR101074402B1 (ko) | 액정표시장치 및 그의 구동방법 | |
| TW552573B (en) | Liquid crystal display and driving method thereof | |
| JP5414894B2 (ja) | 表示装置 | |
| US20150160766A1 (en) | Display Device Having Partial Panels and Driving Method thereof | |
| CN100397444C (zh) | 具备矩阵状配置的多个像素的图像显示装置 | |
| WO1996016346A1 (fr) | Appareil d'affichage, procede de commande de l'appareil et equipement electronique | |
| JP2005018066A (ja) | 液晶表示装置及びその駆動方法 | |
| WO1997037338A1 (fr) | Procede de gestion d'un dispositif d'affichage, dispositif d'affichage et equipement electronique utilisant cet ensemble | |
| JP2006039542A (ja) | アレイ基板とこれを有する表示装置、その駆動装置、及び駆動方法 | |
| JP2006023705A (ja) | アレイ基板とこれを有する表示装置と、その駆動装置及び方法 | |
| JP2003337574A (ja) | 表示装置 | |
| US8823626B2 (en) | Matrix display device with cascading pulses and method of driving the same | |
| JP3836721B2 (ja) | 表示装置、情報処理装置、表示方法、プログラム、及び記録媒体 | |
| JP3927302B2 (ja) | 液晶表示装置 | |
| JPH1165536A (ja) | 画像表示装置、画像表示方法及びそれを用いた電子機器並びに投写型表示装置 | |
| JP2003084721A (ja) | 表示装置用駆動回路装置とそれを利用した表示装置 | |
| JP2000275611A (ja) | 液晶表示装置 | |
| KR100947524B1 (ko) | 표시장치 | |
| KR100759981B1 (ko) | 데이터 드라이버 아이씨와 이를 구비하는 액정 표시 장치 | |
| JP2000122616A (ja) | スイッチ回路を備えた液晶表示装置 | |
| JP3539386B2 (ja) | 表示装置および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040916 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040916 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060609 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070302 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100309 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120309 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120309 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |