JPH11145737A - 信号処理回路 - Google Patents
信号処理回路Info
- Publication number
- JPH11145737A JPH11145737A JP10232429A JP23242998A JPH11145737A JP H11145737 A JPH11145737 A JP H11145737A JP 10232429 A JP10232429 A JP 10232429A JP 23242998 A JP23242998 A JP 23242998A JP H11145737 A JPH11145737 A JP H11145737A
- Authority
- JP
- Japan
- Prior art keywords
- signal processing
- processing circuit
- noise
- circuit
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 3
- 238000009966 trimming Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000002594 fluoroscopy Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000002601 radiography Methods 0.000 description 2
- 241001486234 Sciota Species 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000009607 mammography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/372—Noise reduction and elimination in amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45506—Indexing scheme relating to differential amplifiers the CSC comprising only one switch
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45726—Indexing scheme relating to differential amplifiers the LC comprising more than one switch, which are not cross coupled
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Measurement Of Radiation (AREA)
- Apparatus For Radiation Diagnosis (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 高バイアス電流および良好な雑音性能または
低バイアス電流および良好でない雑音性能の間の選択を
行うことの出来る信号処理回路を提供する。 【解決手段】 高インピーダンスおよび低雑音特性を持
つ入力デバイス（１２）、前記入力デバイスに最小レベ
ルの電流を供給する第１の電流源（１８）、回路の雑音
性能を改善するために前記入力デバイスに付加的な電流
を供給する付加的電流源手段（２６，３４）、および雑
音性能の改善が要求されたとき前記付加的電流源手段を
回路内に接続し、且つ雑音性能の改善が要求されていな
いとき電力を節約するために前記付加的電流源手段を回
路から切り離すスイッチング手段（２８）を有する。
低バイアス電流および良好でない雑音性能の間の選択を
行うことの出来る信号処理回路を提供する。 【解決手段】 高インピーダンスおよび低雑音特性を持
つ入力デバイス（１２）、前記入力デバイスに最小レベ
ルの電流を供給する第１の電流源（１８）、回路の雑音
性能を改善するために前記入力デバイスに付加的な電流
を供給する付加的電流源手段（２６，３４）、および雑
音性能の改善が要求されたとき前記付加的電流源手段を
回路内に接続し、且つ雑音性能の改善が要求されていな
いとき電力を節約するために前記付加的電流源手段を回
路から切り離すスイッチング手段（２８）を有する。
Description
【０００１】
【発明の属する技術分野】本発明は一般に集積回路に関
するものであり、更に詳しくはカスタム集積回路の雑音
性能と電力消費との間の問題を改善することに関するも
のである。
するものであり、更に詳しくはカスタム集積回路の雑音
性能と電力消費との間の問題を改善することに関するも
のである。
【０００２】
【従来の技術】低レベル低雑音アナログ信号処理を必要
とする或る種のＸ線イメージング用途のような用途にお
いては、しばしば電界効果トランジスタ（ＦＥＴ）また
はＦＥＴを持つデバイスが入力デバイスとして選ばれて
いる。ＦＥＴデバイスは望ましい高インピーダンスおよ
び低雑音特性を持つ。適正にバイアスされているときの
ＦＥＴデバイスの雑音はチャンネル（ソース−ドレイ
ン）バイアス電流の大きさの４乗根に反比例することが
知られている。そこで回路の雑音性能を改善する１つの
手段は、入力ＦＥＴを通るバイアス電流を増大させるこ
とである。
とする或る種のＸ線イメージング用途のような用途にお
いては、しばしば電界効果トランジスタ（ＦＥＴ）また
はＦＥＴを持つデバイスが入力デバイスとして選ばれて
いる。ＦＥＴデバイスは望ましい高インピーダンスおよ
び低雑音特性を持つ。適正にバイアスされているときの
ＦＥＴデバイスの雑音はチャンネル（ソース−ドレイ
ン）バイアス電流の大きさの４乗根に反比例することが
知られている。そこで回路の雑音性能を改善する１つの
手段は、入力ＦＥＴを通るバイアス電流を増大させるこ
とである。
【０００３】バイアス電流を増大させると、バイアス電
流に正比例して電力損が増大し、これは望ましくない副
作用である。この副作用は、システム全体で多数の独立
のチャンネルが必要とされる場合、システムの電力損が
必要なチャンネルの数に比例して増大するので、更に厄
介になる。しかもこの増大した電力損は、回路が一層高
い雑音入力信号と関連して使用されるときに無駄にな
る。
流に正比例して電力損が増大し、これは望ましくない副
作用である。この副作用は、システム全体で多数の独立
のチャンネルが必要とされる場合、システムの電力損が
必要なチャンネルの数に比例して増大するので、更に厄
介になる。しかもこの増大した電力損は、回路が一層高
い雑音入力信号と関連して使用されるときに無駄にな
る。
【０００４】そこで、カスタム集積回路のアナログ・フ
ロントエンドにおいて低雑音性能または低電力損を選択
する手段を設けることが望ましい。経済的な理由で、ア
ナログ信号処理を実施するカスタム集積回路を出来るだ
け多くの用途に適用して、各々の問題に対してそれぞれ
独自の解決策を必要とするよりはむしろ１つの設計で多
数の問題を解決するようにすることが望ましい。
ロントエンドにおいて低雑音性能または低電力損を選択
する手段を設けることが望ましい。経済的な理由で、ア
ナログ信号処理を実施するカスタム集積回路を出来るだ
け多くの用途に適用して、各々の問題に対してそれぞれ
独自の解決策を必要とするよりはむしろ１つの設計で多
数の問題を解決するようにすることが望ましい。
【０００５】
【発明の概要】Ｘ線用途の内、診断用では高い入力信号
レベルを必要とし、従って回路雑音制御をほとんど必要
とせず、またＸ線透視検査用では改善された回路雑音制
御を必要とする。アナログ信号処理の前に信号レベルを
決定することが出来るとき、本発明は回路に対して低電
力と低雑音の間の選択を行う手段を提供する。
レベルを必要とし、従って回路雑音制御をほとんど必要
とせず、またＸ線透視検査用では改善された回路雑音制
御を必要とする。アナログ信号処理の前に信号レベルを
決定することが出来るとき、本発明は回路に対して低電
力と低雑音の間の選択を行う手段を提供する。
【０００６】本発明の一面によれば、回路の雑音性能を
改善するための付加電流源が設けられ、該付加電流源は
一層良好な雑音性能が必要とされるとき回路内に接続さ
れ、また良好でない雑音性能が許容できるときは電力を
節約するために回路から切り離される。
改善するための付加電流源が設けられ、該付加電流源は
一層良好な雑音性能が必要とされるとき回路内に接続さ
れ、また良好でない雑音性能が許容できるときは電力を
節約するために回路から切り離される。
【０００７】従って、本発明の１つの目的は、カスタム
集積回路に対して低電力と低雑音の間の選択を行う手段
を提供することである。これは、回路に対して電力を節
約し熱を低減する利点を持つ。
集積回路に対して低電力と低雑音の間の選択を行う手段
を提供することである。これは、回路に対して電力を節
約し熱を低減する利点を持つ。
【０００８】本発明の他の目的および利点は、以下の説
明、添付の図面および特許請求の範囲から明らかになろ
う。
明、添付の図面および特許請求の範囲から明らかになろ
う。
【０００９】
【発明の実施の形態】Ｘ線乳房撮影、レントゲン写真お
よび歯科用Ｘ線撮影のような高い放射線レベルのみを使
用するＸ線診断用途では、電力損を低くするように回路
を構成することが望ましい。このような用途では、高Ｘ
線照射線量から生じる高い信号により電子雑音が殆ど問
題にならないで、回路の雑音性能を改善することは必要
でなく、従ってバイアス電流を増大させる必要はない。
逆に、Ｘ線透視検査用途では、電子雑音を低Ｘ線雑音よ
りも低いレベルに保つことが望ましい。従って、これら
の用途では、雑音をより一層低くするように回路を構成
して、電力損の増加を許容することが必要である。雑音
性能の改善は、バイアス電流を増大させ、従って電力損
を増大させることによって達成することが出来る。
よび歯科用Ｘ線撮影のような高い放射線レベルのみを使
用するＸ線診断用途では、電力損を低くするように回路
を構成することが望ましい。このような用途では、高Ｘ
線照射線量から生じる高い信号により電子雑音が殆ど問
題にならないで、回路の雑音性能を改善することは必要
でなく、従ってバイアス電流を増大させる必要はない。
逆に、Ｘ線透視検査用途では、電子雑音を低Ｘ線雑音よ
りも低いレベルに保つことが望ましい。従って、これら
の用途では、雑音をより一層低くするように回路を構成
して、電力損の増加を許容することが必要である。雑音
性能の改善は、バイアス電流を増大させ、従って電力損
を増大させることによって達成することが出来る。
【００１０】上記のことは入力信号のレベルが低い任意
の用途にも当てはまり、本発明の概念がＸ線の検出のみ
に制限されないことは当業者には明らかであろう。低レ
ベルの光、音、他の形態の電磁エネルギおよび任意の低
レベルの信号の検出にも、本発明の実施による利点を得
ることが出来る。
の用途にも当てはまり、本発明の概念がＸ線の検出のみ
に制限されないことは当業者には明らかであろう。低レ
ベルの光、音、他の形態の電磁エネルギおよび任意の低
レベルの信号の検出にも、本発明の実施による利点を得
ることが出来る。
【００１１】ここで図１を参照すると、従来技術による
典型的なアナログ信号処理回路１０の差動入力段のブロ
ック図が示されている。低レベル低雑音性能アナログ信
号処理回路を必要とする用途で典型的なように、回路は
高インピーダンスおよび低雑音特性を持つ２つの入力デ
バイスすなわち電界効果トランジスタ１２を有する。回
路は更に、差動出力１４、電圧源１６、バイアス電流源
１８、差動電流源２０およびアース２２を有する。
典型的なアナログ信号処理回路１０の差動入力段のブロ
ック図が示されている。低レベル低雑音性能アナログ信
号処理回路を必要とする用途で典型的なように、回路は
高インピーダンスおよび低雑音特性を持つ２つの入力デ
バイスすなわち電界効果トランジスタ１２を有する。回
路は更に、差動出力１４、電圧源１６、バイアス電流源
１８、差動電流源２０およびアース２２を有する。
【００１２】電界効果トランジスタ１２を通るバイアス
電流が増大するにつれて、雑音レベルが低減する。従っ
て、回路の雑音性能を改善することが望まれるとき、電
界効果トランジスタ１２を通るバイアス電流が増大する
ことが出来る。バイアス電流が増大すると、残念なこと
にバイアス電流に比例して電力損が増大する。アナログ
信号処理の前に入力信号雑音レベルを検出によって又は
特定の用途での既知の知識によって決定することが出来
るとき、本発明では高バイアス電流／低雑音（低雑音入
力信号）動作点と低電力／高雑音（雑音が一層高い入力
信号）動作点との間を選択する手段が設けられる。
電流が増大するにつれて、雑音レベルが低減する。従っ
て、回路の雑音性能を改善することが望まれるとき、電
界効果トランジスタ１２を通るバイアス電流が増大する
ことが出来る。バイアス電流が増大すると、残念なこと
にバイアス電流に比例して電力損が増大する。アナログ
信号処理の前に入力信号雑音レベルを検出によって又は
特定の用途での既知の知識によって決定することが出来
るとき、本発明では高バイアス電流／低雑音（低雑音入
力信号）動作点と低電力／高雑音（雑音が一層高い入力
信号）動作点との間を選択する手段が設けられる。
【００１３】次いで図２を参照すると、本発明に従って
低雑音または低電力選択のオプションを取り入れたアナ
ログ信号処理回路２４の作動入力段の概略ブロック図が
示されている。低雑音または低電力の間の選択を行う手
段が３つの付加電流源を有し、その内の２つは同じＮ×
Ｉバイアスの付加電流源２６であり、残りの１つはＮ×
２×Ｉバイアスの付加電流源３４であり、これらの付加
電流源ん各々はスイッチ２８と直列に接続されている。
スイッチ２８はアナログ信号処理回路２４に対する論理
入力すなわちバイアス制御入力によって制御することが
出来る。制御は、全てのスイッチ２８が同時にオンまた
はオフになるように行われる。ここで、このスイッチン
グは種々の方法で行うことが出来、それに限定されない
が、例えば、ソリッドステート・デバイス、集積回路製
造プロセス中での金属マスクまたはレーザ・トリミン
グ、或いはワイヤまたは金属の相互接続線の切断または
そのままの存続によっても行うことが出来る。
低雑音または低電力選択のオプションを取り入れたアナ
ログ信号処理回路２４の作動入力段の概略ブロック図が
示されている。低雑音または低電力の間の選択を行う手
段が３つの付加電流源を有し、その内の２つは同じＮ×
Ｉバイアスの付加電流源２６であり、残りの１つはＮ×
２×Ｉバイアスの付加電流源３４であり、これらの付加
電流源ん各々はスイッチ２８と直列に接続されている。
スイッチ２８はアナログ信号処理回路２４に対する論理
入力すなわちバイアス制御入力によって制御することが
出来る。制御は、全てのスイッチ２８が同時にオンまた
はオフになるように行われる。ここで、このスイッチン
グは種々の方法で行うことが出来、それに限定されない
が、例えば、ソリッドステート・デバイス、集積回路製
造プロセス中での金属マスクまたはレーザ・トリミン
グ、或いはワイヤまたは金属の相互接続線の切断または
そのままの存続によっても行うことが出来る。
【００１４】Ｘ線透視検査用途におけるような低入力信
号レベルの場合には、全てのスイッチ２８は閉じられ
て、電界効果トランジスタ１２のバイアス電流が大きく
なり、それに伴って電力損が増大すると共に回路の雑音
が低くなる。これにより、使用者は電子雑音レベルを入
力信号雑音レベル以下に保つことが出来る。
号レベルの場合には、全てのスイッチ２８は閉じられ
て、電界効果トランジスタ１２のバイアス電流が大きく
なり、それに伴って電力損が増大すると共に回路の雑音
が低くなる。これにより、使用者は電子雑音レベルを入
力信号雑音レベル以下に保つことが出来る。
【００１５】Ｘ線写真用途におけるような高入力信号レ
ベルの場合には、全てのスイッチ２８は開放され、これ
によりバイアス電流が小さくなり、それに伴って電力損
が低くなるが、雑音は高くなる。しかし、このような場
合では、高い入力信号雑音レベルが回路の雑音よりも大
きいので、回路の雑音レベルは余り問題にならない。
ベルの場合には、全てのスイッチ２８は開放され、これ
によりバイアス電流が小さくなり、それに伴って電力損
が低くなるが、雑音は高くなる。しかし、このような場
合では、高い入力信号雑音レベルが回路の雑音よりも大
きいので、回路の雑音レベルは余り問題にならない。
【００１６】図１で、２つの入力電界効果トランジスタ
（ＦＥＴ）１２は、そのインピーダンスが両方のＦＥＴ
の共通のソース端子とゲート端子（左側のＦＥＴでは入
力端子、また右側のＦＥＴではアース端子）との間の電
圧によって制御される可変インピーダンス・デバイスと
して記述することが出来る。これらの２つのデバイスの
各々のソースは、差動電流源２０の正の端子である同じ
ノードに接続されている。従って、これらのデバイスは
共に同じ電圧基準を持つ。更に、２つの入力ＦＥＴ１２
を通ることの出来る電流の和は２×Ｉバイアスになるだ
けである。出力は、各々のＦＥＴ１２のドレイン相互の
間の電圧の差として形成される。いずれかのドレインの
電圧は、そのゲート電圧によって決定されるそのＦＥＴ
のインピーダンスとソース−ドレイン電流（Ｉバイア
ス）との積にソース電圧を加えた値になる。差動様式の
出力を見ると、ソース電圧が差し引かれる（共通モード
である）。２つのＦＥＴ１２は同じ設計であって、共に
同じソース−ドレイン電流（Ｉバイアス）が流れるの
で、差動出力電圧は２つのＦＥＴ１２のゲート相互の間
の電圧の差、図１の場合は入力とアースとの間の電圧差
に比例する。一般的に、バイアス電流および差動電流
は、予想される負荷インピーダンスや他の望ましい回路
性能特性（例えば、雑音、帯域幅、利得、電力損）と調
和するように選ばれる。
（ＦＥＴ）１２は、そのインピーダンスが両方のＦＥＴ
の共通のソース端子とゲート端子（左側のＦＥＴでは入
力端子、また右側のＦＥＴではアース端子）との間の電
圧によって制御される可変インピーダンス・デバイスと
して記述することが出来る。これらの２つのデバイスの
各々のソースは、差動電流源２０の正の端子である同じ
ノードに接続されている。従って、これらのデバイスは
共に同じ電圧基準を持つ。更に、２つの入力ＦＥＴ１２
を通ることの出来る電流の和は２×Ｉバイアスになるだ
けである。出力は、各々のＦＥＴ１２のドレイン相互の
間の電圧の差として形成される。いずれかのドレインの
電圧は、そのゲート電圧によって決定されるそのＦＥＴ
のインピーダンスとソース−ドレイン電流（Ｉバイア
ス）との積にソース電圧を加えた値になる。差動様式の
出力を見ると、ソース電圧が差し引かれる（共通モード
である）。２つのＦＥＴ１２は同じ設計であって、共に
同じソース−ドレイン電流（Ｉバイアス）が流れるの
で、差動出力電圧は２つのＦＥＴ１２のゲート相互の間
の電圧の差、図１の場合は入力とアースとの間の電圧差
に比例する。一般的に、バイアス電流および差動電流
は、予想される負荷インピーダンスや他の望ましい回路
性能特性（例えば、雑音、帯域幅、利得、電力損）と調
和するように選ばれる。
【００１７】図２の回路は、バイアス電流がＩバイアス
と（Ｎ＋１）×Ｉバイアスとの間で選択可能であり、且
つ差動電流が２×Ｉバイアスと（Ｎ＋１）×２×Ｉバイ
アスとの間で選択可能である点で図１の回路と異なって
いる。本発明を差動アナログ信号処理回路の入力段に関
して説明しているので、全ての電流源は低雑音モードと
低電力モードとの間のスイッチングのときに一定の割合
で増減される。従って、図１に示した各々の電流源に対
して、図２では付加電流源と制御スイッチがが設けられ
ている。本発明の信号処理回路は、カスタム集積回路の
一部として製造されるとき、低雑音または低電力用途の
いずれかに適用されるようにすることが出来る。更に、
本発明の信号処理回路は、低雑音および低電力の両方を
必要とする用途に適用されるとき、より高い性能が要求
されるときを除いて、少ない電力を消費する解決策を提
供する。
と（Ｎ＋１）×Ｉバイアスとの間で選択可能であり、且
つ差動電流が２×Ｉバイアスと（Ｎ＋１）×２×Ｉバイ
アスとの間で選択可能である点で図１の回路と異なって
いる。本発明を差動アナログ信号処理回路の入力段に関
して説明しているので、全ての電流源は低雑音モードと
低電力モードとの間のスイッチングのときに一定の割合
で増減される。従って、図１に示した各々の電流源に対
して、図２では付加電流源と制御スイッチがが設けられ
ている。本発明の信号処理回路は、カスタム集積回路の
一部として製造されるとき、低雑音または低電力用途の
いずれかに適用されるようにすることが出来る。更に、
本発明の信号処理回路は、低雑音および低電力の両方を
必要とする用途に適用されるとき、より高い性能が要求
されるときを除いて、少ない電力を消費する解決策を提
供する。
【００１８】本発明をＸ線装置の用途について説明して
きたが、低電力損と低雑音との間の選択を行う手段を提
供する概念が様々な他の用途にも適用可能であることが
当業者には明らかであろう。更に、実際の線Ｔかう手段
は本発明の要旨から離れることなく変更または修正する
ことが可能である。例えば、所望のアナログ信号処理回
路に応じて、シングルエンド回路、並びにＢＪＴおよび
ＪＦＥＴのような他の入力デバイスを使用する他の回路
を含む他の具現手段も可能である。
きたが、低電力損と低雑音との間の選択を行う手段を提
供する概念が様々な他の用途にも適用可能であることが
当業者には明らかであろう。更に、実際の線Ｔかう手段
は本発明の要旨から離れることなく変更または修正する
ことが可能である。例えば、所望のアナログ信号処理回
路に応じて、シングルエンド回路、並びにＢＪＴおよび
ＪＦＥＴのような他の入力デバイスを使用する他の回路
を含む他の具現手段も可能である。
【００１９】本発明を特定の好ましい実施態様について
詳述したが、本発明の真の精神および趣旨の範囲内にあ
る種々の変更および変形をなし得ることが理解されよ
う。
詳述したが、本発明の真の精神および趣旨の範囲内にあ
る種々の変更および変形をなし得ることが理解されよ
う。
【図１】従来技術による典型的なアナログ信号処理回路
の作動入力段の概略ブロック図である。
の作動入力段の概略ブロック図である。
【図２】本発明に従って低雑音または低電力選択のオプ
ションを取り入れたアナログ信号処理回路の作動入力段
の概略ブロック図である。
ションを取り入れたアナログ信号処理回路の作動入力段
の概略ブロック図である。
１０ アナログ信号処理回路 １２ 電界効果トランジスタ １４ 差動出力 １６ 電圧源 １８ バイアス電流源 ２０ 差動電流源 ２２ アース ２４ アナログ信号処理回路 ２６ 付加電流源 ２８ スイッチ ３０ バイアス制御入力 ３４ 付加電流源
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ローレンス・リチャード・スクレネス アメリカ合衆国、ウィスコンシン州、ハー トランド、ワレン・ドライブ、エヌ6980 (72)発明者 ダグラス・イー・シーズ アメリカ合衆国、ウィスコンシン州、ワウ ケシャ、ジャン・アヴェニュー、1980番 (72)発明者 リチャード・ダドリィ・ベアーツュ アメリカ合衆国、ニューヨーク州、スコテ ィア、バークレー・ロード、18番
Claims (7)
- 【請求項１】 高インピーダンスおよび低雑音特性を持
つ入力デバイス、 前記入力デバイスに最小レベルの電流を供給する第１の
電流源、 回路の雑音性能を改善するために前記入力デバイスに付
加的な電流を供給する付加的電流源手段、および雑音性
能の改善が要求されたとき前記付加的電流源手段を回路
内に接続し、且つ雑音性能の改善が要求されていないと
き電力を節約するために前記付加的電流源手段を回路か
ら切り離すスイッチング手段を有している信号処理回
路。 - 【請求項２】 前記入力デバイスが少なくとも１つの電
界効果トランジスタで構成されている請求項１記載の信
号処理回路。 - 【請求項３】 前記付加的電流源手段が３つの付加的電
流源で構成されている請求項１記載の信号処理回路。 - 【請求項４】 前記付加的電流源の各々が個々のスイッ
チング手段と直列に配置されている請求項３記載の信号
処理回路。 - 【請求項５】 前記スイッチング手段が回路に対する論
理入力によって制御される請求項４記載の信号処理回
路。 - 【請求項６】 前記スイッチング手段が金属マスクによ
って選択される請求項４記載の信号処理回路。 - 【請求項７】 前記スイッチング手段がレーザ・トリミ
ングによって選択される請求項４記載の信号処理回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/919936 | 1997-08-28 | ||
| US08/919,936 US6426672B1 (en) | 1997-08-28 | 1997-08-28 | Means of selecting low noise performance or low power dissipation in the analog front end of a custom integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11145737A true JPH11145737A (ja) | 1999-05-28 |
| JP4130014B2 JP4130014B2 (ja) | 2008-08-06 |
Family
ID=25442898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23242998A Expired - Fee Related JP4130014B2 (ja) | 1997-08-28 | 1998-08-19 | 信号処理回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6426672B1 (ja) |
| EP (1) | EP0899871B1 (ja) |
| JP (1) | JP4130014B2 (ja) |
| DE (1) | DE69838631T2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009189792A (ja) * | 2008-02-15 | 2009-08-27 | Ge Medical Systems Global Technology Co Llc | ディテクタパネルおよびｘ線撮影装置 |
| JP2011211443A (ja) * | 2010-03-29 | 2011-10-20 | Seiko Instruments Inc | 差動増幅回路 |
| JP2013030951A (ja) * | 2011-07-28 | 2013-02-07 | New Japan Radio Co Ltd | 増幅器 |
| JP2018014757A (ja) * | 2012-08-02 | 2018-01-25 | 株式会社堀場製作所 | 増幅器及び放射線検出器 |
| JP2021148800A (ja) * | 2020-03-23 | 2021-09-27 | アナログ ディヴァイスィズ インク | 構成可能な動作モードを有する比較器 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10040399A1 (de) * | 2000-08-18 | 2002-03-07 | Infineon Technologies Ag | Schaltbarer Operationsverstärker für Switched-Opamp-Anwendungen |
| US6542106B1 (en) * | 2000-09-29 | 2003-04-01 | Microchip Technology Incorporated | Comparator programmable for high-speed or low-power operation |
| DE10143770B4 (de) | 2001-09-06 | 2006-03-16 | Infineon Technologies Ag | Verstärkerschaltung |
| US7119341B2 (en) * | 2003-12-08 | 2006-10-10 | General Electric Company | Split scan line and combined data line x-ray detectors |
| JP5008587B2 (ja) * | 2008-02-29 | 2012-08-22 | 富士フイルム株式会社 | 検出信号処理装置 |
| WO2013153802A1 (ja) * | 2012-04-12 | 2013-10-17 | パナソニック株式会社 | モーションセンサとそれを用いた電子機器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4516082A (en) * | 1984-02-23 | 1985-05-07 | Motorola, Inc. | Amplifier circuit for minimizing output voltage power-up transients |
| US4717886A (en) * | 1986-06-30 | 1988-01-05 | Motorola, Inc. | Operational amplifier utilizing resistors trimmed by metal migration |
| JPH0680993B2 (ja) * | 1988-12-21 | 1994-10-12 | 日本電気株式会社 | 差動増幅回路 |
| JPH02174414A (ja) * | 1988-12-27 | 1990-07-05 | Hitachi Ltd | 半導体集積回路装置 |
| US5583457A (en) * | 1992-04-14 | 1996-12-10 | Hitachi, Ltd. | Semiconductor integrated circuit device having power reduction mechanism |
-
1997
- 1997-08-28 US US08/919,936 patent/US6426672B1/en not_active Expired - Lifetime
-
1998
- 1998-08-19 JP JP23242998A patent/JP4130014B2/ja not_active Expired - Fee Related
- 1998-08-26 EP EP98306852A patent/EP0899871B1/en not_active Expired - Lifetime
- 1998-08-26 DE DE69838631T patent/DE69838631T2/de not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009189792A (ja) * | 2008-02-15 | 2009-08-27 | Ge Medical Systems Global Technology Co Llc | ディテクタパネルおよびｘ線撮影装置 |
| JP2011211443A (ja) * | 2010-03-29 | 2011-10-20 | Seiko Instruments Inc | 差動増幅回路 |
| JP2013030951A (ja) * | 2011-07-28 | 2013-02-07 | New Japan Radio Co Ltd | 増幅器 |
| JP2018014757A (ja) * | 2012-08-02 | 2018-01-25 | 株式会社堀場製作所 | 増幅器及び放射線検出器 |
| US10554178B2 (en) | 2012-08-02 | 2020-02-04 | Horiba, Ltd. | Amplifier and radiation detector |
| JP2021148800A (ja) * | 2020-03-23 | 2021-09-27 | アナログ ディヴァイスィズ インク | 構成可能な動作モードを有する比較器 |
| US11637551B2 (en) | 2020-03-23 | 2023-04-25 | Analog Devices, Inc. | Comparator with configurable operating modes |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69838631D1 (de) | 2007-12-13 |
| JP4130014B2 (ja) | 2008-08-06 |
| US6426672B1 (en) | 2002-07-30 |
| EP0899871B1 (en) | 2007-10-31 |
| EP0899871A1 (en) | 1999-03-03 |
| DE69838631T2 (de) | 2008-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7274254B2 (en) | Device and method for enhancing output current driving | |
| JPH11145737A (ja) | 信号処理回路 | |
| JPH06314985A (ja) | 携帯無線装置 | |
| JP2006042136A (ja) | 終端回路、半導体装置、及び電子機器 | |
| WO2005119915A2 (en) | Current mode logic buffer | |
| JP5011312B2 (ja) | 高電力スイッチングのための方法及びシステム | |
| US6078219A (en) | Wide range single stage variable gain amplifier | |
| US7292096B2 (en) | Amplifier | |
| JP3891443B2 (ja) | 高周波スイッチ回路及び半導体装置 | |
| JP2008109591A (ja) | 半導体スイッチ集積回路 | |
| US6111429A (en) | Circuit for shifting the voltage level of a digital signal | |
| JP4147625B2 (ja) | ボリウム装置 | |
| JP2008283277A (ja) | 半導体スイッチ回路 | |
| JP2004194118A (ja) | ソフト切換スイッチおよびアナログ信号処理回路 | |
| JPH027534B2 (ja) | ||
| JP3810384B2 (ja) | スイッチング回路およびトランジスタ保護方法 | |
| JP4928882B2 (ja) | 半導体スイッチ回路 | |
| CN117240278A (zh) | 一种功率开关控制电路和电子设备 | |
| KR100296143B1 (ko) | 레벨시프터를 갖는 고임피던스로드회로 | |
| JP2023001457A (ja) | 半導体スイッチ回路 | |
| JP2024011982A (ja) | 駆動回路、およびそれを備えた半導体装置、並びにそれを備えたスイッチング電源装置 | |
| CN118199587A (zh) | 开关电路及开关电路防过冲方法 | |
| JPH03201710A (ja) | 電力増幅器 | |
| JP3011199B1 (ja) | チャージポンプ回路 | |
| JPH10242712A (ja) | マイクロ波可変減衰回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050816 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080303 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080422 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080520 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130530 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |