JPH11143788A - 不揮発性メモリを使用した外部記憶装置 - Google Patents

Abstract

(57)【要約】 【課題】フラッシュメモリを使用した外部記憶装置への
停電時のセクタ単位の書込みを可能にし、書込まれたデ
ータとしての有効性の確保とＥＣＣエラーの発生を防止
することが可能な不揮発性メモリを使用した外部記憶装
置を実現する。 【解決手段】制御回路４は電源モニタ４００から停電検
出信号１０が出力されるとホストコンピュータ２００か
ら書込みを行うセクタのアドレスと書込みデータとを受
け取り強誘電体メモリ３のデータのアドレスを指定して
セクタアドレスと書込みデータとを強誘電体メモリ３に
書込む。ＶＭＥバス等では停電検出信号１０が出力され
てからＤＣ電圧の降下によるシステムリセットまで２ｍ
ｓを保証するので、強誘電体メモリ３のセクタサイズの
データ書込みに要する時間は約１２０μｓであり、停電
検出からＤＣ電圧が規定値よりも小となるまでにホスト
コンピュータ２００からのセクタサイズのデータの書込
みを終了できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コンピュータにお
ける、不揮発性メモリを用いた外部記憶装置に関する。

【０００２】

【従来の技術】コンピュータの外部記憶装置としては、
例えば磁気ディスクドライブ（ハードディスクドライ
ブ、以下Ｈ／Ｄと記す）がある。Ｈ／Ｄは記憶容量は大
容量であるが、機械部品を使用しているため、衝撃や振
動に弱い欠点がある。この欠点を解消するためにフラッ
シュメモリに代表される不揮発性低速ブロック書込み大
容量メモリ（以下フラッシュメモリと記す）を記憶媒体
に使用した外部記憶装置が開発された。

【０００３】この外部記憶装置は、セクタ単位で読み出
しや書込みのアクセスを行う。セクタのサイズとしては
５１２バイトがよく使用されている。外部記憶装置では
データの信頼性確保のためセクタ毎に、ＥＣＣ（Error
Checking and Correcting feature）に代表される誤り
訂正可能な冗長化機構（以下ＥＣＣと記す）のチェック
ビットを用いている。

【０００４】外部記憶装置にはＤＣ電源により、電力が
供給される。ＤＣ電源はＡＣ（交流）入力からＤＣ（直
流）を生成する。停電などのＤＣ電源の供給の異常は、
ＡＣの入力電圧を監視する電源モニタにより検出され
る。ＡＣ入力電圧が規定値よりも小さくなり、電源モニ
タにより停電が検出されてから、一定期間は、ＤＣ電源
内のコンデンサに貯えられた電荷により、規定のＤＣ電
圧が供給される。

【０００５】

【発明が解決しようとする課題】ところで、フラッシュ
メモリはその素子の構造から、書込みを行う前に消去を
行う必要がある。また、読み出しアクセス時間は速い
が、消去時間と書込み時間が大きい。

【０００６】このため、停電時にフラッシュメモリを使
用した外部記憶装置に書込みを行うと、規定のＤＣ電圧
が供給されている間にセクタサイズの書込みが終了せ
ず、停電中の書込みデータがデータとして有効でなくな
るとともに、復電後に停電中の書込みを行っていたセク
タを読み出すとセクタに格納されたデータとＥＣＣのチ
ェックビットの対応がとれていないため、ＥＣＣのエラ
ーが発生するという問題点がある。

【０００７】最近、フラッシュメモリよりも書込み時間
が速い強誘電体メモリに代表される不揮発性高速ランダ
ム読み書き可能小容量メモリ（以下強誘電体メモリと記
す）が開発されている。

【０００８】しかしながら、強誘電体メモリを、外部記
憶装置の記憶媒体として使用した場合、フラッシュメモ
リよりも容量が小さいため、ビット単価が高くなると共
に、強誘電体メモリの素子の構造から、読み出しと書込
みのアクセス回数に制限があるため、外部記憶装置の寿
命が短くなるという問題点がある。

【０００９】そこで、外部記憶装置として、フラッシュ
メモリと強誘電気体メモリとの２つのメモリを用いるこ
とが考えられるが、この例としては、特開平７−２８１
８４２号公報に記載された「半導体記憶装置」がある。
この例は、フラッシュメモリの寿命が短くなることを防
止するものである。

【００１０】つまり、この公報記載の「半導体記憶装
置」においては、主格納メモリとしてのフラッシュメモ
リと、主格納メモリの代替えメモリとしての強誘電気体
メモリと、書き換え頻度管理手段と、外部データの入出
力手段とを備える。 そして、主格納メモリ（フラッシ
ュメモリ）に格納されたファイルデータの書き換え頻度
を書き換え頻度管理手段が調べ、書き換え頻度が著しく
高く、フラッシュメモリの寿命を縮めると判断されるフ
ァイルの格納場所を強誘電体メモリに遷移させる。

【００１１】しかしながら、上述したように、強誘電体
メモリの素子の構造から、読み出しと書込みのアクセス
回数に制限があるため、書き換え頻度が著しく高いデー
タファイルの格納場所をフラッシュメモリから強誘電体
メモリに遷移させると、フラッシュメモリの寿命が短く
なることを防止できるものの、強誘電体メモリの寿命を
縮めてしまうという問題がある。

【００１２】また、上記特開平７−２８１８４２号公報
の「半導体記憶装置」においても、停電時にフラッシュ
メモリに書込みを行うと、規定のＤＣ電圧が供給されて
いる間にセクタサイズの書込みが終了せず、停電中の書
込みデータがデータとして有効でなくなるとともに、復
電後に停電中の書込みを行っていたセクタを読み出すと
セクタに格納されたデータとＥＣＣのチェックビットの
対応がとれず、ＥＣＣのエラーが発生するという問題点
がある。したがって、停電時には、外部記憶装置にデー
タの書き込みを行うことはできなかった。

【００１３】本発明の目的は、フラッシュメモリを使用
した外部記憶装置への停電時のセクタ単位の書込みを可
能にし、停電時に書込まれたセクタのデータとしての有
効性の確保とＥＣＣエラーの発生を防止することが可能
な、不揮発性メモリを使用した外部記憶装置を実現する
ことである。

【００１４】

【課題を解決するための手段】（１）上記目的を達成す
るため、本発明は、次のように構成される。すなわち、
不揮発性メモリを使用した外部記憶装置において、不揮
発性低速ブロック書込み大容量メモリである第１の記憶
媒体と、不揮発性高速ランダム読み書き可能小容量メモ
リである第２の記憶媒体と、電源の停電を検出し、電源
の停電時には、停電検出信号を出力する電源モニタと、
上記電源モニタから停電検出信号が出力されない場合
は、ホストコンピュータからの書込みデータを第１の記
憶媒体に格納し、電源モニタから停電検出信号が出力さ
れた場合は、ホストコンピュータからの書込みデータの
格納先を上記第１の記憶媒体から第２の記憶媒体に切り
替え、停電終了後はホストコンピュータからの読み出し
アクセスの対象となるデータが第２の記憶媒体に格納さ
れている場合は、第２の記憶媒体からデータを読み出し
てホストコンピュータに送り、その他のホストコンピュ
ータからのアクセスは第１の記憶媒体に対して行う動作
制御手段と、を備える。

【００１５】ＶＭＥバス等では停電検出信号が出力され
てからＤＣ電圧の降下によるシステムリセットまで２ｍ
ｓを保証するので、強誘電体メモリに代表される不揮発
性高速ランダム読み書き可能小容量メモリである第２の
記憶媒体のセクタサイズのデータ書込みに要する時間は
約１２０μｓであり、停電検出から電源電圧が規定値よ
りも小となるまでにホストコンピュータからのセクタサ
イズのデータの書込みを終了することができる。

【００１６】（２）好ましくは、上記（１）において、
上記動作制御手段は、上記第２の記憶媒体に記憶されて
いるデータに対応する、上記第１の記憶媒体内のデータ
を、上記第２の記憶媒体に記憶されているデータに更新
し、更新後は、ホストコンピュータからのアクセスは第
１の記憶媒体に対して行う。

【００１７】第１の記憶媒体のデータを、第２の記憶媒
体に記憶されているデータに更新し、更新後は、ホスト
コンピュータからのアクセスは第１の記憶媒体に対して
行うことにより、第２の記憶媒体へのアクセス回数を減
少し、第２の記憶媒体の寿命を長期化することができ
る。

【００１８】（３）また、好ましくは、上記（１）にお
いて、上記第２の記憶媒体のデータ格納位置をローテー
ションすることにより、上記第２の記憶媒体の特定位置
への読み出し、書込みアクセスの集中を回避する。

【００１９】第２の記憶媒体の特定位置への読み出し、
書込みアクセスの集中を回避することにより、第２の記
憶媒体の寿命を長期化することができる。

【００２０】（４）また、好ましくは、上記（１）又は
（３）において、上記第１の記憶媒体のデータ格納位置
をローテーションすることにより、上記第１の記憶媒体
の特定位置への書込みアクセスの集中を回避する。

【００２１】第１の記憶媒体の特定位置への書込みアク
セスの集中を回避することにより、第１の記憶媒体の寿
命を長期化することができる。

【００２２】

【発明の実施の形態】以下、添付図面を用いて本発明の
実施形態を説明する。図１は、本発明の一実施形態であ
る不揮発性メモリを使用した外部記憶装置の概略構成を
示す図である。図１において、１００は本発明である不
揮発性メモリを使用した外部記憶装置であり、ホストコ
ンピュータ２００と接続される。１はホストインタフェ
ースである。２は記憶媒体として使われるフラッシュメ
モリ（不揮発性低速ブロック書込み大容量メモリである
第１の記憶媒体）、３は同じく記憶媒体として使われる
強誘電体メモリ（不揮発性高速ランダム読み書き可能小
容量メモリである第２の記憶媒体）である。４は制御回
路であり、ホストインタフェース１、フラッシュメモリ
２、強誘電体メモリ３の動作を制御する。

【００２３】制御回路４はホストインタフェースバス５
及びホストインタフェース制御線６を介してホストイン
タフェース１の動作を制御する。フラッシュメモリ２、
強誘電体メモリ３の制御はメモリアドレスバス７、メモ
リデータバス８、メモリ制御線９を介して制御回路４に
より制御される。

【００２４】３００はＤＣ電源であり、ＡＣ入力５００
からＤＣ電力６００を生成し、不揮発性メモリを使用し
た外部記憶装置１００に供給する。４００は電源モニタ
であり、ＤＣ電源３００へのＡＣ入力５００の電圧を監
視し、この入力５００の電圧値が規定値よりも小さくな
ったら停電検出信号１０を制御回路４に出力する。

【００２５】図２から図４に、停電が検出されていない
場合における、ホストコンピュータ２００の不揮発性メ
モリ２を使用した外部記憶装置１００への書込みアクセ
ス時と読み出しアクセス時との動作を示す。停電が検出
されていない場合は、ＤＣ電源３００へのＡＣ入力５０
０の電圧は規定値以上なので、停電検出信号１０は電源
モニタ４００から出力されない。

【００２６】図２は、ホストコンピュータ２００の不揮
発性メモリ２を使用した外部記憶装置１００への書込み
アクセス時の動作を示す。ホストコンピュータ２００は
書込みを行うセクタのアドレスと書込みデータとをホス
トインタフェース１に送る。制御回路４は、ホストイン
タフェースバス５を介して、ホストインターフェース１
から書込みを行うセクタのアドレスと書込みデータとを
受け取り、メモリアドレスバス７にてフラッシュメモリ
２の書込みが行われるセクタのデータを記憶するアドレ
スを指定する。そして、制御回路４は、書込みデータを
メモリデータバス８に乗せ、フラッシュメモリ２に書込
む。

【００２７】この際、フラッシュメモリ２は、その素子
の構造から書込みを行う前に消去を行う必要があるた
め、フラッシュメモリ２の書込みを行うアドレスのセル
の消去が行われていない場合は、データの書込み前に消
去を行う。現在の技術では、フラッシュメモリの消去時
間は１００ｍｓで、セクタのサイズを５１２バイトとす
ると、フラッシュメモリへのセクタサイズのデータの書
込みは５ｍｓである。

【００２８】図３、図４はホストコンピュータ２００の
不揮発性メモリを使用した外部記憶装置１００への読み
出しアクセス時の動作を示す。図３において、ホストコ
ンピュータ２００は読み出しをおこなうセクタのアドレ
スをホストインタフェース１に送る。制御回路４はホス
トインタフェースバス５を介して、ホストインターフェ
ース１から読み出しを行うセクタのアドレスを受け取
る。

【００２９】その後、図４において、制御回路４はメモ
リアドレスバス７にてフラッシュメモリ２の読み出しが
行われるセクタのデータを記憶するアドレスを指定し
て、メモリデータバス８を介してフラッシュメモリ２か
らデータを読み出し、ホストインタフェースバス５を介
して、読み出しデータをホストインタフェース１に送
る。そして、制御回路４は、ホストインタフェース１か
らホストコンピュータ２００に読み出しデータを送る。

【００３０】ＤＣ電源３００は、通常、電源モニタ４０
０によりＡＣ入力５００の電圧が規定値より小さくなっ
たことが検出され、停電検出信号１０が出力された後
も、一定期間、規定のＤＣ電圧を外部記憶装置１００に
供給し続ける。例えば、産業用コンピュータのシステム
バスのＶＭＥバス等では、停電検出信号１０が出力され
てからＤＣ電圧の降下によるシステムリセットの駆動ま
で２ｍｓを保証することが規定されている。

【００３１】上述したように、フラッシュメモリ２のセ
クタサイズのデータの書込みには５ｍｓが必要であるた
め、停電検出後にフラッシュメモリ２に書込みを行った
場合、セクタサイズのデータを書き終える前にＤＣの電
圧が規定値よりも小さくなり、書込みを行えなくなって
しまう。

【００３２】この場合、停電中の書込みデータがデータ
として有効でなくなるとともに、データの信頼性確保の
ためセクタ毎にＥＣＣのチェックビットを用いている場
合、復電後に停電中の書込みを行っていたセクタを読み
出すとセクタに格納されたデータとＥＣＣのチェックビ
ットの対応がとれていないため、ＥＣＣのエラーが発生
する。

【００３３】最近、不揮発性の半導体メモリとしてフラ
ッシュメモリよりも書込み時間が速い強誘電体メモリが
開発されている。しかし、現状では強誘電体メモリの容
量は２５６ｋビットであり、フラッシュメモリの容量の
１６Ｍビットに比べて小さく、外部記憶装置の記憶媒体
として使用した場合、フラッシュメモリを記憶媒体とし
て使用した場合よりもビット単価が高くなる。また、強
誘電体メモリは読み出しと書込みを合わせたアクセスの
回数に、現状１０¹²回という制限があるため、強誘電体
を外部記憶装置として使用した場合には、その外部記憶
装置の寿命が短くなってしまう。

【００３４】図５に停電検出により停電検出信号１０が
出力された場合の、ホストコンピュータ２００の不揮発
性メモリを使用した外部記憶装置１００の書込み動作を
示す。ホストコンピュータ２００は書込みを行うセクタ
のアドレスと書込みデータをホストインタフェース１に
送る。

【００３５】制御回路４は、電源モニタ４００から停電
検出信号１０が出力されると、ホストインタフェースバ
ス５を介して、ホストインタフェース１から、書込みを
行うセクタのアドレスと書込みデータとを受け取り、メ
モリアドレスバス７にて強誘電体メモリ３のデータを記
憶するアドレスを指定して、セクタアドレスと書込みデ
ータとをメモリデータバス８に乗せ、強誘電体メモリ３
に書込む。

【００３６】上述したように、ＶＭＥバス等では、停電
検出信号１０が出力されてからＤＣ電圧の降下によるシ
ステムリセットの駆動まで２ｍｓを保証することが規定
されている。したがって、現状の強誘電体メモリのセク
タサイズのデータ書込みに要する時間は約１２０μｓで
あるので、停電検出からＤＣ電圧が規定値よりも小さく
なるまでの間にホストコンピュータ２００からのセクタ
サイズのデータの書込みを終了させることができる。

【００３７】図６に、停電検出時に強誘電体メモリ３に
書込まれるデータを示す。強誘電体メモリ３に書込まれ
るデータは、ホストコンピュータ２００から送られた、
書込みを行うセクタのアドレスと書込みデータとに分か
れる。書込みデータに関してはデータの信頼性確保のた
め、ＥＣＣのチェックビットを付ける場合もある。強誘
電体メモリ３のセクタアドレスを格納する領域の初期値
は、実際には存在しないようなセクタアドレスを格納し
ておく。本実施形態では、強誘電体メモリ３のセクタア
ドレスを格納する領域の初期値は、全ビットを１とす
る。

【００３８】復電時は、制御回路４は強誘電体メモリ３
のセクタアドレスを格納する領域にアクセスし、初期値
以外の値が格納されている場合は、強誘電体メモリ３に
格納されているデータのセクタアドレスとして登録して
おく。

【００３９】復電後のホストコンピュータ２００の外部
記憶装置１００への読み出しアクセス時は、制御回路４
によりホストコンピュータ２００からの読み出しアクセ
スを行うセクタアドレスと登録されている強誘電体メモ
リ３に格納されているデータのセクタアドレスとの比較
を行い、一致した場合は、強誘電体メモリ３から読み出
しを行う。

【００４０】その他の、ホストコンピュータ２００の外
部記憶装置１００へのアクセス時は、フラッシュメモリ
２に対してアクセスを行う。

【００４１】図３、図７に、復電後のホストコンピュー
タ２００の読み出しアクセスを行うセクタのデータが強
誘電体メモリ３に格納されている場合の動作を示す。図
３において、ホストコンピュータ２００は読み出しをお
こなうセクタのアドレスをホストインタフェース１に送
る。制御回路４はホストインタフェースバス５を介して
ホストインタフェース１から、読み出しを行うセクタの
アドレスを受け取る。

【００４２】その後、図７において、制御回路４はメモ
リアドレスバス７にて強誘電体メモリ３の読み出しが行
われるセクタのデータを記憶するアドレスを指定して、
メモリデータバス８を介して強誘電体メモリ３からデー
タを読み出し、ホストインタフェースバス５を介して、
読み出しデータをホストインタフェース１に送り、更に
ホストインタフェース１からホストコンピュータ２００
に読み出しデータを送る。

【００４３】図８及び図９において、復電後、強誘電体
メモリ３にホストコンピュータ２００の書込みデータが
格納されている場合、ホストコンピュータ２００から外
部記憶装置１００へのアクセスの合間を縫って、強誘電
体メモリ３に格納されているセクタのデータにより、フ
ラッシュメモリ３の当該セクタのデータを記憶する領域
のデータを更新する。

【００４４】図８は強誘電体メモリ３に格納されている
セクタのデータの読み出し時の動作を示し、図９は強誘
電体メモリ３から読み出したセクタのデータの、フラッ
シュメモリ３の当該セクタのデータを格納する領域への
書込み時の動作を示す。その後、強誘電体メモリ３のセ
クタアドレスを格納する領域の値は初期値に戻し、制御
回路４により登録されている強誘電体メモリ３に格納さ
れているデータのセクタアドレスを無効にし、強誘電体
メモリ３内にはデータが格納されていないものとする。

【００４５】上記操作を行うことにより、外部記憶装置
１００のデータは全てフラッシュメモリ３に格納され、
その後のホストコンピュータ２００からの外部記憶装置
１００へのアクセスは、全てフラッシュメモリ２に対し
て行われ、強誘電体メモリ３にするアクセスは停電検出
時以外は行われなくなる。

【００４６】この結果、強誘電体メモリ３へのアクセス
は、停電検出時以外は、電源のＯＮ／ＯＦＦ時のみに限
られ、アクセス回数を減少することができ、強誘電体メ
モリ３の寿命を延ばし、不揮発性メモリを用いた外部記
憶装置１００の寿命を延ばすことができる。

【００４７】また、停電検出時の強誘電体メモリ３の書
込みを行う先頭アドレスをフラッシュメモリ２内に格納
しておき、制御回路４はその値を参照してから強誘電体
メモリ３に書込みアクセスをするようにする。そして、
強誘電体メモリ３の書込みを行う先頭アドレスを変更す
ることにより、強誘電体メモリ３の書込みを行う位置を
ローテーションさせる。

【００４８】その結果、強誘電体メモリ３内の一定個所
へのアクセスの集中を避けることができ、アクセス回数
に制限がある強誘電体メモリの寿命を更に延ばし、不揮
発性メモリを用いた外部記憶装置１００の寿命を延ばす
ことができる。

【００４９】同様に、フラッシュメモリは現状では書込
み回数に１０⁵回という制限があるため、フラッシュメ
モリ２のデータの書込み位置をローテーションさせる。
その結果、フラッシュメモリ２内の一定個所への書込み
の集中を避けることができ、フラッシュメモリ２の寿命
を延ばし、不揮発性メモリを用いた外部記憶装置１００
の寿命を延ばすことができる。

【００５０】

【発明の効果】本発明は、以上説明したように構成され
ているため、次のような効果がある。停電検出信号が出
力された場合は、ホストコンピュータからの書込みデー
タの格納先をフラッシュメモリ等の第１の記憶媒体から
強誘電体メモリ等の第２の記憶媒体に切り替えるように
構成したので、フラッシュメモリ等の不揮発性低速ブロ
ック書込み大容量メモリを使用した外部記憶装置への停
電時のセクタ単位の書込みを可能にし、停電時に書込ま
れたセクタのデータとしての有効性の確保とＥＣＣエラ
ーの発生を防止することが可能な、不揮発性メモリを使
用した外部記憶装置を実現することができる。

【００５１】また、上記外部記憶装置において、第１の
記憶媒体のデータを、第２の記憶媒体に記憶されている
データに更新し、更新後は、ホストコンピュータからの
アクセスは第１の記憶媒体に対して行うことにより、第
２の記憶媒体へのアクセス回数を減少し、第２の記憶媒
体の寿命を長期化することができる。

【００５２】また、上記外部記憶装置において、第１又
は第２の記憶媒体のデータ格納位置をローテーションす
ることにより、第１又は第２の記憶媒体の特定位置への
読み出し、書込みアクセスの集中を回避することによ
り、第１又は第２の記憶媒体の寿命を長期化することが
できる。

【図面の簡単な説明】

【図１】本発明の一実施形態の概略構成図である。

【図２】停電が検出されない場合のホストコンピュータ
の外部記憶装置への書込みアクセス時の動作を示す図で
ある。

【図３】ホストコンピュータの外部記憶装置への読み出
しアクセス時のセクタアドレス送信を示す図である。

【図４】停電が検出されない場合のホストコンピュータ
の外部記憶装置への読み出しアクセス時のデータ読み出
しを示す図である。

【図５】停電が検出された場合のホストコンピュータの
外部記憶装置への書込みアクセス時の動作を示す図であ
る。

【図６】停電が検出された場合に強誘電体メモリに書込
まれるデータを示す図である。

【図７】復電後のホストコンピュータからの読み出しア
クセス時の強誘電体メモリからのデータの読み出しを示
す図である。

【図８】復電後にホストコンピュータからのアクセスが
ない場合の外部記憶装置の強誘電体メモリからデータを
読み出す動作を示す図である。

【図９】強誘電体メモリから読み出したデータを、フラ
ッシュメモリのデータ格納領域に書込む動作を示す図で
ある。

【符号の説明】

１ ホストインタフェース ２ フラッシュメモリ ３ 強誘電体メモリ ４ 制御回路 ５ ホストインタフェースバス ６ ホストインタフェース制御線 ７ メモリアドレスバス ８ メモリデータバス ９ メモリ制御線 １０ 停電検出信号 １００ 不揮発性メモリを使用した外部記憶装
置 ２００ ホストコンピュータ ３００ ＤＣ電源 ４００ 電源モニタ ５００ ＡＣ入力 ６００ ＤＣ電力

Claims (4)

【特許請求の範囲】
1. 【請求項１】不揮発性メモリを使用した外部記憶装置に
   おいて、 不揮発性低速ブロック書込み大容量メモリである第１の
   記憶媒体と、 不揮発性高速ランダム読み書き可能小容量メモリである
   第２の記憶媒体と、 電源の停電を検出し、電源の停電時には、停電検出信号
   を出力する電源モニタと、 上記電源モニタから停電検出信号が出力されない場合
   は、ホストコンピュータからの書込みデータを第１の記
   憶媒体に格納し、電源モニタから停電検出信号が出力さ
   れた場合は、ホストコンピュータからの書込みデータの
   格納先を上記第１の記憶媒体から第２の記憶媒体に切り
   替え、停電終了後はホストコンピュータからの読み出し
   アクセスの対象となるデータが第２の記憶媒体に格納さ
   れている場合は、第２の記憶媒体からデータを読み出し
   てホストコンピュータに送り、その他のホストコンピュ
   ータからのアクセスは第１の記憶媒体に対して行う動作
   制御手段と、を備えることを特徴とする不揮発性メモリ
   を使用した外部記憶装置。
2. 【請求項２】請求項１記載の不揮発性メモリを使用した
   外部記憶装置において、上記動作制御手段は、上記第２
   の記憶媒体に記憶されているデータに対応する、上記第
   １の記憶媒体内のデータを、上記第２の記憶媒体に記憶
   されているデータに更新し、更新後は、ホストコンピュ
   ータからのアクセスは第１の記憶媒体に対して行うこと
   を特徴とする不揮発性メモリを使用した外部記憶装置。
3. 【請求項３】請求項１記載の不揮発性メモリを使用した
   外部記憶装置において、上記第２の記憶媒体のデータ格
   納位置をローテーションすることにより、上記第２の記
   憶媒体の特定位置への読み出し、書込みアクセスの集中
   を回避することを特徴とする不揮発性メモリを使用した
   外部記憶装置。
4. 【請求項４】請求項１又は３記載の不揮発性メモリを使
   用した外部記憶装置において、上記第１の記憶媒体のデ
   ータ格納位置をローテーションすることにより、上記第
   １の記憶媒体の特定位置への書込みアクセスの集中を回
   避することを特徴とする不揮発性メモリを使用した外部
   記憶装置。