JPH11135566A - 半導体ベアチップの封止方法、半導体集積回路装置、および半導体集積回路装置の製造方法 - Google Patents
半導体ベアチップの封止方法、半導体集積回路装置、および半導体集積回路装置の製造方法Info
- Publication number
- JPH11135566A JPH11135566A JP29747097A JP29747097A JPH11135566A JP H11135566 A JPH11135566 A JP H11135566A JP 29747097 A JP29747097 A JP 29747097A JP 29747097 A JP29747097 A JP 29747097A JP H11135566 A JPH11135566 A JP H11135566A
- Authority
- JP
- Japan
- Prior art keywords
- bare chip
- semiconductor
- semiconductor bare
- concave portion
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0284—Details of three-dimensional rigid printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 回路基板を小型化し、高密度に実装すること
ができ、良好な放熱性を持つ半導体集積回路装置を提供
する。 【解決手段】 基板１に回路パターン９や凹部７が形成
され、凹部７の底部に回路端子４が設けられている。半
導体ベアチップ２は凹部７内の回路端子４に、半導体ベ
アチップ２の回路面上の電極に形成されたバンプ３を介
して、電気的に接続される。凹部７内にフィラー６を混
入した電気絶縁性の樹脂５が充填され、凹部７内に実装
された半導体ベアチップ２全体が樹脂５により封止され
ている。
ができ、良好な放熱性を持つ半導体集積回路装置を提供
する。 【解決手段】 基板１に回路パターン９や凹部７が形成
され、凹部７の底部に回路端子４が設けられている。半
導体ベアチップ２は凹部７内の回路端子４に、半導体ベ
アチップ２の回路面上の電極に形成されたバンプ３を介
して、電気的に接続される。凹部７内にフィラー６を混
入した電気絶縁性の樹脂５が充填され、凹部７内に実装
された半導体ベアチップ２全体が樹脂５により封止され
ている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置の製法及び構造に関し、特にフリップチップ実装され
た半導体ベアチップの封止方法及び封止構造に関する。
置の製法及び構造に関し、特にフリップチップ実装され
た半導体ベアチップの封止方法及び封止構造に関する。
【０００２】
【従来の技術】従来の半導体集積回路装置の実施の形態
例を図３により説明する。この図において、基板１０１
に回路パターン１０２が形成されている。半導体ベアチ
ップ１０３は、その回路面上の電極に形成したバンプ１
０４を前記回路パターン１０２に搭載することにより電
気的に接続される（いわゆるフリップチップ実装）。半
導体ベアチップ１０３はその回路面の保護のため、樹脂
１０６により封止される。半導体ベアチップ１０３の近
くに樹脂１０６を避けるように表面実装型部品１０７が
実装されている。
例を図３により説明する。この図において、基板１０１
に回路パターン１０２が形成されている。半導体ベアチ
ップ１０３は、その回路面上の電極に形成したバンプ１
０４を前記回路パターン１０２に搭載することにより電
気的に接続される（いわゆるフリップチップ実装）。半
導体ベアチップ１０３はその回路面の保護のため、樹脂
１０６により封止される。半導体ベアチップ１０３の近
くに樹脂１０６を避けるように表面実装型部品１０７が
実装されている。
【０００３】また、特開平５−１１４７７６号公報に示
されるように、段付凹部の底面に半導体ベアチップの裏
面を搭載し、半導体ベアチップの回路面上の電極から回
路端子にワイヤをボンディングすることによる接続方法
（いわゆるワイヤボンディング法）がある。
されるように、段付凹部の底面に半導体ベアチップの裏
面を搭載し、半導体ベアチップの回路面上の電極から回
路端子にワイヤをボンディングすることによる接続方法
（いわゆるワイヤボンディング法）がある。
【０００４】特開平５−１１４７７６号公報に記載の半
導体集積回路装置の構造を図４に示す。この図に示され
る構造では、多層構成の基板１１１の半導体ベアチップ
１１９の搭載部に段付凹部１１２が形成されている。段
付凹部１１２の底面には、基板１１１の内層の広範囲に
広がり面を有し、かつ半導体ベアチップ１１９をダイボ
ンディングさせる内層導体１１３が露出している。段付
凹部１１２の段部１３１には、半導体ベアチップ１１９
と接続する回路端子１１４が配設されている。段付凹部
１１２の表面縁部には、接地回路に通じる環状の導体パ
ターン１１８が形成されている。一面が全導体面１５１
を成し、他の面に絶縁して回路パターン１５２を形成さ
せたキャップ１１５によって、段付凹部１１２が覆われ
るとともに、全導体面１５１が前記導体パターン１１８
に密着固定されて、段付凹部１１２内部が密封されてい
る。回路パターン１５２は基板１１１の表面回路パター
ン１２２に接続される。
導体集積回路装置の構造を図４に示す。この図に示され
る構造では、多層構成の基板１１１の半導体ベアチップ
１１９の搭載部に段付凹部１１２が形成されている。段
付凹部１１２の底面には、基板１１１の内層の広範囲に
広がり面を有し、かつ半導体ベアチップ１１９をダイボ
ンディングさせる内層導体１１３が露出している。段付
凹部１１２の段部１３１には、半導体ベアチップ１１９
と接続する回路端子１１４が配設されている。段付凹部
１１２の表面縁部には、接地回路に通じる環状の導体パ
ターン１１８が形成されている。一面が全導体面１５１
を成し、他の面に絶縁して回路パターン１５２を形成さ
せたキャップ１１５によって、段付凹部１１２が覆われ
るとともに、全導体面１５１が前記導体パターン１１８
に密着固定されて、段付凹部１１２内部が密封されてい
る。回路パターン１５２は基板１１１の表面回路パター
ン１２２に接続される。
【０００５】半導体ベアチップ１１９をダイボンディン
グする内層導体１１３にはスルーホール１１６が設けら
れている。スルーホール１１６に、基板１１１の金属カ
バー１１７又は基板１１１を収容する金属ケースに突設
した金属ピン１７１を挿入固定させることで、放熱性が
高められている。更に、キャップ１１５の回路パターン
１５２を形成した面に表面実装型部品１９１を実装する
ことも可能になっている。
グする内層導体１１３にはスルーホール１１６が設けら
れている。スルーホール１１６に、基板１１１の金属カ
バー１１７又は基板１１１を収容する金属ケースに突設
した金属ピン１７１を挿入固定させることで、放熱性が
高められている。更に、キャップ１１５の回路パターン
１５２を形成した面に表面実装型部品１９１を実装する
ことも可能になっている。
【０００６】
【発明が解決しようとする課題】上述したような従来技
術には次のような問題点がある。
術には次のような問題点がある。
【０００７】第１の問題点としては、半導体ベアチップ
を樹脂で封止した後、樹脂が周りに広がるために半導体
ベアチップの近傍に部品を搭載できず、小型で高密度で
ある半導体集積回路にできないという事である。
を樹脂で封止した後、樹脂が周りに広がるために半導体
ベアチップの近傍に部品を搭載できず、小型で高密度で
ある半導体集積回路にできないという事である。
【０００８】第２の問題点としては、半導体ベアチップ
で発生した熱の放熱経路がバンプしかないため、十分な
放熱ができず、動作が不安定になるという事である。
で発生した熱の放熱経路がバンプしかないため、十分な
放熱ができず、動作が不安定になるという事である。
【０００９】第３の問題点としては、特開平５−１１４
７７６号に示されるようなワイヤボンディング法を使用
した場合、ワイヤ長により高周波信号特性が劣化すると
いう事である。
７７６号に示されるようなワイヤボンディング法を使用
した場合、ワイヤ長により高周波信号特性が劣化すると
いう事である。
【００１０】本発明の目的は、回路基板を小型化し、高
密度に実装することができる半導体ベアチップの封止方
法及び該封止方法を用いて製造した半導体集積回路装置
を提供することにある。
密度に実装することができる半導体ベアチップの封止方
法及び該封止方法を用いて製造した半導体集積回路装置
を提供することにある。
【００１１】本発明の他の目的は、良好な放熱性を持つ
半導体集積回路装置を提供することにある。
半導体集積回路装置を提供することにある。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に本発明は、基板の半導体ベアチップの搭載部位に凹部
を形成し、該凹部の底面に該半導体ベアチップを実装し
た後、前記凹部内に電気絶縁性の樹脂を注入して前記半
導体ベアチップ全体を封止する半導体ベアチップの封止
方法を提供する。
に本発明は、基板の半導体ベアチップの搭載部位に凹部
を形成し、該凹部の底面に該半導体ベアチップを実装し
た後、前記凹部内に電気絶縁性の樹脂を注入して前記半
導体ベアチップ全体を封止する半導体ベアチップの封止
方法を提供する。
【００１３】また本発明は、凹部が形成された基板と、
該凹部内にフリップチップ実装された半導体ベアチップ
と、前記凹部内に充填されて半導体ベアチップの全体を
封止する電気絶縁性の樹脂とで構成された半導体集積回
路装置を提供する。
該凹部内にフリップチップ実装された半導体ベアチップ
と、前記凹部内に充填されて半導体ベアチップの全体を
封止する電気絶縁性の樹脂とで構成された半導体集積回
路装置を提供する。
【００１４】この半導体集積回路装置においては、前記
樹脂に炭素粒や金属片のフィラーが混入されていること
が放熱性を向上させる上で好ましい。また、前記基板上
には表面実装型電子部品が実装されている半導体集積回
路装置であってもよい。
樹脂に炭素粒や金属片のフィラーが混入されていること
が放熱性を向上させる上で好ましい。また、前記基板上
には表面実装型電子部品が実装されている半導体集積回
路装置であってもよい。
【００１５】また、本発明は、基板に凹部を形成し、該
凹部の底部に回路端子を設ける工程と、半導体ベアチッ
プを前記凹部内の回路端子へ、該半導体ベアチップの回
路面上の電極に形成されたバンプを介して、電気的に接
続する工程と、前記凹部内に炭素粒や金属片のフィラー
を混入した電気絶縁性の樹脂を注入し、当該樹脂により
前記凹部内に実装された半導体ベアチップ全体を封止す
る工程とを含む半導体集積回路装置の製造方法を提供す
る。さらに、前記基板上に回路パターンを形成し、該回
路パターンに表面実装型電子部品を実装する工程を含む
製造方法も本発明は提供する。
凹部の底部に回路端子を設ける工程と、半導体ベアチッ
プを前記凹部内の回路端子へ、該半導体ベアチップの回
路面上の電極に形成されたバンプを介して、電気的に接
続する工程と、前記凹部内に炭素粒や金属片のフィラー
を混入した電気絶縁性の樹脂を注入し、当該樹脂により
前記凹部内に実装された半導体ベアチップ全体を封止す
る工程とを含む半導体集積回路装置の製造方法を提供す
る。さらに、前記基板上に回路パターンを形成し、該回
路パターンに表面実装型電子部品を実装する工程を含む
製造方法も本発明は提供する。
【００１６】（作用）上記のとおりの発明では、凹部内
に半導体ベアチップを搭載し、凹部にフィラー入りの樹
脂を注入することにより、凹部内において半導体ベアチ
ップ全体が封止される。樹脂は凹部内に留まるため、表
面実装型部品の搭載位置について樹脂の周囲に広がりを
考えることなく決定することができ、そのため基板を小
型化できる。また、樹脂に炭素粒や金属片のフィラーが
混入してあるため、半導体ベアチップで発生した熱が従
来工法に比べて効率よく放熱される。このため、良好な
放熱性を得ることができる。
に半導体ベアチップを搭載し、凹部にフィラー入りの樹
脂を注入することにより、凹部内において半導体ベアチ
ップ全体が封止される。樹脂は凹部内に留まるため、表
面実装型部品の搭載位置について樹脂の周囲に広がりを
考えることなく決定することができ、そのため基板を小
型化できる。また、樹脂に炭素粒や金属片のフィラーが
混入してあるため、半導体ベアチップで発生した熱が従
来工法に比べて効率よく放熱される。このため、良好な
放熱性を得ることができる。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１８】図１は本発明の一実施形態による半導体集
積回路装置の構造を示した断面図である。この形態の半
導体集積回路装置は図１に示すように、凹部７が形成さ
れた基板１と、凹部７内にフリップチップ実装された半
導体ベアチップ２と、該凹部７内に充填されて半導体ベ
アチップの全体を封止する樹脂５とで基本的に構成され
る。基板１上に回路パターン９を形成して表面実装型電
子部品８を搭載してもよい。また、樹脂５にフィラー６
を混入することが放熱性を向上する上で好ましい。
積回路装置の構造を示した断面図である。この形態の半
導体集積回路装置は図１に示すように、凹部７が形成さ
れた基板１と、凹部７内にフリップチップ実装された半
導体ベアチップ２と、該凹部７内に充填されて半導体ベ
アチップの全体を封止する樹脂５とで基本的に構成され
る。基板１上に回路パターン９を形成して表面実装型電
子部品８を搭載してもよい。また、樹脂５にフィラー６
を混入することが放熱性を向上する上で好ましい。
【００１９】次に、本形態の半導体集積回路装置の製造
方法を具体的な数値を挙げて説明する。図２は図１に示
した半導体集積回路装置の製造工程を表した断面図であ
る。
方法を具体的な数値を挙げて説明する。図２は図１に示
した半導体集積回路装置の製造工程を表した断面図であ
る。
【００２０】まず、例えば４０ｃｍ角、厚さ１ｍｍのガ
ラスエポキシ系材料からなる基板１に回路パターン９や
８ｍｍ角、深さ６００μｍの凹部７を形成し、凹部７の
底部に回路端子４を設ける（図２（ａ）参照。）。回路
端子４、回路パターン９には表面に金メッキを施した銅
を使用する。次に、５ｍｍ角、厚さ４００μｍの半導体
ベアチップ２を凹部７内の回路端子４へ、半導体ベアチ
ップ２の回路面上の電極に形成された高さ５０μｍの金
のバンプ３を介して、電気的に接続する（いわゆるフリ
ップチップ実装、図２（ｂ）参照。）。さらに、凹部７
内にアルミニウム製のフィラー６を混入したエポキシ樹
脂などの電気絶縁性の樹脂５を充填し、凹部７内に実装
された半導体ベアチップ２全体を樹脂５により封止す
る。
ラスエポキシ系材料からなる基板１に回路パターン９や
８ｍｍ角、深さ６００μｍの凹部７を形成し、凹部７の
底部に回路端子４を設ける（図２（ａ）参照。）。回路
端子４、回路パターン９には表面に金メッキを施した銅
を使用する。次に、５ｍｍ角、厚さ４００μｍの半導体
ベアチップ２を凹部７内の回路端子４へ、半導体ベアチ
ップ２の回路面上の電極に形成された高さ５０μｍの金
のバンプ３を介して、電気的に接続する（いわゆるフリ
ップチップ実装、図２（ｂ）参照。）。さらに、凹部７
内にアルミニウム製のフィラー６を混入したエポキシ樹
脂などの電気絶縁性の樹脂５を充填し、凹部７内に実装
された半導体ベアチップ２全体を樹脂５により封止す
る。
【００２１】基板１には、ガラスエポキシの他、ポリイ
ミド、テフロン等の樹脂系材料、ガラスセラミック、ア
ルミナなど、一般的に電子回路用基板に使用されている
材料全般を適用することができる。
ミド、テフロン等の樹脂系材料、ガラスセラミック、ア
ルミナなど、一般的に電子回路用基板に使用されている
材料全般を適用することができる。
【００２２】回路端子４、回路パターン９には、表面に
金メッキを施した銅に限らず、基板１の種類にあわせて
製造可能となる導電性材料であって、半導体ベアチップ
２上の電極に形成されるバンプ３と接続できるものであ
ればよい。例えば、ガラスエポキシ基板であれば一般的
に使用されている銅、アルミナ基板であれば銀や銀−パ
ラジウムなど厚膜印刷が可能な材料やニッケルや銅など
薄膜蒸着可能な材料であればよい。また、組立性向上の
ため、金メッキ等の裏面処理が行われたものも含まれ
る。
金メッキを施した銅に限らず、基板１の種類にあわせて
製造可能となる導電性材料であって、半導体ベアチップ
２上の電極に形成されるバンプ３と接続できるものであ
ればよい。例えば、ガラスエポキシ基板であれば一般的
に使用されている銅、アルミナ基板であれば銀や銀−パ
ラジウムなど厚膜印刷が可能な材料やニッケルや銅など
薄膜蒸着可能な材料であればよい。また、組立性向上の
ため、金メッキ等の裏面処理が行われたものも含まれ
る。
【００２３】バンプ３には、金の他、アルミニウム、は
んだなど一般的にフリップチップ実装に使用されている
金属、合金が該当する。
んだなど一般的にフリップチップ実装に使用されている
金属、合金が該当する。
【００２４】フィラー６には、アルミニウムの他、炭素
粒や金属片などを使用する。
粒や金属片などを使用する。
【００２５】次に、この形態による半導体集積回路装置
の作用を説明する。
の作用を説明する。
【００２６】図２に示したように、半導体ベアチップ２
が搭載された凹部７内にフィラー６入りの樹脂５が注入
される。樹脂５は凹部７の内部のみを封止するため、半
導体ベアチップの封止範囲を小さくすることができる。
が搭載された凹部７内にフィラー６入りの樹脂５が注入
される。樹脂５は凹部７の内部のみを封止するため、半
導体ベアチップの封止範囲を小さくすることができる。
【００２７】また、半導体ベアチップ２に電源が供給さ
れることにより、半導体ベアチップ２の回路面で熱が発
生する。この形態においては、熱は従来構造と同様の経
路である半導体ベアチップ２からバンプ３を介して基板
１に伝わるだけでなく、フィラー６入りの樹脂５からも
外部へ導かれるため、半導体ベアチップ２からの放熱性
を向上させることができる。このため、半導体ベアチッ
プ２を安定的に動作させることができる。
れることにより、半導体ベアチップ２の回路面で熱が発
生する。この形態においては、熱は従来構造と同様の経
路である半導体ベアチップ２からバンプ３を介して基板
１に伝わるだけでなく、フィラー６入りの樹脂５からも
外部へ導かれるため、半導体ベアチップ２からの放熱性
を向上させることができる。このため、半導体ベアチッ
プ２を安定的に動作させることができる。
【００２８】（その他の実施の形態）上述した実施の形
態において、半導体ベアチップ２の寸法は一定ではな
く、どのような寸法にも対応できる。半導体ベアチップ
２の数も一定ではなく、何個でもよく、これに合わせて
凹部７の数を設定してもよいし、また複数の半導体ベア
チップ２を搭載できる大きさの凹部７を一つ形成したも
のでもよい。
態において、半導体ベアチップ２の寸法は一定ではな
く、どのような寸法にも対応できる。半導体ベアチップ
２の数も一定ではなく、何個でもよく、これに合わせて
凹部７の数を設定してもよいし、また複数の半導体ベア
チップ２を搭載できる大きさの凹部７を一つ形成したも
のでもよい。
【００２９】バンプ３にははんだ等、一般的にフリップ
チップ実装に使われている金属、合金を使用してよい。
基板１にはポリイミド、テフロン等の樹脂系材料、ガラ
スセラミック、アルミナ等の一般的に電子回路用基板に
使用されている材料全般を使用してよい。フィラー６に
は炭素粒やアルミニウム以外の金属片を使用することも
可能である。凹部７は半導体ベアチップ２の大きさに合
わせて設定される。また、回路端子４は、基板１を多層
配線板とした場合の内層パターンに接続されていてもよ
いし、凹部の側面に沿って基板１表面の回路パターン９
に導出されていてもよい。
チップ実装に使われている金属、合金を使用してよい。
基板１にはポリイミド、テフロン等の樹脂系材料、ガラ
スセラミック、アルミナ等の一般的に電子回路用基板に
使用されている材料全般を使用してよい。フィラー６に
は炭素粒やアルミニウム以外の金属片を使用することも
可能である。凹部７は半導体ベアチップ２の大きさに合
わせて設定される。また、回路端子４は、基板１を多層
配線板とした場合の内層パターンに接続されていてもよ
いし、凹部の側面に沿って基板１表面の回路パターン９
に導出されていてもよい。
【００３０】
【発明の効果】以上説明した本発明は、以下に記載する
ような効果を奏する。
ような効果を奏する。
【００３１】第１の効果は、小型にすることができると
いうことである。その理由は、基板に設けた凹部に半導
体ベアチップを搭載し、樹脂を注入するので、樹脂が周
りに広がることを抑えることができ、半導体ベアチップ
の近傍に表面実装型部品を搭載することができるからで
ある。
いうことである。その理由は、基板に設けた凹部に半導
体ベアチップを搭載し、樹脂を注入するので、樹脂が周
りに広がることを抑えることができ、半導体ベアチップ
の近傍に表面実装型部品を搭載することができるからで
ある。
【００３２】第２の効果は、良好な放熱性を得ることが
できるということである。その理由は、半導体ベアチッ
プ全体に樹脂を供給し、更に樹脂にフィラーを混入した
ことにより、半導体ベアチップからの放熱性が向上した
からである。
できるということである。その理由は、半導体ベアチッ
プ全体に樹脂を供給し、更に樹脂にフィラーを混入した
ことにより、半導体ベアチップからの放熱性が向上した
からである。
【図１】本発明の一実施形態による半導体集積回路装置
の構造を示した断面図である。
の構造を示した断面図である。
【図２】図１に示した半導体集積回路装置の製造工程を
表した断面図である。
表した断面図である。
【図３】従来の半導体集積回路装置の構成例を示す断面
図である。
図である。
【図４】特開平５−１１４７７６号公報に記載の半導体
集積回路装置の構造を示す断面図である。
集積回路装置の構造を示す断面図である。
１ 基板 ２ 半導体ベアチップ ３ バンプ ４ 回路端子 ５ 樹脂 ６ フィラー ７ 凹部 ８ 表面実装型部品 ９ 回路パターン
Claims (6)
- 【請求項１】 基板の半導体ベアチップの搭載部位に凹
部を形成し、該凹部の底面に該半導体ベアチップを実装
した後、前記凹部内に電気絶縁性の樹脂を注入して前記
半導体ベアチップ全体を封止する半導体ベアチップの封
止方法。 - 【請求項２】 凹部が形成された基板と、該凹部内にフ
リップチップ実装された半導体ベアチップと、前記凹部
内に充填されて半導体ベアチップの全体を封止する電気
絶縁性の樹脂とで構成された半導体集積回路装置。 - 【請求項３】 前記樹脂には炭素粒や金属片のフィラー
が混入されている請求項２に記載の半導体集積回路装
置。 - 【請求項４】 前記基板上には表面実装型電子部品が実
装されている請求項３に記載の半導体集積回路装置。 - 【請求項５】 基板に凹部を形成し、該凹部の底部に回
路端子を設ける工程と、 半導体ベアチップを前記凹部内の回路端子へ、該半導体
ベアチップの回路面上の電極に形成されたバンプを介し
て、電気的に接続する工程と、 前記凹部内に炭素粒や金属片のフィラーを混入した電気
絶縁性の樹脂を注入し、当該樹脂により前記凹部内に実
装された半導体ベアチップ全体を封止する工程とを含む
半導体集積回路装置の製造方法。 - 【請求項６】 前記基板上に回路パターンを形成し、該
回路パターンに表面実装型電子部品を実装する請求項５
に記載の半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29747097A JP3065288B2 (ja) | 1997-10-29 | 1997-10-29 | 半導体ベアチップの封止方法、半導体集積回路装置、および半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29747097A JP3065288B2 (ja) | 1997-10-29 | 1997-10-29 | 半導体ベアチップの封止方法、半導体集積回路装置、および半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11135566A true JPH11135566A (ja) | 1999-05-21 |
| JP3065288B2 JP3065288B2 (ja) | 2000-07-17 |
Family
ID=17846921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29747097A Expired - Lifetime JP3065288B2 (ja) | 1997-10-29 | 1997-10-29 | 半導体ベアチップの封止方法、半導体集積回路装置、および半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3065288B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001326233A (ja) * | 2000-05-12 | 2001-11-22 | Magnegraph:Kk | 帯状部品の処理タイミングの決定 |
| JP2003096301A (ja) * | 2001-09-25 | 2003-04-03 | Shin Etsu Chem Co Ltd | 電気・電子部品封止・シール用シリコーンゴム組成物 |
| CN111584477A (zh) * | 2019-02-15 | 2020-08-25 | 富士电机株式会社 | 半导体模块和半导体模块的制造方法 |
-
1997
- 1997-10-29 JP JP29747097A patent/JP3065288B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001326233A (ja) * | 2000-05-12 | 2001-11-22 | Magnegraph:Kk | 帯状部品の処理タイミングの決定 |
| JP4526653B2 (ja) * | 2000-05-12 | 2010-08-18 | 日本高圧電気株式会社 | 帯状部品の処理タイミングの決定 |
| JP2003096301A (ja) * | 2001-09-25 | 2003-04-03 | Shin Etsu Chem Co Ltd | 電気・電子部品封止・シール用シリコーンゴム組成物 |
| CN111584477A (zh) * | 2019-02-15 | 2020-08-25 | 富士电机株式会社 | 半导体模块和半导体模块的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3065288B2 (ja) | 2000-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2780649B2 (ja) | 半導体装置 | |
| JPH0964099A (ja) | 半導体装置及びその実装構造 | |
| KR20080031119A (ko) | 반도체 장치 | |
| JPH09260552A (ja) | 半導体チップの実装構造 | |
| US20040136123A1 (en) | Circuit devices and method for manufacturing the same | |
| JP2001319992A (ja) | 配線基板、半導体装置及びそれらの製造方法 | |
| JP4075204B2 (ja) | 積層型半導体装置 | |
| JP2006228897A (ja) | 半導体装置 | |
| JP3065288B2 (ja) | 半導体ベアチップの封止方法、半導体集積回路装置、および半導体集積回路装置の製造方法 | |
| KR100675030B1 (ko) | 집적 회로 패키지 | |
| JP3058266B2 (ja) | 半導体集積回路装置及びその半導体ベアチップ実装方法 | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| JP2003224228A (ja) | 半導体装置用パッケージ並びに半導体装置及びその製造方法 | |
| JP3652102B2 (ja) | 電子回路モジュール | |
| JPH08335650A (ja) | 半導体素子収納用パッケージ | |
| JPH05211256A (ja) | 半導体装置 | |
| JP2000183488A (ja) | ハイブリッドモジュール | |
| JPH09148482A (ja) | 半導体装置 | |
| JP2907187B2 (ja) | ベアチップ実装方法および半導体集積回路装置 | |
| JP2000114289A (ja) | フリップチップ型半導体パッケージ及びその装置における樹脂注入方法 | |
| JPS63244631A (ja) | 混成集積回路装置の製造方法 | |
| JPH1197584A (ja) | 半導体装置 | |
| JPH1187406A (ja) | 半導体装置 | |
| KR100503277B1 (ko) | 플립칩 패키지 형성 방법 | |
| JPH07297236A (ja) | 半導体素子実装用フィルムと半導体素子実装構造 |