JPH11133123A - 電池残量測定装置用集積回路 - Google Patents

Abstract

(57)【要約】 【課題】 ２次電池と共にパッケージ化する電池残量測
定装置を構築する上で必要な電流計測回路や過電流保護
回路等の種々の回路機能を、ＡＳＩＣとして実現するに
好適な電池残量測定装置用集積回路を提供する。 【解決手段】 ２次電池に直列に介挿された充放電電流
検出用の抵抗の両端間電圧を検出して前記２次電池の充
放電電流を求めてマイクロプロセッサに与える電流計測
回路と、前記抵抗の両端間電圧から２次電池の過電流を
検出して該２次電池の保護回路を作動させる過電流保護
回路とを独立に備え、これらの回路を集積一体化する。
また電流計測回路および過電流保護回路を、その入力段
に高入力インピーダンスの差動増幅器を備えた構成の集
積回路として実現する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、Ｎi-ＭＨ電池やＬ
iイオン電池のような充電可能な２次電池の電池残量を
高精度に計測可能で、上記２次電池と共にパッケージ化
するに好適な電池残量測定装置用集積回路に関する。

【０００２】

【関連する背景技術】近時、Ｎi-ＭＨ電池やＬiイオン
電池のような充電可能な２次電池の普及が目覚ましく、
パーソナルコンピュータを始めとする各種電子機器の電
源として幅広く用いられている。また最近では、上記２
次電池に対する各種保護回路や、その電池残量を計測す
る電池残量計測装置等を一体に組み込んでパッケージ化
した、所謂電池パックの開発も種々試みられている。

【０００３】

【発明が解決しようとする課題】ところで電池残量計測
装置（Fuel Gauge）は、一般的には２次電池に直列に介
挿した充放電電流検出用の抵抗（シャント抵抗）の両端
間に発生する電圧からその充放電電流を求める電流計測
回路を備え、この電流計測回路にて検出された充放電電
流をマイクロプロセッサにおいて積算することで、その
電池残量を求める如く構成される。この際、上記電流計
測回路において、２次電池の充放電電流を如何にして高
精度に検出するかが大きな問題となる。しかも電池残量
計測装置等は上記２次電池から電源供給を受けて作動す
ることになるので、その消費電力を極力少なくすること
が要求される。

【０００４】またこの種の電池残量計測装置等を２次電
池に一体に組み込んで電池パックを実現する場合、２次
電池の性能（容量特性）が温度の影響を大きく受けるこ
と、しかも電池パックには放熱機構等を実質的に組み込
む余裕がないので、電池残量計測装置等における発熱を
極力抑える必要がある。しかしながら従来にあっては、
専ら、電池残量計測装置等をディスクリート回路部品を
用いて構築し、これを２次電池と共に用いている過ぎな
いので、上述した要求を満たして電池パックを実現する
ことが甚だ困難であった。また仮に或る条件の下で設計
した電池残量計測装置を２次電池に組み込んで電池パッ
クを実現しても、例えば電池パックの使用条件が異なっ
た場合には電池残量計測装置の作動条件等を変更する必
要があり、種々の使用条件に適合させることが困難であ
った。

【０００５】また２次電池の過電流保護対策として、従
来一般的には、電流ヒューズ等を用いているが、電流ヒ
ューズが溶断する電流レベルが不確実である上、その溶
断時間が電流値によって変化するので、確実な過電流保
護対策を講じることができなかった。そこでこのような
電流ヒューズに代えて、電子的な過電流保護回路を設け
ることが考えられているが、その回路構成が複雑化する
上、電力消費が多くなる等の問題がある。また電流計測
回路の出力から過電流を検出しようとすると、電流計測
回路のダイナミックレンジを非常に大きく設定すること
が必要となり、電流計測回路自体の計測精度が低下する
と言う問題が生じた。

【０００６】本発明はこのような事情を考慮してなされ
たもので、その目的は、２次電池の電池残量を高精度に
計測可能で、上記２次電池と共にパッケージ化するに好
適な電池残量測定装置用集積回路を提供することにあ
る。特に本発明は、２次電池と共にパッケージ化する電
池残量測定装置を構築する上で必要な電流計測回路や過
電流保護回路等の種々の回路機能を、ＡＳＩＣとして実
現するに好適な電池残量測定装置用集積回路を提供する
ことにある。

【０００７】

【課題を解決するための手段】上述した目的を達成する
べく本発明に係る電池残量測定装置用集積回路は、マイ
クロプロセッサと共に用いられて、充電可能な２次電池
の残量を測定する電池残量測定装置を構築するものであ
って、特に前記２次電池に直列に介挿された充放電電流
検出用の抵抗の両端間電圧を検出して前記２次電池の充
放電電流を求めて前記マイクロプロセッサに与える電流
計測回路と、前記充放電電流検出用の抵抗の両端間電圧
から前記２次電池の過電流を検出して該２次電池の保護
回路を作動させる過電流保護回路とを独立に備え、これ
らの回路を集積一体化したことを特徴とするものであ
る。

【０００８】本発明の好ましい態様としては、請求項２
に記載するように、前記電流計測回路および過電流保護
回路を、高入力インピーダンスの差動増幅器をその入力
段にそれぞれ備えた構成としたことを特徴としている。
即ち、本発明に係る電池残量測定装置用集積回路は、２
次電池の充放電電流を求める電流計側回路と、該２次電
池の過電流を検出する過電流保護回路とを具備し、これ
らを集積一体化したＡＳＩＣとして実現したことを特徴
としている。特にＡＳＩＣ化するに際して、上記各回路
の入力段をそれぞれ高入力インピーダンスの差動増幅器
として実現することで、ディスクリート回路部品を用い
る場合に比較して全体的な消費電力を抑えながら、各回
路における検出精度を高めるようにしたことを特徴とし
ている。

【０００９】

【発明の実施の形態】以下、図面を参照して本発明の一
実施形態に係る電池残量測定装置用集積回路について、
２次電池やマイクロプロセッサと共にパッケージ化する
に好適なＡＳＩＣを例に説明する。図１は２次電池と共
に電池残量測定装置をパッケージ化して構築される電池
パックの概略構成を示しており、１はＮi-ＭＨ電池やＬ
iイオン電池からなる２次電池である。この２次電池１
は、単一の電池セルからなる場合もあるが、一般的には
複数の電池セルを直列接続、更には並列接続した組電池
をなす。このように組電池をなす２次電池１には、その
充放電電流を検出する為のシャント抵抗２が直列に介挿
され、更にその出力はＦＥＴ等からなる半導体スイッチ
３を介して取り出されるようになっている。尚、２次電
池１の近傍には、該２次電池１の温度を検出するため
の、サーミスタ等の温度センサ４が組み込まれる。

【００１０】一方、上記２次電池１の電池残量を計測す
ると共に、その充放電を制御する電池残量測定装置は、
マイクロプロセッサ５と専用回路化されたＡＳＩＣ６と
からなる。このＡＳＩＣ６の詳細については後述する
が、基本的には前記２次電池１の充放電電流を計測する
電流計測回路１０、２次電池１の過電流を検出して前記
半導体スイッチ３を遮断する等の保護回路を機能させる
過電流保護回路２０、前記２次電池１をなす複数の電池
セルの各端子電圧を計測する電圧計測回路３０，前記半
導体スイッチ３を駆動するスイッチドライバ（ドライブ
回路）４０、更に省電力化の為のパワースイッチ回路５
０等を備えて構成される。またマイクロプロセッサ５と
しては、簡単なＡ／Ｄ変換器５ａを内蔵したものが用い
られる。

【００１１】尚、この電池パックには、上記マイクロプ
ロセッサ５とＡＳＩＣ６とからなる電池残量測定装置に
加えて、付加的機能として２次電池１に対する過電圧保
護回路７も一体に組み込まれる。この過電圧保護回路７
については、前記ＡＳＩＣ６と一体に集積化しても良い
ものであるが、ここではその動作電圧等を考慮して電流
計測回路１０や過電流保護回路２０等からなるＡＳＩＣ
６とは別の回路ユニットとして構成されている。更には
この電池パックには、２次電池１の出力を受けてマイク
ロプロセッサ５やＡＳＩＣ６等を駆動する定電圧源（図
示せず）が組み込まれる。

【００１２】しかしてマイクロプロセッサ５は、温度セ
ンサ４によって検出される２次電池１の温度を、内蔵し
たＡ／Ｄ変換器５ａを介して直接入力している。このよ
うにしてマイクロプロセッサ５に取り込まれる温度情報
は、２次電池１の充放電電流に基づいて電池残量を計測
の際の補正データとして用いられる。即ち、２次電池１
の容量特性は該２次電池１の温度に依存することから、
２次電池１の充放電電流を積算して電池残量を求める
際、上記温度情報に基づいてその演算補正が行われる。

【００１３】さて本発明の特徴的な構成を有するＡＳＩ
Ｃ６は、全体的には図２に示すように構成される。即
ち、ＡＳＩＣ６は前述した電流計測回路１０、過電流保
護回路２０、電圧計測回路３０，スイッチドライバ（ド
ライブ回路）４０、パワースイッチ回路５０に加えて、
マイクロプロセッサ５から与えられる制御データを電流
計測回路１０やパワースイッチ回路５０、および電圧計
測回路３０に分配する論理データ分配回路６０や、２つ
の電圧検出回路７０,８０を備えて構成される。

【００１４】ちなみに前記電流計測回路１０は、２次電
池１の充放電電流に応じて前記シャント抵抗２の両端間
に発生する電圧からその充放電電流を計測し、その計測
出力（アナログ値）を前記Ａ／Ｄ変換器５ａを介してマ
イクロプロセッサ５に与える役割を担う。また過電流保
護回路２０は、前記シャント抵抗２の両端間に発生する
電圧から過電流を検出したとき、その検出出力（デジタ
ル値）をマイクロプロセッサ５に与える役割を担う。更
に電圧計測回路３０は２次電池１の端子電圧、または各
電池セルの電圧を計測し、その計測出力（アナログ値）
を前記Ａ／Ｄ変換器５ａを介してマイクロプロセッサ５
に与える役割を担う。同様に２つの電圧検出回路７０,
８０は、保護回路等の周辺回路の電圧を検出し、その検
出出力（デジタル値）を前記マイクロプロセッサ５に与
える役割を担う。

【００１５】これに対してスイッチドライバ（ドライブ
回路）４０は、マイクロプロセッサ５の制御の下で動作
し、２次電池１の出力側に設けられた半導体スイッチ３
等の作動を制御する役割を担う。このドライブ回路４０
による半導体スイッチ３の動作制御により、２次電池１
に対する充電と放電とがそれぞれ制御される。このドラ
イブ回路４０は、ｐチャネル形ＦＥＴ，ｎチャネル形Ｆ
ＥＴ等によって実現される種々構成の半導体スイッチ３
に対応可能なように構成される。

【００１６】ここで上記ＡＳＩＣ６に組み込まれる電流
計測回路１０について詳しく説明すると、この電流計測
回路１０は、例えば図３に示すように構成される。この
電流計測回路１０は、単一極性の電源（片電源）によっ
て駆動される高入力インピーダンスの３つの演算増幅器
１１,１２,１３を備えている。第１の演算増幅器１１
は、利得［２］以上の入力バッファアンプとして用いら
れており、第２の演算増幅器１２と協働して前記シャン
ト抵抗２の両端間電圧を計測する差動増幅回路を構成し
ている。また第３の演算増幅器１３は上記差動増幅回路
の出力段に設けられて、その利得を可変設定する出力バ
ッファアンプをなしている。即ち、第３の演算増幅器１
３を出力段に備えた第２の演算増幅器１２は、一方の入
力端に前記第１の演算増幅器１１を介して抽出されるシ
ャント抵抗２の一方の端子電圧を入力し、他方の入力端
に上記シャント抵抗２の他方の端子電圧を入力すること
で、該シャント抵抗２の両端間電圧を計測するように構
成されており、これらの３つの演算増幅器１１,１２,１
３により、高入力インピーダンスで、且つ利得可変型の
計装用差動増幅器が構成されている。

【００１７】しかしてこのような計装用差動増幅器の入
力段には、互いに反転動作してシャント抵抗２の両端間
電圧の極性を入れ替える極性反転スイッチ（SW1,SW2）
１４が組み込まれている。この極性反転スイッチ１４の
択一的な作動により、２次電池１の充電時と放電時とで
電流の向きが変化し、これによってシャント抵抗２の両
端に発生する電圧の極性が異なる場合であっても、計装
用差動増幅器の入力端に対して常に単一極性の電圧が与
えられるようになっている。換言すれば単一極性の電源
によって駆動され、その動作極性が規定されている差動
増幅器に対して、シャント抵抗２の両端間電圧が同極性
の電圧として与えられるようになっている。

【００１８】一方、前記第１および第２の演算増幅器１
１,１２の各入力端子には、オフセットを付与するため
の第１のスイッチ群（SW3,〜SW7）１５が接続されてい
る。この第１のスイッチ群１５をなすスイッチSW3,SW4,
SW5は、直列接続されて外付けされた抵抗群（R10,〜R1
3）１６と前記第２の演算増幅器１２の入力端子との間
に介挿されており、またスイッチSW6は第１および第２
の演算増幅器１１,１２の入力端子間を短絡するよう
に、更にスイッチSW7は第１の演算増幅器１１の入力端
子を接地するように設けられている。ちなみに上記抵抗
群１６は、例えば基準電圧１.２５Ｖのオフセット電源
１７によって駆動されて所定のオフセット電圧を発生す
るものである。このような第１のスイッチ群１５の互い
に連動した選択的な導通駆動により、前記第１および第
２の演算増幅器１１,１２の入力端子間にオフセット電
圧が付与され、差動増幅特性にオフセットが与えられ
る。このような第１のスイッチ群１５の駆動によるオフ
セットの付与は、前述したマイクロプロセッサ５の制御
の下で実行される。

【００１９】また第３の演算増幅器１３の入出力端子間
には、第２のスイッチ群（SW8,〜SW11）１８を介して抵
抗群（R5,〜R8）１９が設けられており、上記第２のス
イッチ群１８の互いに連動した導通駆動により抵抗群
（R5,〜R8）１９が選択的に接続されて、該第３の演算
増幅器１３のフィードバック系が構成されるようになっ
ている。このような帰還抵抗群（R5,〜R8）１９の介挿
により、第３の演算増幅器１３の利得、ひいては計装用
差動増幅器の全体的な利得が可変設定される。この第２
のスイッチ群１８の選択的な駆動による帰還抵抗R5,〜R
8の介挿もまた、前記マイクロプロセッサ５によって制
御される。制御端子（SEL0,〜SEL4）は、マイクロプロ
セッサ５からの制御コマンドを入力し、上述した第１お
よび第２のスイッチ群１５,１８の作動を制御するため
のものである。

【００２０】かくしてこのように構成された電流計測回
路１０によれば、シャント抵抗２の両端間電圧を計測す
ることで２次電池１の充放電電流を計測する計装用差動
増幅器が、単一極性の電源で駆動される３つの演算増幅
器１１,１２,１３で構成されており、その入力インピー
ダンスは十分に高く設定されている。そして計装用差動
増幅器の動作極性に適合させるべく、２次電池１の充電
時と放電時とによって変化する電流の向きに応じて極性
反転スイッチ１４を切り換えることにより、シャント抵
抗２の両端間に発生する電圧の極性を反転させて計装用
差動増幅器に与えるようになっている。

【００２１】従ってこのような回路構成であれば、差動
増幅器としての動作範囲を両極性に亘って設定する必要
がないので、その駆動電源を含めて計装用差動増幅器の
構成を簡素化し、またその消費電力を低く抑えることが
できる。しかも上記計装用差動増幅器をＡＳＩＣの一部
として実現した場合、これをディスクリート回路部品を
用いて構築した場合に比較して素子間のばらつきをなく
すことができ、特に差動増幅器をなす第１および第２の
演算増幅器１１,１２が同一素子上に形成されるので、
動作特性上の相対計測精度を飛躍的に高めることができ
る。

【００２２】しかしながらシャント抵抗２の両端間電圧
を計測するに際しての絶対計測精度については、ＡＳＩ
Ｃ６自体の素子特性に依存することが否めない。この
点、この電流計測回路１０においては、第２のスイッチ
群１５によって設定可能なオフセット付与手段を備え、
更には第２のスイッチ群１８によって可変設定可能な利
得設定手段を備えているので、簡単な校正処理により絶
対計測精度を高めることができる。

【００２３】具体的には、例えばシャント抵抗２に規定
の電流を流し、そのときに計測されるシャント抵抗２の
両端間電圧を計測し、これに相当する電流をマイクロプ
ロセッサ５にて計測する。同様にして上記シャント抵抗
２に流す規定電流値を変えながら、そのときに計測され
る両端間電圧、ひいては電流値をそれぞれ計測する。こ
のようにして計測される電流値と、そのときにシャント
抵抗２に流した電流値とを対比すれば、電流計測回路１
０の計測特性を求めることが可能となり、その計測特性
に応じて前述したオフセットを与え、同時に計測利得を
可変設定するようにすれば良い。換言すればシャント抵
抗２に流した電流値と、電流計測回路１０を介して計測
される電流値とが等しくなるように第１および第２のス
イッチ群１５,１８を駆動し、該電流計測回路１０を構
成する計装用差動増幅器に対してオフセットを与え、且
つその利得を調整するようにすれば良い。

【００２４】従ってこのようにして計装用差動増幅器の
動作特性を校正すれば、その絶対計測精度を十分に高め
ることが可能となり、それ自信の相対計測精度が十分に
高いことと相俟って、２次電池１の充放電電流を高精度
に、しかも安定に計測することが可能となる。また上述
したオフセットの付与と、利得の調整による絶対計測精
度の校正については比較的簡単に行うことができ、一
旦、その校正処理を完了すればその状態を保持すれば良
いので、マイクロプロセッサ５の処理負担となることが
ない。またこのようにして校正された電流計測回路１０
によれば、その計測精度が十分に高いので、構成が簡単
で、安価なマイクロプロセッサ５を用いても、高精度に
計測された充放電電流の下で、２次電池１の電池残量を
高精度に求めることが可能となる。

【００２５】一方、過電流保護回路２０は、例えば図４
に示すように構成される。この過電流保護回路２０もま
た前記シャント抵抗２の両端間電圧から該シャント抵抗
２に流れる電流を検出するものであるが、上述した電流
計測回路１０と異なるところは、２次電池１の定常的な
充放電電流ではなく、特に２次電池１における過電流の
発生を検出する点にある。この為、前述した電流計測回
路１０とは完全に独立して設けられている。

【００２６】即ち、この過電流保護回路２０は、その入
力段に並列に設けられた２つの差動増幅器２１ａ,２１
ｂを備えている。これらの差動増幅器２１ａ,２１ｂ
も、前述した電流計測回路１０における演算増幅器１
１,１２,１３と同様に、単一極性の電源によって駆動さ
れその動作範囲（極性）が規定されたものであり、これ
らの差動増幅器２１ａ,２１ｂには前記シャント抵抗２
の端子間電圧が、その極性を異ならせて並列に入力され
るようになっている。具体的には、差動増幅器２１ａは
２次電池１の充電電流を検出するように設けられ、また
差動増幅器２１ｂは２次電池の放電電流を検出するよう
に設けられている。

【００２７】尚、この過電流保護回路２０においては、
前述した電流計測回路１０に示した極性反転スイッチ１
４を設けることに代えて、２つの差動増幅器２１ａ,２
１ｂを並列に設けており、これによって２次電池１の充
放電に拘わることなく、その過電流を速やかに検出する
ものとなっている。つまりスイッチの切り替えによる時
間的ロスを招くことなく、２次電池１の充電および放電
に伴う過電流の発生をそれぞれ確実に、且つ速やかに検
出するものとなっている。

【００２８】しかして一方の差動増幅器２１ａによって
検出されたシャント抵抗２の両端間電圧（シャント抵抗
２に流れる電流）は、並列に設けられた第１および第２
の比較器２２ａ,２２ｂにそれぞれ与えられて第１およ
び第２の基準値とそれぞれ比較される。また他方の差動
増幅器２１ｂによって検出されたシャント抵抗２の両端
間電圧は、並列に設けられた第３および第４の比較器,
２２ｃ,２２ｄにそれぞれ与えられ、前記第１および第
２の基準値とそれぞれ比較される。

【００２９】尚、上記第１および第３の比較器２２ａ,
２２ｃは、外部抵抗（R1,R2）２３ａの調整によって設
定された第１の過電流検出レベル（第１の基準値;CREF
1）と前記各差動増幅器２１ａ,２１ｂにより検出された
電流値と比較し、検出電流値が上記第１の基準値を超え
るとき、過電流検出信号を発生する役割を担う。また前
記第２および第４の比較器２２ｂ,２２ｄは、外部抵抗
（R3,R4）２３ｂの調整によって設定された第２の過電
流検出レベル（第２の基準値;CREF2）と前記各差動増幅
器２１ａ,２１ｂにより検出された電流値と比較して過
電流検出信号を発生する役割を担う。換言すれば、差動
増幅器２１ａによって検出される２次電池１の充電電流
は、第１および第２の比較器２２ａ,２２ｂにて第１の
基準値(CREF1)および第２の基準値(CREF2)とそれぞれ比
較され、また差動増幅器２１ｂによって検出される２次
電池１の放電電流は、第３および第４の比較器２２ｃ,
２２ｄにより、第１の基準値(CREF1)および第２の基準
値(CREF2)とそれぞれ比較されるようになっている。

【００３０】しかして第１および第２の比較器２２ａ,
２２ｂによる過電流の検出出力は、オア回路（ＯＲ）２
４ａからバッファを介して、その検出タイミングにて直
接出力されるようになっている。一方、前記各差動増幅
器２１ａ,２１ｂの各出力（検出電流値）を前記第１の
基準値(CREF1)とそれぞれ比較する第１および第３の比
較器２２ａ,２２ｃの各出力（過電流検出結果）は、オ
ア回路２４ｂにて論理和されている。また前記各差動増
幅器２１ａ,２１ｂの各出力（検出電流値）を前記第２
の基準値(CREF2)とそれぞれ比較する第２および第４の
比較器２２ｂ,２２ｄの各出力（過電流検出結果）は、
オア回路２４ｃにて論理和されている。

【００３１】これらのオア回路２４ｂ,２４ｃは、外付
けされたコンデンサ２５ａ,２５ｂの充電特性を利用し
た２系統のタイマー回路２６ａ,２６ｂをそれぞれ駆動
するものである。即ち、各タイマー回路２６ａ,２６ｂ
は、スイッチSW1a,SW2aを介して上記コンデンサ２５ａ,
２５ｂをそれぞれ一定電流で充電する定電流源Iconst1,
Iconst2と、上記コンデンサ２５ａ,２５ｂを短絡してリ
セットするスイッチSW1b,SW2b、そしてコンデンサ２５
ａ,２５ｂの充電電圧を所定の基準電圧と比較する比較
器２７ａ,２７ｂとからなる。オア回路２４ｂ,２４ｃ
は、このようなタイマー回路２６ａ,２６ｂのスイッチ
群SW1a,SW2a,SW1b,SW2bを選択的に動作させることで、
定電流源Iconst1,Iconst2によるコンデンサ２５ａ,２５
ｂの充電を開始させる。比較器（補助比較器）２７ａ,
２７ｂは、このようにして充電されるコンデンサ２５
ａ,２５ｂの充電電圧と基準電圧とを比較し、該充電電
圧が基準電圧に達したときにその出力を発生する。従っ
て比較器２７ａ,２７ｂは、コンデンサ２５ａ,２５ｂの
充電電圧が基準電圧に達するまでの時間、前記オア回路
２４ｂ,２４ｃの出力を遅延させる役割を担っている。
尚、このようなタイマー回路２６ａ,２６ｂによる遅延
時間は、外付けされたコンデンサ２５ａ,２５ｂの容量
を可変することで調整される。

【００３２】しかしてタイマー回路２６ａ,２６ｂを介
して遅延された前記第１〜第４の比較器２２ａ,２２ｂ,
２２ｃ,２２ｄの各出力は、たすき掛け接続されたオア
回路からなるラッチ回路（保持回路）２８により保持さ
れた後、バッファを介して出力される。即ち、前記第１
〜第４の比較器２２ａ,２２ｂ,２２ｃ,２２ｄによって
それぞれ検出された過電流検出結果は、タイマー回路２
６ａ,２６ｂを介して所定時間遅延された後、ラッチ回
路２８により保持され、バッファを介して出力されるよ
うになっている。

【００３３】尚、上述した如く差動増幅器２１ａ,２１
ｂ介して計測された電流値を、比較器２２ａ,２２ｂ,２
２ｃ,２２ｄによりレベル判定することで検出され、バ
ッファを介して出力される過電流検出結果（デジタル
値）は、前述したように充電・放電をスイッチ制御する
半導体スイッチ（パワーＦＥＴ）３のドライバ回路４０
や、マイクロプロセッサ５に与えられる。但し、図４に
おいては、上記ドライバ回路４０とマイクロプロセッサ
５の入力段を、抵抗とコンデンサとからなる等価的な負
荷として示してある。

【００３４】かくして上述した如く構成される過電流保
護回路２０においては、２次電池１の充電電流と放電電
流とを２系統の差動増幅器２１ａ,２１ｂによりそれぞ
れ独立に計測している。そしてこれらの各差動増幅器２
１ａ,２１ｂにより計測される電流値は、外部抵抗２３
ａ,２３ｂの調整によって設定された第１および第２の
過電流検出レベル（第１および第２の基準値;CREF1,CRE
F2）の下で、前述した比較器２２ａ,２２ｂ,２２ｃ,２
２ｄによりそれぞれ独立に比較判定され、過電流の検出
が行われる。そしてその過電流検出結果は、コンデンサ
２５ａ,２５ｂの容量調整により可変設定されたタイマ
ー回路２６ａ,２６を介して所定時間遅延されて出力さ
れる。

【００３５】即ち、この過電流保護回路２０において
は、その主体部をＡＳＩＣ６の一部として集積回路化し
たにも拘わらず、外部抵抗２３ａ,２３ｂの調整によっ
て過電流の検出レベルを可変設定し、また過電流検出の
応答時間をコンデンサ２５ａ,２５ｂの調整により可変
設定し得る構成となっている。この結果、２次電池１の
仕様やその特性、更にはその用途に応じた過電流保護を
適宜施すことができるように汎用化されている。

【００３６】またこの過電流保護回路２０においては、
特に２次電池１の充電時における過電流を検出するため
の検出系（差動増幅器２１ａ,第１および第２の比較器
２２ａ,２２ｂ）と、２次電池１の放電時時における過
電流を検出するための検出系（差動増幅器２１ｂ,第３
および第４の比較器２２ｃ,２２ｄ）とが独立に設けら
れ、これらの各系毎に選択的に電源供給がなされるよう
になっている。このような選択的な電源供給は、後述す
るパワースイッチ回路５０の下で制御される。この結
果、検出系が２系統設けられていると雖もその一方だけ
が駆動され、これによってその消費電力が略半分に低減
されている。特にこのような選択的な電源供給は、マイ
クロプロセッサ５によるスイッチドライバ（ドライブ回
路）４０の駆動に連動して実行され、従って２次電池１
の充放電の切り替えタイミングに遅れることなく、即時
的に電源供給の選択切り替えが行われるものとなってい
る。

【００３７】従って上述した構成の過電流保護回路２０
によれば、その入力段が高入力インピーダンスの差動増
幅器２１ａ,２１ｂによって構成されており、その回路
構成全体が低消費電力化されているので、ＡＳＩＣ６の
一部として集積回路化するに好適である。しかも２つの
差動増幅器２１ａ,２１ｂや、４つの比較器２２ａ,２２
ｂ,２２ｃ,２２ｄ等を１つの素子上に形成することがで
きるので、これらの動作特性のばらつきを抑え、全体に
安定した動作を確保することができる。また過電流検出
レベルを設定する抵抗２３ａ,２３ｂと、検出応答時間
の調整の為のコンデンサ２５ａ,２５ｂだけを外付け部
品としているので、その調整が容易であり、２次電池１
の仕様や、その使用形態に応じた調整が可能となる等の
効果が奏せられる。

【００３８】次に上述した如く構成された過電流保護回
路２０における２系統の検出系に対して選択的に電源供
給し、その消費電力を低減する役割を担うパワースイッ
チ回路５０について説明する。このパワースイッチ回路
５０は、例えば図５に示すようにマイクロプロセッサ５
からの制御コマンドを入力して２次電池１に対する制御
動作を解析し、その制御動作の形態に応じて電源スイッ
チ群（SW1,〜SW5）５１の作動を個別に制御する制御ロ
ジック５２によって構成される。

【００３９】この制御ロジック５２は、図６にその制御
テーブルの構成例を示すように、マイクロプロセッサ５
から与えられる制御信号（PS3,CHG1,CHG2,DC1）に応じ
て、特に前記過電流保護回路２０の各部に対する電源供
給を選択制御する。また制御ロジック５２は、上記過電
流保護回路２０に対する電源供給の制御に加えて、ＡＳ
ＩＣ６を構成するその他の回路機能部やマイクロプロセ
ッサ５等に対しても、電源供給を選択制御するものとな
っている。

【００４０】ちなみに上記電源スイッチ群５１における
第１のスイッチSW1は、マイクロプロセッサ５のＡ／Ｄ
変換器５ａに対して、そのＡ／Ｄ変換に用いる基準電圧
（PWAD）を選択的に与えるものである。また第２のスイ
ッチSW2は、マイクロプロセッサ５の補助回路としての
ＥＥＰＲＯＭ（図示せず）に対してその駆動電圧（PWE
P）を選択的に与える。このＥＥＰＲＯＭは、前述した
電流計測回路１０を校正する際の計測データや、マイク
ロプロセッサ５の状態情報等を記憶する役割を担う。ま
た第３のスイッチSW3は、電流計測回路１０および電圧
計測回路３０に対する駆動電圧（PWI）を選択的に出力
する役割を担っている。

【００４１】しかして電源スイッチ群５１におけるスイ
ッチSW4,SW5,SW6は、前記過電流検出回路２０に対し
て、その駆動電圧（PWVA,PWVB,PWVC）を選択的に供給す
るものである。特に図４に示すように上記駆動電圧（PW
VA）は充電電流の検出系をなす差動増幅器２１ａ、第１
および第２の比較器２２ａ,２２ｂに与えられ、駆動電
圧（PWVB）は放電電流の検出系をなす差動増幅器２１
ｂ、第３および第４の比較器２２ｃ,２２ｄに与えられ
る。そして駆動電圧（PWVC）は、前記比較器２２ａ,２
２ｂ,２２ｃ,２２ｄの後段に設けられたタイマー回路に
組み込まれた比較器２７ａ,２７ｂに対してそれぞれ与
えられるようになっている。

【００４２】特にパワースイッチ回路５０においては、
例えば半導体スイッチ３の動作状態からマイクロプロセ
ッサ５が把握している２次電池１の充放電状態に応じ
て、駆動電圧（PWVA,PWVB）の出力を選択制御する。具
体的には２次電池１の充電時には、差動増幅器２１ａ、
第１および第２の比較器２２ａ,２２ｂに対してだけそ
の駆動電圧（PWVA）を出力し、差動増幅器２１ｂ、第３
および第４の比較器２２ｃ,２２ｄに対する駆動電圧（P
WVB）の出力を停止する。これによって上記差動増幅器
２１ｂ側の無駄な動作を停止させ、その電力消費の無駄
を省いている。同様にして２次電池１の放電時には、差
動増幅器２１ｂ側に対してだけ駆動電圧（PWVB）を出力
し、差動増幅器２１ａ側に対する駆動電圧（PWVA）の出
力を停止することで、該差動増幅器２１ａ側における無
駄な作動を停止させて、その電力消費を省いている。

【００４３】尚、タイマー回路に組み込まれた比較器２
７ａ,２７ｂは、比較器２２ａ,２２ｂ,２２ｃ,２２ｄの
出力を受けてタイマー回路が作動したときにだけ作動す
れば、その機能が果たされることから、例えばタイマー
回路の起動信号（比較器２２ａ,２２ｂ,２２ｃ,２２ｄ
の出力）が発せられたときにだけ、上記比較器２７ａ,
２７ｂに対してその駆動電圧（PWVC）を出力するように
パワースイッチ回路５０を構成するようにしても良い。
この場合には、前記制御ロジック５２に、比較器２２
ａ,２２ｂ,２２ｃ,２２ｄの出力を取り込むようにして
おけば良い。

【００４４】このようにパワースイッチ回路５０は、上
述した如く各回路機能部に対して個別に電源供給する電
源スイッチ群５１の作動を、制御ロジック５２の下で選
択的に制御することで、上記各回路機能部を選択的に作
動させている。換言すれば動作させる必要のない回路機
能部に対する電源供給を停止することで、無駄な電力消
費を阻止し、これによってＡＳＩＣ６全体の省電力化を
図っている。特にパワーセーブ時等においては、例えば
マイクロプロセッサ５の動作状態をＥＥＰＲＯＭに格納
した後、マイクロプロセッサ５を含む各回路機能部への
電源供給を停止することで、その状態を維持したまま２
次電池１の電力消費を極力抑えるものとなっている。

【００４５】従ってこのようなパワースイッチ回路５０
の制御を受けて、２次電池１の充放電電流の向きに応じ
て差動増幅器２１ａ,２１ｂや、比較器２２ａ,２２ｂ,
２２ｃ,２２ｄに対する電源供給が選択制御され、また
過電流検出がなされたときにだけ比較器２７ａ,２７ｂ
が駆動される過電流検出回路２０においては、その回路
機能が不要なときには当該回路機能の駆動自体が停止さ
れるので、その消費電力を大幅に低減することができ
る。

【００４６】かくして上述した如く構成された電流計測
回路１０や過電流保護回路２０、更にはパワーセーブ回
路５０等を備えて構成されるＡＳＩＣ６によれば、各回
路機能部が省電力化されている上、シャント抵抗２の両
端間電圧から２次電池１の充放電電流を検出する差動増
幅器が高入力インピーダンス化され、更に高精度化され
ているので、２次電池１の動作状態を確実に検出し、監
視することができる。特に電流計測回路１０にあって
は、その相対計測精度が十分に高いことと相俟って、差
動増幅回路に対するオフセットの付与と、利得の調整に
よってその絶対計測精度も十分高く設定し得るので、２
次電池１の充放電電流を高精度に計測することができ
る。この結果、マイクロプロセッサ５における計測電流
の積算処理による電池残量の計測も、簡易にして高精度
に行うことが可能となる。

【００４７】また過電流保護回路２０にあっては、過電
流の検出レベルとその検出応答時間をそれぞれ可変設定
可能であり、特にこの実施形態においては過電流の検出
レベルを２段階に、また検出応答時間についても２段階
に設定することが可能であるので、２次電池１の仕様
や、その用途に応じた最適な過電流保護対策を講じるこ
とが可能である。

【００４８】また上述した構成のＡＳＩＣ６によれば、
全体的な電力消費量が抑えられており、パワーセーブ機
能によって各回路機能部の発熱も極力抑えられるので、
マイクロプロセッサ５等と共に２次電池１に一体に組み
込んで電池パック化するに好適である。特に電池パック
を実現する場合、上述した電流計測回路１０や過電流保
護回路２０等は２次電池１と共に密閉容器に収容される
ことになるので、小型で安価であり、しかも発熱が小さ
く安全性が高いことが要求される。従ってこれらの各回
路機能部を集積一体化したＡＳＩＣ６によれば、上記各
要求を効果的に満たすことが可能となるので簡単に、且
つ効果的に電池パック化することが可能となる。

【００４９】更には電流計測回路１０と過電流保護回路
２０は、それぞれ独立にシャント抵抗２の両端間電圧か
ら２次電池１の充放電電流を計測・検出するので、電流
計測回路１０のダイナミックレンジを徒に広く設定する
必要がない。特に電流計測回路１０に組み込まれる差動
増幅回路のダイナミックレンジを、２次電池１の定常的
な充放電電流のレベルに応じて定めれば良いので、その
計測精度を十分に高くすることができる。

【００５０】尚、本発明は上述した実施形態に限定され
るものではない。この例では図１および図２に示すよう
に、動作電圧が大きく異なる過電圧保護回路７と、デジ
タル動作するマイクロプロセッサを除いた２次電池１の
アナログ周辺回路の全てを一括してＡＳＩＣ化したが、
特定の回路機能部だけをまとめてＡＳＩＣ化することも
可能である。ちなみに図３に示す構成のＡＳＩＣ６にお
いては、６４ピンの標準パッケージに収まるように回路
機能を搭載しているが、これに捕らわれることはない。

【００５１】また電流計測回路１０において差動増幅回
路に付与するオフセットのレベルを更に細かく設定する
ことも可能であり、その利得についても更に細かく調整
可能に構成しても良い。更には過電流保護回路２０にお
ける過電流検出レベルを１系統、或いは３系統以上に設
定可能に構成することも勿論可能であり、更にはその検
出応答時間についても１系統、或いは３系統以上に設定
可能に構成することも可能である。その他、本発明はそ
の要旨を逸脱しない範囲で種々変形して実施することが
できる。

【００５２】

【発明の効果】以上説明したように本発明に係る電池残
量測定装置用集積回路によれば、２次電池に直列に介挿
された充放電電流検出用の抵抗の両端間電圧を検出して
前記２次電池の充放電電流を求めて前記マイクロプロセ
ッサに与える電流計測回路と、前記抵抗の両端間電圧か
ら前記２次電池の過電流を検出して該２次電池の保護回
路を作動させる過電流保護回路とをそれぞれ独立に備
え、これらの回路を集積一体化しているので、電池残量
の計測に必要な２次電池の定常的な充放電電流を高精度
に計測しながら、該２次電池の過電流を確実に検出する
ことができ、また集積一体化に伴って小型化と省電力化
とを図り得る。

【００５３】特に請求項２に記載するように、電流計測
回路および過電流保護回路の入力段に、それぞれ高入力
インピーダンスの差動増幅器を設けた構成の集積回路と
してるので、電流計測回路における電流計測精度および
過電流保護回路における過電流検出精度を十分に高める
ことができ、２次電池と一体にパッケージ化するに適し
たＡＳＩＣを実現することができる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係る電池残量測定装置を
備えて構成される電池パックの概略構成図。

【図２】図１に示す電池残量測定装置の一部をなすＡＳ
ＩＣの概略構成を示す図。

【図３】ＡＳＩＣに組み込まれる電流計測回路の構成例
を示す図。

【図４】ＡＳＩＣに組み込まれる過電流保護回路の構成
例を示す図。

【図５】ＡＳＩＣに組み込まれるパワースイッチ回路の
構成例を示す図。

【図６】パワースイッチ回路における制御ロジックの制
御テーブルの構成例を示す図。

【符号の説明】

１ ２次電池 ２ シャント抵抗 ３ 半導体スイッチ ５ マイクロプロセッサ ５ａ Ａ／Ｄ変換器 ６ ＡＳＩＣ ７ 過電圧保護回路 １０ 電流計測回路 １１,１２,１３ 演算増幅器（差動増幅回路） １４ 極性反転スイッチ １５ 第１のスイッチ群（オフセット付与） １８ 第２のスイッチ群（利得調整） ２０ 過電流検出回路 ２１ａ,２１ｂ 差動増幅器 ２２ａ,２２ｂ,２２ｃ,２２ｄ 比較器 ２３ａ,２３ｂ 外部抵抗 ２４ａ,２４ｂ,２４ｃ オア回路 ２５ａ,２５ｂ コンデンサ ２６ａ,２６ｂ タイマー回路 ２７ａ,２７ｂ 比較器 ２８ ラッチ回路 ３０ 電圧検出回路 ４０ スイッチドライバ（ドライブ回路） ５０ パワースイッチ回路 ５１ 電源スイッチ群 ５２ 制御ロジック ６０ 論理データ配分回路 ７０ 電圧検出回路 ８０ 電圧検出回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 土畑 誠 東京都品川区南品川３丁目４番10号 東芝 電池株式会社内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 マイクロプロセッサと共に用いられて、
   充電可能な２次電池の残量を測定する電池残量測定装置
   を構築する集積回路であって、 前記２次電池に直列に介挿された充放電電流検出用の抵
   抗の両端間電圧を検出して前記２次電池の充放電電流を
   求めて前記マイクロプロセッサに与える電流計測回路
   と、前記両端間電圧から前記２次電池の過電流を検出し
   て該２次電池の保護回路を作動させる過電流保護回路と
   を具備し、これらを集積一体化したことを特徴とする電
   池残量測定装置用集積回路。
2. 【請求項２】 前記電流計測回路および過電流保護回路
   は、その入力段に高入力インピーダンスの差動増幅器を
   それぞれ備えていることを特徴とする請求項１に記載の
   電池残量測定装置用集積回路。