JPH11129479A - 記録ヘッド及び該記録ヘッドを用いた記録装置 - Google Patents

Abstract

(57)【要約】 【課題】高ノイズマージンの電圧変換回路を実現する。 【解決手段】ラッチ回路１２３の出力と、ｎＭＯＳパワ
ートランジスタ１２１のゲートとの間に、ｎＭＯＳパワ
ートランジスタ１２１のドライバビリティを向上させる
電圧変換回路１３１を設け、その電圧変換回路１３１の
構成を、バッファ用ｐＭＯＳトランジスタ１３４、１３
７と、ｐＭＯＳトランジスタ１３５、１３８及びｎＭＯ
Ｓトランジスタ１３６、１３９からなるＣＭＯＳインバ
ータとした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えばインクを吐
出して記録媒体に記録を行うインクジェット方式の記録
ヘッド及び該記録ヘッドを用いた記録装置に関するもの
である。

【０００２】

【従来の技術】従来のインクジェット方式の記録ヘッド
の回路構成を図３に示す。図３に示すような記録ヘッド
の電気熱変換素子（ヒータ）とその駆動回路は、例え
ば、特開平５−１８５５９４号に開示されているように
半導体プロセス技術を用いて同一基板上に形成されてい
る。

【０００３】図３に示すように、４０１は熱エネルギー
を発生するための電気熱変換素子（ヒータ）、符号４２
２はヒータ４０１に所望の電流を供給するためのパワー
トランジスタ、符号４２４は各ヒータ４０１に電流を供
給し、記録ヘッドのノズル部からインクを吐出するか否
かを決定する画像データを一時的に格納するシフトレジ
スタ、符号４２７はシフトレジスタ４２４に設けられた
転送クロック信号ＣＬＫを入力するための転送クロック
入力端子、符号４２６はヒータ４０１をＯＮ／ＯＦＦさ
せる画像データＤＡＴＡをシリアルに入力する画像デー
タ入力端子、符号４２３は各ヒータに対する画像データ
を各ヒータ毎に記録保持するためのラッチ回路、符号４
２８はラッチ回路４２３のラッチタイミングをコントロ
ールするためのラッチ信号ＬＴを入力するラッチ信号入
力端子、符号４２９はヒータ４０１に電流を流すタイミ
ングを決定するスイッチ、４２５はヒータに所定の電圧
を印加し電流を供給するための電源ライン、４３０はヒ
ータ４０１及びパワートランジスタ４２２を流れた電流
が流れ込むＧＮＤラインである。

【０００４】また、シフトレジスタ４２４に格納される
画像データのビット数とパワートランジスタ４２２の数
とヒータ４０１の数は同じである。

【０００５】図４は、図３に示す記録ヘッドの駆動回路
を駆動するための各種信号のタイミングチャートであ
る。図４を参照して、図３に示す記録ヘッドの駆動回路
について説明する。

【０００６】転送クロック入力端子４２７には、シフト
レジスタ４２４に格納される画像データＤＡＴＡのビッ
ト数分の転送クロック信号ＣＬＫが入力される。

【０００７】シフトレジスタ４２４へのデータ転送は転
送クロック信号ＣＬＫの立上がりに同期して行われる。
各ヒータ４０１をＯＮ／ＯＦＦさせるための画像データ
ＤＡＴＡは画像データ入力端子４２６から入力される。
ここで、シフトレジスタ４２４に格納される画像データ
ＤＡＴＡのビット数とヒータ４１０及びパワートランジ
スタ４２２の数が同じであるから、ヒータ４０１の数の
分だけ転送クロック信号ＣＬＫのパルスを入力して画像
データＤＡＴＡをシフトレジスタ４２４に転送した後、
ラッチ信号入力端子４２８にラッチ信号ＬＴを与えて各
ヒータ４０１に対応した画像データＤＡＴＡをラッチ回
路４２３に保持する。

【０００８】その後、スイッチ４２９を適当な時間ＯＮ
にすれば、スイッチ４２９がＯＮになっている期間に応
じてパワートランジスタ４２２及びヒータ４０１に電源
ライン４２５から電流が流れ、その電流はＧＮＤライン
４３０へ流れ込む。この時ヒータ４０１はインクを吐出
するために必要な熱を発生し、画像データに見合ったイ
ンクが記録ヘッドのノズルから吐出される。

【０００９】以上説明した回路構成は既に特開平８−１
０８５３６号に開示されているが、更に図３に示す回路
構成の改良型として図５に示す回路構成が提案されてい
る。

【００１０】図５に示すように、符号４４０はヒータ４
０１に所望の電流を供給するためのパワートランジスタ
であり、ｎＭＯＳトランジスタが用いられている。図３
に示すパワートランジスタはダーリントン接続されたＮ
ＰＮトランジスタが用いられているが、このような回路
構成では通常シフトレジスタやラッチ回路等の所謂論理
回路にはＣＭＯＳゲートが使われるため、これと同時に
ＮＰＮトランジスタを形成するにはＢｉ−ＣＭＯＳプロ
セスを用いることになる。しかしながら、Ｂｉ−ＣＭＯ
Ｓプロセスはその工程に要するマスク枚数が多く、高価
であるという欠点を持っている。そこで、パワートラン
ジスタとしてＮＰＮトランジスタの代わりにｎＭＯＳト
ランジスタを用いれば、論理回路と同様のプロセスにて
製造できるために比較的安いコストで製造できる。以上
説明したものが、所謂ＣＭＯＳプロセスにより製造され
た記録ヘッドの回路構成である。

【００１１】このＣＭＯＳプロセスを用いた回路構成に
おいて、ＣＭＯＳ論理回路に適用される信号は０Ｖ／５
ＶをＬｏ／Ｈｉとするデジタル信号であるため、ｎＭＯ
Ｓパワートランジスタのゲートに、５ＶのＨｉ信号を直
接印加したとしても十分なドライバビリティが得られな
いという問題がある。そこで、ゲート電圧を上昇させて
ドライバビリティを向上する目的で、図５に示す電圧変
換回路４５１を設けることが提案されている。

【００１２】つまり、ＣＭＯＳ論理回路とｎＭＯＳトラ
ンジスタからなるパワートランジスタで構成した記録ヘ
ッドでは、ＣＭＯＳ論理回路内の信号の振幅５Ｖをより
高い電圧に変換した上でｎＭＯＳパワートランジスタの
ゲートに供給することによりドライバビリティの向上を
図っている。

【００１３】

【発明が解決しようとする課題】しかしながら、上記従
来技術では、電圧変換回路４５１内の抵抗４５２とｎＭ
ＯＳトランジスタ４５３を組み合わせたインバータのし
きい値が、抵抗４５２とｎＭＯＳトランジスタ４５３の
ＯＮ抵抗との相関関係で決定され、ラッチ回路４２３や
シフトレジスタ４２４で用いられるＣＭＯＳインバータ
と比較して低く、ノイズに対して弱いという問題があっ
た。特にインクジェット方式のプリンタでは、ヒータ４
０１、ｎＭＯＳパワートランジスタ４４０を流れた電流
がＧＮＤライン４３０に流れ込み、ＧＮＤラインに大き
なノイズが生じるためにノイズに対して強い回路構成が
求められている。

【００１４】更に、上記従来技術では、電圧変換部回路
４５１内の抵抗４５２とｎＭＯＳトランジスタ４５３を
組み合わせたインバータにおいて、ラッチ回路４２３の
画像信号がＨｉの状態でスイッチ４２９がＯＮされる
と、その間は電源ライン４５６から常に一定の電流が抵
抗４５２とｎＭＯＳトランジスタ４５３を通って流れる
ことになる。この電流は、ラッチ回路４２３の画像信号
Ｈｉのビットが多くなるほど増加する。現在、インクジ
ェットプリンタは高速・高画質を追及しており、その実
現のためにはヒータの狭ピッチ化、多ノズル化を進める
とともに、同時に吐出するビット数の増加が必要であ
る。同時に吐出するビット数が増加することは、ラッチ
回路４２３の出力がＨｉとなるビット数が増加すること
で、即ち電圧変換回路の電源ライン４５６からＧＮＤラ
イン４３０に流れる電流が増加することを意味する。こ
の結果、流れる電流により変換電源ライン４５６の電圧
が電圧降下を起し、多ビット同時オンの時にパワートラ
ンジスタ４４０のゲートに印加される電圧が低下する。
この結果、パワートランジスタ４４０のゲートに印加さ
れる電圧はＯＮビット数に依存して変化してしまうため
に、安定したｎＭＯＳパワートランジスタの駆動が出来
なくなるという問題点があった。

【００１５】本発明は、上述の問題点に鑑みてなされ、
その目的は、ｎＭＯＳパワートランジスタのドライバビ
リティを向上するための電圧変換回路で用いられるイン
バータのしきい値を高くしてＧＮＤラインのノイズマー
ジンを確保すると共に、オンビット数に依存した電源電
圧の変動を抑制する記録ヘッド及び該記録ヘッドを用い
た記録装置を提供することである。

【００１６】

【課題を解決するための手段】上述の課題を解決し、目
的を達成するために、本発明の記録ヘッドは以下の構成
を備える。即ち、複数の記録素子を有し、該夫々の記録
素子を独立に通電駆動することにより画像データを記録
媒体に記録する記録ヘッドにおいて、電源が供給され、
前記記録素子を通電駆動するためのパワートランジスタ
と、前記夫々の記録素子に対して所定のタイミングで画
像データを出力する出力回路と、電源が供給され、前記
画像データに基づいて該パワートランジスタのゲートに
印加される電圧を変換して通電駆動するためのＣＭＯＳ
論理回路とを備え、前記ＣＭＯＳ論理回路は、前記画像
データの電圧が印加されるｎＭＯＳ型素子及びｐＭＯＳ
型素子を有するＣＭＯＳインバータ回路と、前記電源か
ら該ＣＭＯＳインバータ回路に供給される電圧を分配す
るｐＭＯＳ型素子とを有する。

【００１７】上述の課題を解決し、目的を達成するため
に、本発明の記録ヘッドは以下の構成を備える。即ち、
複数の記録素子を有し、該夫々の記録素子を独立に通電
駆動することにより画像データを記録媒体に記録する記
録ヘッドにおいて、電源が供給され、前記記録素子を通
電駆動するためのパワートランジスタと、前記夫々の記
録素子に対して所定のタイミングで画像データを出力す
る出力回路と、電源が供給され、前記画像データに基づ
いて該パワートランジスタのゲートに印加される電圧を
変換して通電駆動するためのＣＭＯＳ論理回路とを備
え、前記ＣＭＯＳ論理回路は、第１のｐＭＯＳトランジ
スタと第１のｎＭＯＳトランジスタからなる第１のＣＭ
ＯＳインバータ回路と、第２のｐＭＯＳトランジスタ
と、第３のｐＭＯＳトランジスタと第３のｎＭＯＳトラ
ンジスタからなる第２のＣＭＯＳインバータ回路と、第
４のｐＭＯＳトランジスタとを有し、前記第２のｐＭＯ
Ｓトランジスタのソースが電源に接続され、該第２のｐ
ＭＯＳトランジスタのドレインが前記第１のｐＭＯＳト
ランジスタのソースに接続され、該第１のｐＭＯＳトラ
ンジスタのドレインが前記第１のｎＭＯＳトランジスタ
のドレインに接続され、該第１のトランジスタのソース
が接地され、前記第４のｐＭＯＳトランジスタのソース
が電源に接続され、該第４のｐＭＯＳトランジスタのド
レインが前記第３のｐＭＯＳトランジスタのソースに接
続され、該第３のｐＭＯＳトランジスタのドレインが前
記第３のｎＭＯＳトランジスタのドレインに接続され、
該第３のｎＭＯＳトランジスタのソースが接地され、前
記第２のｐＭＯＳトランジスタのゲートが前記第３のｐ
ＭＯＳトランジスタのドレインと前記第３のｎＭＯＳト
ランジスタのドレインとの接続部に接続され、前記第４
のｐＭＯＳトランジスタのゲートが前記第１のｐＭＯＳ
トランジスタのドレインと前記第１のｎＭＯＳトランジ
スタのドレインとの接続部に接続され、前記第１のｐＭ
ＯＳ、ｎＭＯＳトランジスタのゲートは共通に画像信号
の出力と同じ信号が出力される端子に接続され、前記第
３のｐＭＯＳ、ｎＭＯＳトランジスタのゲートは共通に
画像信号の出力を反転した信号が出力される端子に接続
され、前記第３のｐＭＯＳ、ｎＭＯＳトランジスタのド
レインの接続部から前記パワートランジスタのゲートに
対して画像信号の振幅を変換した信号が出力される。

【００１８】上述の課題を解決し、目的を達成するため
に、本発明の記録装置は上記特徴を有する記録ヘッドを
搭載する構成とした。

【００１９】

【発明の実施の形態】以下に、本発明の実施の形態につ
いて添付図面を参照して詳細に説明する。

【００２０】［第１の実施形態の回路構成］第１の実施
形態の回路構成について説明する。図１は本発明の第１
の実施形態の回路図である。

【００２１】図１に示すように、符号１２１はインクを
吐出するための熱を発生する電気熱変換素子（以下ヒー
タと称す）、符号１２２はヒータ１２１に所望の電流を
供給するためのパワートランジスタ、符号１２４は各ヒ
ータ１２１に電流を供給し、記録ヘッドのノズルからイ
ンクを吐出するか否かを決定する画像データを一時的に
格納するシフトレジスタ、符号１２７はシフトレジスタ
１２４に設けられた転送クロック信号ＣＬＫの転送クロ
ック入力端子、符号１２６はヒータ１２１をＯＮ／ＯＦ
Ｆさせる画像データＤＡＴＡをシリアルに入力する画像
データ入力端子、符号１２３は各ヒータ１２１に対する
画像データを各ヒータ毎に記録保持するためのラッチ回
路、符号１２８はラッチ回路１２３にラッチタイミング
をコントロールするためのラッチ信号ＬＴを入力するラ
ッチ信号入力端子、符号１２９はヒータ１２１に電流を
流すタイミングを決定するスイッチ、符号１３１はスイ
ッチ１２９からのデジタル信号の電圧振幅をより高い電
圧振幅に変換し、パワートランジスタ１２２のゲートに
供給する電圧変換回路、符号１４０は電圧変換回路１３
１に電源を供給するための電源ライン、１３０はヒータ
１２１及びパワートランジスタ１２２に通電された電流
が流れ込むＧＮＤライン、符号１３２はラッチ回路１２
３からの画像データを反転させ、電圧変換回路１３１の
一部を構成するＣＭＯＳインバータ素子、符号１３３は
ＣＭＯＳインバータ素子１３２で反転された画像データ
をさらに反転させるＣＭＯＳインバータ素子、符号１３
５、１３６は夫々ｐＭＯＳ、ｎＭＯＳトランジスタでＣ
ＭＯＳインバータを構成するものである。符号１３４は
ＣＭＯＳインバータ１３５、１３６をラッチ回路１２３
からの出力電圧である５Ｖ入力で駆動可能とするために
電源ライン１４０から供給される電圧を分割するための
バッファ用ｐＭＯＳ、符号１３８、１３９及び１３７は
夫々ＣＭＯＳインバータ１３５、１３６及びバッファ用
ｐＭＯＳ１３４と対をなすように設けられたｎＭＯＳ、
ｐＭＯＳ、バッファ用ｐＭＯＳである。ここで、バッフ
ァ用ｐＭＯＳ１３４のゲートは、対をなすＣＭＯＳイン
バータの出力部であるｐＭＯＳ１３８とｎＭＯＳ１３９
の接続部に接続されている。また、バッファ用ｐＭＯＳ
１３７のゲートも同様にｐＭＯＳ１３５とｎＭＯＳ１３
６の接続部に接続されている。

【００２２】［回路動作］ここで、ラッチ回路１２３か
らの出力がＨｉの場合の回路動作の説明を行う。

【００２３】ラッチ回路１２３からの出力がＨｉのと
き、ＣＭＯＳインバータ素子１３２の出力はＬｏとな
り、ｐＭＯＳトランジスタ１３８とｎＭＯＳトランジス
タ１３９から構成されるＣＭＯＳインバータの入力部に
Ｌｏが印加されるが、この時点でバッファ用ｐＭＯＳ１
３７のＯＮ／ＯＦＦ状態は不確定であるので、ｎＭＯＳ
パワートランジスタ１２２のゲートへの印加電圧となる
ｐＭＯＳトランジスタ１３８とｎＭＯＳトランジスタ１
３９からなるＣＭＯＳインバータの出力電圧のＨｉ／Ｌ
ｏはバッファ用ｐＭＯＳ１３７のＯＮ／ＯＦＦ状態に依
存する。このバッファ用ｐＭＯＳ１３７のゲートは、対
をなすｐＭＯＳトランジスタ１３５とｎＭＯＳトランジ
スタ１３６からなるＣＭＯＳインバータの出力部に接続
されている。このｐＭＯＳトランジスタ１３５とｎＭＯ
Ｓトランジスタ１３６からなるＣＭＯＳインバータの入
力部には、ラッチ回路１２３からＣＭＯＳインバータ１
３２と１３３を通過した出力電圧が入力される。尚、こ
こでは、ラッチ回路１２３からの出力をＨｉとして説明
しているので、ｐＭＯＳトランジスタ１３５、ｎＭＯＳ
トランジスタ１３６のゲートには夫々論理回路からＨｉ
の入力信号５Ｖが印加され、ｎＭＯＳトランジスタ１３
６は通電状態になる。ｐＭＯＳトランジスタ１３５にも
ゲート電圧５Ｖが印加されるが、電源ライン１４０より
供給される電圧が５Ｖよりも高い場合、ｐＭＯＳトラン
ジスタ１３５はＯＮ状態となることが考えられる。しか
し、バッファ用ｐＭＯＳ１３４において電圧降下がある
ために、出力電圧は電源ライン１４０の電圧よりも低く
なり、この電圧はバッファ用ｐＭＯＳ１３４、ｐＭＯＳ
トランジスタ１３５、及びｎＭＯＳトランジスタ１３６
のサイズを変化することで制御できる。従って、バッフ
ァ用ｐＭＯＳ１３７のゲートに印加されるｐＭＯＳトラ
ンジスタ１３５とｎＭＯＳトランジスタ１３６から構成
されるＣＭＯＳインバータの出力電圧は電源ライン１４
０の電圧よりも低くでき、この値をバッファ用ｐＭＯＳ
１３７がＯＮされる値に設定することができる。このよ
うに設定されて、バッファ用ｐＭＯＳ１３７がＯＮされ
る結果、ｐＭＯＳトランジスタ１３８とｎＭＯＳトラン
ジスタ１３９から構成されるＣＭＯＳインバータの出力
はＨｉに確定されて電源ライン１４０の電圧が印加さ
れ、ラッチ回路１２３からの入力信号５Ｖを電源ライン
１４０から供給される電圧に変換してｎＭＯＳパワート
ランジスタ１２２に供給することができる。また、この
出力電圧は、バッファ用ｐＭＯＳ１３４のゲートにも接
続されているために、バッファ用ｐＭＯＳ１３４は瞬時
にＯＦＦとなり、バッファ用ｐＭＯＳ１３４、ｐＭＯＳ
トランジスタ１３５、ｎＭＯＳトランジスタ１３６に流
れる貫通電流はＯＮ／ＯＦＦの切り替わりの瞬間にわず
かに流れるだけである。その結果、バッファ用ｐＭＯＳ
１３７のゲートに印加される電圧は０Ｖに確定するの
で、バッファ用ｐＭＯＳ１３７のＯＮ状態をより確実に
することができる。

【００２４】また、ラッチ回路１２３からの出力電圧が
Ｌｏの時は、バッファ用ｐＭＯＳ１３４、ＣＭＯＳイン
バータ１３５、１３６とバッファ用ｐＭＯＳ１３７、Ｃ
ＭＯＳインバータ１３８、１３９がそれぞれ反対の状態
になり、ｎＭＯＳパワートランジスタ１２２のゲートに
出力される信号は０Ｖとなる。つまり、ラッチ回路１２
３の出力がＨｉ（画像データ有り）の場合には、パワー
トランジスタ１２２のゲートは電源１４０の電圧が印加
されてパワートランジスタ１２２はＯＮとなり、ヒータ
１０１に電流が流れてインク吐出による記録が行われ
る。

【００２５】このとき、電源ライン１４０の電圧をシフ
トレジスタ１２４及びラッチ回路１２３の電源電圧であ
る５Ｖより高く設定しておけば、その電圧がパワートラ
ンジスタ１２２のゲートに印加されて、パワートランジ
スタ１２２のドライバビリティを向上させることができ
る。この時の電源ライン１４０の電圧は任意に設定する
ことが可能であるが、例えばＣＭＯＳインバータのブレ
ークダウン耐圧やＭＯＳトランジスタのゲート酸化膜の
絶縁耐圧の許容範囲内で、できるだけ高い電圧に設定す
ることが望ましい。また、ヒータ１２１への電源ライン
１２５の電圧と電圧変換回路１３１の電源ライン１４０
とを共有することも可能であり、こうすれば電源ライン
を２系統要する必要がなく、所望の特性が得られ、回路
構成が簡略化できる。

【００２６】この場合、電圧変換回路１３１のＯＮ／Ｏ
ＦＦのしきい値は、電源ライン１４０の電圧、バッファ
用ｐＭＯＳ１３４、１３７、ＣＭＯＳインバータを構成
するｐＭＯＳトランジスタ１３５、１３８及びｎＭＯＳ
トランジスタ１３６、１３９のサイズで決定されるた
め、これらを最適化することで任意の値に調節可能であ
る。例えば、バッファ用ｐＭＯＳ１３４、１３７のＯＮ
抵抗が高くなるようにサイズ決定すれば、しきい値は低
くなり、ＯＮ抵抗が低くなるようにすればしきい値は高
くなる。このようにサイズを調整し、例えば２．５Ｖ付
近のしきい値とすれば、従来の抵抗とｎＭＯＳトランジ
スタからなる電圧変換回路に比較して、高いノイズマー
ジンを確保することができる。

【００２７】［第２の実施形態の回路構成］第２の実施
形態の回路構成について説明する。図２は本発明の第２
の実施形態の回路図である。

【００２８】図２に示すように、符号１５１は、ヒータ
１２１の電源ライン１２５から電圧変換回路１３１の電
源ライン１４０へ電圧を作り出すための電圧供給回路で
ある。符号１５２、１５３は抵抗、符号１５４はｎＭＯ
Ｓトランジスタ、符号１５５はｎＭＯＳトランジスタ１
５４のソースに接続された抵抗で、ｎＭＯＳトランジス
タ１５４及び抵抗１５５によりソースフォロワ型のバッ
ファを形成する。第１の実施形態において、電圧変換回
路１３１の電源ライン１４０の電圧は、ＣＭＯＳインバ
ータのブレークダウン耐圧及びＭＯＳのゲート耐圧を超
えることなく、可能な限り高く設定することが望まし
く、可能ならばヒータの電源ラインと共有してもよいと
述べた。しかしながら、通常、ヒータへの駆動電圧は２
０Ｖ以上の高い値に設定される場合が多く、またＣＭＯ
Ｓインバータのブレークダウン耐圧は１５Ｖ程度までの
プロセスで作られることが多い。またＭＯＳのゲート耐
圧はゲート酸化膜厚に依存するために、ゲート酸化膜の
絶縁耐圧より十分低い電圧とする必要があり、電圧変換
回路の最適な電圧とヒータの駆動電圧とが一致すること
は難しい。更に、電圧変換回路の電源ラインを別に設け
ることは全体のシステムによっては大きな負担となり、
コストアップにつながる場合もある。

【００２９】そこで、この第２の実施形態では、抵抗１
５２、１５３の分圧比により、ヒータの電源ライン１２
５から任意の電圧を作り出し、これにバッファとしての
ｎＭＯＳトランジスタ１５４と抵抗１５５から構成され
るソースフォロワ回路を接続して、電圧変換回路に供給
することにより、別電源を設けることなく、電圧変換回
路に最適な電圧を供給することを実現したものである。

【００３０】特に、第２の実施形態の回路構成に対し
て、従来のｎＭＯＳトランジスタと抵抗の組み合わせか
らなる電圧変換回路を用いた場合、このｎＭＯＳトラン
ジスタがＯＮする時に流れる電流で生じる電圧降下を吸
収するために、バッファとしてｎＭＯＳトランジスタを
十分大きくする必要があり、チップサイズの増大が必要
であったが、本発明の回路構成を適用すると、電圧変換
回路の電流は、ＯＮ／ＯＦＦの切り替わりで瞬時に流れ
るだけなので、従来のように大きなバッファ用のトラン
ジスタを必用とせず、チップサイズが縮小できる。

【００３１】以上説明したように、上記第１、第２の実
施形態によれば、ラッチ回路１２３の出力と、パワーｎ
ＭＯＳトランジスタ１２２のゲートとの間に、パワーｎ
ＭＯＳトランジスタ１２２のドライバビリティを向上さ
せる目的で電圧変換回路を設け、その構成を、バッファ
用ｐＭＯＳトランジスタ１３４、１３７と、ｐＭＯＳト
ランジスタ１３５、１３８及びｎＭＯＳトランジスタ１
３６、１３９からなるＣＭＯＳインバータとし、これら
のサイズを調節することで、高ノイズマージンの電圧変
換回路を実現できる。

【００３２】更に、電圧変換回路に流れる電流はＯＮ／
ＯＦＦの切り替わり時に瞬間的に流れるだけであるた
め、オンするビット数に依存せずに安定したヒータ駆動
を実現できる。

【００３３】［インクジェット記録ヘッド用基体］次
に、第１、第２の実施形態の回路構造を有するインクジ
ェット記録ヘッド用基体について説明する。図６は、イ
ンクジェット記録ヘッド用基体の詳細構成を示す斜視図
である。

【００３４】図６に示すように、インクジェット記録ヘ
ッド用基体は、複数の吐出口８００に連通した液路８０
５を形成するための流路壁部材８０１と、インク供給口
８０３を有する天板８０２とを組み付けることにより、
インクジェット記録方式の記録ヘッド８１０を構成でき
る。この場合、インク供給口８０３から注入されるイン
クが内部の共通液室８０４へ蓄えられて各液路８０５へ
供給され、その状態で基体８０８、発熱部８０６を駆動
することで吐出口８００からインクの吐出がなされる。

【００３５】また、図６に示す記録ヘッド８１０をイン
クジェット記録装置本体に装着し、装置本体から記録ヘ
ッド８１０へ付与される信号をコントロールすることに
より、高速記録、高画質記録を実現できるインクジェッ
ト記録装置を提供することができる。

【００３６】［インクジェット記録装置本体］次に、図
６に示す記録ヘッド８１０を用いたインクジェット記録
装置について説明する。図７は、本発明に係る実施形態
のインクジェット記録装置９００を示す外観斜視図であ
る。

【００３７】図７において、記録ヘッド８１０は、駆動
モータ９０１の正逆回転に連動して駆動力伝達ギア９０
２、９０３を介して回転するリードスクリュー９０４の
螺旋溝９２１に対して係合するキャリッジ９２０上に搭
載されており、駆動モータ９０１の駆動力によってキャ
リッジ９２０と共にガイド９１９に沿って矢印ａ又はｂ
方向に往復移動可能となっている。不図示の記録媒体給
送装置によってプラテン９０６上に搬送される記録用紙
Ｐ用の紙押え板９０５は、キャリッジ移動方向に沿って
記録用紙Ｐをプラテン９０６に対して押圧する。

【００３８】フォトカプラ９０７、９０８は、キャリッ
ジ９２０に設けられたレバー９０９のフォトカプラ９０
７、９０８が設けられた領域での存在を確認して駆動モ
ータ９０１の回転方向の切換等を行うためのホームポジ
ション検知手段である。支持部材９１０は記録ヘッド８
１０の全面をキャップするキャップ部材９１１を支持
し、吸引手段９１２はキャップ部材９１１内を吸引し、
キャップ内開口５１３を介して記録ヘッド８１０の吸引
回復を行う。移動部材９１５は、クリーニングブレード
９１４を前後方向に移動可能にし、クリーニングブレー
ド９１４及び移動部材９１５は、本体支持板９１６に支
持されている。クリーニングブレード９１４は、図示の
形態でなく周知のクリーニングブレードが本実施形態に
も適用できることは言うまでもない。また、レバー９１
７は、吸引回復の吸引を開始するために設けられ、キャ
リッジ９２０と係合するカム９１８の移動に伴って移動
し、駆動モータ９０１からの駆動力がクラッチ切換等の
公知の伝達手段で移動制御される。記録ヘッド８１０に
設けられた発熱部８０６に信号を付与したり、駆動モー
タ９０１等の各機構の駆動制御を司る記録制御部（不図
示）は、装置本体側に設けられている。

【００３９】上述のような構成のインクジェット記録装
置９００は、記録媒体給送装置によってプラテン９０６
上に搬送される記録用紙Ｐに対し、記録ヘッド８１０が
記録用紙Ｐの全幅にわたって往復移動しながら記録を行
うものであり、記録ヘッド８１０は、前述の各実施形態
の回路構造を有するインクジェット記録ヘッド用基体を
用いて製造されているため、高精度で高速な記録が可能
となる。

【００４０】［制御回路の構成］次に、上述した装置の
記録制御を実行するための制御回路の構成について説明
する。図８はインクジェット記録装置９００の制御回路
の構成を示すブロック図である。制御回路を示す同図に
おいて、１７００は記録信号を入力するインタフェー
ス、１７０１はＭＰＵ、１７０２はＭＰＵ１７０１が実
行する制御プログラムを格納するプログラムＲＯＭ、１
７０３は各種データ（上記記録信号やヘッドに供給され
る記録データ等）を保存しておくダイナミック型のＲＡ
Ｍである。１７０４は記録ヘッド１７０８に対する記録
データの供給制御を行うゲートアレイであり、インタフ
ェース１７００、ＭＰＵ１７０１、ＲＡＭ１７０３間の
データ転送制御も行う。１７１０は記録ヘッド１７０８
を搬送するためのキャリアモータ、１７０９は記録紙搬
送のための搬送モータである。１７０５はヘッドを駆動
するヘッドドライバ、１７０６，１７０７はそれぞれ搬
送モータ１７０９、キャリアモータ１７１０を駆動する
ためのモータドライバである。

【００４１】上記制御構成の動作を説明すると、インタ
フェース１７００に記録信号が入るとゲートアレイ１７
０４とＭＰＵ１７０１との間で記録信号がプリント用の
記録データに変換される。そして、モータドライバ１７
０６、１７０７が駆動されると共に、ヘッドドライバ１
７０５に送られた記録データに従って記録ヘッドが駆動
され、印字が行われる。

【００４２】以上の説明においては、インクジェット記
録ヘッド用基体をインクジェット方式の記録ヘッドに採
用した例について説明したが、本発明に基づく基体構造
は、たとえば、サーマルヘッド用基体にも応用できるも
のである。

【００４３】本発明は、特にインクジェット記録方式の
中でも出願人の提唱する、熱エネルギーを利用してイン
クを吐出する方式の記録ヘッド、記録装置において、優
れた効果をもたらすものである。

【００４４】その代表的な構成や原理については、例え
ば、米国特許第4,723,129号明細書、同第4,740,796号明
細書に開示されている基本的な原理を用いて行なうもの
が好ましい。この方法はいわゆるオンデマンド型、コン
ティニュアス型のいずれにも適用可能であるが、特に、
オンデマンド型の場合には、液体（インク）が保持され
ているシートや液路に対応して配置されている電気熱変
換体に、記録情報に対応していて該沸騰を越える急速な
温度上昇を与える少なくとも一つの駆動信号を印加する
ことによって、電気熱変換体に熱エネルギーを発生せし
め、記録ヘッドの熱作用面に膜沸騰させて、結果的にこ
の駆動信号に一対一対応し液体（インク）内の気泡を形
成出来るので有効である。この気泡の成長、収縮により
吐出用開口を介して液体（インク）を吐出させて、少な
くとも一つの滴を形成する。この駆動信号をパルス形状
とすると、即時適切に気泡の成長収縮が行なわれるの
で、特に応答性に優れた液体（インク）の吐出が達成で
き、より好ましい。このパルス形状の駆動信号として
は、米国特許第4,463,359号明細書、同第4,345,262号明
細書に記載されているようなものが適している。なお、
上記熱作用面の温度上昇率に関する発明の米国特許第4,
313,124号明細書に記載されている条件を採用すると、
さらに優れた記録を行なうことができる。

【００４５】記録ヘッドの構成としては、上述の各明細
書に開示されているような吐出口、液路、電器熱変換体
の組み合わせ構成（直線状液流路または直角液流路）の
他に熱作用部が屈曲する領域に配置されている構成を開
示する米国特許第4,558,333号明細書、米国特許第4,45
9,600号明細書を用いた構成も本発明に含まれるもので
ある。加えて、複数の電気熱変換体に対して、共通する
スリットを電気熱変換体の吐出部とする構成を開示する
特開昭５９年第１２３６７０号公報や熱エネルギーの圧
力波を吸収する開口を吐出部に対応させる構成を開示す
る特開昭５９年第１３８４６１号公報に基づいた構成と
しても本発明は有効である。

【００４６】更に、記録装置が記録出来る最大記録媒体
の幅に対応した長さを有するフルラインタイプの記録ヘ
ッドとしては、上述した明細書に開示されているような
複数記録ヘッドの組み合わせによって、その長さを満た
す構成や一体的に形成された一個の記録ヘッドとしての
構成のいずれでもよいが、本発明は、上述した効果を一
層有効に発揮することができる。

【００４７】［記録ヘッドの別形態］図９に示すよう
に、インクジェット記録ヘッド８１０は、複数の吐出口
８００を有する記録ヘッド部８１１と、この記録ヘッド
部８１１に供給するためのインクを保持するインク容器
８１２とを備える。インク容器８１２は、境界線Ｋを境
に記録ヘッド部８１１に着脱可能に設けられている。イ
ンクジェット記録ヘッド８１０には、図７に示す記録装
置に搭載された時にキャリッジ側からの電気信号を受け
取るための電気的コンタクト（不図示）が設けられてお
り、この電気信号によってヒータが駆動される。インク
容器８１２内部には、インクを保持するために繊維質状
若しくは多孔質状のインク吸収体が設けられており、こ
れらのインク吸収体によってインクが保持されている。

【００４８】これに対して、図７に示すインクジェット
記録ヘッド８１０は、記録ヘッド部８１１とインク容器
８１２とが一体的に構成されている。

【００４９】尚、本発明は、その趣旨を逸脱しない範囲
で上記実施形態を修正又は変更したものに適用可能であ
る。

【００５０】本発明は、複数の機器（例えばホストコン
ピュータ、インタフェイス機器、リーダ、プリンタな
ど）から構成されるシステムに適用しても、一つの機器
からなる装置（例えば、複写機、ファクシミリ装置等）
に適用してもよい。

【００５１】

【発明の効果】以上説明したように、本発明によれば、
パワートランジスタのドライバビリティを向上するため
の電圧変換回路で用いられるインバータのしきい値を高
くしてＧＮＤラインのノイズマージンを確保すると共
に、オンビット数に依存した電源電圧の変動を抑制でき
る。

【００５２】

【図面の簡単な説明】

【図１】本発明の第１の実施形態の回路図である。

【図２】本発明の第２の実施形態の回路図である。

【図３】従来のインクジェット方式の記録ヘッドの回路
構成を示す図である。

【図４】図３に示す記録ヘッドの駆動回路を駆動するた
めの各種信号のタイミングチャートである。

【図５】従来のインクジェット方式の記録ヘッドの回路
構成を示す図である。

【図６】インクジェット記録ヘッド用基体の詳細構成を
示す斜視図である。

【図７】本発明に係る実施形態のインクジェット記録装
置を示す外観斜視図である。

【図８】インクジェット記録装置の制御回路の構成を示
すブロック図である。

【図９】図７に示すインクジェット記録ヘッドの別形態
を説明する外観斜視図である。

【符号の説明】

１２１…ヒータ １２２…ｎＭＯＳパワートランジスタ １２３…ラッチ回路 １２４…シフトレジスタ １３１…電圧変換回路 １５１…電圧発生回路

Claims (9)

【特許請求の範囲】
1. 【請求項１】 複数の記録素子を有し、該夫々の記録素
   子を独立に通電駆動することにより画像データを記録媒
   体に記録する記録ヘッドにおいて、 電源が供給され、前記記録素子を通電駆動するためのパ
   ワートランジスタと、 前記夫々の記録素子に対して所定のタイミングで画像デ
   ータを出力する出力回路と、 電源が供給され、前記画像データに基づいて該パワート
   ランジスタのゲートに印加される電圧を変換して通電駆
   動するためのＣＭＯＳ論理回路とを備え、 前記ＣＭＯＳ論理回路は、前記画像データの電圧が印加
   されるｎＭＯＳ型素子及びｐＭＯＳ型素子を有するＣＭ
   ＯＳインバータ回路と、前記電源から該ＣＭＯＳインバ
   ータ回路に供給される電圧を分配するｐＭＯＳ型素子と
   を有することを特徴とする記録ヘッド。
2. 【請求項２】 前記ＣＭＯＳ論理回路は、第１のインバ
   ータ回路及び第１のｐＭＯＳ型素子と、第２のインバー
   タ回路及び第２のｐＭＯＳ型素子とを有し、該第１のイ
   ンバータ回路の出力が該第２のｐＭＯＳ型素子のゲート
   に接続され、該第２のインバータ回路の出力が該第１の
   ｐＭＯＳ型素子のゲートに接続されていることを特徴と
   する請求項１に記載の記録ヘッド。
3. 【請求項３】 前記ＣＭＯＳ論理回路は、前記画像デー
   タを反転して前記第２のインバータ回路に入力する第１
   のＣＭＯＳインバータ素子と、該反転された画像データ
   を再度反転して前記第１のインバータ回路に入力する第
   ２のＣＭＯＳインバータ素子とを更に備えることを特徴
   とする請求項１又は請求項２に記載の記録ヘッド。
4. 【請求項４】 前記記録素子を通電駆動するために前記
   パワートランジスタに供給される電源と、前記ＣＭＯＳ
   論理回路に供給される電源とを共通化することを特徴と
   する請求項１乃至請求項３のいずれかに記載の記録ヘッ
   ド。
5. 【請求項５】 前記パワートランジスタに供給される電
   源に接続され、前記ＣＭＯＳ論理回路に供給される電源
   電圧を生成する電圧生成回路を更に具備することを特徴
   とする請求項４に記載の記録ヘッド。
6. 【請求項６】 前記記録ヘッドは、インクを吐出して記
   録を行うインクジェット記録ヘッドであることを特徴と
   する請求項１に記載の記録ヘッド。
7. 【請求項７】 前記記録ヘッドは、熱エネルギーを利用
   してインクを吐出する記録ヘッドであって、インクに与
   える熱エネルギーを発生するための熱エネルギー変換体
   を備えていることを特徴とする請求項６に記載の記録ヘ
   ッド。
8. 【請求項８】 複数の記録素子を有し、該夫々の記録素
   子を独立に通電駆動することにより画像データを記録媒
   体に記録する記録ヘッドにおいて、 電源が供給され、前記記録素子を通電駆動するためのパ
   ワートランジスタと、 前記夫々の記録素子に対して所定のタイミングで画像デ
   ータを出力する出力回路と、 電源が供給され、前記画像データに基づいて該パワート
   ランジスタのゲートに印加される電圧を変換して通電駆
   動するためのＣＭＯＳ論理回路とを備え、 前記ＣＭＯＳ論理回路は、第１のｐＭＯＳトランジスタ
   と第１のｎＭＯＳトランジスタからなる第１のＣＭＯＳ
   インバータ回路と、第２のｐＭＯＳトランジスタと、第
   ３のｐＭＯＳトランジスタと第３のｎＭＯＳトランジス
   タからなる第２のＣＭＯＳインバータ回路と、第４のｐ
   ＭＯＳトランジスタとを有し、 前記第２のｐＭＯＳトランジスタのソースが電源に接続
   され、該第２のｐＭＯＳトランジスタのドレインが前記
   第１のｐＭＯＳトランジスタのソースに接続され、該第
   １のｐＭＯＳトランジスタのドレインが前記第１のｎＭ
   ＯＳトランジスタのドレインに接続され、該第１のトラ
   ンジスタのソースが接地され、 前記第４のｐＭＯＳトランジスタのソースが電源に接続
   され、該第４のｐＭＯＳトランジスタのドレインが前記
   第３のｐＭＯＳトランジスタのソースに接続され、該第
   ３のｐＭＯＳトランジスタのドレインが前記第３のｎＭ
   ＯＳトランジスタのドレインに接続され、該第３のｎＭ
   ＯＳトランジスタのソースが接地され、 前記第２のｐＭＯＳトランジスタのゲートが前記第３の
   ｐＭＯＳトランジスタのドレインと前記第３のｎＭＯＳ
   トランジスタのドレインとの接続部に接続され、 前記第４のｐＭＯＳトランジスタのゲートが前記第１の
   ｐＭＯＳトランジスタのドレインと前記第１のｎＭＯＳ
   トランジスタのドレインとの接続部に接続され、 前記第１のｐＭＯＳ、ｎＭＯＳトランジスタのゲートは
   共通に画像信号の出力と同じ信号が出力される端子に接
   続され、 前記第３のｐＭＯＳ、ｎＭＯＳトランジスタのゲートは
   共通に画像信号の出力を反転した信号が出力される端子
   に接続され、 前記第３のｐＭＯＳ、ｎＭＯＳトランジスタのドレイン
   の接続部から前記パワートランジスタのゲートに対して
   画像信号の振幅を変換した信号が出力されることを特徴
   とする記録ヘッド。
9. 【請求項９】 請求項１乃至請求項８のいずれかに記載
   の記録ヘッドを搭載することを特徴とする記録装置。