JPH11112323A - 振幅信号処理回路および振幅信号処理方法 - Google Patents
振幅信号処理回路および振幅信号処理方法Info
- Publication number
- JPH11112323A JPH11112323A JP9264341A JP26434197A JPH11112323A JP H11112323 A JPH11112323 A JP H11112323A JP 9264341 A JP9264341 A JP 9264341A JP 26434197 A JP26434197 A JP 26434197A JP H11112323 A JPH11112323 A JP H11112323A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplitude
- input signal
- level
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
- H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Manipulation Of Pulses (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 ハイ・レベルまたはロー・レベルのどちらと
も判定できない中間レベル出力を防止することで、受信
回路を構成しているトランジスタの不用意な導通状態を
なくし、大電流による消費電力や発熱量の増加を回避す
ることのできる振幅信号処理回路および振幅信号処理方
法を実現すること。 【解決手段】 入力信号と第１及び第２の基準電圧との
それぞれの差分を検出して差分信号として出力する差分
信号検出手段と、前記差分信号を受信して前記入力信号
のレベルがハイ・レベルまたはロー・レベルのいずれで
あるか、また、前記入力信号の振幅が予め定められた最
小定格範囲を逸脱しているか、を判別して出力する定格
信号認識手段とを備えることを特徴とする。
も判定できない中間レベル出力を防止することで、受信
回路を構成しているトランジスタの不用意な導通状態を
なくし、大電流による消費電力や発熱量の増加を回避す
ることのできる振幅信号処理回路および振幅信号処理方
法を実現すること。 【解決手段】 入力信号と第１及び第２の基準電圧との
それぞれの差分を検出して差分信号として出力する差分
信号検出手段と、前記差分信号を受信して前記入力信号
のレベルがハイ・レベルまたはロー・レベルのいずれで
あるか、また、前記入力信号の振幅が予め定められた最
小定格範囲を逸脱しているか、を判別して出力する定格
信号認識手段とを備えることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、信号の変換または
受信回路に関し、ある特定の振幅を有するハイ・レベル
信号またはロー・レベル信号を受信し、これを論理信号
処理回路で使用するために波形整形し、必要な振幅を持
ったハイ・レベル信号またはロー・レベル信号に変換す
るための振幅信号処理回路に関するものである。
受信回路に関し、ある特定の振幅を有するハイ・レベル
信号またはロー・レベル信号を受信し、これを論理信号
処理回路で使用するために波形整形し、必要な振幅を持
ったハイ・レベル信号またはロー・レベル信号に変換す
るための振幅信号処理回路に関するものである。
【０００２】
【従来の技術】現行の論理信号を取り扱う集積回路は、
高速化と低電力化及び低ノイズ化を達成することを目的
とする場合、電源電圧以下の小さな信号振幅を使用する
低振幅インターフェースが使用される場合が殆どであ
る。低振幅インターフェースとしては、ＧＴＬ：Gunnin
g Transceiver Logic、ＣＴＴ：Center Tapped Termina
tion、ＬＶＤＳ：Low Voltage Differential Signalin
g、ＰＥＣＬ：Pseudo Emitter Coupled Logic等が知ら
れている。例えばＰＥＣＬを例に挙げると、電源電圧は
約３Ｖまたは約５Ｖを有するが、取り扱う信号の振幅は
約０．６Ｖである。このような小振幅信号を転送するた
めの手段は、終端電圧源と終端抵抗を利用することが一
般的である。例えば、先に示したＰＥＣＬの場合には、
ハイ・レベルの信号を出力するときには、出力回路にて
ある特定の電流を流出し、終端抵抗を介して終端電圧源
に向けて流すことよって、特定の終端抵抗に生成される
起電力を生成することで実現され、また、ロー・レベル
信号を出力する場合には、出力回路にてある特定の電流
を、終端電圧源から抵抗を介して流入することによっ
て、特定の終端抵抗に生成される起電力を生成すること
で実現される。従って生成される小振幅信号は、ハイ・
レベルであれば終端電圧を中心に約０．３Ｖだけ高いレ
ベルを有し、また、ロー・レベルであれば約０．３Ｖだ
け低いレベルを有し、約０．６Ｖの信号振幅を生成させ
ている。
高速化と低電力化及び低ノイズ化を達成することを目的
とする場合、電源電圧以下の小さな信号振幅を使用する
低振幅インターフェースが使用される場合が殆どであ
る。低振幅インターフェースとしては、ＧＴＬ：Gunnin
g Transceiver Logic、ＣＴＴ：Center Tapped Termina
tion、ＬＶＤＳ：Low Voltage Differential Signalin
g、ＰＥＣＬ：Pseudo Emitter Coupled Logic等が知ら
れている。例えばＰＥＣＬを例に挙げると、電源電圧は
約３Ｖまたは約５Ｖを有するが、取り扱う信号の振幅は
約０．６Ｖである。このような小振幅信号を転送するた
めの手段は、終端電圧源と終端抵抗を利用することが一
般的である。例えば、先に示したＰＥＣＬの場合には、
ハイ・レベルの信号を出力するときには、出力回路にて
ある特定の電流を流出し、終端抵抗を介して終端電圧源
に向けて流すことよって、特定の終端抵抗に生成される
起電力を生成することで実現され、また、ロー・レベル
信号を出力する場合には、出力回路にてある特定の電流
を、終端電圧源から抵抗を介して流入することによっ
て、特定の終端抵抗に生成される起電力を生成すること
で実現される。従って生成される小振幅信号は、ハイ・
レベルであれば終端電圧を中心に約０．３Ｖだけ高いレ
ベルを有し、また、ロー・レベルであれば約０．３Ｖだ
け低いレベルを有し、約０．６Ｖの信号振幅を生成させ
ている。
【０００３】ところで、小振幅信号の転送手段には、単
相転送方式と差動転送方式が一般的に行われている。単
相転送方式は信号転送に利用する信号は小振幅信号一つ
であるが、差動転送方式は単相転送方式の転送信号と同
等の小振幅信号の他に、小振幅信号の位相のみが反転し
た信号の二つを同時に転送する。
相転送方式と差動転送方式が一般的に行われている。単
相転送方式は信号転送に利用する信号は小振幅信号一つ
であるが、差動転送方式は単相転送方式の転送信号と同
等の小振幅信号の他に、小振幅信号の位相のみが反転し
た信号の二つを同時に転送する。
【０００４】また、単相転送方式では信号を受信する場
合に、受信回路が保有する２つの入力端子の一方には、
信号振幅の中心値に近いリファレンス電圧を供給し、他
方の入力端子には転送信号を入力し、リファレンス電圧
より高い転送信号が供給された場合をハイ・レベル信号
と判定し、また基準電圧より低い転送信号が供給された
場合をロー・レベル信号と判定することで、転送信号の
レベルが見極められる。
合に、受信回路が保有する２つの入力端子の一方には、
信号振幅の中心値に近いリファレンス電圧を供給し、他
方の入力端子には転送信号を入力し、リファレンス電圧
より高い転送信号が供給された場合をハイ・レベル信号
と判定し、また基準電圧より低い転送信号が供給された
場合をロー・レベル信号と判定することで、転送信号の
レベルが見極められる。
【０００５】一方、差動転送方式の信号を受信する場合
には、先に説明したように位相のみが反転した２つの信
号が同時送信され、受信回路が保有する２つの入力端子
には２つの信号がそのまま供給される。その場合、一方
の端子である反転相入力端子に対し、他方の端子である
正相入力端子に供給された信号レベルが高ければ、ハイ
・レベル信号と判定し、また反転相入力端子に対し正相
入力端子に供給された信号が低ければ、ロー・レベル信
号と判定することで、転送信号のレベルが見極められ
る。
には、先に説明したように位相のみが反転した２つの信
号が同時送信され、受信回路が保有する２つの入力端子
には２つの信号がそのまま供給される。その場合、一方
の端子である反転相入力端子に対し、他方の端子である
正相入力端子に供給された信号レベルが高ければ、ハイ
・レベル信号と判定し、また反転相入力端子に対し正相
入力端子に供給された信号が低ければ、ロー・レベル信
号と判定することで、転送信号のレベルが見極められ
る。
【０００６】図７（ａ）は従来から利用されている単相
転送方式回路の構成を示すブロック図であり、図７
（ｂ）はその入出力信号のタイミングチャートを示す図
である。その回路構成は、図７（ａ）に示されるよう
に、入力端子（ＩＮ）に単相レベル判別回路２６の一方
の入力端が接続され、リファレンス入力端子（ＶＲ１）
に単相レベル判別回路２６の他方の入力端が接続され、
単相レベル判別回路２６の出力端に単相レベル認識回路
２７の入力端が接続され、出力端子（ＯＵＴ）に単相レ
ベル認識回路２７の出力端が接続される。
転送方式回路の構成を示すブロック図であり、図７
（ｂ）はその入出力信号のタイミングチャートを示す図
である。その回路構成は、図７（ａ）に示されるよう
に、入力端子（ＩＮ）に単相レベル判別回路２６の一方
の入力端が接続され、リファレンス入力端子（ＶＲ１）
に単相レベル判別回路２６の他方の入力端が接続され、
単相レベル判別回路２６の出力端に単相レベル認識回路
２７の入力端が接続され、出力端子（ＯＵＴ）に単相レ
ベル認識回路２７の出力端が接続される。
【０００７】図７（ａ）に示した従来例の動作について
図７（ｂ）に示されるタイミングチャートを参照して説
明する。図７（ｂ）によれば、単相レベル判別回路２６
の２つの入力端子には、入力信号（ＩＮ）とリファレン
ス信号（ＶＲ１）が供給される。単相レベル判別回路２
６は、（ＶＲ１）に対して（ＩＮ）が大きな場合あるい
は小さな場合を、それぞれハイ・レベル、ロー・レベル
と判断し、２６ＯＵＴ信号を出力する。また単相レベル
認識回路２７は、２６ＯＵＴ信号を受信し、２６ＯＵＴ
信号の論理の非反転レベルであるＯＵＴ信号を出力す
る。ＯＵＴ信号の信号レベルの反転などの論理演算は、
単相レベル認識回路２７にて処理されることが一般的で
ある。
図７（ｂ）に示されるタイミングチャートを参照して説
明する。図７（ｂ）によれば、単相レベル判別回路２６
の２つの入力端子には、入力信号（ＩＮ）とリファレン
ス信号（ＶＲ１）が供給される。単相レベル判別回路２
６は、（ＶＲ１）に対して（ＩＮ）が大きな場合あるい
は小さな場合を、それぞれハイ・レベル、ロー・レベル
と判断し、２６ＯＵＴ信号を出力する。また単相レベル
認識回路２７は、２６ＯＵＴ信号を受信し、２６ＯＵＴ
信号の論理の非反転レベルであるＯＵＴ信号を出力す
る。ＯＵＴ信号の信号レベルの反転などの論理演算は、
単相レベル認識回路２７にて処理されることが一般的で
ある。
【０００８】また、図８（ａ）は従来から利用されてい
る差動転送方式回路の構成を示すブロック図であり、図
８（ｂ）はその入出力信号のタイミングチャートを示す
図である。その回路構成は、図８（ａ）に示されるよう
に、正相入力端子（ＩＮ）に差動レベル判別回路２８の
一方の入力端が接続され、反転相入力端子（ＩＮＸ）に
差動レベル判別回路２８の他方の入力端が接続され、差
動レベル判別回路２８の出力端に単相レベル認識回路２
７の入力端が接続され、出力端子（ＯＵＴ）に単相レベ
ル認識回路２７の出力端が接続される。
る差動転送方式回路の構成を示すブロック図であり、図
８（ｂ）はその入出力信号のタイミングチャートを示す
図である。その回路構成は、図８（ａ）に示されるよう
に、正相入力端子（ＩＮ）に差動レベル判別回路２８の
一方の入力端が接続され、反転相入力端子（ＩＮＸ）に
差動レベル判別回路２８の他方の入力端が接続され、差
動レベル判別回路２８の出力端に単相レベル認識回路２
７の入力端が接続され、出力端子（ＯＵＴ）に単相レベ
ル認識回路２７の出力端が接続される。
【０００９】図８（ａ）に示した従来例の動作を図８
（ｂ）に示すタイミングチャートを参照して説明する。
図８（ｂ）によれば、差動レベル判別回路２８の２つの
入力端子には、正相入力信号（ＩＮ）と反転相入力信号
（ＩＮＸ）が供給される。差動レベル判別回路２８は、
（ＩＮＸ）に対し、（ＩＮ）が大きな場合、あるいは、
小さな場合を、それぞれハイ・レベル、ロー・レベルと
判断し、２８ＯＵＴ信号を出力する。また単相レベル認
識回路２７は、２８ＯＵＴ信号を受信し、２８ＯＵＴ信
号の論理の非反転レベルであるＯＵＴ信号を出力する。
ＯＵＴ信号のレベルの反転などの論理演算は、単相レベ
ル認識回路２７にて処理される。
（ｂ）に示すタイミングチャートを参照して説明する。
図８（ｂ）によれば、差動レベル判別回路２８の２つの
入力端子には、正相入力信号（ＩＮ）と反転相入力信号
（ＩＮＸ）が供給される。差動レベル判別回路２８は、
（ＩＮＸ）に対し、（ＩＮ）が大きな場合、あるいは、
小さな場合を、それぞれハイ・レベル、ロー・レベルと
判断し、２８ＯＵＴ信号を出力する。また単相レベル認
識回路２７は、２８ＯＵＴ信号を受信し、２８ＯＵＴ信
号の論理の非反転レベルであるＯＵＴ信号を出力する。
ＯＵＴ信号のレベルの反転などの論理演算は、単相レベ
ル認識回路２７にて処理される。
【００１０】
【発明が解決しようとする課題】上述したように、従来
行われている信号振幅処理において単相転送信号または
差動転送信号は出力回路から送信されるが、出力回路は
ハイ・レベルまたはロー・レベルのいずれも送信しない
ハイ・インピーダンス状態となる場合がある。これは出
力回路において、同じ信号転送路に接続されている他の
出力回路との信号競合を避ける手段として一般的によく
利用されている。
行われている信号振幅処理において単相転送信号または
差動転送信号は出力回路から送信されるが、出力回路は
ハイ・レベルまたはロー・レベルのいずれも送信しない
ハイ・インピーダンス状態となる場合がある。これは出
力回路において、同じ信号転送路に接続されている他の
出力回路との信号競合を避ける手段として一般的によく
利用されている。
【００１１】また、ハイ・インピーダンス状態の他の例
としては、出力回路が信号転送路との接続が開放された
場合にもハイ・インピーダンス状態となる。ハイ・イン
ピーダンス状態になると、信号転送路のハイ・レベル、
ロー・レベルは、ともに終端電源と同等のレベルとな
り、その振幅は零になる。
としては、出力回路が信号転送路との接続が開放された
場合にもハイ・インピーダンス状態となる。ハイ・イン
ピーダンス状態になると、信号転送路のハイ・レベル、
ロー・レベルは、ともに終端電源と同等のレベルとな
り、その振幅は零になる。
【００１２】ところで、小振幅信号を受信する回路は、
受信信号をハイ・レベルまたはロー・レベルとして判別
できなくなる最小振幅の限界値が必ず存在する。その限
界値は、回路として受信可能な振幅の最小定格値とさ
れ、信号送信の際には、定格値を逸脱しないような振幅
で転送しなければならない。この定格値以下の振幅を受
信回路に供給した場合、信号のハイ・レベルまたはロー
・レベルを正確に認識することができず、誤信号を出力
してしまうという問題が発生する。これを図７（ａ）に
示した従来例で説明すると、入力端子（ＩＮ）への供給
信号振幅が、最小定格値を逸脱した場合、単相レベル判
別回路２６は入力信号のハイ・レベルまたはロー・レベ
ルを認識できず、ハイ・レベルまたはロー・レベルのど
ちらとも判定できない中間レベルを出力する。この出力
信号を単相レベル認識回路２７が受信すると、信号のハ
イ・レベルまたはロー・レベルを正確に認識できず、誤
信号を出力する。このときに出力される誤信号とは、ハ
イ・レベルまたはロー・レベルが、受信回路の供給電源
や周囲温度、及び製造ばらつき等の条件に依存して無秩
序に変動する場合や、ハイ・レベルまたはロー・レベル
のどちらとも判定できない中間レベルを出力する場合な
ど様々である。前者に関しては、誤信号によって集積回
路が搭載された装置が誤動作を引き起こし、また、後者
に関しては、受信回路を構成しているトランジスタが不
用意な導通状態を保ち、大きな定常電流が流れるという
問題を引き起こす。更にこの大電流は、消費電力や発熱
量の増加を起こし、集積回路、またはそれが搭載された
装置において、正常動作を維持することができないとい
う問題を引き起こす。
受信信号をハイ・レベルまたはロー・レベルとして判別
できなくなる最小振幅の限界値が必ず存在する。その限
界値は、回路として受信可能な振幅の最小定格値とさ
れ、信号送信の際には、定格値を逸脱しないような振幅
で転送しなければならない。この定格値以下の振幅を受
信回路に供給した場合、信号のハイ・レベルまたはロー
・レベルを正確に認識することができず、誤信号を出力
してしまうという問題が発生する。これを図７（ａ）に
示した従来例で説明すると、入力端子（ＩＮ）への供給
信号振幅が、最小定格値を逸脱した場合、単相レベル判
別回路２６は入力信号のハイ・レベルまたはロー・レベ
ルを認識できず、ハイ・レベルまたはロー・レベルのど
ちらとも判定できない中間レベルを出力する。この出力
信号を単相レベル認識回路２７が受信すると、信号のハ
イ・レベルまたはロー・レベルを正確に認識できず、誤
信号を出力する。このときに出力される誤信号とは、ハ
イ・レベルまたはロー・レベルが、受信回路の供給電源
や周囲温度、及び製造ばらつき等の条件に依存して無秩
序に変動する場合や、ハイ・レベルまたはロー・レベル
のどちらとも判定できない中間レベルを出力する場合な
ど様々である。前者に関しては、誤信号によって集積回
路が搭載された装置が誤動作を引き起こし、また、後者
に関しては、受信回路を構成しているトランジスタが不
用意な導通状態を保ち、大きな定常電流が流れるという
問題を引き起こす。更にこの大電流は、消費電力や発熱
量の増加を起こし、集積回路、またはそれが搭載された
装置において、正常動作を維持することができないとい
う問題を引き起こす。
【００１３】上記の一連の現象は、図８に示した差動転
送方式の場合でも同様に発生する。先に説明したハイ・
インピーダンス状態は、信号振幅が零のため、受信回路
の最小振幅規格を完全に逸脱してしまい、上記と同様な
現象を引き起こす問題点があった。
送方式の場合でも同様に発生する。先に説明したハイ・
インピーダンス状態は、信号振幅が零のため、受信回路
の最小振幅規格を完全に逸脱してしまい、上記と同様な
現象を引き起こす問題点があった。
【００１４】本発明は上述したような従来の技術が有す
る問題点に鑑みてなされたものであって、ハイ・レベル
またはロー・レベルのどちらとも判定できない中間レベ
ル出力を防止することで、受信回路を構成しているトラ
ンジスタの不用意な導通状態をなくし、大電流による消
費電力や発熱量の増加を回避することのできる振幅信号
処理回路および振幅信号処理方法を実現することを目的
とする
る問題点に鑑みてなされたものであって、ハイ・レベル
またはロー・レベルのどちらとも判定できない中間レベ
ル出力を防止することで、受信回路を構成しているトラ
ンジスタの不用意な導通状態をなくし、大電流による消
費電力や発熱量の増加を回避することのできる振幅信号
処理回路および振幅信号処理方法を実現することを目的
とする
【００１５】
【課題を解決するための手段】本発明の振幅信号処理回
路は、入力信号と第１及び第２の基準電圧とのそれぞれ
の差分を検出して差分信号として出力する差分信号検出
手段と、前記差分信号を受信して前記入力信号のレベル
がハイ・レベルまたはロー・レベルのいずれであるか、
また、前記入力信号の振幅が予め定められた最小定格範
囲を逸脱しているか、を判別して出力する定格信号認識
手段とを備えることを特徴とする。
路は、入力信号と第１及び第２の基準電圧とのそれぞれ
の差分を検出して差分信号として出力する差分信号検出
手段と、前記差分信号を受信して前記入力信号のレベル
がハイ・レベルまたはロー・レベルのいずれであるか、
また、前記入力信号の振幅が予め定められた最小定格範
囲を逸脱しているか、を判別して出力する定格信号認識
手段とを備えることを特徴とする。
【００１６】本発明の他の形態による振幅信号処理回路
は、入力信号と入力信号の位相のみが反転した反転入力
信号との電位差、いわゆる信号振幅の差分を比較してそ
の結果を差動信号として出力する差動信号振幅検出手段
と、前記差動信号と第１及び第２の基準電圧とのそれぞ
れの差分を検出して差分信号として出力する差分信号検
出手段と、前記差分信号を受信して前記入力信号のレベ
ルがハイ・レベルまたはロー・レベルのいずれである
か、また、前記入力信号の振幅が予め定められた最小定
格範囲を逸脱しているか、を判別して出力する定格信号
認識手段とを備えることを特徴とする。
は、入力信号と入力信号の位相のみが反転した反転入力
信号との電位差、いわゆる信号振幅の差分を比較してそ
の結果を差動信号として出力する差動信号振幅検出手段
と、前記差動信号と第１及び第２の基準電圧とのそれぞ
れの差分を検出して差分信号として出力する差分信号検
出手段と、前記差分信号を受信して前記入力信号のレベ
ルがハイ・レベルまたはロー・レベルのいずれである
か、また、前記入力信号の振幅が予め定められた最小定
格範囲を逸脱しているか、を判別して出力する定格信号
認識手段とを備えることを特徴とする。
【００１７】これらのいずれにおいても、入力信号の振
幅の大きさや定格逸脱信号の大きさを任意の値に増幅可
能な信号増幅手段を備えることとしてもよい。
幅の大きさや定格逸脱信号の大きさを任意の値に増幅可
能な信号増幅手段を備えることとしてもよい。
【００１８】本発明の振幅信号処理方法は、入力信号と
第１及び第２の基準電圧とのそれぞれの差分を検出し、
前記検出した入力信号と第１及び第２の基準電圧とのそ
れぞれの差分から前記入力信号のレベルがハイ・レベル
またはロー・レベルのいずれであるか、また、前記入力
信号の振幅が予め定められた最小定格範囲を逸脱してい
るか、を判別することを特徴とする。
第１及び第２の基準電圧とのそれぞれの差分を検出し、
前記検出した入力信号と第１及び第２の基準電圧とのそ
れぞれの差分から前記入力信号のレベルがハイ・レベル
またはロー・レベルのいずれであるか、また、前記入力
信号の振幅が予め定められた最小定格範囲を逸脱してい
るか、を判別することを特徴とする。
【００１９】本発明の他の形態による振幅信号処理方法
は、入力信号と入力信号の位相のみが反転した反転入力
信号との電位差、いわゆる信号振幅の差分を比較し、前
記信号振幅の比較結果と第１及び第２の基準電圧とのそ
れぞれの差分を検出し、前記検出した入力信号と入力信
号の位相のみが反転した反転入力信号との比較結果と第
１及び第２の基準電圧とのそれぞれの差分から前記入力
信号のレベルがハイ・レベルまたはロー・レベルのいず
れであるか、また、前記入力信号の振幅が予め定められ
た最小定格範囲を逸脱しているか、を判別することを特
徴とする。
は、入力信号と入力信号の位相のみが反転した反転入力
信号との電位差、いわゆる信号振幅の差分を比較し、前
記信号振幅の比較結果と第１及び第２の基準電圧とのそ
れぞれの差分を検出し、前記検出した入力信号と入力信
号の位相のみが反転した反転入力信号との比較結果と第
１及び第２の基準電圧とのそれぞれの差分から前記入力
信号のレベルがハイ・レベルまたはロー・レベルのいず
れであるか、また、前記入力信号の振幅が予め定められ
た最小定格範囲を逸脱しているか、を判別することを特
徴とする。
【００２０】これらのいずれの方法においても、入力信
号の振幅の大きさや定格逸脱信号の大きさを任意の値に
増幅して判別を行うこととしてもよい。
号の振幅の大きさや定格逸脱信号の大きさを任意の値に
増幅して判別を行うこととしてもよい。
【００２１】「作用」上記のように構成される本発明に
おいては、入力信号の判定を従来行われているハイ・レ
ベルまたはロー・レベルであるかを判定することに加え
て、ハイ・インピーダンス状態の信号の特徴振幅が予め
定められた最小定格範囲を逸脱しているかが判定可能と
されているので、信号振幅が零であるハイ・インピーダ
ンスをも検出可能となる。これにより、不用意に生じた
ハイ・インピーダンス状態に発生する誤動作の防止や、
その状態に対処する処理信号を発生することが可能にな
る。
おいては、入力信号の判定を従来行われているハイ・レ
ベルまたはロー・レベルであるかを判定することに加え
て、ハイ・インピーダンス状態の信号の特徴振幅が予め
定められた最小定格範囲を逸脱しているかが判定可能と
されているので、信号振幅が零であるハイ・インピーダ
ンスをも検出可能となる。これにより、不用意に生じた
ハイ・インピーダンス状態に発生する誤動作の防止や、
その状態に対処する処理信号を発生することが可能にな
る。
【００２２】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。
面を参照して説明する。
【００２３】図１は本発明の第１の実施例の構成を示す
回路図である。本実施例は、直列に設けられた差分信号
検出回路１と定格信号認識回路２から構成されている。
差分信号検出回路１は入力端子ＩＮと２つのリファレン
ス電圧入力端子ＶＲ２，ＶＲ３と２つの出力端子ＯＵＴ
Ａ１，ＯＵＴＡ２を具備し、定格信号認識回路２は２つ
の入出力端子ＩＮＡ１，ＩＮＡ２，ＯＵＴ１，ＯＵＴ２
を具備している。
回路図である。本実施例は、直列に設けられた差分信号
検出回路１と定格信号認識回路２から構成されている。
差分信号検出回路１は入力端子ＩＮと２つのリファレン
ス電圧入力端子ＶＲ２，ＶＲ３と２つの出力端子ＯＵＴ
Ａ１，ＯＵＴＡ２を具備し、定格信号認識回路２は２つ
の入出力端子ＩＮＡ１，ＩＮＡ２，ＯＵＴ１，ＯＵＴ２
を具備している。
【００２４】図３は差分信号検出回路１の構成を示す回
路図である。差分信号検出回路１は同図に示すように、
能動負荷用トランジスタ６と７及び１１と１２のそれぞ
れに、一定の電流を流すための電流源８及び１３と、電
流の開閉を行う切換用トランジスタ４と５及び９と１０
から形成される。
路図である。差分信号検出回路１は同図に示すように、
能動負荷用トランジスタ６と７及び１１と１２のそれぞ
れに、一定の電流を流すための電流源８及び１３と、電
流の開閉を行う切換用トランジスタ４と５及び９と１０
から形成される。
【００２５】ＰＭＯＳトランジスタである能動負荷用ト
ランジスタ６と７は、ソースが電源電位ＶＤＤに接続さ
れ、ゲートは共通に能動負荷用トランジスタ６のドレイ
ンに接続されている。ＮＭＯＳトランジスタである切換
用トランジスタ４と５それぞれのドレインは能動負荷用
トランジスタ６と７それぞれのドレインに接続され、各
ソースは共通に電流源８に接続されている。ＮＭＯＳト
ランジスタである能動負荷用トランジスタ１１と１２
は、ソースが電源電位ＶＳＳに接続され、ゲートは共通
に能動負荷用トランジスタ１２のドレインに接続されて
いる。ＰＭＯＳトランジスタである切換用トランジスタ
９と１０それぞれのドレインは能動負荷用トランジスタ
１１と１２それぞれのドレインに接続され、各ソースは
共通に電流源１３に接続されている。切換用トランジス
タ５と９のゲートは共通に接続されて入力端子ＩＮとさ
れ、切換用トランジスタ４と１０の各ゲートはそれぞれ
リファレンス電圧入力端子ＶＲ２、ＶＲ３とされ、各ド
レインは出力端子ＯＵＴＡ１、ＯＵＴＡ２とされてい
る。
ランジスタ６と７は、ソースが電源電位ＶＤＤに接続さ
れ、ゲートは共通に能動負荷用トランジスタ６のドレイ
ンに接続されている。ＮＭＯＳトランジスタである切換
用トランジスタ４と５それぞれのドレインは能動負荷用
トランジスタ６と７それぞれのドレインに接続され、各
ソースは共通に電流源８に接続されている。ＮＭＯＳト
ランジスタである能動負荷用トランジスタ１１と１２
は、ソースが電源電位ＶＳＳに接続され、ゲートは共通
に能動負荷用トランジスタ１２のドレインに接続されて
いる。ＰＭＯＳトランジスタである切換用トランジスタ
９と１０それぞれのドレインは能動負荷用トランジスタ
１１と１２それぞれのドレインに接続され、各ソースは
共通に電流源１３に接続されている。切換用トランジス
タ５と９のゲートは共通に接続されて入力端子ＩＮとさ
れ、切換用トランジスタ４と１０の各ゲートはそれぞれ
リファレンス電圧入力端子ＶＲ２、ＶＲ３とされ、各ド
レインは出力端子ＯＵＴＡ１、ＯＵＴＡ２とされてい
る。
【００２６】また、図５（ａ）は、定格信号認識回路２
の構成を示す回路図である。定格信号認識回路２は同図
に示すように、ハイ・レベルとロー・レベル及びハイ・
インピーダンスレベルを論理信号として出力ための論理
回路２１ないし２５から形成される。ＮＡＮＤ回路２１
は、入力端子ＩＮＡ１、ＩＮＡ２が入力に接続され、そ
の出力はＡＮＤ回路２３、２４の一方の入力に出力さ
れ、また、インバータ２４を介して出力端子ＯＵＴ１に
出力される。ＡＮＤ回路２３の他方の入力には入力端子
ＩＮＡ２への入力がインバータ２２を介して出力されて
いる。ＡＮＤ回路２４の他方の入力にはＡＮＤ回路２３
の出力が入力され、その出力が出力端子ＯＵＴ２に出力
される。
の構成を示す回路図である。定格信号認識回路２は同図
に示すように、ハイ・レベルとロー・レベル及びハイ・
インピーダンスレベルを論理信号として出力ための論理
回路２１ないし２５から形成される。ＮＡＮＤ回路２１
は、入力端子ＩＮＡ１、ＩＮＡ２が入力に接続され、そ
の出力はＡＮＤ回路２３、２４の一方の入力に出力さ
れ、また、インバータ２４を介して出力端子ＯＵＴ１に
出力される。ＡＮＤ回路２３の他方の入力には入力端子
ＩＮＡ２への入力がインバータ２２を介して出力されて
いる。ＡＮＤ回路２４の他方の入力にはＡＮＤ回路２３
の出力が入力され、その出力が出力端子ＯＵＴ２に出力
される。
【００２７】図５（ｂ）は差分信号検出回路１および定
格信号認識回路２の動作を示す真理値表を示す図であ
り、同図に示されるように、ハイ・レベルまたはロー・
レベルの期待値は、２つの出力端子ＯＵＴ１，ＯＵＴ２
が互いに相反する相補論理になった場合とし、またハイ
・インピーダンス（ＨＺ）状態、すなわち入力信号振幅
が受信回路の最小振幅定格値以下になった場合の期待値
は、２つの出力端子がともにロー・レベルを出力した場
合としている。
格信号認識回路２の動作を示す真理値表を示す図であ
り、同図に示されるように、ハイ・レベルまたはロー・
レベルの期待値は、２つの出力端子ＯＵＴ１，ＯＵＴ２
が互いに相反する相補論理になった場合とし、またハイ
・インピーダンス（ＨＺ）状態、すなわち入力信号振幅
が受信回路の最小振幅定格値以下になった場合の期待値
は、２つの出力端子がともにロー・レベルを出力した場
合としている。
【００２８】上記のような論理表現は、受信回路と直接
あるいは間接的に接続される他の信号処理回路に対し、
転送線路の状態を知らせる手段として一般的に利用され
ている方法である。これによって他の信号処理装置は、
不用意に生じたハイ・インピーダンス状態に発生する誤
動作の防止や、その状態に対処する処理信号を発生する
ことが可能になる。
あるいは間接的に接続される他の信号処理回路に対し、
転送線路の状態を知らせる手段として一般的に利用され
ている方法である。これによって他の信号処理装置は、
不用意に生じたハイ・インピーダンス状態に発生する誤
動作の防止や、その状態に対処する処理信号を発生する
ことが可能になる。
【００２９】次に、本実施例の動作についてそのタイミ
ングチャートである図６を参照して説明する。
ングチャートである図６を参照して説明する。
【００３０】図６に示す２つのリファレンス電圧ＶＲ２
とＶＲ３の値は、受信回路の最小振幅定格値となるよう
に設定する。入力端子ＩＮの信号が変化し、２つのリフ
ァレンス電圧ＶＲ２とＶＲ３を通過すると、図３に示す
差分信号検出回路１の２つの出力ＯＵＴＡ１、ＯＵＴＡ
２からは、ぞれぞれ入力端子ＩＮの信号とは反対の論理
が出力する。この動作は、タイミングチャートの区間
とに相当し、入力信号ＩＮが振幅受信回路の定格以上
の振幅を有することで達成される動作である。これに対
し、入力端子ＩＮの信号振幅が、受信回路の定格以下の
振幅を有する区間では、微少な論理変化あっても、そ
の振幅は２つのリファレンス電圧ＶＲ２とＶＲ３値を通
過しないため、図３に示す差分信号検出回路１の２つの
出力ＯＵＴＡ１、ＯＵＴＡ２は変化することなく、ハイ
・レベルまたはロー・レベルの一定の信号を出力する。
出力ＯＵＴＡ１、ＯＵＴＡ２のそれぞれは、図５（ａ）
に示した定格信号認識回路２の２つの入力端子（ＩＮＡ
１、ＩＮＡ２）に供給される。図５（ｂ）に示す真理値
表をもとにすると、区間ないしにおける出力ＯＵＴ
１、ＯＵＴ２は、図６に示す通りのタイミングチャート
に至ることは容易に理解できる。すなわち定格振幅以上
の区間及びは、入力端子（ＩＮ）にハイ・レベルま
たはロー・レベルが供給された場合の図５（ｂ）に示し
た期待値と合致し、また、定格振幅以下の区間では、
ハイ・インピーダンスが供給された場合の期待値と合致
していることが理解できる。
とＶＲ３の値は、受信回路の最小振幅定格値となるよう
に設定する。入力端子ＩＮの信号が変化し、２つのリフ
ァレンス電圧ＶＲ２とＶＲ３を通過すると、図３に示す
差分信号検出回路１の２つの出力ＯＵＴＡ１、ＯＵＴＡ
２からは、ぞれぞれ入力端子ＩＮの信号とは反対の論理
が出力する。この動作は、タイミングチャートの区間
とに相当し、入力信号ＩＮが振幅受信回路の定格以上
の振幅を有することで達成される動作である。これに対
し、入力端子ＩＮの信号振幅が、受信回路の定格以下の
振幅を有する区間では、微少な論理変化あっても、そ
の振幅は２つのリファレンス電圧ＶＲ２とＶＲ３値を通
過しないため、図３に示す差分信号検出回路１の２つの
出力ＯＵＴＡ１、ＯＵＴＡ２は変化することなく、ハイ
・レベルまたはロー・レベルの一定の信号を出力する。
出力ＯＵＴＡ１、ＯＵＴＡ２のそれぞれは、図５（ａ）
に示した定格信号認識回路２の２つの入力端子（ＩＮＡ
１、ＩＮＡ２）に供給される。図５（ｂ）に示す真理値
表をもとにすると、区間ないしにおける出力ＯＵＴ
１、ＯＵＴ２は、図６に示す通りのタイミングチャート
に至ることは容易に理解できる。すなわち定格振幅以上
の区間及びは、入力端子（ＩＮ）にハイ・レベルま
たはロー・レベルが供給された場合の図５（ｂ）に示し
た期待値と合致し、また、定格振幅以下の区間では、
ハイ・インピーダンスが供給された場合の期待値と合致
していることが理解できる。
【００３１】次に、本発明の第２の実施例についてその
構成を示す図２を参照して説明する。
構成を示す図２を参照して説明する。
【００３２】本実施例は、差動転送方式によるものであ
り、図２に示される回路は差動転送の受信方式に加え、
信号振幅増幅作用を兼ね備えた受信回路である。信号振
幅増幅作用は、転送信号振幅と受信回路の最小振幅定格
値との差が小さく、差分信号検出回路の分解能などで定
格値以下の信号振幅を見極められない場合に、非常に有
効になるものである。
り、図２に示される回路は差動転送の受信方式に加え、
信号振幅増幅作用を兼ね備えた受信回路である。信号振
幅増幅作用は、転送信号振幅と受信回路の最小振幅定格
値との差が小さく、差分信号検出回路の分解能などで定
格値以下の信号振幅を見極められない場合に、非常に有
効になるものである。
【００３３】本実施例は図２に示すように、第１の実施
例で示した差分信号検出回路１と定格信号認識回路２に
加えて、正相入力端子ＩＮと反転相入力端子ＩＮＸと一
つの出力端ＯＵＴＢを具備した差動信号振幅検出手段お
よび信号増幅手段としての差動信号増幅段３を設けたも
のである。差分信号検出回路１は入力端子ＩＮへの入力
信号として差動信号増幅段３の出力端からのＯＵＴＢ信
号を入力する。
例で示した差分信号検出回路１と定格信号認識回路２に
加えて、正相入力端子ＩＮと反転相入力端子ＩＮＸと一
つの出力端ＯＵＴＢを具備した差動信号振幅検出手段お
よび信号増幅手段としての差動信号増幅段３を設けたも
のである。差分信号検出回路１は入力端子ＩＮへの入力
信号として差動信号増幅段３の出力端からのＯＵＴＢ信
号を入力する。
【００３４】図４は差動信号増幅回路３の構成を示す回
路図である。差動信号増幅回路３は同図に示すように、
抵抗負荷用抵抗素子１６及び１７のそれぞれに対して、
一定の電流を流すための電流源１９及び２０と、電流の
開閉を行う切換用トランジスタ１４及び１５を設けたも
のである。ベースが正相入力端子ＩＮとされる切換用ト
ランジスタ１４は、コレクタが抵抗負荷用抵抗素子１６
を介して電源電位ＶＤＤと接続され、エミッタが電流源
１９を介して電源電位ＶＳＳと接続されている。ベース
が反転相入力端子ＩＮＸとされ、コレクタが出力端ＯＵ
ＴＢとされる切換用トランジスタ１４は、コレクタが抵
抗負荷用抵抗素子１７を介して電源電位ＶＤＤと接続さ
れ、エミッタが電流源２０を介して電源電位ＶＳＳと接
続されている。また、各トランジスタのエミッタは抵抗
素子１８を介して接続されている。なお、差分信号検出
回路１と定格信号認識回路２は第１の実施例と同等の構
成のために説明は省略する。
路図である。差動信号増幅回路３は同図に示すように、
抵抗負荷用抵抗素子１６及び１７のそれぞれに対して、
一定の電流を流すための電流源１９及び２０と、電流の
開閉を行う切換用トランジスタ１４及び１５を設けたも
のである。ベースが正相入力端子ＩＮとされる切換用ト
ランジスタ１４は、コレクタが抵抗負荷用抵抗素子１６
を介して電源電位ＶＤＤと接続され、エミッタが電流源
１９を介して電源電位ＶＳＳと接続されている。ベース
が反転相入力端子ＩＮＸとされ、コレクタが出力端ＯＵ
ＴＢとされる切換用トランジスタ１４は、コレクタが抵
抗負荷用抵抗素子１７を介して電源電位ＶＤＤと接続さ
れ、エミッタが電流源２０を介して電源電位ＶＳＳと接
続されている。また、各トランジスタのエミッタは抵抗
素子１８を介して接続されている。なお、差分信号検出
回路１と定格信号認識回路２は第１の実施例と同等の構
成のために説明は省略する。
【００３５】本実施例の動作について説明すると、差動
信号増幅回路３によって正相入力端子ＩＮと反転相入力
端子ＩＮＸに入力された各信号が増幅された後の動作
は、第１の実施例と全く同様である。信号増幅率は、図
４に示す差動信号増幅回路３における抵抗素子１６及び
１７のそれぞれに流す一定の電流を、電流源１９及び２
０にて調節するか、あるいは電流源１９及び２０の定電
流に対し、抵抗素子１６及び１７の電気抵抗値を調節す
るかのいずれかで容易に達成される。
信号増幅回路３によって正相入力端子ＩＮと反転相入力
端子ＩＮＸに入力された各信号が増幅された後の動作
は、第１の実施例と全く同様である。信号増幅率は、図
４に示す差動信号増幅回路３における抵抗素子１６及び
１７のそれぞれに流す一定の電流を、電流源１９及び２
０にて調節するか、あるいは電流源１９及び２０の定電
流に対し、抵抗素子１６及び１７の電気抵抗値を調節す
るかのいずれかで容易に達成される。
【００３６】上記の増幅作用によって、正規の入力振幅
と最小振幅定格との差分を広げることができ、差分の中
間に、差分信号検出回路１の２つのリファレンス電圧Ｖ
Ｒ２とＶＲ３を設定する。この場合、差分のハイ・レベ
ル側には、ＶＲ２を設定し、ロー・レベル側にはＶＲ３
を設定することは、第１の実施例のタイミシグチャート
の図６と同様である。
と最小振幅定格との差分を広げることができ、差分の中
間に、差分信号検出回路１の２つのリファレンス電圧Ｖ
Ｒ２とＶＲ３を設定する。この場合、差分のハイ・レベ
ル側には、ＶＲ２を設定し、ロー・レベル側にはＶＲ３
を設定することは、第１の実施例のタイミシグチャート
の図６と同様である。
【００３７】なお、上述した第２の実施例の差動信号増
幅回路３の増幅率を１倍にすれば、信号増幅作用を持た
ないものとすることができ、また、第２の実施例を増幅
作用を兼ね備えた単相転送方式として利用したい場合
は、差動信号増幅回路３の反転相入力端子（ＩＮＸ）を
リファレンス入力端子（ＶＲ１）とし、正相入力端子
（ＩＮ）に単相転送信号を供給することで達成される。
幅回路３の増幅率を１倍にすれば、信号増幅作用を持た
ないものとすることができ、また、第２の実施例を増幅
作用を兼ね備えた単相転送方式として利用したい場合
は、差動信号増幅回路３の反転相入力端子（ＩＮＸ）を
リファレンス入力端子（ＶＲ１）とし、正相入力端子
（ＩＮ）に単相転送信号を供給することで達成される。
【００３８】なお、これまでに説明した単相レベル差分
信号検出回路１と差動信号増幅段３と定格信号認識回路
の回路構成は、それぞれ図３と図４と図５に示したが、
これらは回路の動作説明の便宜上、最もシンプルな構成
を利用したに過ぎず、従って図６に示したタイミングチ
ャートを達成する機能を有するものであれば、どのよう
な構成でも差し支えない。例えば、ＭＯＳトランジスタ
とバイポーラトランジスタとの差し替えや、抵抗素子と
ＭＯＳトランジスタとの差し替えなどは一般的によく利
用される実施例である。
信号検出回路１と差動信号増幅段３と定格信号認識回路
の回路構成は、それぞれ図３と図４と図５に示したが、
これらは回路の動作説明の便宜上、最もシンプルな構成
を利用したに過ぎず、従って図６に示したタイミングチ
ャートを達成する機能を有するものであれば、どのよう
な構成でも差し支えない。例えば、ＭＯＳトランジスタ
とバイポーラトランジスタとの差し替えや、抵抗素子と
ＭＯＳトランジスタとの差し替えなどは一般的によく利
用される実施例である。
【００３９】また、ハイ・レベルとロー・レベル及びハ
イ・インピーダンスの期待値においても、上記の説明で
は図５（ｂ）に示す論理を仮定したが、それぞれの状態
を表現できる諭理であれば第９図のタイミングチャート
と異なっていても差し支えなく、その期待値に応じて、
差分検出手段と信号増幅段と定格信号認識手段の論理を
変更する場合もあり得る。
イ・インピーダンスの期待値においても、上記の説明で
は図５（ｂ）に示す論理を仮定したが、それぞれの状態
を表現できる諭理であれば第９図のタイミングチャート
と異なっていても差し支えなく、その期待値に応じて、
差分検出手段と信号増幅段と定格信号認識手段の論理を
変更する場合もあり得る。
【００４０】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載するような効果を奏する。
いるので、以下に記載するような効果を奏する。
【００４１】転送線路上における転送信号のハイ・レベ
ルとロー・レベル及びハイ・インピーダンス状態を見極
め、それぞれが保有する期待値通りの論理を出力するた
め誤信号は出力されず、集積回路や装置の誤動作を回避
できる効果を持つ。特に、ハイ・レベルまたはロー・レ
ベルのどちらとも判定でさない中間レベル出力を防止す
ることで、受信回路を構成しているトランジスタの不用
意な導通状態をなくし、大電流による消費電力や発熱量
の増加を回避できる効果を持つ。
ルとロー・レベル及びハイ・インピーダンス状態を見極
め、それぞれが保有する期待値通りの論理を出力するた
め誤信号は出力されず、集積回路や装置の誤動作を回避
できる効果を持つ。特に、ハイ・レベルまたはロー・レ
ベルのどちらとも判定でさない中間レベル出力を防止す
ることで、受信回路を構成しているトランジスタの不用
意な導通状態をなくし、大電流による消費電力や発熱量
の増加を回避できる効果を持つ。
【００４２】また、転送信号振幅が受信回路の最小定格
値を逸脱した場合でも同様に作用するため、上記と同様
の効果が発揮できる。
値を逸脱した場合でも同様に作用するため、上記と同様
の効果が発揮できる。
【００４３】また、作用は小振幅転送方式で一般化され
ている、単相転送方式及び差動転送方式のいずれも適用
できるため、上記の効果は両者同様に発揮できる。
ている、単相転送方式及び差動転送方式のいずれも適用
できるため、上記の効果は両者同様に発揮できる。
【００４４】また、転送信号振幅が小さく受信回路の最
小定格値との差が小さい場合でも、その差は信号増幅機
能によって任意の値に増幅できるため、上記の作用と効
果は同様に発揮できる。
小定格値との差が小さい場合でも、その差は信号増幅機
能によって任意の値に増幅できるため、上記の作用と効
果は同様に発揮できる。
【図１】本発明の第１の実施例の構成を示す回路図であ
る。
る。
【図２】本発明第２の実施例の構成を示す回路図であ
る。
る。
【図３】差分信号検出回路の構成を示す回路図である。
【図４】差動信号増幅回路の構成を示す回路図である。
【図５】（ａ）は定格信号認識回路の構成を示す回路
図、（ｂ）は定格信号認識回路の動作を示す真理値表で
ある。
図、（ｂ）は定格信号認識回路の動作を示す真理値表で
ある。
【図６】本発明の第１の実施例の動作を示すタイミング
チャートである。
チャートである。
【図７】（ａ）は従来例の構成を示す回路図、（ｂ）は
その動作を示すタイミングチャートである。
その動作を示すタイミングチャートである。
【図８】（ａ）は従来例の構成を示す回路図、（ｂ）は
その動作を示すタイミングチャートである。
その動作を示すタイミングチャートである。
１ 差分信号検出回路 ２ 定格信号認識回路 ３ 差動信号増幅回路 ４，５，１１，１２ ＮＭＯＳトランジスタ ６，７，９，１０ ＰＭＯＳトランジスタ ８，１３，１９，２０ 定電流源 １４，１５ ＮＰＮトランジスタ １６，１７，１８ 抵抗素子 ２１ ＮＡＮＤ回路 ２２，２４ インバータ回路 ２３，２５ ＡＮＤ回路 ２６ 単相レベル判別手段 ２７ 単相レベル認識手段 ２８ 差動レベル判別手段
Claims (6)
- 【請求項１】 入力信号と第１及び第２の基準電圧との
それぞれの差分を検出して差分信号として出力する差分
信号検出手段と、 前記差分信号を受信して前記入力信号のレベルがハイ・
レベルまたはロー・レベルのいずれであるか、また、前
記入力信号の振幅が予め定められた最小定格範囲を逸脱
しているか、を判別して出力する定格信号認識手段とを
備えることを特徴とする振幅信号処理回路。 - 【請求項２】 入力信号と入力信号の位相のみが反転し
た反転入力信号との電位差、いわゆる信号振幅の差分を
比較してその結果を差動信号として出力する差動信号振
幅検出手段と、 前記差動信号と第１及び第２の基準電圧とのそれぞれの
差分を検出して差分信号として出力する差分信号検出手
段と、 前記差分信号を受信して前記入力信号のレベルがハイ・
レベルまたはロー・レベルのいずれであるか、また、前
記入力信号の振幅が予め定められた最小定格範囲を逸脱
しているか、を判別して出力する定格信号認識手段とを
備えることを特徴とする振幅信号処理回路。 - 【請求項３】 入力信号の振幅の大きさや定格逸脱信号
の大きさを任意の値に増幅可能な信号増幅手段を備える
ことを特徴とする請求項１または請求項２記載の振幅信
号処理回路。 - 【請求項４】 入力信号と第１及び第２の基準電圧との
それぞれの差分を検出し、 前記検出した入力信号と第１及び第２の基準電圧とのそ
れぞれの差分から前記入力信号のレベルがハイ・レベル
またはロー・レベルのいずれであるか、また、前記入力
信号の振幅が予め定められた最小定格範囲を逸脱してい
るか、を判別することを特徴とする振幅信号処理方法。 - 【請求項５】 入力信号と入力信号の位相のみが反転し
た反転入力信号との電位差、いわゆる信号振幅の差分を
比較し、 前記信号振幅の比較結果と第１及び第２の基準電圧との
それぞれの差分を検出し、 前記検出した入力信号と入力信号の位相のみが反転した
反転入力信号との比較結果と第１及び第２の基準電圧と
のそれぞれの差分から前記入力信号のレベルがハイ・レ
ベルまたはロー・レベルのいずれであるか、また、前記
入力信号の振幅が予め定められた最小定格範囲を逸脱し
ているか、を判別することを特徴とする振幅信号処理方
法。 - 【請求項６】 入力信号の振幅の大きさや定格逸脱信号
の大きさを任意の値に増幅して判別を行うことを特徴と
する請求項４または請求項５記載の振幅信号処理方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9264341A JP3042462B2 (ja) | 1997-09-29 | 1997-09-29 | 振幅信号処理回路および振幅信号処理方法 |
| CN98119398A CN1121757C (zh) | 1997-09-29 | 1998-09-25 | 信号转换装置及其在大规模集成电路上的应用 |
| EP98118197A EP0905903A3 (en) | 1997-09-29 | 1998-09-25 | Signal conversion apparatus and LSI application |
| KR1019980040196A KR19990030188A (ko) | 1997-09-29 | 1998-09-28 | 신호 변환 장치 및 진폭 신호 처리 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9264341A JP3042462B2 (ja) | 1997-09-29 | 1997-09-29 | 振幅信号処理回路および振幅信号処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11112323A true JPH11112323A (ja) | 1999-04-23 |
| JP3042462B2 JP3042462B2 (ja) | 2000-05-15 |
Family
ID=17401830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9264341A Expired - Fee Related JP3042462B2 (ja) | 1997-09-29 | 1997-09-29 | 振幅信号処理回路および振幅信号処理方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0905903A3 (ja) |
| JP (1) | JP3042462B2 (ja) |
| KR (1) | KR19990030188A (ja) |
| CN (1) | CN1121757C (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004055859B3 (de) * | 2004-11-19 | 2006-06-08 | Infineon Technologies Ag | Verfahren zum Übertragen und Empfangen eines Datensignals auf einem Leitungspaar sowie Sende- und Empfangsschaltung hierfür |
| KR100699862B1 (ko) * | 2005-08-26 | 2007-03-27 | 삼성전자주식회사 | 반도체 장치의 이중 기준 입력 수신기 및 이의 입력 데이터신호 수신방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3208002B2 (ja) * | 1994-04-22 | 2001-09-10 | 三菱電機株式会社 | 信号処理装置及びレベル変換回路 |
| US5570042B1 (en) * | 1995-01-03 | 2000-10-17 | Sgs Thomson Micro Electronics | Pecl input buffer |
| GB2297211B (en) * | 1995-01-20 | 1999-09-01 | Lsi Logic Corp | Differential signal receiver |
| US5633602A (en) * | 1995-09-14 | 1997-05-27 | Ncr Corporation | Low voltage CMOS to low voltage PECL converter |
| US5541527A (en) * | 1995-10-31 | 1996-07-30 | Sgs-Thomson Microelectronics, Inc. | PECL buffer |
-
1997
- 1997-09-29 JP JP9264341A patent/JP3042462B2/ja not_active Expired - Fee Related
-
1998
- 1998-09-25 EP EP98118197A patent/EP0905903A3/en not_active Withdrawn
- 1998-09-25 CN CN98119398A patent/CN1121757C/zh not_active Expired - Fee Related
- 1998-09-28 KR KR1019980040196A patent/KR19990030188A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| CN1121757C (zh) | 2003-09-17 |
| KR19990030188A (ko) | 1999-04-26 |
| CN1213221A (zh) | 1999-04-07 |
| EP0905903A2 (en) | 1999-03-31 |
| JP3042462B2 (ja) | 2000-05-15 |
| EP0905903A3 (en) | 2001-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6294932B1 (en) | Input circuit, output circuit, input-output circuit and method of processing input signals | |
| US6288575B1 (en) | Pseudo-differential current sense amplifier with hysteresis | |
| US4779016A (en) | Level conversion circuit | |
| US7215143B1 (en) | Input buffer for multiple differential I/O standards | |
| US6194920B1 (en) | Semiconductor circuit | |
| US5764086A (en) | Comparator circuit with wide dynamic range | |
| US7259592B2 (en) | Output drivers having adjustable swing widths during test mode operation | |
| US6486710B1 (en) | Differential voltage magnitude comparator | |
| JPH0795041A (ja) | 差動型ｍｏｓ伝送回路 | |
| US5894233A (en) | Sense amplifiers including bipolar transistor input buffers and field effect transistor latch circuits | |
| US8581639B2 (en) | Differential output circuit | |
| JPH07170163A (ja) | 変換器回路 | |
| JP4033275B2 (ja) | 半導体集積回路装置 | |
| US7034598B2 (en) | Switching point detection circuit and semiconductor device using the same | |
| US7772853B2 (en) | Semiconductor device | |
| JP3042462B2 (ja) | 振幅信号処理回路および振幅信号処理方法 | |
| EP0875996B1 (en) | Logic device | |
| US4268764A (en) | Zero crossover detector | |
| JP2004112453A (ja) | 信号伝送装置 | |
| US5345111A (en) | High-speed current sense amplifier | |
| US6943591B1 (en) | Apparatus and method for detecting a fault condition in a common-mode signal | |
| JP3217079B2 (ja) | 半導体集積回路 | |
| US6593769B1 (en) | Differential, reduced swing buffer design | |
| JP2003124811A (ja) | クランプ回路 | |
| US20050184782A1 (en) | Differential input receiver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080310 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090310 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140310 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |