KR19990030188A - 신호 변환 장치 및 진폭 신호 처리 방법 - Google Patents

Abstract

본 발명에 따른 신호 변환 회로는, 차동 신호 증폭기(3), 차분 신호 검출 회로(1), 및 정격 신호 인식 회로(2)를 구비한다. 차동 신호 증폭기(3)는 차동 신호(IN 및 INX)를 수신하여 증폭하고 단일 신호로 변환한다. 차분 신호 검출 회로(1)는 차동 신호 증폭기로부터 출력된 신호를 수신하여, 상기 신호와 기준 전압 VR2 사이의 차분과 상기 신호와 기준 전압 VR3 사이의 차분을 검출하고, 그 결과적 신호(OUTA1 및 OUTA2)를 출력한다. 정격 신호 인식 회로(2)는 상기 신호(OUTA1 및 OUTA2)를 신호(OUT1 및 OUT2)로 인코딩한다. 신호(OUT1 및 OUT2)는 함께 차분 신호의 카테고리(고 레벨, 저 레벨, 또는 중간 레벨)를 나타낸다.

Description

신호 변환 장치 및 진폭 신호 처리 방법

본 발명은 특정 진폭에 따른 고 베렐, 저 레벨 및 중간 레벨 신호를 수신하여 재형성하고, 연속적 논리 신호 처리 장치와 이를 활용하는 LSI(Large Scale Integration)에 대한 적절한 논리 신호로 변환하는 신호 변환 장치에 관한 것이다.

고속이며 전력 소비를 감소하고 낮은 노이즈를 달성하기 위하여, 논리 신호를 처리하는 대부분의 종래 LSI는 통상 전원 공급 전압 보다 높지 않은 작은 진폭의 신호를 처리하는 저진폭 인터페이스를 사용한다. 저진폭 인터페이스에 대한 공지된 기술들은 GTL(Gunning Transceiver Logic), CTT(Center Tapped Termination), LVDS(Low Voltage Differential Signaling), 및 PECL(Pseudo Emitter Coupled Logic)를 포함한다. PECL 설명에 따라, 필요한 전원 전압은 대략 3V 또는 5V가 되며, 신호의 진폭은 대략 0.6V가 된다. 종단 전압원 및 종단 저항은 이러한 형태의 저진폭 신호를 공급하는데 통상 이용된다. 실례로, 상술한 PECL 기술은 다음의 방식으로 고 레벨 신호를 출력한다: 그 출력 회로는 특정 전류를 종단 저항을 통해 종단 전압원으로 흐르게 하여, 종단 저항을 따라 기전력의 발생을 야기한다. 한편, PECL이 저레벨 신호를 출력할 경우, 그 출력 회로는 특정 전류를 종단 전압원으로부터 저항으로 흐르게 하여, 저항에 따라 기전력의 발생을 야기한다. 따라서, 발생된 저진폭 신호의 고 레벨 전압은 종단 전압 보다 대략 0.3V가 높게 된다. 따라서, 저 레벨 전압은 종단 전압 보다 대략 0.3V가 낮게 된다. 이와 같이, 대략 0.6V의 신호 진폭이 발생된다.

저진폭 신호 전송에 대하여 공통적으로 이용되는 두 방식은 단상 전송 및 차동 전송 방식이다. 단상 전송 방식에 있어서, 단일의 저진폭 신호가 신호 전송에 활용된다. 이에 반하여, 차동 전송 방식에서는 저진폭 신호 및 그 반전 신호가 동시에 전송된다.

단상 전송 방식에 있어서, 입력 신호의 논리 레벨은 다음의 방식으로 결정된다: 입력 신호 진폭의 대략 절반인 기준 전압은 수신 회로의 두 입력 단자중 한 단자에 공급되며, 신호 그 자체는 다른 입력 단자에 공급된다. 이제, 신호가 기준 전압과 동일하거나 또는 보다 큰 경우에는 고 레벨 신호로 판정되며, 그렇지 않은 경우(즉, 신호가 기준 전압 보다 작은 경우)에는 저 레벨 신호로 판정된다.

한편, 신호가 차동 전송 방식으로 수신되는 경우, 상술된 바와 같은 두 개의 상호 반전 신호가 수신 회로의 두 입력 단자 각각에 동시에 전송된다. 이러한 방식에 있어서, 비반전 입력 단자에서의 신호 레벨이 다른 입력 단자, 즉 반전 입력 단자에서 보다 높다면, 고 레벨 신호가 판정된다. 이에 반하여, 비반전 입력 단자에서 수신된 신호가 반전 입력 단자에서 수신된 신호 보다 낮다면, 저 레벨 신호로서 판정된다.

도 1a는 종래의 단상 전송 회로의 구성을 도시한다. 도 1b는 입력/출력 신호에 대한 타이밍도이다. 도 1a의 회로 구성에서 도시된 바와 같이, 입력 단자(IN)는 단상 레벨 판별 회로(26)의 입력 단자중 한 입력 단자에 접속된다. 기준 입력 단자(VR1)는 단상 레벨 판별 회로(26)의 다른 입력 단자에 접속된다. 단상 레벨 판별 회로(26)의 출력 단자는 단상 레벨 인식 회로(27)의 입력 단자에 접속된다. 최종적으로, 출력 단자(OUT)는 단상 레벨 인식 회로(27)의 출력 단자에 접속된다.

이제, 도 1a에 도시된 종래 회로의 동작은 도 1b의 타이밍도와 관련하여 설명된다. 도 1b에 도시된 바와 같이, 입력 신호(IN) 및 기준 신호(VR1)는 단상 레벨 판별 회로(26)의 두 입력 각각에 인가된다. 단상 레벨 판별 회로(26)는 입력 신호가 기준 신호(VR1)와 같거나 또는 클 때 입력 신호(IN)가 고 레벨인 것으로 판정한다. 이에 반하여, 신호가 기준 신호(VR1) 보다 작을 경우, 저 레벨로 판정한다. 따라서 결과적인 26 OUT 신호가 출력된다. 단상 레벨 인식 회로(27)는 26 OUT 신호를 수신하여 26 OUT 신호에 대응하는 논리적으로 비반전된 레벨 신호(OUT)를 출력한다. OUT 신호의 논리 반전과 같은 논리적 동작은 단상 레벨 인식 회로(27)에 의해 통상 실행된다.

도 2a는 종래의 차동 전송 회로의 구성을 도시한다. 도 2b는 입력/출력 신호에 대한 타이밍도이다. 도 2a의 회로 구성에 도시된 바와 같이, 비반전 입력 단자(IN)는 차동 레벨 판별 회로(28)의 입력 단자중 한 단자에 접속된다. 또한, 반전 입력 단자(INX)는 차동 레벨 판별 회로(28)의 다른 입력 단자에 접속된다. 또한, 단상 레벨 인식 회로(27)의 입력 단자는 차동 레벨 판별 회로(28)의 출력 단자에 접속된다. 단상 레벨 인식 회로(27)의 출력 단자는 출력 단자(OUT)에 접속된다.

이제, 도 2a의 종래 회로의 동작이 도 2b의 타이밍도와 관련하여 설명된다. 도 2b에 도시된 바와 같이, 비반전 입력 신호(IN) 및 반전 입력 신호(INX)는 차동 레벨 판별 회로(28)의 두 입력 단자 각각에 인가된다. 차동 레벨 판별 회로(28)는 비반전 신호(IN)가 반전 신호(INX) 보다 큰 경우 입력 신호를 고 레벨로 판정한다. 이에 반하여, 비반전 신호(IN)가 반전 신호(INX) 보다 작을 경우, 입력 신호는 저 레벨로 판정되고, 결과적인 28 OUT 신호가 출력된다. 다음, 단상 레벨 인식 회로(27)가 28 OUT 신호를 수신하여, 28 OUT 신호에 대응하는 논리적으로 비반전된 레벨 신호(OUT)를 출력한다. OUT 신호의 논리 반전과 같은 논리 동작은 단상 레벨 인식 회로(27)에 의해 실행된다.

상술한 바와 같이, 단상 전송 신호 또는 차동 전송 신호는 종래의 신호 진폭 처리로 출력 회로로부터 전송된다. 출력 회로가 고 레벨 신호 또는 저 레벨 신호 어느 것도 전송할 수 없는 경우, 접속된 전송 라인은 고 임피던스 상태로 들어가게 된다. 이러한 상태는 동일 전송 라인에 접속된 다음 출력 회로로부터 출력된 신호와의 충돌을 피하기 위해 통상 이용된다.

고 임피던스 상태는 또한 신호 전송 라인과 출력 회로의 접속이 개방될 경우 야기될 수 있다. 고 임피던스 상태로 되면, 신호 전송 라인의 레벨(고 레벨 또는 저 레벨)은 종단 전원 전압에 근접하기 시작한다. 또한, 진폭은 영이 된다.

저 진폭 신호를 수신하는 회로는 진폭의 최소 한계치를 확실히 갖게 된다: 이러한 레벨 아래로 떨어지는 입력 신호는 높거나 낮은 신호로 분류될 수 없다. 최소 한계치는 최소 정격 진폭이 되며, 그러한 한계치 위에서 수신된 신호가 회로에 의해 (높거나 낮은 신호로) 정확히 분류될 수 있다. 따라서, 신호는 상기 정격 진폭값과 동일하거나 큰 진폭으로 전송되어야 한다. 최소 정격 진폭 보다 작은 진폭을 갖는 신호가 수신 회로에 의해 수신된다면, 신호 레벨이 고 레벨인지 또는 저 레벨인지에 대한 정확한 식별이 이루어질 수 없게 되어, 잘못된 신호의 출력을 야기한다. 이러한 문제는 도 1a의 종래 회로를 참조하여 다음과 같이 설명될 수 있다: 입력 단자(IN)에 인가된 신호 진폭이 최소 정격 진폭 보다 작은 경우, 단상 레벨 판별 회로(26)는 입력 신호를 고 레벨 또는 저 레벨로 분류할 수 없게 되어, 중간 레벨 신호의 출력이 되고, 다음 회로는 고 레벨인지 또는 저 레벨인지를 식별할 수 없게 된다. 따라서, 단상 레벨 인식 회로(27)가 (단상 레벨 판별 회로(26)로부터) 출력 신호를 수신할 때, 신호를 고 레벨 또는 저 레벨로 식별할 수 없게 되어, 잘못된 신호를 출력하게 된다. 그러한 잘못된 신호는 고 레벨 및 저 레벨이 수신 회로의 공급전원의 특성, 주변 온도, 그 제조중에 발생할 수 있는 수신 회로의 가능한 불규칙한 품질, 및 다른 관련 접속부의 특성에 따라 임의적으로 변경될 수 있다는 사실의 결과로서 발생될 수 있다. 잘못된 신호는 또한 고 레벨이나 저 레벨이 아닌 중간 레벨 신호로서 발생될 수 있다. (잘못된 신호가 출력되는) 전자의 경우에 있어서, LSI가 탑재된 장치는 잘못된 신호로 인하여 오작동할 수 있게 된다. (중간 레벨 신호가 출력되는) 후자의 경우에 있어서는, 수신 회로를 구성하는 트랜지스터가 대량의 정상 상태 전류가 흐르게 되는 바람직하지 않는 도통 상태로 유지될 수 있다. 이러한 대량의 전류는 전력 낭비와 발생 열을 증가시켜, LSI 및 이를 채용하는 장치를 오작동시킬 수 있게 한다.

상술한 문제는 또한 도 2a 및 도 2b에 도시된 바와 같이 차동 전송에서 발생할 수 있다. 고 임피던스 상태에 있어서, 신호 진폭은 영이되어, 최소 정격 진폭 이하가 된다. 따라서, 상술한 바와 동일한 문제가 발생할 수 있다.

본 발명은 상술한 종래 기술의 문제점을 고려하여 이루어진 것이다. 따라서, 본 발명의 목적은 상술한 문제들이 중간 레벨 신호(고 레벨 또는 저 레벨로서 식별될 수 없는 신호)에 기인하여 발생되지 않게 하며, 수신 회로의 트랜지스터가 원하지 않는 도통 상태로 되지 않게 하는 신호 변환 장치를 제공하는 것이다. 이러한 것은 대량 전류에 의해 야기된 발생 열과 소비 전력의 증가를 방지한다.

도 1a 및 도 1b는 종래 회로 구성 및 그 동작을 각각 도시한 도면.

도 2a 및 도 2b는 종래 회로 구성 및 그 동작을 각각 도시한 도면.

도 3은 제 1 실시예의 회로 구성을 도시한 도면.

도 4는 차분 신호 검출 회로의 구성을 도시한 도면.

도 5a 및 도 5b는 정격 신호 인식 회로의 구성 및 정격 신호 인식 회로에 대한 기능 테이블을 도시한 도면.

도 6은 제 1 실시예의 동작을 도시한 도면.

도 7은 제 2 실시예의 구성을 도시한 도면.

도 8은 차동 신호 증폭 회로의 구성을 도시한 도면.

도 9a, 도 9b 및 도 9c는 응용 회로의 구성, 전송된 신호의 기본 파형 및 고 임피던스 상태의 파형을 각각 도시한 도면.

@ 도면의 주요 부분에 대한 부호의 설명 @

1 : 차분 신호 검출 회로 2 : 정격 신호 인식 회로

3 : 차동 신호 증폭기 4, 5, 11, 12 : NMOS 트랜지스터

6, 7, 9, 10 : PMOS 트랜지스터 8, 13, 19, 20 : 정격 전원

14, 15 : NPN 트랜지스터 16, 17, 18 : 저항 소자

21 : NAND 회로 22, 24 : 인버터 회로

23, 25 : AND 회로 26 : 단상 레벨 판별 회로

27 : 단상 레벨 인식 회로 28 : 차동 레벨 판별 회로

본 발명에 따라서, 신호와 제 1 기준 전압간의 제 1 차분과 상기 신호와 제 2 기준 전압간의 제 2 차분을 검출하는 차분 신호 검출 회로; 및 제 1 및 제 2 차분을 주어진 코드 신호로 각각 인코딩하는 인코딩 회로를 구비하는 신호 변환 장치가 제공된다.

본 발명의 다른 특징에 따라, 차분 신호를 단일 신호로 변환하는 신호 변환 회로; 신호 변환 회로에 의해 변환된 신호와 제 1 기준 전압간의 제 1 차분과 신호 변환 회로에 의해 변환된 신호와 제 2 기준 전압간의 제 2 차분을 검출하는 차분 신호 검출 회로; 및 제 1 및 제 2 차분을 주어진 코드 신호로 각각 인코딩하는 인코딩 회로를 구비하는 신호 변환 장치가 제공된다.

본 발명의 다른 특징에 따라, 입력 신호와 입력 신호의 반전간의 전압차, 즉 그 진폭차를 검출하여 결과적인 차동 신호를 출력하는 차동 신호 진폭 검출 단계; 차동 신호와 제 1 기준 전압간의 차분 및 상기 차동 신호와 제 2 기준 전압간의 차분을 검출하여 결과적 차분 신호를 출력하는 차분 신호 검출 단계; 및 차분 신호를 수신하여, 입력 신호를 고 레벨 또는 저 레벨로 식별하고, 입력 신호의 진폭이 주어진 최소 정격 진폭 보다 작은 지를 결정하며, 그 결과적 신호를 출력하는 정격 신호 식별 단계를 구비하는 진폭 신호 처리 방법이 제공된다.

본 발명의 다른 특징에 따라, 상술한 진폭 신호 처리 방법은 신호 진폭이 최소 정격 진폭 보다 작은 경우라 하더라도 입력 신호를 주어진 비율로 증폭하는 신호 증폭 단계를 더 구비한다.

상술한 구성을 갖는 본 발명은 다음의 우수한 결과를 갖는다: 고 레벨 또는 저 레벨로서 입력 신호 레벨의 결정에 부가하여, 고 임피던스 상태의 입력 신호 진폭이 최소 정격 진폭 이하인지가 결정된다. 이러한 것은 신호 진폭이 영이되는 고 임피던스 상태의 연속적인 검출을 가능하게 한다. 따라서, 고 임피던스 상태의 결과로서 발생할 수 있는 오동작이 방지될 수 있다. 더욱이, 고 임피던스 상태에 대응하는 표시 신호가 발생된다.

본 발명의 다른 특징과 이점은 첨부된 도면을 참조하여 다음의 상세한 설명으로부터 명확하게 될 것이다.

이후 본 발명의 제 1 실시예가 도면을 참조하여 상세히 설명된다.

도 3은 본 발명의 제 1 실시예의 구성을 도시한다. 제 1 실시예는 차분 신호 검출 회로(1) 및 정격 신호 인식 회로(2)로 구성된다. 차분 신호 검출 회로(1)는 입력 단자(IN), 두 기준 전압 입력 단자(VR2, VR3), 및 두 출력 단자(OUTA1, OUTA2)를 구비한다. 정격 신호 인식 회로(2)는 두 입력 단자(INA1, INA2) 및 두 출력 단자(OUT1, OUT2)를 구비한다. 차분 신호 검출 회로(1)는 입력 신호와 기준 전압(VR2)간의 차분과 입력 신호와 기준 전압(VR3)간의 차분을 검출하여, 결과적 차분 신호(OUTA1, OUTA2)를 출력한다. 정격 신호 인식 회로(2)는 차분 신호(OUTA1, OUTB2)를 입력 신호가 고 레벨, 저 레벨, 또는 중간 레벨로서 분류되는지를 나타내는 신호(OUT1, OUT2)로 인코딩한다.

도 4는 차분 신호 검출 회로(1)의 구성을 도시한다. 도 4에 도시된 바와 같이, 차분 신호 검출 회로(1)는 각각의 능동 부하 트랜지스터(6, 7, 11 및 12)를 통하여 전류를 공급하는 전류원(8, 11); 및 각각의 전류가 흐르는지를 제어하는 전환 트랜지스터(4, 5, 9 및 10)로 구성된다. PMOS형 트랜지스터인 능동 부하 트랜지스터(6, 7)의 소스는 모두 전원 공급 전압(VDD)에 접속되며, 그 게이트는 모두 능동 부하 트랜지스터(6)의 드레인에 접속된다. NMOS형 트랜지스터인 각각의 전환 트랜지스터(4, 5)의 드레인은 트랜지스터(6, 7)의 드레인에 각각 접속되며, 그 소스는 모두 전류원(8)에 접속된다. NMOS형 트랜지스터인 능동 부하 트랜지스터(11, 12)의 소스는 모두 전원 공급 전압(VSS)에 접속되며, 그 게이트는 트랜지스터(12)의 드레인에 접속된다. PMOS 트랜지스터인 전환 트랜지스터(9, 10)의 드레인은 트랜지스터(11, 12)의 드레인에 각각 접속되며, 그 소스는 모두 전류원(13)에 접속된다. 전환 트랜지스터(5, 9)의 게이트는 서로 접속되며, 입력 단자는 그 접합부에 위치된다. 기준 전압 입력 단자(VR2, VR3)는 전환 트랜지스터(4, 10)의 게이트에 각각 위치된다. 출력 단자(OUTA1, OUTA2)는 트랜지스터(5, 9)의 드레인 각각에 위치된다.

도 5a는 도 3의 정격 신호 인식 회로(2)의 구성을 도시한다. 도 5a에 도시된 바와 같이, 정격 신호 인식 회로(2)는 고 레벨, 저 레벨, 또는 고 임피던스 레벨을 나타내는 논리 카테고리 신호(OUT1, OUT2)를 출력하는 논리 회로(21 내지 25)를 구비한다. AND 회로(21)는 두 입력 단자(INA1, INA2)를 가지며, 그 논리 출력은 AND 회로(23)의 입력 단자중 한 단자와 AND 회로(25)의 입력 단자중 한 단자에 공급된다. 부가하여, AND 회로(21)의 출력은 또한 인버터(24)로 공급되고, 상기 인버터는 그 반전된 신호를 출력 단자(OUT1)에 출력한다. 입력 단자(INA2)를 통하여 수신된 신호는 인버터(22)에 의해 반전되어, AND 회로(23)의 다른 입력 단자에 출력된다. AND 회로(23)로부터의 출력은 AND 회로(25)의 다른 입력 단자로 공급되며, 그 출력은 출력 단자(OUT2)로 출력된다.

도 5b는 차분 신호 검출 회로(1) 및 정격 신호 인식 회로(2)의 동작을 도시하는 기능 테이블이다. 도 5b에 도시된 바와 같이, 고 레벨 또는 저 레벨 신호가 입력될 때(IN; 도 3 참조), 상보형 논리 신호가 두 단자(OUT1, OUT2)를 통하여 출력된다. 하지만, 고 임피던스 레벨(HZ) 신호가 입력되고, 특히 입력 신호 진폭이 차분 신호 검출 회로(1)의 최소 정격 진폭 아래에 있을 때(즉, 신호가 기준 전압(VR2, VR3)사이로 떨어질 때), 저 레벨 신호가 두 단자(OUT1, OUT2)를 통해 출력된다.

도 5a의 구성을 갖는 장치는 고 임피던스 상태에서 신호를 수신함으로써 야기되는 오동작을 방지할 수 있다.

다음으로, 본 발명에 따른 제 1 실시예의 동작이 도 6을 참조하여 하기에 설명된다.

도 6에 도시된 두 기준 전압(VR2, VR3)(도 3 및 도 4에도 도시됨)은 VR2와 VR3 간의 차이가 최소 정격 진폭과 동일하고, VR2＞VR3 가 되도록 설정된다. 이러한 방식으로 설정되는 경우, VR2는 논리적 고 레벨 한계치에 대응하고, VR3은 차분 신호 검출 회로(1)에 대한 논리 저 레벨 한계치에 대응한다. 입력 단자(IN)상의 신호가 변경되어 기준 전압(VR2, VR3) 모두를 크로스할 때, 입력 단자(IN)를 통과하는 신호의 반전이 되는 논리 레벨이 두 출력 단자(OUTA1, OUTA2)로부터 각각 출력된다. 이러한 동작은 구간(1, 3)(도 6)에 도시된다. 이러한 동작은 입력 신호(IN)의 진폭이 차분 신호 검출 회로(1)의 최소 정격 진폭과 같거나 또는 클 경우 이루어진다. 하지만, 입력 신호의 진폭이 최소 정격 진폭(특히, 도 6의 구간 2에 대응) 보다 작거나, 다시말해서 입력 신호가 기준 전압중 어느 한 전압(특히, VR2) 보다는 작지만 다른 전압(특히, VR3) 보다는 크거나 같을 때, 신호(그 진폭이 그에 따라 작게됨)는 기준 전압(VR2, VR3)를 크로스하지 않는다. 이러한 것은 도 4에서 차분 신호 검출 회로(1)의 두 출력(OUTA1, OUTA2)에서의 변화를 야기하지 않는다; 즉, OUTA1 및 OUT2는 각각의 고 레벨 신호 또는 저 레벨 신호를 동일하게 계속하여 출력한다. 출력(OUTA1, OUTA2)은 도 5a의 정격 신호 인식 회로(2)의 입력 단자(INA1, INA2)에 각각 연결된다. 도 5b의 기능 테이블은 출력 OUT1 및 OUT2가 도 6의 타이밍도에 도시된 방식으로 동작하는 것을 명확하게 한다. 특히, 도 6 타이밍도의 구간(1 및 3)에서의 출력(OUT1, OUT2)은 도 5b 기능 테이블의 처음 두 행(고 레벨 또는 저 레벨 입력 신호가 입력되는 경우)에 도시된다. 도 6 타이밍도의 구간(2)에서의 출력(OUT1, OUT2)은 도 5b 기능 테이블의 마지막 행(입력 신호가 고 임피던스 상태가 되는 경우)에 도시된다.

다음으로, 본 발명의 제 2 실시예의 회로 구성이 도 7과 관련하여 설명된다.

제 2 실시예는 차동 전송 방식의 차동 신호를 수신하여 증폭하는 신호 증폭 회로에 관한 것이다. 도 7은 회로의 실례적 구성을 도시한다. 신호 증폭은 입력 신호의 진폭과 신호 검출 회로의 최소 정격 진폭간의 차가 작게 되어 입력 신호의 진폭이 최소 정격 진폭 보다 작은지에 대한 검출이 신호 검출 회로의 저 해상도로 인하여 가능하지 않게될 때 매우 유용하다.

도 7에 도시된 바와 같이, 제 2 실시예는: 제 1 실시예의 차분 신호 검출 회로(1)와 정격 신호 인식 회로(2); 및 비반전 입력 단자(IN), 반전 입력 단자(INX), 및 출력 단자(OUTB)를 갖는 차동 신호 검출 및 증폭 수단의 차동 신호 증폭기(3)를 구비한다. 차분 신호 검출 회로(1)는 회로(1)의 입력 단자(IN)를 통하여 차동 신호 증폭기(3)의 출력 단자(OUTB)로부터의 신호를 수신한다.

도 8은 차동 신호 증폭 회로(3)의 예시적 구성을 도시한다. 도 8에 도시된 바와 같이, 차동 신호 증폭 회로(3)는: 저항 소자(16, 17); 전류를 각각의 저항 소자에 공급하는 정전류원(19, 20); 및 각각의 전류가 흐르는지를 제어하는 전환 트랜지스터(14, 15)를 구비한다. 베이스가 비반전 입력 단자(IN)에 접속되는 전환 트랜지스터(14)의 컬렉터는 저항 소자(16)를 통하여 전원 전압(VDD)에 접속된다. 트랜지스터(14)의 이미터는 정전류원(19)을 통하여 전원 전압(VSS)에 접속된다. 부가하여, 반전 입력 단자(INX)는 트랜지스터(15)의 베이스에 접속되고, 출력 단자(OUTB)는 트랜지스터(15)의 컬렉터에 위치된다. 트랜지스터(15)의 컬렉터는 전원 전압(VDD)에 접속되며, 그 이미터는 전원 전압(VSS)에 접속된다. 트랜지스터(14, 15)의 이미터는 저항 소자(18)를 통하여 서로간에 접속된다. 차분 신호 검출 회로(1) 및 정격 신호 인식 회로(2)에 대한 예는 이들 회로(1, 2)가 제 1 실시예에 기술된 것과 동일한 구성을 갖고 있으므로 생략된다.

이제, 본 발명에 따른 제 2 실시예의 동작이 설명된다. 차동 신호 증폭 회로(3)가 그 비반전 입력 단자(IN)와 반전 입력 단자(INX)에서 수신된 각각의 입력 신호를 증폭한 후의 후속 동작은 제 1 실시예의 것과 동일하다. 신호 증폭율은 전류원(19, 20)에 의해 제공된 차동 신호 증폭 회로(3)의 저항 소자(16, 17)를 통하여 흐르는 정전류를 조절하거나 또는 저항 소자(16, 17)의 전기적 저항을 조절함으로써 용이하게 결정된다.

상술된 증폭 동작으로, 공칭 입력 신호의 진폭과 최소 정격 진폭간의 차는 보다 커지게 된다. 따라서, 차분 신호 검출 회로(1)의 기준 전압(VR2)는 전압(A2)와 공칭 입력 신호의 최대 전압의 중간으로 설정되며, 전압(A2)와 전압(A3)간의 차는 최소 정격 진폭과 동일하고, A2＞A3 가 되며, 유사하게 차분 신호 검출 회로(1)의 기준 전압(VR3)은 상술된 전압(A3)과 공칭 입력 신호의 최소 전압의 중간으로 설정된다.

상술된 제 2 실시예의 차동 신호 증폭 회로(3)의 증폭율은 1로 결정되며, 실질적인 진폭은 이루어지지 않는다. 부가하여, 제 2 실시예가 증폭 기능을 갖는 단상에 기초한 전송 장치로 이용되는 경우, 반전 입력 단자(INX)는 기준 입력 단자(VR1)로 작용하고, 비반전 입력 단자(IN)는 그 기능이 본 경우에 단상 전송 신호인 입력 신호가 제공되는 단자로서 유지된다.

단상 레벨 차분 검출 회로(1), 차동 신호 증폭 회로(3), 및 정격 신호 인식 회로의 회로 구성은 도 3, 도 4, 및 도 5에 도시된다. 하지만, 이들은 회로 동작을 이해할 수 있게 하는 예로서 이용된 가장 간단한 구성이 될 뿐이다. 실제로, 도 6의 타이밍도에 따라 작동하는한 어떠한 구성도 허용될 수 있다. 실례로, 각각의 바이폴라 트랜지스터는 MOS형 트랜지스터로 교체될 수 있으며, 그 역으로 될 수도 있다. 각각의 트랜지스터는 또한 MOS-트랜지스터 또는 다른 관련 능동 장치로 교체될 수 있다. 이러한 교체는 널리 공지된 것이다.

도 5b의 기능 테이블과 관련하여, 출력 신호(OUT1, OUT2) 모두는 입력 신호의 논리 레벨, 즉 입력 신호 레벨이 고 레벨, 저 레벨 또는 고 임피던스인지를 나타낸다. 하지만, 입력 신호 레벨과 관련하는 OUT1 및 OUT2 신호 레벨의 정확한 논리값은 저 레벨, 고 레벨, 및 고 임피던스 레벨 사이의 구별이 명확하게 이루어질 수 있는한, 도 5b에 도시된 것과 다를 수 있다. 따라서, 도 6 타이밍도의 논리는 기능 테이블의 OUT1 및 OUT2의 출력 논리를 반영하도록 변경될 수 있다. 결과적으로, 차동 검출 회로, 신호 증폭 회로, 및 정격 신호 인식 회로의 논리는 또한 변경될 수 있다. 이들 변경은 용이하게 이루어질 수 있다.

본 발명의 제 3 실시예에 있어서, 상술된 제 1 및 제 2 실시예의 응용이 도 9a, 도 9b, 및 도 9c와 관련하여 기술된다.

도 9a는 상기 응용의 구성을 도시한다. 상기 응용에 있어서, 본 발명의 제 2 실시예에 따른 차분 신호 처리 회로(도 7 참조)는 LSI(101)의 인터페이스 유닛으로서 사용된다. 도 9a에서, LSI(100)는 LVDS(저전압 차동 신호전송) 표준에 따라 차동 신호 출력 회로(103) 및 통신 라인(105, 106)을 통하여 신호를 LSI(101)로 전송한다. 종단 저항 소자(107, 108)는 통신 라인(105, 106)에 각각 접속된다. 종단 저항 소자(105, 106)의 다른 단자는 모두 종단 전압(Vt)에 접속된다. 통신 라인(105, 106)은 비반전 신호 라인 및 반전 신호 라인으로서 각각 이용된다.

LSI(101)의 차분 신호 처리 회로(104)는 도 7의 회로와 동일한 방식으로 구성된다. 차분 신호 처리 회로(104)는 LSI(100)로부터 전송된 차분 신호를 수신한다. 통신 라인(105, 106)은 고 임피던스 상태가 될 수도 있다. 차분 신호 처리 회로(104)는 도 7의 출력 신호(OUT1, OUT2)와 대응하는, 고 레벨, 저 레벨 또는 고 임피던스 레벨에 대한 카테고리 신호를 출력하는, 제 2 실시예 구간에서 설명된 것과 동일한 방식으로 동작한다. 카테고리 신호는 CMOS형 내부 회로(109)에 전송된다.

도 9b 및 도 9c는 차동 신호 출력 회로(103)으로부터 출력된 기본파형, 및 고 임피던스 상태의 파형을 각각 도시한다.

이러한 방식으로 구성된 LSI(101)로, 내부 회로(109)는 고 임피던스 상태의 신호(즉, 중간 레벨 신호)를 결코 수신할 수 없다. 이러한 것은 중간 레벨 신호에 기인한 오동작과 전력 소비의 증가를 방지한다.

제 3 실시예에 있어서, 제 2 실시예는 COMS형 LSI 에 이용된다. 당연히, PMOS형, NMOS형, Bi-CMOS형, 및 바이폴라형 LSI와 같은 다른 형태의 LSI에 이용될 수 있다.

또한, 제 3 실시예에 있어서, 신호는 LVDS 표준에 따라 전송된다. 당연히, 신호는 또한 RS232C, RS422, TTL(트랜지스터-트랜지스터 논리), CMOS, GTL, CTT, 및 PECL 표준과 같은 다른 표준에 따라 전송될 수 있으며, 다른 관련 접속부에 전송될 수 있다.

본 발명의 제 1 내지 제 3 실시예에 따른 회로 구성은 다음과 같은 이점을 갖는다:

첫 번째로, 전송 라인을 통하여 전송된 신호는 고 레벨, 저 레벨 또는 고 임피던스 레벨(중간 레벨)로 식별되어, 이들 레벨이 출력되므로, 잘못된 신호가 발생되지 않는다. 이러한 것은 레벨 신호를 수신하는 LSI 또는 다른 장치에 오동작을 방지한다. 특히, 고 레벨 또는 저 레벨 신호로 식별될 수 없는 중간 레벨 신호가 결코 출력될 수 없으므로, 수신 회로를 구성하는 트랜지스터의 불필요한 작동이 방지될 수 있게 되며, 그에 따라 열 발생과 소비 전력의 증가를 방지하게 된다.

두 번째로, 전송된 신호의 진폭이 최소 정격 진폭 보다 크거나 작다 하더라도, 상술된 바와 같이 유사한 결과가 상술된 동작에 의해 달성된다.

세 번째로, 저 진폭 신호 전송 방식에 대해 동작이 일반화된다. 따라서, 동작은 단상 전송 및 차동 전송 방식에 적용할 수 있으며, 상술한 바와 같은 이점을 갖는 결과가 야기된다.

마지막으로, 전송된 신호의 진폭과 최소 정격 진폭간의 차가 작다고 하더라도, 신호 증폭 동작을 통하여 주어진 비율 만큼 증폭될 수 있게 되어, 상술한 바와 같은 이점을 갖는 결과가 야기된다.

본 발명에 따른 다양한 광범위한 실시예가 본 발명의 범위와 정신에 벗어남이 없이 이루어질 수 있으므로, 본 발명은 첨부된 청구범위에 규정된바 외에는 그 특정 실시예에 제한되는 않는다는 것을 이해해야할 것이다.

Claims (14)

1. 신호 변환 장치에 있어서:

   신호와 제 1 기준 전압간의 제 1 차분, 및 신호와 제 2 기준 전압간의 제 2 차분을 검출하는 차분 신호 검출 회로; 및

   상기 제 1 및 제 2 차분을 주어진 코드 신호로 각각 인코딩하는 인코딩 회로를 구비하는, 신호 변환 장치.
2. 제 1 항에 있어서, 상기 제 1 및 제 2 기준 전압은 주어진 최소 한계 전압 및 최대 한계 전압을 각각 나타내며, 상기 제 1 및 제 2 기준 전압간의 범위는 중간 전압 신호 또는 고 임피던스 상태를 포함하는, 신호 변환 장치.
3. 제 1 항에 있어서, 인코딩 회로는, 코드 L 및 H가 고 레벨 입력 신호에 대응하고, 코드 H 및 L이 저 레벨 입력 신호에 대응하며, 코드 L 및 L이 고 임피던스 상태에 대응하는 방식으로 상기 제 1 및 제 2 차분을 인코딩하는, 신호 변환 장치.
4. 제 1 항에 있어서, 차분 신호 검출 회로는 상기 제 1 및 제 2 차분을 각각 검출하는데 이용되는 적어도 두 차동 증폭기로 구성되는, 신호 변환 장치.
5. 제 1 항에 있어서, 차분 신호 검출 회로는 MOS형 트랜지스터로 구성되는, 신호 변환 장치.
6. 신호 변환 장치에 있어서:

   차동 신호를 단일 신호로 변환하는 신호 변환 회로;

   신호 변환 회로에 의해 변환된 신호와 제 1 기준 전압간의 제 1 차분, 및 신호 변환 회로에 의해 변환된 신호와 제 2 기준 전압간의 제 2 차분을 검출하는 차분 신호 검출 회로; 및

   상기 제 1 및 제 2 차분을 주어진 코드 신호로 각각 인코딩하는 인코딩 회로를 구비하는, 신호 변환 장치.
7. 제 6 항에 있어서, 상기 제 1 및 제 2 기준 전압은 주어진 최소 한계 전압 및 최대 한계 전압을 각각 나타내며, 상기 제 1 및 제 2 기준 전압간의 범위는 중간 전압 신호 또는 고 임피던스 상태를 포함하는, 신호 변환 장치.
8. 제 6 항에 있어서, 상기 인코딩 회로는 코드 L 및 H가 고 레벨 입력 신호에 대응하고, 코드 H 및 L이 저 레벨 입력 신호에 대응하며, 코드 L 및 L이 고 임피던스 상태에 대응하는 방식으로 제 1 및 제 2 차분을 인코딩하는, 신호 변환 장치.
9. 제 6 항에 있어서, 상기 차분 신호 검출 회로는 상기 제 1 및 제 2 차분을 각각 검출하는데 이용되는 적어도 두 차동 증폭기로 구성되는, 신호 변환 장치.
10. 제 6 항에 있어서, 상기 차분 신호 검출 회로는 MOS형 트랜지스터로 구성되는, 신호 변환 장치.
11. 제 6 항에 있어서, 상기 차동 신호는 LVDS(저 전압 차동 신호전송) 표준에 따르는, 신호 변환 장치.
12. 제 6 항에 있어서, 상기 차동 신호는 RS422 표준, PECL(의사 이미터 결합 논리) 표준, RS232C 표준, 또는 TTL(트랜지스터 논리) 표준에 따르는, 신호 변환 장치.
13. 진폭 신호 처리 방법에 있어서:

    입력 신호와 입력 신호의 반전 신호간의 전압차, 즉 그 진폭차를 검출하여 그 결과적인 차동 신호를 출력하는 차동 신호 진폭 검출 단계;

    상기 차동 신호와 제 1 기준 전압간의 차분, 및 상기 차동 신호와 제 2 기준 전압간의 차분을 검출하여 그 결과적 차분 신호를 출력하는 차분 신호 검출 단계; 및

    상기 차분 신호를 수신하여, 입력 신호를 고 레벨 또는 저 레벨로서 식별하고, 입력 신호의 진폭이 주어진 최소 정격 진폭 보다 작은지를 결정하며, 그 결과적 신호를 출력하는 정격 신호 식별 단계를 구비하는, 진폭 신호 처리 방법.
14. 제 13 항에 있어서, 상기 신호 진폭이 최소 정격 진폭 보다 작다하더라도 입력 신호를 주어진 비율로 증폭하는 신호 증폭 단계를 더 구비하는, 진폭 신호 처리 방법.