JPH11112287A - 可変位相回路 - Google Patents
可変位相回路Info
- Publication number
- JPH11112287A JPH11112287A JP9265585A JP26558597A JPH11112287A JP H11112287 A JPH11112287 A JP H11112287A JP 9265585 A JP9265585 A JP 9265585A JP 26558597 A JP26558597 A JP 26558597A JP H11112287 A JPH11112287 A JP H11112287A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- resistor
- emitter
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Networks Using Active Elements (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】従来の可変位相回路では、回路構成がトランジ
スタ縦積み３段構成であるため、デジタル携帯電話のよ
うな低電動作する機器に用いるには回路動作上余裕がな
く、適用が困難になってきた。 【解決手段】従来トランジスタ縦積み２段で構成してい
た可変利得用トランジスタとべクトル合成用トランジス
タを、トランジスタ１１〜１８のようにトランジスタ１
段で構成し、可変利得とべクトル合成の機能を兼備させ
ることにより、デジタル携帯電話のような低電動作する
機器に容易に適用できる。
スタ縦積み３段構成であるため、デジタル携帯電話のよ
うな低電動作する機器に用いるには回路動作上余裕がな
く、適用が困難になってきた。 【解決手段】従来トランジスタ縦積み２段で構成してい
た可変利得用トランジスタとべクトル合成用トランジス
タを、トランジスタ１１〜１８のようにトランジスタ１
段で構成し、可変利得とべクトル合成の機能を兼備させ
ることにより、デジタル携帯電話のような低電動作する
機器に容易に適用できる。
Description
【０００１】
【発明の属する技術分野】本発明は、デジタル携帯電話
に代表されるバッテリー駆動の通信機器に用いられる可
変位相回路に関し、特に直交変復調器において９０度位
相差を持つ直交搬送波信号を発生させる９０度移相回路
に用いられる可変位相回路に関する。
に代表されるバッテリー駆動の通信機器に用いられる可
変位相回路に関し、特に直交変復調器において９０度位
相差を持つ直交搬送波信号を発生させる９０度移相回路
に用いられる可変位相回路に関する。
【０００２】
【従来の技術】従来の可変位相補正回路としては、特開
平７−３０３０２８号公報に示すものがある。この公報
に示される９０度移相回路は図４の如く、信号分配回路
１００、可変位相補正回路２００、位相検波回路３０
０、から成り、可変位相補正回路２００は、可変増幅回
路２１０、２２０とベクトル合成回路２３０とから成
る。信号分配回路１００には信号入力端子１０１から入
力信号１０２が入力され、互いの位相差が概略９０度と
なるように２つの信号１０３、１０４に分配され、それ
ぞれ信号出力端子１０５、１０６より出力される。 信
号分配回路１００の信号出力端子１０５、１０６より出
力された信号は、可変位相補正回路２００の可変増幅回
路２１０、２２０の信号入力端子２１１、２２１に入力
され、その出力端子２１２、２２２より出力信号２１
３、２２３がそれぞれ出力され、ベクトル合成回路２３
０に入力される。ベクトル合成回路２３０では、信号２
１３、２２３の加算と引き算を行い、その出力端子２３
１、２３２より出力信号２３３、２３４がそれぞれ出力
される。可変位相補正回路２００の出力端子２３１、２
３２より出力された信号２３３、２３４は、位相検波回
路３００に入力されてこの出力信号２３３、２３４の互
いの位相差を検出し、この位相差の９０度からの位相誤
差に応じた電圧を位相誤差検出信号３１０として出力
し、出力信号２３３、２３４の互いの位相差が９０度と
なるように可変増幅回路２１０（或いは２２０）の利得
を調整する。尚、可変増幅回路２１０、２２０の出力す
る信号２１３、２２３の振幅が互いに等しいとき、出力
信号２３３、２３４の互いの位相差が９０度となる。
平７−３０３０２８号公報に示すものがある。この公報
に示される９０度移相回路は図４の如く、信号分配回路
１００、可変位相補正回路２００、位相検波回路３０
０、から成り、可変位相補正回路２００は、可変増幅回
路２１０、２２０とベクトル合成回路２３０とから成
る。信号分配回路１００には信号入力端子１０１から入
力信号１０２が入力され、互いの位相差が概略９０度と
なるように２つの信号１０３、１０４に分配され、それ
ぞれ信号出力端子１０５、１０６より出力される。 信
号分配回路１００の信号出力端子１０５、１０６より出
力された信号は、可変位相補正回路２００の可変増幅回
路２１０、２２０の信号入力端子２１１、２２１に入力
され、その出力端子２１２、２２２より出力信号２１
３、２２３がそれぞれ出力され、ベクトル合成回路２３
０に入力される。ベクトル合成回路２３０では、信号２
１３、２２３の加算と引き算を行い、その出力端子２３
１、２３２より出力信号２３３、２３４がそれぞれ出力
される。可変位相補正回路２００の出力端子２３１、２
３２より出力された信号２３３、２３４は、位相検波回
路３００に入力されてこの出力信号２３３、２３４の互
いの位相差を検出し、この位相差の９０度からの位相誤
差に応じた電圧を位相誤差検出信号３１０として出力
し、出力信号２３３、２３４の互いの位相差が９０度と
なるように可変増幅回路２１０（或いは２２０）の利得
を調整する。尚、可変増幅回路２１０、２２０の出力す
る信号２１３、２２３の振幅が互いに等しいとき、出力
信号２３３、２３４の互いの位相差が９０度となる。
【０００３】次に、可変位相補正回路２００の動作につ
いて図５を参照して説明する。入力端子１、２、３、４
より入力された位相差が０度または１８０度ではない２
信号は可変利得用トランジスタ対５１、５２、５３、５
４により電流に変換されたのち、バイアス電圧端子３５
を通してバイアスされたベクトル合成用トランジスタ対
５５、５６、５７、５８、５９、６０、６１、６２の共
通エミッタに入力され、電流の和及び差としてコレクタ
より取り出される。ここで、その取り出された電流信号
は、一端が電源端子３３にそれぞれ接続された負荷抵抗
２９、３０、３１、３２において電圧に変換されたのち
出力端子７、８、９、１０より出力される。また、利得
制御端子５、６に入力される利得制御電圧に応じてトラ
ンジスタ６４、６３のバイアス電流を変化させ、ベクト
ル合成比率ｋを制御する。ここで、位相差が０度または
１８０度ではないほぼ等振幅な２信号を各々、ａｃｏｓ
θ、ｃｏｓ（θ＋Δφ）（ａ：２波の振幅比、Δφ≠０
°、１８０°）とし、さらに、２信号の合成比率をｋと
して和をとると、次式が得られる。
いて図５を参照して説明する。入力端子１、２、３、４
より入力された位相差が０度または１８０度ではない２
信号は可変利得用トランジスタ対５１、５２、５３、５
４により電流に変換されたのち、バイアス電圧端子３５
を通してバイアスされたベクトル合成用トランジスタ対
５５、５６、５７、５８、５９、６０、６１、６２の共
通エミッタに入力され、電流の和及び差としてコレクタ
より取り出される。ここで、その取り出された電流信号
は、一端が電源端子３３にそれぞれ接続された負荷抵抗
２９、３０、３１、３２において電圧に変換されたのち
出力端子７、８、９、１０より出力される。また、利得
制御端子５、６に入力される利得制御電圧に応じてトラ
ンジスタ６４、６３のバイアス電流を変化させ、ベクト
ル合成比率ｋを制御する。ここで、位相差が０度または
１８０度ではないほぼ等振幅な２信号を各々、ａｃｏｓ
θ、ｃｏｓ（θ＋Δφ）（ａ：２波の振幅比、Δφ≠０
°、１８０°）とし、さらに、２信号の合成比率をｋと
して和をとると、次式が得られる。
【０００４】 ｋａｃｏｓθ＋ｃｏｓ（θ＋Δφ） ＝ｋａｃｏｓθ＋ｃｏｓθｃｏｓ（Δφ）−ｓｉｎθｓｉｎ（Δφ） ＝（ｋａ＋ｃｏｓ（Δφ））ｃｏｓθ−ｓｉｎθｓｉｎ（Δφ） ＝｛（ｋａ＋ｃｏｓ（Δφ））2−ｓｉｎ2（Δφ）｝1/2ｓｉｎ（ωｔ＋φA ） この時、ｃｏｓφA 及びｓｉｎφA は ｃｏｓφA ＝−ｓｉｎ（Δφ）／｛（ｋａ＋ｃｏｓ（Δ
φ））2 −ｓｉｎ2（Δφ）｝1/2 ｓｉｎφA ＝（ｋａ＋ｃｏｓ（Δφ））／｛（ｋａ＋ｃ
ｏｓ（Δφ））2 −ｓｉｎ2（Δφ）｝1/2 と表される。従って、ｔａｎφA は ｔａｎφA ＝−（ｋａ＋ｃｏｓ（Δφ））／ｓｉｎ
（Δφ） と表せるからφA は、 φA＝ｔａｎ-1｛−（ｋａ＋ｃｏｓ（Δφ））／ｓｉｎ
（Δφ）｝ となる。
φ））2 −ｓｉｎ2（Δφ）｝1/2 ｓｉｎφA ＝（ｋａ＋ｃｏｓ（Δφ））／｛（ｋａ＋ｃ
ｏｓ（Δφ））2 −ｓｉｎ2（Δφ）｝1/2 と表される。従って、ｔａｎφA は ｔａｎφA ＝−（ｋａ＋ｃｏｓ（Δφ））／ｓｉｎ
（Δφ） と表せるからφA は、 φA＝ｔａｎ-1｛−（ｋａ＋ｃｏｓ（Δφ））／ｓｉｎ
（Δφ）｝ となる。
【０００５】同様にして、２信号の合成比率をｋとして
差を計算すると、 ｋａｃｏｓθ−ｃｏｓ（θ＋Δφ） ＝ｋａｃｏｓθ−ｃｏｓθｃｏｓ（Δφ）＋ｓｉｎθｓｉｎ（Δφ） ＝（ｋａ−ｃｏｓ（Δφ））ｃｏｓθ＋ｓｉｎθｓｉｎ（Δφ） ＝｛（ｋａ−ｃｏｓ（Δφ））2 ＋ｓｉｎ2（Δφ）｝1/2ｓｉｎ（ωｔ＋φS ） となる。この時、ｃｏｓφS 及びｓｉｎφS は、 ｃｏｓφS ＝ｓｉｎ（Δφ）／｛（ｋａ−ｃｏｓ（Δ
φ））2 ＋ｓｉｎ2（Δφ）｝1/2 ｓｉｎφS ＝（ｋａ−ｃｏｓ（Δφ））／｛（ｋａ−ｃ
ｏｓ（Δφ））2 ＋ｓｉｎ2（Δφ）｝1/2 と表される。従って、ｔａｎφS は ｔａｎφS ＝（ｋａ−ｃｏｓ（Δφ））／ｓｉｎ（Δ
φ） と表せるからφS は、 φS ＝ｔａｎ-1｛（ｋａ−ｃｏｓ（Δφ））／ｓｉｎ
（Δφ）｝ となる。
差を計算すると、 ｋａｃｏｓθ−ｃｏｓ（θ＋Δφ） ＝ｋａｃｏｓθ−ｃｏｓθｃｏｓ（Δφ）＋ｓｉｎθｓｉｎ（Δφ） ＝（ｋａ−ｃｏｓ（Δφ））ｃｏｓθ＋ｓｉｎθｓｉｎ（Δφ） ＝｛（ｋａ−ｃｏｓ（Δφ））2 ＋ｓｉｎ2（Δφ）｝1/2ｓｉｎ（ωｔ＋φS ） となる。この時、ｃｏｓφS 及びｓｉｎφS は、 ｃｏｓφS ＝ｓｉｎ（Δφ）／｛（ｋａ−ｃｏｓ（Δ
φ））2 ＋ｓｉｎ2（Δφ）｝1/2 ｓｉｎφS ＝（ｋａ−ｃｏｓ（Δφ））／｛（ｋａ−ｃ
ｏｓ（Δφ））2 ＋ｓｉｎ2（Δφ）｝1/2 と表される。従って、ｔａｎφS は ｔａｎφS ＝（ｋａ−ｃｏｓ（Δφ））／ｓｉｎ（Δ
φ） と表せるからφS は、 φS ＝ｔａｎ-1｛（ｋａ−ｃｏｓ（Δφ））／ｓｉｎ
（Δφ）｝ となる。
【０００６】ここで、上記で算出された２信号の位相差
をφとすれば、 φ＝φA −φS ＝ｔａｎ-1｛−（ｋａ＋ｃｏｓ（Δφ））／ｓｉｎ（Δφ）｝− ｔａｎ-1｛（ｋａ−ｃｏｓ（Δφ））／ｓｉｎ（Δφ）｝・・・（１） で表わされ、べクトル合成比率ｋを変化させることによ
り、２信号の合成波の信号の位相差φを０度から１８０
度まで変化させることが可能となる。
をφとすれば、 φ＝φA −φS ＝ｔａｎ-1｛−（ｋａ＋ｃｏｓ（Δφ））／ｓｉｎ（Δφ）｝− ｔａｎ-1｛（ｋａ−ｃｏｓ（Δφ））／ｓｉｎ（Δφ）｝・・・（１） で表わされ、べクトル合成比率ｋを変化させることによ
り、２信号の合成波の信号の位相差φを０度から１８０
度まで変化させることが可能となる。
【０００７】次に、今まで説明してきた、２信号が可変
利得及びべクトル合成用トランジスタ対に入力され、ト
ランジスタのコレクタに電流の和及び差として取り出さ
れ、更に負荷抵抗を通して電圧として出力端子に出力さ
れる、という動作の意味するところをベクトルを用いて
図６にて説明する。
利得及びべクトル合成用トランジスタ対に入力され、ト
ランジスタのコレクタに電流の和及び差として取り出さ
れ、更に負荷抵抗を通して電圧として出力端子に出力さ
れる、という動作の意味するところをベクトルを用いて
図６にて説明する。
【０００８】前述した図４、図５の可変位相補正回路２
００は、このように位相可変の機能を有するので、以下
可変位相回路と称する。
００は、このように位相可変の機能を有するので、以下
可変位相回路と称する。
【０００９】可変利得べクトル合成用トランジスタ対の
入力に入力される２信号をそれぞれベクトルα、ベクト
ルβ（以下ベクトルα、ベクトルβを単純にα、βと記
す）として表わす（α、βは角度差≠０°、１８０
°）。αは大きさ、位相共に固定し、βは位相は固定
し、大きさのみを変化させていく。βの大きさが無限小
から無限大に変化していくのに伴って、α＋βの作る位
相とα−βの作る位相との差が無限小から１８０度に向
かって限りなく近づいていくことがわかる。このβの大
きさを変化させることが、回路動作としてべクトル合成
比率ｋを変化させることに相当する。
入力に入力される２信号をそれぞれベクトルα、ベクト
ルβ（以下ベクトルα、ベクトルβを単純にα、βと記
す）として表わす（α、βは角度差≠０°、１８０
°）。αは大きさ、位相共に固定し、βは位相は固定
し、大きさのみを変化させていく。βの大きさが無限小
から無限大に変化していくのに伴って、α＋βの作る位
相とα−βの作る位相との差が無限小から１８０度に向
かって限りなく近づいていくことがわかる。このβの大
きさを変化させることが、回路動作としてべクトル合成
比率ｋを変化させることに相当する。
【００１０】
【発明が解決しようとする課題】デジタル携帯電話のよ
うにバッテリー駆動ゆえに低消費電力を追求する通信機
器の回路には、低電圧動作が要求されている。例えば、
３．０Ｖの電源を使用し、最低電源電圧を２．７Ｖとし
た場合、従来の可変位相回路では回路構成がトランジス
タ縦積み３段構成であるため、可変位相回路に必要とさ
れる最低電源電圧ＶCCmin は、 ＶCCmin ＝ＶR＋３ＶBE＋２ＶOUT ・・・（２） （ここで、ＶR は利得制御トランジスタのエミッタ抵抗
の電圧降下、ＶBEはトランジスタのオン電圧、ＶOUT は
出力端子に出力される正弦波の振幅の半値である）と成
る。この可変位相回路では、半導体素子の出来具合で決
まるトランジスタの電流増幅率、抵抗の層抵抗等のばら
つき、更に温度特性を考慮すると、最低電源電圧２．７
Ｖを保証する回路動作の実現は非常に困難であった。
うにバッテリー駆動ゆえに低消費電力を追求する通信機
器の回路には、低電圧動作が要求されている。例えば、
３．０Ｖの電源を使用し、最低電源電圧を２．７Ｖとし
た場合、従来の可変位相回路では回路構成がトランジス
タ縦積み３段構成であるため、可変位相回路に必要とさ
れる最低電源電圧ＶCCmin は、 ＶCCmin ＝ＶR＋３ＶBE＋２ＶOUT ・・・（２） （ここで、ＶR は利得制御トランジスタのエミッタ抵抗
の電圧降下、ＶBEはトランジスタのオン電圧、ＶOUT は
出力端子に出力される正弦波の振幅の半値である）と成
る。この可変位相回路では、半導体素子の出来具合で決
まるトランジスタの電流増幅率、抵抗の層抵抗等のばら
つき、更に温度特性を考慮すると、最低電源電圧２．７
Ｖを保証する回路動作の実現は非常に困難であった。
【００１１】本発明の目的は、低電圧動作を可能とする
可変位相回路を提供することにある。
可変位相回路を提供することにある。
【００１２】
【課題を解決するための手段】本発明の可変位相回路
は、所定の振幅、位相を有する信号及びその反転信号か
ら成る第１の入力信号対と、前記所定の振幅、位相と異
なる振幅、位相を有する信号及びその反転信号から成る
第２の入力信号対とを増幅して、それぞれ第１の出力信
号対及び第２の出力信号対として出力する増幅回路、前
記第１の出力信号対及び前記第２の出力信号対を４組の
組み合わせで加算、減算処理する信号合成回路、前記第
１の出力信号対及び前記第２の出力信号対のそれぞれ前
記第１の入力信号対及び前記第２の入力信号対に対する
増幅率を変化させる利得制御回路、から構成される可変
位相回路において、電源電位と接地電位との間がトラン
ジスタの２段積みで構成され、そのうちの１段が前記増
幅回路及び前記信号合成回路を構成し、残りの１段が前
記利得制御回路を構成することを特徴とする。
は、所定の振幅、位相を有する信号及びその反転信号か
ら成る第１の入力信号対と、前記所定の振幅、位相と異
なる振幅、位相を有する信号及びその反転信号から成る
第２の入力信号対とを増幅して、それぞれ第１の出力信
号対及び第２の出力信号対として出力する増幅回路、前
記第１の出力信号対及び前記第２の出力信号対を４組の
組み合わせで加算、減算処理する信号合成回路、前記第
１の出力信号対及び前記第２の出力信号対のそれぞれ前
記第１の入力信号対及び前記第２の入力信号対に対する
増幅率を変化させる利得制御回路、から構成される可変
位相回路において、電源電位と接地電位との間がトラン
ジスタの２段積みで構成され、そのうちの１段が前記増
幅回路及び前記信号合成回路を構成し、残りの１段が前
記利得制御回路を構成することを特徴とする。
【００１３】
【発明の実施の形態】本発明の第１の実施形態につい
て、図１の回路図を参照して説明する。本実施形態は、
２組の利得制御用トランジスタ対と４組のべクトル合成
用トランジスタ対とを縦積み２段構成としている。即
ち、入力端子１、２、３、４より入力された位相差０度
または１８０度ではない２信号を電流に変換、増幅し
て、電流変換された信号の和及び差のベクトル合成を行
うべクトル合成用トランジスタ対１１、１２、１３、１
４、１５、１６、１７、１８と、利得制御端子５，６よ
り入力される利得制御電圧に応じてベクトル合成比率ｋ
を制御する２組の利得制御用トランジスタ対１９、２
１、及び２０、２２と、これらの利得制御用トランジス
タ対１９〜２２と接地端子３４との間に挿入されるエミ
ッタ抵抗２３〜２８と、電流を電圧に変換し出力する負
荷抵抗２９〜３２とから構成される。
て、図１の回路図を参照して説明する。本実施形態は、
２組の利得制御用トランジスタ対と４組のべクトル合成
用トランジスタ対とを縦積み２段構成としている。即
ち、入力端子１、２、３、４より入力された位相差０度
または１８０度ではない２信号を電流に変換、増幅し
て、電流変換された信号の和及び差のベクトル合成を行
うべクトル合成用トランジスタ対１１、１２、１３、１
４、１５、１６、１７、１８と、利得制御端子５，６よ
り入力される利得制御電圧に応じてベクトル合成比率ｋ
を制御する２組の利得制御用トランジスタ対１９、２
１、及び２０、２２と、これらの利得制御用トランジス
タ対１９〜２２と接地端子３４との間に挿入されるエミ
ッタ抵抗２３〜２８と、電流を電圧に変換し出力する負
荷抵抗２９〜３２とから構成される。
【００１４】次に、本実施形態の動作について詳細に説
明する。入力端子１、２、３、４より入力された位相差
が０度または１８０度ではない２信号は、べクトル合成
用トランジスタ対（１１、１２、１３、１４、１５、１
６、１７、１８）によりコレクタ電流として電流変換さ
れたのち、その変換された電流の和及び差が、負荷抵抗
群２９、３０、３１、３２で電圧に変換されて出力端子
７，８，９，１０より取り出される。２組の利得制御用
トランジスタ対（１９、２１、及び２０、２２）は、利
得制御端子５，６より入力される利得制御電圧に応じて
ベクトル合成比率ｋを制御する。本実施形態においても
従来例と同様に、位相差が０度または１８０度ではない
ほぼ等振幅な２信号を前述のように、ａｃｏｓθ、ｃｏ
ｓ（θ＋Δφ）とし、さらに、２信号の合成比率をｋと
して出力信号の位相差をとると、前述の（１）式が得ら
れる。従って、（１）式におけるべクトル合成比率ｋを
変化させることにより、２信号の合成波の位相差φを０
度から１８０度まで変化させることが可能となる。この
様子を表したものが図２である。べクトル合成比率ｋ
を、利得差２０ｌｏｇｋとして横軸にして変化させた場
合、位相差φが０度から１８０度まで変化する様子がわ
かる。
明する。入力端子１、２、３、４より入力された位相差
が０度または１８０度ではない２信号は、べクトル合成
用トランジスタ対（１１、１２、１３、１４、１５、１
６、１７、１８）によりコレクタ電流として電流変換さ
れたのち、その変換された電流の和及び差が、負荷抵抗
群２９、３０、３１、３２で電圧に変換されて出力端子
７，８，９，１０より取り出される。２組の利得制御用
トランジスタ対（１９、２１、及び２０、２２）は、利
得制御端子５，６より入力される利得制御電圧に応じて
ベクトル合成比率ｋを制御する。本実施形態においても
従来例と同様に、位相差が０度または１８０度ではない
ほぼ等振幅な２信号を前述のように、ａｃｏｓθ、ｃｏ
ｓ（θ＋Δφ）とし、さらに、２信号の合成比率をｋと
して出力信号の位相差をとると、前述の（１）式が得ら
れる。従って、（１）式におけるべクトル合成比率ｋを
変化させることにより、２信号の合成波の位相差φを０
度から１８０度まで変化させることが可能となる。この
様子を表したものが図２である。べクトル合成比率ｋ
を、利得差２０ｌｏｇｋとして横軸にして変化させた場
合、位相差φが０度から１８０度まで変化する様子がわ
かる。
【００１５】本実施形態はトランジスタ縦積み２段構成
である為、最小電源電圧ＶCCmin が、前述の（２）式で
表される従来回路で必要とされる最小電源電圧と異な
り、 ＶCCmin ＝ＶR＋２ＶBE＋２ＶOUT ・・・（３） （ここで、ＶR は利得制御トランジスタのエミッタ抵抗
の電圧降下、ＶBEはトランジスタのオン電圧、ＶOUT は
出力端子に出力される正弦波の振幅の半値である）と成
り、従来回路より約０．７Ｖ（トランジスタ１段分）低
電圧動作が可能となる。
である為、最小電源電圧ＶCCmin が、前述の（２）式で
表される従来回路で必要とされる最小電源電圧と異な
り、 ＶCCmin ＝ＶR＋２ＶBE＋２ＶOUT ・・・（３） （ここで、ＶR は利得制御トランジスタのエミッタ抵抗
の電圧降下、ＶBEはトランジスタのオン電圧、ＶOUT は
出力端子に出力される正弦波の振幅の半値である）と成
り、従来回路より約０．７Ｖ（トランジスタ１段分）低
電圧動作が可能となる。
【００１６】次に、本発明の第２の実施形態について図
３を参照して説明する。これは第１の実施形態における
２組の利得制御用トランジスタ対（１９、２１及び２
０、２２）に接続されるエミッタ抵抗を抵抗３６、３
７、３８、３９、４０、４１のようにＴ型にした回路で
あり、この構成にすると、第１の実施形態と同等の効果
が得られる。
３を参照して説明する。これは第１の実施形態における
２組の利得制御用トランジスタ対（１９、２１及び２
０、２２）に接続されるエミッタ抵抗を抵抗３６、３
７、３８、３９、４０、４１のようにＴ型にした回路で
あり、この構成にすると、第１の実施形態と同等の効果
が得られる。
【００１７】
【発明の効果】以上説明したように本発明によれば、ベ
クトル合成用トランジスタ対及び可変利得用トランジス
タ対を一段のトランジスタで構成することにより、回路
に必要とされる最小電源電圧が従来回路よりトランジス
タ１段分（約０．７Ｖ）低い可変位相回路が得られ、低
電圧駆動の通信機器等に可変位相回路を用いることが容
易となる。
クトル合成用トランジスタ対及び可変利得用トランジス
タ対を一段のトランジスタで構成することにより、回路
に必要とされる最小電源電圧が従来回路よりトランジス
タ１段分（約０．７Ｖ）低い可変位相回路が得られ、低
電圧駆動の通信機器等に可変位相回路を用いることが容
易となる。
【図１】本発明の第１の実施形態による可変位相回路の
回路図である。
回路図である。
【図２】図１の可変位相回路において、べクトル合成比
率ｋを、利得制御用差動対トランジスタの利得差２０ｌ
ｏｇｋを横軸にとって変化させた場合の、位相差φの変
化する様子を示す特性図である。
率ｋを、利得制御用差動対トランジスタの利得差２０ｌ
ｏｇｋを横軸にとって変化させた場合の、位相差φの変
化する様子を示す特性図である。
【図３】本発明の第２の実施形態による可変位相補正回
路の回路図である。
路の回路図である。
【図４】従来の可変位相補正回路が用いられる９０度移
相回路のブロック図である。
相回路のブロック図である。
【図５】従来の可変位相補正回路の回路図である。
【図６】図５の可変位相補正回路の動作を説明するため
のベクトル図である。
のベクトル図である。
１、２、３、４ 入力端子 ５、６ 利得制御端子 ７、８、９、１０ 出力端子 １１、１２、１３、１４、１５、１６、１７、１８
べクトル合成用トランジスタ ５１、５２、５３、５４ 可変利得用トランジスタ １９、２０、２１、２２、６３、６４ 利得制御用ト
ランジスタ ５５、５６、５７、５８、５９、６０、６１、６２
べクトル合成用トランジスタ ２３、２４、２５、２６、２７、２８、３６、３７、３
８、３９、４０、４１、６５、６６ 利得制御用トラ
ンジスタのエミッタ抵抗 ２９、３０、３１、３２ 負荷抵抗 ３３ 電源端子 ３４ 接地端子 ３５ バイアス電圧端子 １００ 信号分配回路 １０１ 信号入力端子 １０２ 入力信号 １０３、１０４ 信号分配回路から出力される信号 １０５、１０６ 信号出力端子 ２００ 可変位相補正回路 ２１０、２２０ 可変増幅回路 ２１１、２２１ 信号入力端子 ２１２、２２２ 出力端子 ２１３、２２３ 出力信号 ２３０ ベクトル合成回路 ２３１、２３２ 出力端子 ２３３、２３４ 出力信号 ３００ 位相検波回路 ３１０ 位相誤差検出信号
べクトル合成用トランジスタ ５１、５２、５３、５４ 可変利得用トランジスタ １９、２０、２１、２２、６３、６４ 利得制御用ト
ランジスタ ５５、５６、５７、５８、５９、６０、６１、６２
べクトル合成用トランジスタ ２３、２４、２５、２６、２７、２８、３６、３７、３
８、３９、４０、４１、６５、６６ 利得制御用トラ
ンジスタのエミッタ抵抗 ２９、３０、３１、３２ 負荷抵抗 ３３ 電源端子 ３４ 接地端子 ３５ バイアス電圧端子 １００ 信号分配回路 １０１ 信号入力端子 １０２ 入力信号 １０３、１０４ 信号分配回路から出力される信号 １０５、１０６ 信号出力端子 ２００ 可変位相補正回路 ２１０、２２０ 可変増幅回路 ２１１、２２１ 信号入力端子 ２１２、２２２ 出力端子 ２１３、２２３ 出力信号 ２３０ ベクトル合成回路 ２３１、２３２ 出力端子 ２３３、２３４ 出力信号 ３００ 位相検波回路 ３１０ 位相誤差検出信号
Claims (5)
- 【請求項１】 所定の振幅、位相を有する信号及びその
反転信号から成る第１の入力信号対と、前記所定の振
幅、位相と異なる振幅、位相を有する信号及びその反転
信号から成る第２の入力信号対とを増幅して、それぞれ
第１の出力信号対及び第２の出力信号対として出力する
増幅回路、前記第１の出力信号対及び前記第２の出力信
号対を４組の組み合わせで加算、減算処理する信号合成
回路、前記第１の出力信号対及び前記第２の出力信号対
のそれぞれ前記第１の入力信号対及び前記第２の入力信
号対に対する増幅率を変化させる利得制御回路、から構
成される可変位相回路において、電源電位と接地電位と
の間がトランジスタの２段積みで構成され、そのうちの
１段が前記増幅回路及び前記信号合成回路を構成し、残
りの１段が前記利得制御回路を構成することを特徴とす
る可変位相回路。 - 【請求項２】 前記増幅回路及び前記信号合成回路が、
前記第１の入力信号対を入力する２組のトランジスタ対
及び前記第２の入力信号対を入力する２組のトランジス
タ対とから成る請求項１記載の可変位相回路。 - 【請求項３】 前記利得制御回路が、ベースに利得制御
電圧が供給されコレクタが前記トランジスタ対の共通エ
ミッタに接続されるトランジスタから成る請求項２記載
の可変位相回路。 - 【請求項４】 第１トランジスタ及び第２トランジスタ
がベースを共通としてかつそのベースが第１の利得制御
端子に接続され、第３トランジスタ及び第４トランジス
タがベースを共通としてかつそのベースが第２の利得制
御端子に接続され、前記第１トランジスタのエミッタが
第１抵抗の一端子及び第２抵抗の一端子に接続され、前
記第３トランジスタのエミッタが前記第１抵抗の他の端
子及び第３抵抗の一端子に接続され、前記第２抵抗の他
の端子及び前記第３抵抗の他の端子が接地され、前記第
２トランジスタのエミッタが第４抵抗の一端子及び第５
抵抗の一端子に接続され、前記第４トランジスタのエミ
ッタが前記第４抵抗の他の端子及び第６抵抗の一端子に
接続され、前記第５抵抗の他の端子及び前記第６抵抗の
他の端子が接地され、第５トランジスタ及び第９トラン
ジスタがベースを共通としてかつそのベースが第１の入
力端子に接続され、第６トランジスタ及び第１０トラン
ジスタがベースを共通としてかつそのベースが第２の入
力端子に接続され、第７トランジスタ及び第１２トラン
ジスタがベースを共通としてかつそのベースが第３の入
力端子に接続され、第８トランジスタ及び第１１トラン
ジスタがベースを共通としてかつそのベースが第４の入
力端子に接続され、前記第５トランジスタ及び前記第６
トランジスタがエミッタを共通としてかつそのエミッタ
が前記第１トランジスタのコレクタに接続され、前記第
７トランジスタ及び前記第８トランジスタがエミッタを
共通としてかつそのエミッタが前記第３トランジスタの
コレクタに接続され、前記第９トランジスタ及び前記第
１０トランジスタがエミッタを共通としてかつそのエミ
ッタが前記第２トランジスタのコレクタに接続され、前
記第１１トランジスタ及び前記第１２トランジスタがエ
ミッタを共通としてかつそのエミッタが前記第４トラン
ジスタのコレクタに接続され、前記第５トランジスタ及
び前記第７トランジスタがコレクタを共通としてかつそ
のコレクタが第７抵抗の一端子及び第１の出力端子に接
続され、前記第６トランジスタ及び前記第８トランジス
タがコレクタを共通としてかつそのコレクタが第８抵抗
の一端子及び第２の出力端子に接続され、前記第９トラ
ンジスタ及び前記第１１トランジスタがコレクタを共通
としてかつそのコレクタが第９抵抗の一端子及び第３の
出力端子に接続され、前記第１０トランジスタ及び前記
第１２トランジスタがコレクタを共通としてかつそのコ
レクタが第１０抵抗の一端子及び第４の出力端子に接続
され、前記第７抵抗、前記第８抵抗、前記第９抵抗及び
前記第１０抵抗それぞれの他の端子が電源端子に接続さ
れることを特徴とする可変位相回路。 - 【請求項５】 請求項４記載の可変位相回路における第
１乃至第６抵抗に替えて、 一端子が前記第１トランジスタのエミッタ、他端子が第
１２抵抗及び第１３抵抗に接続される第１１抵抗、前記
第１１抵抗と接続される端子以外の端子が前記第３トラ
ンジスタのエミッタに接続される第１２抵抗、前記第１
１抵抗と接続される端子以外の端子が接地される第１３
抵抗、一端子が前記第２トランジスタのエミッタ、他端
子が第１５抵抗及び第１６抵抗に接続される第１４抵
抗、前記第１４抵抗と接続される端子以外の端子が前記
第４トランジスタのエミッタに接続される第１５抵抗、
前記第１４抵抗に接続される端子以外の端子が接地され
る第１６抵抗を用いた可変位相回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26558597A JP3150086B2 (ja) | 1997-09-30 | 1997-09-30 | 可変位相回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26558597A JP3150086B2 (ja) | 1997-09-30 | 1997-09-30 | 可変位相回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11112287A true JPH11112287A (ja) | 1999-04-23 |
| JP3150086B2 JP3150086B2 (ja) | 2001-03-26 |
Family
ID=17419172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26558597A Expired - Fee Related JP3150086B2 (ja) | 1997-09-30 | 1997-09-30 | 可変位相回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3150086B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100711514B1 (ko) | 2006-02-14 | 2007-04-27 | 한양대학교 산학협력단 | 저전압 차동신호 수신기의 오프셋 보상회로와 이를 구비한저전압 차동신호 수신기 및 저전압 차동신호 수신기의오프셋 보상 방법 |
-
1997
- 1997-09-30 JP JP26558597A patent/JP3150086B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100711514B1 (ko) | 2006-02-14 | 2007-04-27 | 한양대학교 산학협력단 | 저전압 차동신호 수신기의 오프셋 보상회로와 이를 구비한저전압 차동신호 수신기 및 저전압 차동신호 수신기의오프셋 보상 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3150086B2 (ja) | 2001-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04506286A (ja) | 対数増幅器 | |
| JPH03263906A (ja) | 利得可変増幅器 | |
| WO2018205832A1 (zh) | 一种叠加运算电路及浮动电压数模转换电路 | |
| US6437631B2 (en) | Analog multiplying circuit and variable gain amplifying circuit | |
| KR20020040903A (ko) | π/2 이상기 | |
| US6456144B2 (en) | Circuit configuration for mixing an input signal and an oscillator signal with one another | |
| US6963238B2 (en) | Level shift circuit | |
| JP3150086B2 (ja) | 可変位相回路 | |
| JP3052872B2 (ja) | バランス型ミキサのミキシング方法と回路 | |
| JP3548127B2 (ja) | 低供給電圧アナログ乗算器 | |
| EP1771704B1 (en) | Differential amplifier for dual bridge transducer | |
| JPH0527282B2 (ja) | ||
| JP6856677B2 (ja) | デジタル制御されるベクトル信号変調器 | |
| JPH0681067B2 (ja) | Ｆｍ・ａｍ受信装置 | |
| JP3064973B2 (ja) | 利得可変増幅器 | |
| EP1230731A1 (en) | Transconductor with controllable transconductance for low supply voltages | |
| US20020180504A1 (en) | Phase shifter circuit | |
| JPH06224657A (ja) | 差動増幅回路用負荷回路 | |
| JP3198340B2 (ja) | 振幅変調回路 | |
| GB2283872A (en) | Frequency multipliers | |
| JPH0346407A (ja) | 可変利得増幅器 | |
| JPS6272212A (ja) | トランジスタ増幅回路 | |
| US20040212430A1 (en) | Common-mode current-feedback circuitry | |
| JPH09116356A (ja) | 増幅回路 | |
| JPH0375977A (ja) | 乗算回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000829 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001212 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140119 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |