JPH11111964A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11111964A JPH11111964A JP27176497A JP27176497A JPH11111964A JP H11111964 A JPH11111964 A JP H11111964A JP 27176497 A JP27176497 A JP 27176497A JP 27176497 A JP27176497 A JP 27176497A JP H11111964 A JPH11111964 A JP H11111964A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- inas
- alas
- type impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 Ｎ型ＡｌＩｎＡｓエピタキシャル層にＦによ
る悪影響が生じないようにすること。 【解決手段】 半絶縁性のＩｎＰ基板１０の上側に積層
された、Ｇａx Ｉｎ1-xＡｓ層とＡｌy Ｉｎ1-y Ａｓ層
１８（ただし、ｘおよびｙは組成比であって０＜ｘ＜
１，および０＜ｙ＜１を満足する正の数）とのヘテロ接
合層を有する半導体装置において、Ａｌy Ｉｎ1-y Ａｓ
層１８をＡｌＡｓのｍ単原子層（但し、ｍは正の数）と
ＩｎＡｓのｎ単原子層（但し、ｎは正の数）とから構成
される超格子層とし、かつ、超格子層は、Ｎ型不純物と
してのＳｉ或いはＳｎがそれぞれドープされている。ま
た、この超格子層に対するドーピングは、中間層状に行
う場合、或いはＡｌＡｓのｍ単原子層のみに行う場合、
或いはＩｎＡｓのｎ単原子層のみに行う場合、或いはデ
ルタドープを用いる場合等の様々な組み合わせがある。
る悪影響が生じないようにすること。 【解決手段】 半絶縁性のＩｎＰ基板１０の上側に積層
された、Ｇａx Ｉｎ1-xＡｓ層とＡｌy Ｉｎ1-y Ａｓ層
１８（ただし、ｘおよびｙは組成比であって０＜ｘ＜
１，および０＜ｙ＜１を満足する正の数）とのヘテロ接
合層を有する半導体装置において、Ａｌy Ｉｎ1-y Ａｓ
層１８をＡｌＡｓのｍ単原子層（但し、ｍは正の数）と
ＩｎＡｓのｎ単原子層（但し、ｎは正の数）とから構成
される超格子層とし、かつ、超格子層は、Ｎ型不純物と
してのＳｉ或いはＳｎがそれぞれドープされている。ま
た、この超格子層に対するドーピングは、中間層状に行
う場合、或いはＡｌＡｓのｍ単原子層のみに行う場合、
或いはＩｎＡｓのｎ単原子層のみに行う場合、或いはデ
ルタドープを用いる場合等の様々な組み合わせがある。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置、特
にＧａＩｎＡｓ／ＡｌＩｎＡｓ系材料を用いた半導体装
置に関する。
にＧａＩｎＡｓ／ＡｌＩｎＡｓ系材料を用いた半導体装
置に関する。
【０００２】
【従来の技術】従来、半導体装置の高性能化を図るた
め、固体ソース分子線エピタキシー（ＭＢＥ）法によっ
てＩｎＰ基板上に格子整合あるいは歪みを持たせたＧａ
x Ｉｎ1-x Ａｓ／Ａｌy Ｉｎ1-y Ａｓ（つまり、Ｇａx
Ｉｎ1-x ＡｓとＡｌy Ｉｎ1-y Ａｓとのヘテロ接合を意
味していて、以下、同一の意味で用いる）混晶材料を用
いた高電子移動度トランジスタ（いわゆるＨＥＭＴ）、
或いはダブルヘテロ接合半導体レーザダイオード（いわ
ゆるＤＨ−ＬＤ）、或いはヘテロ接合バイポーラトラン
ジスタ（いわゆるＨＢＴ）が一般に知られている。例え
ば、ＩｎＰ基板上に格子整合あるいは歪みを持たせたＧ
ａx Ｉｎ1-x Ａｓ／Ａｌy Ｉｎ1-y Ａｓ混晶材料を用い
たＨＥＭＴとしては、文献１（W.Klein et al.J.Crysta
l Growth Vol.150,1995,pp.1252 〜1255）に開示されて
いる。また、ＩｎＰ基板上に格子整合あるいは歪みを持
たせたＧａx Ｉｎ1-x Ａｓ／Ａｌy Ｉｎ1-y Ａｓ混晶材
料を用いたＤＨ−ＬＤとしては、文献２（K.Nishikata
et al.J. Crystal Growth Vol.150,1955,pp.1328〜133
2）に開示されている。また、ＩｎＰ基板上に格子整合
あるいは歪みを持たせたＧａx Ｉｎ1-x Ａｓ／Ａｌy Ｉ
ｎ1-y Ａｓ混晶材料を用いたＨＢＴとしては、文献３
（J.Cowles et al. IEEE Photon. Technol.Lett., ol.
6,1994,pp.963〜966.）に開示されている。
め、固体ソース分子線エピタキシー（ＭＢＥ）法によっ
てＩｎＰ基板上に格子整合あるいは歪みを持たせたＧａ
x Ｉｎ1-x Ａｓ／Ａｌy Ｉｎ1-y Ａｓ（つまり、Ｇａx
Ｉｎ1-x ＡｓとＡｌy Ｉｎ1-y Ａｓとのヘテロ接合を意
味していて、以下、同一の意味で用いる）混晶材料を用
いた高電子移動度トランジスタ（いわゆるＨＥＭＴ）、
或いはダブルヘテロ接合半導体レーザダイオード（いわ
ゆるＤＨ−ＬＤ）、或いはヘテロ接合バイポーラトラン
ジスタ（いわゆるＨＢＴ）が一般に知られている。例え
ば、ＩｎＰ基板上に格子整合あるいは歪みを持たせたＧ
ａx Ｉｎ1-x Ａｓ／Ａｌy Ｉｎ1-y Ａｓ混晶材料を用い
たＨＥＭＴとしては、文献１（W.Klein et al.J.Crysta
l Growth Vol.150,1995,pp.1252 〜1255）に開示されて
いる。また、ＩｎＰ基板上に格子整合あるいは歪みを持
たせたＧａx Ｉｎ1-x Ａｓ／Ａｌy Ｉｎ1-y Ａｓ混晶材
料を用いたＤＨ−ＬＤとしては、文献２（K.Nishikata
et al.J. Crystal Growth Vol.150,1955,pp.1328〜133
2）に開示されている。また、ＩｎＰ基板上に格子整合
あるいは歪みを持たせたＧａx Ｉｎ1-x Ａｓ／Ａｌy Ｉ
ｎ1-y Ａｓ混晶材料を用いたＨＢＴとしては、文献３
（J.Cowles et al. IEEE Photon. Technol.Lett., ol.
6,1994,pp.963〜966.）に開示されている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記し
た従来の半導体装置においては、文献４（早藤紀生ほ
か、信学技報 電子デバイス 1995年、pp.35〜40. ）に
おいて記載されているように、以下に述べるような問題
点がある。
た従来の半導体装置においては、文献４（早藤紀生ほ
か、信学技報 電子デバイス 1995年、pp.35〜40. ）に
おいて記載されているように、以下に述べるような問題
点がある。
【０００４】上述した半導体装置を構成するＭＢＥ結晶
成長によるＡｌＩｎＡｓエピタキシャル層の通常Ｎ型ド
ーパントとして用いられているシリコン（Ｓｉ）あるい
はすず（Ｓｎ）イオンは、通常実験室雰囲気中にほとん
ど必ず存在する微量のフッ素（Ｆ）あるいはフッ化物中
に含まれるＦと容易に結合しやすい。このエピタキシャ
ル層中のＳｉあるいはＳｎがＦと結合すると、これらの
ドーパントは不活性化し結果的にＮ型ＡｌＩｎＡｓエピ
タキシャル層のキャリア濃度が低下してしまう。また、
同時に、Ｓｉは不活性不純物として存在することになる
ので、この層における電子移動度も低下する（不純物散
乱）。これはＡｌＩｎＡｓ系において、ＡｌとＩｎのイ
オン半径が大きく異なるために、ＡｌＡｓ層あるいはＩ
ｎＡｓ層だけの場合よりも間隙が広いため、イオン半径
の小さいＦは容易に侵入できるからである。更に、熱処
理によりＦはＮ型ＡｌＩｎＡｓエピタキシャル層の中に
拡散していくことがわかっており、キャリア濃度が半導
体装置の製造プロセスを経るにつれて徐々に減少し、上
述した半導体装置のいずれにおいても特性が当初と比べ
て劣化するという問題があった。
成長によるＡｌＩｎＡｓエピタキシャル層の通常Ｎ型ド
ーパントとして用いられているシリコン（Ｓｉ）あるい
はすず（Ｓｎ）イオンは、通常実験室雰囲気中にほとん
ど必ず存在する微量のフッ素（Ｆ）あるいはフッ化物中
に含まれるＦと容易に結合しやすい。このエピタキシャ
ル層中のＳｉあるいはＳｎがＦと結合すると、これらの
ドーパントは不活性化し結果的にＮ型ＡｌＩｎＡｓエピ
タキシャル層のキャリア濃度が低下してしまう。また、
同時に、Ｓｉは不活性不純物として存在することになる
ので、この層における電子移動度も低下する（不純物散
乱）。これはＡｌＩｎＡｓ系において、ＡｌとＩｎのイ
オン半径が大きく異なるために、ＡｌＡｓ層あるいはＩ
ｎＡｓ層だけの場合よりも間隙が広いため、イオン半径
の小さいＦは容易に侵入できるからである。更に、熱処
理によりＦはＮ型ＡｌＩｎＡｓエピタキシャル層の中に
拡散していくことがわかっており、キャリア濃度が半導
体装置の製造プロセスを経るにつれて徐々に減少し、上
述した半導体装置のいずれにおいても特性が当初と比べ
て劣化するという問題があった。
【０００５】そこで、従来よりＦによる悪影響を受けな
いＮ型ＡｌＩｎＡｓエピタキシャル層を利用した半導体
装置の出現が望まれていた。
いＮ型ＡｌＩｎＡｓエピタキシャル層を利用した半導体
装置の出現が望まれていた。
【０００６】
【課題を解決するための手段】このため、この発明の半
導体装置によれば、半導体基板の上側に積層された、Ｇ
ａx Ｉｎ1-x Ａｓ層とＡｌy Ｉｎ1-y Ａｓ層（ただし、
ｘおよびｙは組成比であって０＜ｘ＜１，および０＜ｙ
＜１を満足する正の数）とのヘテロ接合層を有する半導
体装置において、Ａｌy Ｉｎ1-y Ａｓ層をｍ単原子層の
ＡｌＡｓ層（（ＡｌＡｓ）m 層と記す）とｎ単原子層の
ＩｎＡｓ層（（ＩｎＡｓ）n 層と記す）とから構成され
る超格子層（ただし、ｍ，ｎは正の数）とし、かつ、超
格子層は、Ｎ型不純物としてのＳｉ或いはＳｎがそれぞ
れノンドープあるいはドープされていることを特徴とす
る。
導体装置によれば、半導体基板の上側に積層された、Ｇ
ａx Ｉｎ1-x Ａｓ層とＡｌy Ｉｎ1-y Ａｓ層（ただし、
ｘおよびｙは組成比であって０＜ｘ＜１，および０＜ｙ
＜１を満足する正の数）とのヘテロ接合層を有する半導
体装置において、Ａｌy Ｉｎ1-y Ａｓ層をｍ単原子層の
ＡｌＡｓ層（（ＡｌＡｓ）m 層と記す）とｎ単原子層の
ＩｎＡｓ層（（ＩｎＡｓ）n 層と記す）とから構成され
る超格子層（ただし、ｍ，ｎは正の数）とし、かつ、超
格子層は、Ｎ型不純物としてのＳｉ或いはＳｎがそれぞ
れノンドープあるいはドープされていることを特徴とす
る。
【０００７】このようにすれば、（ＡｌＡｓ）m 層と
（ＩｎＡｓ）n 層からなる超格子層は、Ａｌy Ｉｎ1-y
Ａｓ３元混晶層よりも原子充填率が高いので、熱処理
時、エピ基板表面およびまたはへき開面からＦが超格子
層内に侵入・拡散することを防止することができる。
（ＩｎＡｓ）n 層からなる超格子層は、Ａｌy Ｉｎ1-y
Ａｓ３元混晶層よりも原子充填率が高いので、熱処理
時、エピ基板表面およびまたはへき開面からＦが超格子
層内に侵入・拡散することを防止することができる。
【０００８】また、この発明の実施に当り、Ａｌy Ｉｎ
1-y Ａｓ層を超格子層としたとき、半導体基板をＩｎＰ
基板とし、かつ、組成比および原子周期を、ｘ＝０．４
７，ｙ＝０．４８，ｍ＝３．６，およびｎ＝４．０の値
とするのが良い。
1-y Ａｓ層を超格子層としたとき、半導体基板をＩｎＰ
基板とし、かつ、組成比および原子周期を、ｘ＝０．４
７，ｙ＝０．４８，ｍ＝３．６，およびｎ＝４．０の値
とするのが良い。
【０００９】また、この発明の実施に当り、好ましく
は、半導体基板をＧａＡｓ基板とすることもできる。
は、半導体基板をＧａＡｓ基板とすることもできる。
【００１０】また、この発明の好適実施例では、超格子
層の各（ＡｌＡｓ）m 層および各（ＩｎＡｓ）n 層の層
内では、Ｎ型不純物が均一の濃度で分布させるのが良
い。この場合、各（ＡｌＡｓ）m 層のみに、あるいは各
（ＩｎＡｓ）n 層のみに、各層内での不純物濃度分布が
均一になるように、Ｎ型不純物がドープされても良い。
層の各（ＡｌＡｓ）m 層および各（ＩｎＡｓ）n 層の層
内では、Ｎ型不純物が均一の濃度で分布させるのが良
い。この場合、各（ＡｌＡｓ）m 層のみに、あるいは各
（ＩｎＡｓ）n 層のみに、各層内での不純物濃度分布が
均一になるように、Ｎ型不純物がドープされても良い。
【００１１】この場合、一般に、Ａｌy Ｉｎ1-y Ａｓに
対するドナー準位は、Ａｌ組成比ｙの増加とともに深く
なり、特にエピタキシャル成長温度の低温域で高いキャ
リア濃度が得られないことが知られている。これはＡｌ
ＩｎＡｓ中では、Ｎ型不純物原子がＤＸセンターと呼ば
れる深い準位を形成するためと考えられている。そこ
で、（ＩｎＡｓ）n 層のみにドーピングする方法を採用
すれば、ドーピングされる（ＩｎＡｓ）n 層内にＡｌが
含まれていないため、ＤＸセンターの形成を防止するこ
とができる。
対するドナー準位は、Ａｌ組成比ｙの増加とともに深く
なり、特にエピタキシャル成長温度の低温域で高いキャ
リア濃度が得られないことが知られている。これはＡｌ
ＩｎＡｓ中では、Ｎ型不純物原子がＤＸセンターと呼ば
れる深い準位を形成するためと考えられている。そこ
で、（ＩｎＡｓ）n 層のみにドーピングする方法を採用
すれば、ドーピングされる（ＩｎＡｓ）n 層内にＡｌが
含まれていないため、ＤＸセンターの形成を防止するこ
とができる。
【００１２】また、この発明の実施に当り、Ｎ型不純物
は、各（ＡｌＡｓ）m 層および各（ＩｎＡｓ）n 層のそ
れぞれの層内に中間層として分布しているのが好適であ
る。このようにすれば、Ｎ型不純物が界面に露出しない
ので、仮にヘテロ界面にＦが侵入してもＮ型不純物とは
結合せず、Ｎ型不純物は安定に存在できる。
は、各（ＡｌＡｓ）m 層および各（ＩｎＡｓ）n 層のそ
れぞれの層内に中間層として分布しているのが好適であ
る。このようにすれば、Ｎ型不純物が界面に露出しない
ので、仮にヘテロ界面にＦが侵入してもＮ型不純物とは
結合せず、Ｎ型不純物は安定に存在できる。
【００１３】また、この発明の実施に当り、好ましく
は、この中間層は、各（ＡｌＡｓ）m層および各（Ｉｎ
Ａｓ）n 層のそれぞれの厚み方向の中心付近に偏在して
いるのが良い。このようにすれば、Ｎ型不純物が両界面
からより内方に隔離されるので、より確実にＮ型不純物
とＦとの接触を断たせることができる。
は、この中間層は、各（ＡｌＡｓ）m層および各（Ｉｎ
Ａｓ）n 層のそれぞれの厚み方向の中心付近に偏在して
いるのが良い。このようにすれば、Ｎ型不純物が両界面
からより内方に隔離されるので、より確実にＮ型不純物
とＦとの接触を断たせることができる。
【００１４】また、Ｎ型不純物は、各（ＡｌＡｓ）m 層
のみのそれぞれの層内に中間層として分布している場合
も考えられる。この場合、好ましくは、この中間層は、
各（ＡｌＡｓ）m 層のそれぞれの厚み方向の中心付近に
偏在しているのが良い。このようにすれば、Ｎ型不純物
が両界面からより内方に隔離されるので、より確実にＮ
型不純物とＦとの接触を断たせることができる。
のみのそれぞれの層内に中間層として分布している場合
も考えられる。この場合、好ましくは、この中間層は、
各（ＡｌＡｓ）m 層のそれぞれの厚み方向の中心付近に
偏在しているのが良い。このようにすれば、Ｎ型不純物
が両界面からより内方に隔離されるので、より確実にＮ
型不純物とＦとの接触を断たせることができる。
【００１５】また、この発明の好適例では、中間層は、
各（ＩｎＡｓ）n 層のみのそれぞれの層内に中間層とし
て分布しているのが良い。このようにすれば、Ｎ型不純
物とＦとの接触を断たせる効果の他に、ＤＸセンターの
形成をも防止できる。また、この場合、好ましくは、こ
の中間層は、各（ＩｎＡｓ）n 層のそれぞれの厚み方向
の中心付近に偏在しているのが良い。このようにすれ
ば、Ｎ型不純物が両界面からより内方に隔離されるの
で、より確実にＮ型不純物とＦとの接触を断たせること
ができる。
各（ＩｎＡｓ）n 層のみのそれぞれの層内に中間層とし
て分布しているのが良い。このようにすれば、Ｎ型不純
物とＦとの接触を断たせる効果の他に、ＤＸセンターの
形成をも防止できる。また、この場合、好ましくは、こ
の中間層は、各（ＩｎＡｓ）n 層のそれぞれの厚み方向
の中心付近に偏在しているのが良い。このようにすれ
ば、Ｎ型不純物が両界面からより内方に隔離されるの
で、より確実にＮ型不純物とＦとの接触を断たせること
ができる。
【００１６】また、この発明の好ましい実施例では、Ｎ
型不純物は、各（ＡｌＡｓ）m 層および各（ＩｎＡｓ）
n 層のそれぞれの層内にデルタドープされていても良
い。この場合、デルタドープは、Ｎ型不純物のみから構
成される中間層を形成するので、そもそも通常のドーピ
ング層よりもＮ型不純物濃度は遥かに高く、より薄い層
で形成され得るので、Ｎ型不純物は両界面からより内方
へ隔離させてＦとの接触を断たせることができる。
型不純物は、各（ＡｌＡｓ）m 層および各（ＩｎＡｓ）
n 層のそれぞれの層内にデルタドープされていても良
い。この場合、デルタドープは、Ｎ型不純物のみから構
成される中間層を形成するので、そもそも通常のドーピ
ング層よりもＮ型不純物濃度は遥かに高く、より薄い層
で形成され得るので、Ｎ型不純物は両界面からより内方
へ隔離させてＦとの接触を断たせることができる。
【００１７】この場合、Ｎ型不純物は、各（ＡｌＡｓ）
m 層および各（ＩｎＡｓ）n 層のそれぞれの厚み方向の
中心付近に偏在させてデルタドープされているのが好適
である。このようにすれば、Ｎ型不純物が両界面からよ
り内方に隔離されるので、より確実にＮ型不純物とＦと
の接触を断たせることができる。
m 層および各（ＩｎＡｓ）n 層のそれぞれの厚み方向の
中心付近に偏在させてデルタドープされているのが好適
である。このようにすれば、Ｎ型不純物が両界面からよ
り内方に隔離されるので、より確実にＮ型不純物とＦと
の接触を断たせることができる。
【００１８】また、この発明の実施に当り、好ましく
は、Ｎ型不純物は、各（ＡｌＡｓ）m層のみにそれぞれ
デルタドープされているのが良い。この場合、Ｎ型不純
物は、各（ＡｌＡｓ）m 層のそれぞれの厚み方向の中心
付近に偏在させてデルタドープされているのが好適であ
る。このようにすれば、Ｎ型不純物が両界面からより内
方に隔離されるので、より確実にＮ型不純物とＦとの接
触を断たせることができる。
は、Ｎ型不純物は、各（ＡｌＡｓ）m層のみにそれぞれ
デルタドープされているのが良い。この場合、Ｎ型不純
物は、各（ＡｌＡｓ）m 層のそれぞれの厚み方向の中心
付近に偏在させてデルタドープされているのが好適であ
る。このようにすれば、Ｎ型不純物が両界面からより内
方に隔離されるので、より確実にＮ型不純物とＦとの接
触を断たせることができる。
【００１９】また、この発明の好適例では、Ｎ型不純物
は、各（ＩｎＡｓ）n 層のみにそれぞれデルタドープさ
れているのが良い。このようにすれば、Ｎ型不純物とＦ
との接触を断たせる効果の他に、ＤＸセンターの形成を
も防止できる。この場合、Ｎ型不純物は、各（ＩｎＡ
ｓ）n 層のそれぞれの厚み方向の中心付近に偏在させて
デルタドープされているのが好適である。このようにす
れば、Ｎ型不純物が両界面からより内方に隔離されるの
で、より確実にＮ型不純物とＦとの接触を断たせること
ができる。
は、各（ＩｎＡｓ）n 層のみにそれぞれデルタドープさ
れているのが良い。このようにすれば、Ｎ型不純物とＦ
との接触を断たせる効果の他に、ＤＸセンターの形成を
も防止できる。この場合、Ｎ型不純物は、各（ＩｎＡ
ｓ）n 層のそれぞれの厚み方向の中心付近に偏在させて
デルタドープされているのが好適である。このようにす
れば、Ｎ型不純物が両界面からより内方に隔離されるの
で、より確実にＮ型不純物とＦとの接触を断たせること
ができる。
【００２０】また、この発明が適用できる半導体装置
を、好ましくは、高電子移動度トランジスタとするのが
良い。その場合には、この発明のエピタキシャル層は、
ＩｎＡｌＡｓ３元混晶で構成される層の、少なくとも基
板から離れている側の表面領域を、（ＡｌＡｓ）m およ
び（ＩｎＡｓ）n からなる超格子層で構成してあること
を特徴とする。この場合、この高電子移動度トランジス
タの一例として、基板とキャリア供給層の間にチャネル
層を有する順構造高電子移動度トランジスタとすること
ができる。その場合、Ａｌy Ｉｎ1-y Ａｓの３元混晶よ
りも（ＡｌＡｓ）m と（ＩｎＡｓ）n とから構成される
超格子構造の方が、原子充填率が高いので、エピ基板表
面およびへき開面からＦが層内へ侵入し拡散するのを阻
止できる。よって、熱処理を経ても、Ｎ型不純物がドー
パントとして安定に存在し、キャリア供給層内のキャリ
ア濃度が変化しない。したがって、この発明の積層体を
用いて形成された半導体装置は、その飽和特性およびピ
ンチオフ特性等の電気特性が劣化しない。
を、好ましくは、高電子移動度トランジスタとするのが
良い。その場合には、この発明のエピタキシャル層は、
ＩｎＡｌＡｓ３元混晶で構成される層の、少なくとも基
板から離れている側の表面領域を、（ＡｌＡｓ）m およ
び（ＩｎＡｓ）n からなる超格子層で構成してあること
を特徴とする。この場合、この高電子移動度トランジス
タの一例として、基板とキャリア供給層の間にチャネル
層を有する順構造高電子移動度トランジスタとすること
ができる。その場合、Ａｌy Ｉｎ1-y Ａｓの３元混晶よ
りも（ＡｌＡｓ）m と（ＩｎＡｓ）n とから構成される
超格子構造の方が、原子充填率が高いので、エピ基板表
面およびへき開面からＦが層内へ侵入し拡散するのを阻
止できる。よって、熱処理を経ても、Ｎ型不純物がドー
パントとして安定に存在し、キャリア供給層内のキャリ
ア濃度が変化しない。したがって、この発明の積層体を
用いて形成された半導体装置は、その飽和特性およびピ
ンチオフ特性等の電気特性が劣化しない。
【００２１】また、この発明の他の好適実施例として、
この発明のエピタキシャル層を用いた高電子移動度トラ
ンジスタを逆構造高電子移動度トランジスタがあり、キ
ャリア供給層を中心として、基板とは反対側にチャネル
層を有するのが良い。このように、逆構造高電子移動度
トランジスタ用の積層体によれば、エピ基板表面および
へき開面からのＦの侵入・拡散を防止するという順構造
の場合と同じ作用効果に加えて、キャリア供給層を中心
として、基板とは反対側にチャネル層を有するので、エ
ピ基板表面からのＦの侵入に対してチャネル層が障壁と
なり、このためにＦの侵入をより確実に阻止できるとい
う作用効果がある。したがって、この発明の積層体を用
いた逆構造高電子移動度トランジスタは、順構造高電子
移動度トランジスタの場合よりも、飽和特性およびピン
チオフ特性がより向上することが期待できる。
この発明のエピタキシャル層を用いた高電子移動度トラ
ンジスタを逆構造高電子移動度トランジスタがあり、キ
ャリア供給層を中心として、基板とは反対側にチャネル
層を有するのが良い。このように、逆構造高電子移動度
トランジスタ用の積層体によれば、エピ基板表面および
へき開面からのＦの侵入・拡散を防止するという順構造
の場合と同じ作用効果に加えて、キャリア供給層を中心
として、基板とは反対側にチャネル層を有するので、エ
ピ基板表面からのＦの侵入に対してチャネル層が障壁と
なり、このためにＦの侵入をより確実に阻止できるとい
う作用効果がある。したがって、この発明の積層体を用
いた逆構造高電子移動度トランジスタは、順構造高電子
移動度トランジスタの場合よりも、飽和特性およびピン
チオフ特性がより向上することが期待できる。
【００２２】また、この発明が適用できる半導体装置
を、好ましくは、ダブルヘテロレーザダイオードとする
のが良い。その場合には、この発明の積層体は、Ｎ型ク
ラッド層を具え、このクラッド層の、少なくとも基板か
ら離れている側の表面領域を、超格子層で構成してある
ことを特徴とする。これにより、この層のキャリア濃度
は半導体装置を製造するときに通常行われる製作工程に
おける熱処理を施してもほとんど変わらない。よって、
半導体装置の電気特性の劣化を防止するので、Ｎ型不純
物がほとんど活性状態で安定して存在するので、しきい
値の低減、発振効率の向上などの効果が期待される。
を、好ましくは、ダブルヘテロレーザダイオードとする
のが良い。その場合には、この発明の積層体は、Ｎ型ク
ラッド層を具え、このクラッド層の、少なくとも基板か
ら離れている側の表面領域を、超格子層で構成してある
ことを特徴とする。これにより、この層のキャリア濃度
は半導体装置を製造するときに通常行われる製作工程に
おける熱処理を施してもほとんど変わらない。よって、
半導体装置の電気特性の劣化を防止するので、Ｎ型不純
物がほとんど活性状態で安定して存在するので、しきい
値の低減、発振効率の向上などの効果が期待される。
【００２３】また、この発明が適用できる半導体装置
を、好ましくは、ヘテロ接合バイポーラトランジスタと
するのが良い。その場合には、この発明の積層体は、Ｎ
型エミッタ層を具え、エミッタ層の、少なくとも基板か
ら離れている側の表面領域を、超格子層で構成してある
のが良い。このようにすれば、超格子層構造により、Ｆ
がエミッタ層内に侵入できなくなるため、ＦとＳｉの結
合物たる不活性不純物は形成されない。この不活性不純
物に起因する欠陥準位のエミッタ層における発生は減少
する。エミッタ層のキャリア濃度は、半導体装置を製造
する工程いおいて通常行われる熱処理を施してもほとん
ど変化しない。このため、再結合電流が減り、コレクタ
電流密度が低い領域でも電流増幅が可能となる。
を、好ましくは、ヘテロ接合バイポーラトランジスタと
するのが良い。その場合には、この発明の積層体は、Ｎ
型エミッタ層を具え、エミッタ層の、少なくとも基板か
ら離れている側の表面領域を、超格子層で構成してある
のが良い。このようにすれば、超格子層構造により、Ｆ
がエミッタ層内に侵入できなくなるため、ＦとＳｉの結
合物たる不活性不純物は形成されない。この不活性不純
物に起因する欠陥準位のエミッタ層における発生は減少
する。エミッタ層のキャリア濃度は、半導体装置を製造
する工程いおいて通常行われる熱処理を施してもほとん
ど変化しない。このため、再結合電流が減り、コレクタ
電流密度が低い領域でも電流増幅が可能となる。
【００２４】また、これらエピタキシャル層は、ＭＢＥ
法によって形成されることを特徴とする。
法によって形成されることを特徴とする。
【００２５】
【発明の実施の形態】以下、図を添付して、この発明の
半導体装置の実施の形態について説明する。なお、各図
は、この発明が理解できる程度に各構成成分の形状、大
きさおよび配置関係を概略的に示してあるにすぎない。
半導体装置の実施の形態について説明する。なお、各図
は、この発明が理解できる程度に各構成成分の形状、大
きさおよび配置関係を概略的に示してあるにすぎない。
【００２６】既に説明した通り、この発明は、化合物半
導体基板、例えばIII −Ｖ族化合物半導体基板にエピタ
キシャル成長された、Ｇａx Ｉｎ1-x Ａｓ層とＡｌy Ｉ
ｎ1-y Ａｓ層（ただし、ｘ，ｙは組成比であって、０＜
ｘ＜１、０＜ｙ＜１を満たす正の数）とのヘテロ接合層
を有する半導体装置を対象としている。そして、この発
明は、このＡｌy Ｉｎ1-y Ａｓ層をｍ単原子層ＡｌＡｓ
層（（ＡｌＡｓ）m 層と記す。ただし、ｍは正の数）お
よびＩｎＡｓ（（ＩｎＡｓ）n 層と記す。ただし、ｎは
正の数）とから構成される、超格子層、（（ＡｌＡｓ）
m （ＩｎＡｓ）n と記す）とし、しかも、この超格子層
に、Ｎ型不純物としてＳｉ或いはＳｎをそれぞれドープ
あるいはノンドープさせてある。
導体基板、例えばIII −Ｖ族化合物半導体基板にエピタ
キシャル成長された、Ｇａx Ｉｎ1-x Ａｓ層とＡｌy Ｉ
ｎ1-y Ａｓ層（ただし、ｘ，ｙは組成比であって、０＜
ｘ＜１、０＜ｙ＜１を満たす正の数）とのヘテロ接合層
を有する半導体装置を対象としている。そして、この発
明は、このＡｌy Ｉｎ1-y Ａｓ層をｍ単原子層ＡｌＡｓ
層（（ＡｌＡｓ）m 層と記す。ただし、ｍは正の数）お
よびＩｎＡｓ（（ＩｎＡｓ）n 層と記す。ただし、ｎは
正の数）とから構成される、超格子層、（（ＡｌＡｓ）
m （ＩｎＡｓ）n と記す）とし、しかも、この超格子層
に、Ｎ型不純物としてＳｉ或いはＳｎをそれぞれドープ
あるいはノンドープさせてある。
【００２７】［第１の実施の形態］図１〜図７を参照し
て、この発明を第１の実施の形態の順構造高電子移動度
トランジスタ（順構造ＨＥＭＴ）の形成に適用した例に
つき説明する。なお、図１は、この発明の第１の実施の
形態を示す順構造ＨＥＭＴの主要構造を示す断面図であ
る。図２〜７はＳｉ或いはＳｎを様々な手法でドープし
たＡｌＡｓのｍ単原子層およびＩｎＡｓのｎ単原子層と
から構成される超格子層の断面を簡略に示した図であ
る。
て、この発明を第１の実施の形態の順構造高電子移動度
トランジスタ（順構造ＨＥＭＴ）の形成に適用した例に
つき説明する。なお、図１は、この発明の第１の実施の
形態を示す順構造ＨＥＭＴの主要構造を示す断面図であ
る。図２〜７はＳｉ或いはＳｎを様々な手法でドープし
たＡｌＡｓのｍ単原子層およびＩｎＡｓのｎ単原子層と
から構成される超格子層の断面を簡略に示した図であ
る。
【００２８】この実施の形態では、Ｇａx Ｉｎ1-x Ａｓ
／Ａｌy Ｉｎ1-y Ａｓ（ただし、ｘ，ｙは組成比であっ
て、０＜ｘ＜１、０＜ｙ＜１）系材料からなる順構造Ｈ
ＥＭＴのキャリア供給層に、この発明が適用されてい
る。以下、この実施の形態の構成について説明する。
／Ａｌy Ｉｎ1-y Ａｓ（ただし、ｘ，ｙは組成比であっ
て、０＜ｘ＜１、０＜ｙ＜１）系材料からなる順構造Ｈ
ＥＭＴのキャリア供給層に、この発明が適用されてい
る。以下、この実施の形態の構成について説明する。
【００２９】図１に示すように、この実施の形態では、
化合物半導体基板、ここではIII −Ｖ族化合物半導体基
板１０の上に、バッファ層１２、チャネル層１４、スペ
ーサ層１６、この発明に係るキャリア供給層１８、およ
びコンタクト層２０を順次、ＭＢＥ法によりエピタキシ
ャル成長させて積層する。その後に、ソース電極２２お
よびドレイン電極２６を、コンタクト層２０の上に、オ
ーミック接合するように設ける。最後に、コンタクト層
２０をキャリア供給層１８に届く深さ相当分だけエッチ
ングする。そして、このエッチングにより露出したキャ
リア供給層１８の上に、ゲート電極２４をショットキー
接合させるように設ける。
化合物半導体基板、ここではIII −Ｖ族化合物半導体基
板１０の上に、バッファ層１２、チャネル層１４、スペ
ーサ層１６、この発明に係るキャリア供給層１８、およ
びコンタクト層２０を順次、ＭＢＥ法によりエピタキシ
ャル成長させて積層する。その後に、ソース電極２２お
よびドレイン電極２６を、コンタクト層２０の上に、オ
ーミック接合するように設ける。最後に、コンタクト層
２０をキャリア供給層１８に届く深さ相当分だけエッチ
ングする。そして、このエッチングにより露出したキャ
リア供給層１８の上に、ゲート電極２４をショットキー
接合させるように設ける。
【００３０】この構成例では、化合物半導体基板、ここ
ではIII −Ｖ族化合物半導体基板１０として、半絶縁性
のＩｎＰ基板を用いている。バッファ層１２は、厚みが
例えば５０００ÅのアンドープのＡｌy Ｉｎ1-y Ａｓ混
晶層である。チャネル層１４は、厚みが例えば５００Å
のアンドープのＧａx Ｉｎ1-x Ａｓ混晶層である。スペ
ーサ層１６は、厚みが例えば１００ÅのアンドープのＡ
ｌy Ｉｎ1-y Ａｓ混晶層である。キャリア供給層１８
は、ｍ単原子層のＡｌＡｓ層（（ＡｌＡｓ）m 層と記
す）とｎ単原子層のＩｎＡｓ層（（ＩｎＡｓ）n 層と記
す）とから構成される（ＡｌＡｓ）m （ＩｎＡｓ）n 超
格子層（ｍ，ｎは正の数）である。そして、このキャリ
ア供給層１８は、Ｎ型不純物、例えばＳｉが例えば１×
１０18ｃｍ-3で不純物濃度が均一になるようにドープさ
れていて、厚みが例えば２０００Åである。コンタクト
層２０は、キャリア供給層１８とヘテロ接合する例えば
Ｓｉを３×１０18ｃｍ-3ドープした厚みが例えば１００
０ÅのＧａx Ｉｎ1-x Ａｓ混晶層である。
ではIII −Ｖ族化合物半導体基板１０として、半絶縁性
のＩｎＰ基板を用いている。バッファ層１２は、厚みが
例えば５０００ÅのアンドープのＡｌy Ｉｎ1-y Ａｓ混
晶層である。チャネル層１４は、厚みが例えば５００Å
のアンドープのＧａx Ｉｎ1-x Ａｓ混晶層である。スペ
ーサ層１６は、厚みが例えば１００ÅのアンドープのＡ
ｌy Ｉｎ1-y Ａｓ混晶層である。キャリア供給層１８
は、ｍ単原子層のＡｌＡｓ層（（ＡｌＡｓ）m 層と記
す）とｎ単原子層のＩｎＡｓ層（（ＩｎＡｓ）n 層と記
す）とから構成される（ＡｌＡｓ）m （ＩｎＡｓ）n 超
格子層（ｍ，ｎは正の数）である。そして、このキャリ
ア供給層１８は、Ｎ型不純物、例えばＳｉが例えば１×
１０18ｃｍ-3で不純物濃度が均一になるようにドープさ
れていて、厚みが例えば２０００Åである。コンタクト
層２０は、キャリア供給層１８とヘテロ接合する例えば
Ｓｉを３×１０18ｃｍ-3ドープした厚みが例えば１００
０ÅのＧａx Ｉｎ1-x Ａｓ混晶層である。
【００３１】周知の通り、Ａｌy Ｉｎ1-y Ａｓの３元混
晶よりも（ＡｌＡｓ）m と（ＩｎＡｓ）n とから構成さ
れる超格子構造の方が、原子充填率が高い。したがっ
て、上述の構成によれば、熱処理においてエピ基板面お
よびまたはへき開面からＦが層内へ侵入し拡散するのを
阻止できる。よって、熱処理を経ても、Ｎ型不純物とし
てのＳｉがドーパントとして安定に存在し、キャリア供
給層内のキャリア濃度が変化しない。たがって、熱処理
に影響されることなく、チャネル層１４内の２次元電子
ガス濃度を安定化することができる。したがって、この
発明に係る半導体装置は、その飽和特性およびピンチオ
フ特性等の電気特性が劣化することはない。
晶よりも（ＡｌＡｓ）m と（ＩｎＡｓ）n とから構成さ
れる超格子構造の方が、原子充填率が高い。したがっ
て、上述の構成によれば、熱処理においてエピ基板面お
よびまたはへき開面からＦが層内へ侵入し拡散するのを
阻止できる。よって、熱処理を経ても、Ｎ型不純物とし
てのＳｉがドーパントとして安定に存在し、キャリア供
給層内のキャリア濃度が変化しない。たがって、熱処理
に影響されることなく、チャネル層１４内の２次元電子
ガス濃度を安定化することができる。したがって、この
発明に係る半導体装置は、その飽和特性およびピンチオ
フ特性等の電気特性が劣化することはない。
【００３２】なお、この場合、化合物半導体基板、ここ
ではIII −Ｖ族化合物半導体基板をＩｎＰ基板とする
と、ＩｎＰ基板に格子整合する組成比は、ｘ＝０．４
７，ｙ＝０．４８，ｍ＝３．６，ｎ＝４．０の値とな
る。
ではIII −Ｖ族化合物半導体基板をＩｎＰ基板とする
と、ＩｎＰ基板に格子整合する組成比は、ｘ＝０．４
７，ｙ＝０．４８，ｍ＝３．６，ｎ＝４．０の値とな
る。
【００３３】ここで、（ＡｌＡｓ）m （ＩｎＡｓ）n 超
格子層に対するＮ型不純物のドーピング方法、例えばこ
こではＳｉのドーピング方法としては、（ＡｌＡｓ）m
層および（ＩｎＡｓ）n 層の層内で、Ｎ型不純物例えば
Ｓｉを均一の濃度で分布させる方法（第１のドーピング
例）が一般的である。しかし、（ＡｌＡｓ）m 層のみ
に、この（ＡｌＡｓ）m 層内での不純物濃度分布が均一
になるようにする方法（第２のドーピング例）、あるい
は（ＩｎＡｓ）n 層のみに、この（ＩｎＡｓ）n層内で
の不純物濃度分布を均一にする方法（第３のドーピング
例）も考えられる。
格子層に対するＮ型不純物のドーピング方法、例えばこ
こではＳｉのドーピング方法としては、（ＡｌＡｓ）m
層および（ＩｎＡｓ）n 層の層内で、Ｎ型不純物例えば
Ｓｉを均一の濃度で分布させる方法（第１のドーピング
例）が一般的である。しかし、（ＡｌＡｓ）m 層のみ
に、この（ＡｌＡｓ）m 層内での不純物濃度分布が均一
になるようにする方法（第２のドーピング例）、あるい
は（ＩｎＡｓ）n 層のみに、この（ＩｎＡｓ）n層内で
の不純物濃度分布を均一にする方法（第３のドーピング
例）も考えられる。
【００３４】ここで、第３のドーピング例の場合は、以
下のような特異な作用効果がある。一般的に、Ａｌy Ｉ
ｎ1-y Ａｓに対するドナー準位は、Ａｌ組成比ｙの増加
とともに深くなり、特にエピタキシャル成長温度の低温
域で高いキャリア濃度が得られないことが知られてい
る。これはＡｌＩｎＡｓ中では、Ｎ型不純物原子がＤＸ
センターと呼ばれる深い準位を形成するためと考えられ
ている。そこで、（ＩｎＡｓ）n 層のみにドーピングす
る方法を採用すれば、ドーピングされる（ＩｎＡｓ）n
層内にＡｌが含まれていないため、ＤＸセンターの形成
を防止することができる。なお、ＤＸセンターは、Ａｌ
y Ｉｎ1-y ＡｓにおけるＡｌ組成比ｙの増加によって形
成されるのであって、（ＩｎＡｓ）n 層内での不純物濃
度分布が均一であることとは無関係である。
下のような特異な作用効果がある。一般的に、Ａｌy Ｉ
ｎ1-y Ａｓに対するドナー準位は、Ａｌ組成比ｙの増加
とともに深くなり、特にエピタキシャル成長温度の低温
域で高いキャリア濃度が得られないことが知られてい
る。これはＡｌＩｎＡｓ中では、Ｎ型不純物原子がＤＸ
センターと呼ばれる深い準位を形成するためと考えられ
ている。そこで、（ＩｎＡｓ）n 層のみにドーピングす
る方法を採用すれば、ドーピングされる（ＩｎＡｓ）n
層内にＡｌが含まれていないため、ＤＸセンターの形成
を防止することができる。なお、ＤＸセンターは、Ａｌ
y Ｉｎ1-y ＡｓにおけるＡｌ組成比ｙの増加によって形
成されるのであって、（ＩｎＡｓ）n 層内での不純物濃
度分布が均一であることとは無関係である。
【００３５】また、上述したようなドーピング方法以外
に、さらに以下の方法が考えられる。（ＡｌＡｓ）m 層
３０と（ＩｎＡｓ）n 層３２との接合面たるヘテロ界面
３６では、イオン半径の大きく異なるＡｌイオンとＩｎ
イオンが隣接して大きな隙間を生じ易すく、ここからＦ
が侵入する可能性がある。そこで、例えば、図２に示す
ように、Ｎ型不純物を、ここでは例えばＳｉを各（Ａｌ
Ａｓ）m 層３０および各（ＩｎＡｓ）n 層３２のそれぞ
れの層内に中間層３４のように分布させる（第４のドー
ピング例）。このようにすれば、Ｎ型不純物、例えばＳ
ｉが界面３６に露出しなくなる。すると、界面３６にお
けるＡｌイオンとＩｎイオンとの隣接によって生ずる原
子間の隙間を通って、仮にＦが界面３６に侵入したとし
ても、ＦはＮ型不純物、例えばＳｉと接触し得ない。こ
の場合、Ｎ型不純物、例えばＳｉは、Ｆが存在する可能
性のある界面３６から、できる限り離れた位置に添加さ
れている方がより確実にＦとの接触を避け得る。よっ
て、中間層３４は、各（ＡｌＡｓ）m 層３０および各
（ＩｎＡｓ）n 層３２のそれぞれの厚み方向の中心付近
に偏在していることがより好ましい（第５のドーピング
例）。
に、さらに以下の方法が考えられる。（ＡｌＡｓ）m 層
３０と（ＩｎＡｓ）n 層３２との接合面たるヘテロ界面
３６では、イオン半径の大きく異なるＡｌイオンとＩｎ
イオンが隣接して大きな隙間を生じ易すく、ここからＦ
が侵入する可能性がある。そこで、例えば、図２に示す
ように、Ｎ型不純物を、ここでは例えばＳｉを各（Ａｌ
Ａｓ）m 層３０および各（ＩｎＡｓ）n 層３２のそれぞ
れの層内に中間層３４のように分布させる（第４のドー
ピング例）。このようにすれば、Ｎ型不純物、例えばＳ
ｉが界面３６に露出しなくなる。すると、界面３６にお
けるＡｌイオンとＩｎイオンとの隣接によって生ずる原
子間の隙間を通って、仮にＦが界面３６に侵入したとし
ても、ＦはＮ型不純物、例えばＳｉと接触し得ない。こ
の場合、Ｎ型不純物、例えばＳｉは、Ｆが存在する可能
性のある界面３６から、できる限り離れた位置に添加さ
れている方がより確実にＦとの接触を避け得る。よっ
て、中間層３４は、各（ＡｌＡｓ）m 層３０および各
（ＩｎＡｓ）n 層３２のそれぞれの厚み方向の中心付近
に偏在していることがより好ましい（第５のドーピング
例）。
【００３６】また、図３に示すように、Ｎ型不純物、例
えばＳｉが、各（ＡｌＡｓ）m 層３０のみのそれぞれの
層内に中間層３４として分布している場合も考えられる
（第６のドーピング例）。この場合、この中間層３４
は、各（ＡｌＡｓ）m 層３０のそれぞれの厚み方向の中
心付近に偏在しているのがより好ましい（第７のドーピ
ング例）。このようにすれば、Ｎ型不純物、例えばＳｉ
が両界面からより内方に隔離されるので、より確実にＳ
ｉとＦとの接触を断たせることができる。
えばＳｉが、各（ＡｌＡｓ）m 層３０のみのそれぞれの
層内に中間層３４として分布している場合も考えられる
（第６のドーピング例）。この場合、この中間層３４
は、各（ＡｌＡｓ）m 層３０のそれぞれの厚み方向の中
心付近に偏在しているのがより好ましい（第７のドーピ
ング例）。このようにすれば、Ｎ型不純物、例えばＳｉ
が両界面からより内方に隔離されるので、より確実にＳ
ｉとＦとの接触を断たせることができる。
【００３７】また、図４に示すように、Ｎ型不純物、例
えばＳｉが、各（ＩｎＡｓ）n 層３２のみのそれぞれの
層内に中間層３４として分布している場合も考えられる
（第８のドーピング例）。この各（ＩｎＡｓ）n 層３２
のみにドーピングする方法は、上述した説明と同様に、
ＤＸセンターの形成を防止することができる。この場
合、この中間層３４が、各（ＩｎＡｓ）n 層３２のそれ
ぞれの厚み方向の中心付近に偏在していることが好まし
い（第９のドーピング例）。このようにすれば、Ｎ型不
純物、例えばＳｉは、Ｆが存在する界面３６から更に離
れた位置となり、Ｆとの接触をより確実に避けることが
できる。
えばＳｉが、各（ＩｎＡｓ）n 層３２のみのそれぞれの
層内に中間層３４として分布している場合も考えられる
（第８のドーピング例）。この各（ＩｎＡｓ）n 層３２
のみにドーピングする方法は、上述した説明と同様に、
ＤＸセンターの形成を防止することができる。この場
合、この中間層３４が、各（ＩｎＡｓ）n 層３２のそれ
ぞれの厚み方向の中心付近に偏在していることが好まし
い（第９のドーピング例）。このようにすれば、Ｎ型不
純物、例えばＳｉは、Ｆが存在する界面３６から更に離
れた位置となり、Ｆとの接触をより確実に避けることが
できる。
【００３８】また、図５に示すように、Ｎ型不純物、例
えばＳｉが、各（ＡｌＡｓ）m 層および各（ＩｎＡｓ）
n 層のそれぞれの層内にデルタドープされていても良い
（第１０のドーピング例）。ここで、デルタドープと
は、ドーパントだけの中間層と、この中間層を挟む両側
層とを形成し、かつこの両側層がアンドープとなるよう
にするドーピングをいう。例えばＡｌＡｓへのデルタド
ープを例に説明すると、ある厚さだけＡｌＡｓをエピタ
キシャル成長させて、次にＡｌＡｓの成長をやめてＳｉ
のドーピングだけを行い、次にＳｉのドーピングをやめ
てＡｌＡｓをエピタキシャル成長させ続けることによっ
て、ＡｌＡｓ層にＳｉだけの中間層が形成されることを
いう。なお、デルタドープ層は、そもそも通常のドーピ
ング層よりも、ドーパント濃度が高く、より薄い層とし
て形成され得るので、両界面からより内方へ隔離させて
Ｆとの接触を断たせることができる。この場合、Ｎ型不
純物、例えばＳｉは、各（ＡｌＡｓ）m 層および各（Ｉ
ｎＡｓ）n 層のそれぞれの厚み方向の中心付近に偏在さ
せてデルタドープされているのが好適である（第１１の
ドーピング例）。このようにすれば、Ｓｉが両界面から
より内方に隔離されるので、より確実にＳｉとＦとの接
触を断たせることができる。
えばＳｉが、各（ＡｌＡｓ）m 層および各（ＩｎＡｓ）
n 層のそれぞれの層内にデルタドープされていても良い
（第１０のドーピング例）。ここで、デルタドープと
は、ドーパントだけの中間層と、この中間層を挟む両側
層とを形成し、かつこの両側層がアンドープとなるよう
にするドーピングをいう。例えばＡｌＡｓへのデルタド
ープを例に説明すると、ある厚さだけＡｌＡｓをエピタ
キシャル成長させて、次にＡｌＡｓの成長をやめてＳｉ
のドーピングだけを行い、次にＳｉのドーピングをやめ
てＡｌＡｓをエピタキシャル成長させ続けることによっ
て、ＡｌＡｓ層にＳｉだけの中間層が形成されることを
いう。なお、デルタドープ層は、そもそも通常のドーピ
ング層よりも、ドーパント濃度が高く、より薄い層とし
て形成され得るので、両界面からより内方へ隔離させて
Ｆとの接触を断たせることができる。この場合、Ｎ型不
純物、例えばＳｉは、各（ＡｌＡｓ）m 層および各（Ｉ
ｎＡｓ）n 層のそれぞれの厚み方向の中心付近に偏在さ
せてデルタドープされているのが好適である（第１１の
ドーピング例）。このようにすれば、Ｓｉが両界面から
より内方に隔離されるので、より確実にＳｉとＦとの接
触を断たせることができる。
【００３９】また、図６に示すように、Ｎ型不純物、例
えばＳｉが、各（ＡｌＡｓ）m 層のみにそれぞれにデル
タドープされている場合も考えられる（第１２のドーピ
ング例）。この場合、Ｎ型不純物、例えばＳｉは、各
（ＡｌＡｓ）m 層のそれぞれの厚み方向の中心付近に偏
在させてデルタドープされているのが好適である（第１
３のドーピング例）。このようにすれば、Ｓｉが両界面
からより内方に隔離されるので、より確実にＳｉとＦと
の接触を断たせることができる。
えばＳｉが、各（ＡｌＡｓ）m 層のみにそれぞれにデル
タドープされている場合も考えられる（第１２のドーピ
ング例）。この場合、Ｎ型不純物、例えばＳｉは、各
（ＡｌＡｓ）m 層のそれぞれの厚み方向の中心付近に偏
在させてデルタドープされているのが好適である（第１
３のドーピング例）。このようにすれば、Ｓｉが両界面
からより内方に隔離されるので、より確実にＳｉとＦと
の接触を断たせることができる。
【００４０】また、図７に示すように、Ｎ型不純物、例
えばＳｉが、各（ＩｎＡｓ）n 層のみにそれぞれデルタ
ドープされている場合も考えられる（第１４のドーピン
グ例）。このようにすれば、既述したように、ＤＸセン
ターの形成を防止することができる。この場合、Ｎ型不
純物、例えばＳｉは、各（ＩｎＡｓ）n 層のそれぞれの
厚み方向の中心付近に偏在させてデルタドープされてい
るのが好適である（第１５のドーピング例）。このよう
にすれば、Ｓｉが両界面からより内方に隔離されるの
で、より確実にＳｉとＦとの接触を断たせることができ
る。
えばＳｉが、各（ＩｎＡｓ）n 層のみにそれぞれデルタ
ドープされている場合も考えられる（第１４のドーピン
グ例）。このようにすれば、既述したように、ＤＸセン
ターの形成を防止することができる。この場合、Ｎ型不
純物、例えばＳｉは、各（ＩｎＡｓ）n 層のそれぞれの
厚み方向の中心付近に偏在させてデルタドープされてい
るのが好適である（第１５のドーピング例）。このよう
にすれば、Ｓｉが両界面からより内方に隔離されるの
で、より確実にＳｉとＦとの接触を断たせることができ
る。
【００４１】［第２の実施の形態］図８を参照して、こ
の発明を第２の実施の形態の逆構造高電子移動度トラン
ジスタ（逆構造ＨＥＭＴ）の形成に適用した例につき説
明する。図８は、この発明の第２の実施の形態を示す逆
構造ＨＥＭＴの主要構造を示す断面図である。
の発明を第２の実施の形態の逆構造高電子移動度トラン
ジスタ（逆構造ＨＥＭＴ）の形成に適用した例につき説
明する。図８は、この発明の第２の実施の形態を示す逆
構造ＨＥＭＴの主要構造を示す断面図である。
【００４２】この実施の形態では、Ｇａx Ｉｎ1-x Ａｓ
／Ａｌy Ｉｎ1-y Ａｓ系材料からなる逆構造ＨＥＭＴの
キャリア供給層に、この発明が適用されている。以下、
この実施の形態の構成について説明する。
／Ａｌy Ｉｎ1-y Ａｓ系材料からなる逆構造ＨＥＭＴの
キャリア供給層に、この発明が適用されている。以下、
この実施の形態の構成について説明する。
【００４３】図８に示すように、化合物半導体基板、こ
こではIII −Ｖ族化合物半導体基板４０の上に、バッフ
ァ層４２、この発明に係るキャリア供給層４４、スペー
サ層４６、チャネル層４８、バリア層５０、およびコン
タクト層５２を順次、ＭＢＥ法によりエピタキシャル成
長させて積層する。その後、ソース電極５４およびドレ
イン電極５６を、コンタクト層５２の上に、オーミック
接合するように設ける。さらにコンタクト層５２を、バ
リア層５０に届く深さ相当分だけエッチングする。そし
て、このエッチングにより露出したバリア層５０の上
に、ゲート電極５８をショットキー接合するように設け
る。
こではIII −Ｖ族化合物半導体基板４０の上に、バッフ
ァ層４２、この発明に係るキャリア供給層４４、スペー
サ層４６、チャネル層４８、バリア層５０、およびコン
タクト層５２を順次、ＭＢＥ法によりエピタキシャル成
長させて積層する。その後、ソース電極５４およびドレ
イン電極５６を、コンタクト層５２の上に、オーミック
接合するように設ける。さらにコンタクト層５２を、バ
リア層５０に届く深さ相当分だけエッチングする。そし
て、このエッチングにより露出したバリア層５０の上
に、ゲート電極５８をショットキー接合するように設け
る。
【００４４】この構成例では、化合物半導体基板、ここ
ではIII −Ｖ族化合物半導体基板４０として、半絶縁性
のＩｎＰ基板を用いている。バッファ層４２は、厚みが
例えば１０００ÅのアンドープのＡｌy Ｉｎ1-y Ａｓ混
晶層である。キャリア供給層４４は、厚みが例えば１２
０Åであって、Ｎ型不純物、例えばＳｉを例えば１×１
０18ｃｍ-3で不純物濃度が均一になるようにドープした
（ＡｌＡｓ）m 層と（ＩｎＡｓ）n 層とから構成される
（ＡｌＡｓ）m （ＩｎＡｓ）n 超格子層である。スペー
サ層４６は、厚みが例えば３０ÅのアンドープのＡｌy
Ｉｎ1-y Ａｓ混晶層である。チャネル層４８は、厚みが
例えば１００ÅのアンドープのＧａx Ｉｎ1-x Ａｓ混晶
層である。バリア層５０は、厚みが例えば２００Åのア
ンドープのＡｌy Ｉｎ1-y Ａｓ混晶層である。コンタク
ト層５２は、例えばＳｉを３×１０18ｃｍ-3ドープした
厚みが例えば１０００ÅのＧａx Ｉｎ1-x Ａｓ混晶層で
ある。この場合、キャリア供給層４４に対するＳｉのド
ーピング方法は、第１の実施の形態で述べた第１乃至１
５のドーピング例を適用することができ、同様の効果が
期待できる。
ではIII −Ｖ族化合物半導体基板４０として、半絶縁性
のＩｎＰ基板を用いている。バッファ層４２は、厚みが
例えば１０００ÅのアンドープのＡｌy Ｉｎ1-y Ａｓ混
晶層である。キャリア供給層４４は、厚みが例えば１２
０Åであって、Ｎ型不純物、例えばＳｉを例えば１×１
０18ｃｍ-3で不純物濃度が均一になるようにドープした
（ＡｌＡｓ）m 層と（ＩｎＡｓ）n 層とから構成される
（ＡｌＡｓ）m （ＩｎＡｓ）n 超格子層である。スペー
サ層４６は、厚みが例えば３０ÅのアンドープのＡｌy
Ｉｎ1-y Ａｓ混晶層である。チャネル層４８は、厚みが
例えば１００ÅのアンドープのＧａx Ｉｎ1-x Ａｓ混晶
層である。バリア層５０は、厚みが例えば２００Åのア
ンドープのＡｌy Ｉｎ1-y Ａｓ混晶層である。コンタク
ト層５２は、例えばＳｉを３×１０18ｃｍ-3ドープした
厚みが例えば１０００ÅのＧａx Ｉｎ1-x Ａｓ混晶層で
ある。この場合、キャリア供給層４４に対するＳｉのド
ーピング方法は、第１の実施の形態で述べた第１乃至１
５のドーピング例を適用することができ、同様の効果が
期待できる。
【００４５】このようにすれば、第１の実施の形態で述
べた順構造ＨＥＭＴにおける超格子構造によるエピ基板
表面およびへき開面からのＦの侵入・拡散を防止すると
いう作用効果に加えて、キャリア供給層４４が基板４０
とチャネル層４８の間に設けられているので、エピ基板
表面からのＦの侵入に対してチャネル層４８が障壁とな
り、このためにＦの侵入をより確実に防止できるという
作用効果がある。したがって、第１の実施の形態に示し
た場合よりも更に２次元電子ガス濃度を安定的に形成せ
しめることができる。これにより、第１の実施の形態に
示した場合よりも飽和特性およびピンチオフ特性がより
向上することが期待できる。
べた順構造ＨＥＭＴにおける超格子構造によるエピ基板
表面およびへき開面からのＦの侵入・拡散を防止すると
いう作用効果に加えて、キャリア供給層４４が基板４０
とチャネル層４８の間に設けられているので、エピ基板
表面からのＦの侵入に対してチャネル層４８が障壁とな
り、このためにＦの侵入をより確実に防止できるという
作用効果がある。したがって、第１の実施の形態に示し
た場合よりも更に２次元電子ガス濃度を安定的に形成せ
しめることができる。これにより、第１の実施の形態に
示した場合よりも飽和特性およびピンチオフ特性がより
向上することが期待できる。
【００４６】なお、ＦはＮ型キャリア供給層４４の基板
４０から離れている側の表面領域から侵入してくるの
で、Ｎ型キャリア供給層４４は、Ｎ型キャリア供給層４
４の少なくとも基板４０から離れている側の表面領域を
超格子層で構成してあれば良い。
４０から離れている側の表面領域から侵入してくるの
で、Ｎ型キャリア供給層４４は、Ｎ型キャリア供給層４
４の少なくとも基板４０から離れている側の表面領域を
超格子層で構成してあれば良い。
【００４７】［第３の実施の形態］図９を参照して、こ
の発明を第３の実施の形態のダブルヘテロ接合半導体レ
ーザダイオード（ＤＨ−ＬＤ）の形成に適用した例につ
き説明する。図９は、この発明の第３の実施の形態を示
すＤＨ−ＬＤの主要構造を示す図である。
の発明を第３の実施の形態のダブルヘテロ接合半導体レ
ーザダイオード（ＤＨ−ＬＤ）の形成に適用した例につ
き説明する。図９は、この発明の第３の実施の形態を示
すＤＨ−ＬＤの主要構造を示す図である。
【００４８】この実施の形態では、Ｇａx Ｉｎ1-x Ａｓ
／Ａｌy Ｉｎ1-y Ａｓ系材料からなるＤＨ−ＬＤのＮ型
クラッド層に、この発明が適用されている。以下、この
実施の形態の構成について説明する。
／Ａｌy Ｉｎ1-y Ａｓ系材料からなるＤＨ−ＬＤのＮ型
クラッド層に、この発明が適用されている。以下、この
実施の形態の構成について説明する。
【００４９】図９において、化合物半導体基板、ここで
はIII −Ｖ族化合物半導体基板６０の上に、バッファ層
６２、この発明に係るＮ型クラッド層６４、活性層６
６、Ｐ型クラッド層６８、コンタクト層７０を順次、Ｍ
ＢＥ法によりエピタキシャル成長させて積層する。その
後、Ｎ型オーミック電極７２をＩｎＰ基板６０の下に、
また、Ｐ型オーミック電極７４をコンタクト層７０の上
にそれぞれ設ける。
はIII −Ｖ族化合物半導体基板６０の上に、バッファ層
６２、この発明に係るＮ型クラッド層６４、活性層６
６、Ｐ型クラッド層６８、コンタクト層７０を順次、Ｍ
ＢＥ法によりエピタキシャル成長させて積層する。その
後、Ｎ型オーミック電極７２をＩｎＰ基板６０の下に、
また、Ｐ型オーミック電極７４をコンタクト層７０の上
にそれぞれ設ける。
【００５０】この構成例では、化合物半導体基板、ここ
ではIII −Ｖ族化合物半導体基板６０として、３×１０
18ｃｍ-3のＳｉをドープしたＮ+ 型ＩｎＰ基板を用いて
いる。バッファ層６２は、例えば３×１０18ｃｍ-3のＳ
ｉをドープした厚みが例えば２００ÅのＡｌy Ｉｎ1-y
Ａｓ混晶層である。Ｎ型クラッド層６４は、Ｎ型不純
物、例えばＳｉが例えば１×１０18ｃｍ-3で不純物濃度
が均一になるようにドープされた、厚みが例えば１００
００Åの（ＡｌＡｓ）m （ＩｎＡｓ）n 超格子層であ
る。活性層６６は、アンドープの厚みが例えば１５００
ÅのＧａx Ｉｎ1-xＡｓ混晶層である。Ｐ型クラッド層
６８は、例えば５×１０17ｃｍ-3のベリリウム（Ｂｅ）
をドープした厚みが例えば１００００Åの（ＡｌＡｓ）
m （ＩｎＡｓ）n 超格子層である。コンタクト層７０
は、例えば２×１０19ｃｍ-3のＢｅをドープした厚みが
例えば２０００ÅのＧａx Ｉｎ1-x Ａｓ混晶層である。
このように、この実施の形態では、ＤＨ−ＬＤ構造にお
いて、Ｇａx Ｉｎ1-x Ａｓ混晶の活性層６６に対して、
Ｓｉをドープした（ＡｌＡｓ）m （ＩｎＡｓ）n 超格子
のＮ型クラッド層６４を接合させた。このため、上述し
たように第１及び第２の実施の形態と同様に、ＦがＮ型
クラッド層６４内に侵入・拡散できないのでＳｉと結合
できず、ドーパントの不活性化が起きない。このため、
注入した電流が低電流域でもレーザ発振に効率良く寄与
し得る。 なお、ＩｎＰ基板に格子整合する組成比、ｘ
＝０．４７，ｙ＝０．４８，ｍ＝３．６，ｎ＝４．０の
値である。
ではIII −Ｖ族化合物半導体基板６０として、３×１０
18ｃｍ-3のＳｉをドープしたＮ+ 型ＩｎＰ基板を用いて
いる。バッファ層６２は、例えば３×１０18ｃｍ-3のＳ
ｉをドープした厚みが例えば２００ÅのＡｌy Ｉｎ1-y
Ａｓ混晶層である。Ｎ型クラッド層６４は、Ｎ型不純
物、例えばＳｉが例えば１×１０18ｃｍ-3で不純物濃度
が均一になるようにドープされた、厚みが例えば１００
００Åの（ＡｌＡｓ）m （ＩｎＡｓ）n 超格子層であ
る。活性層６６は、アンドープの厚みが例えば１５００
ÅのＧａx Ｉｎ1-xＡｓ混晶層である。Ｐ型クラッド層
６８は、例えば５×１０17ｃｍ-3のベリリウム（Ｂｅ）
をドープした厚みが例えば１００００Åの（ＡｌＡｓ）
m （ＩｎＡｓ）n 超格子層である。コンタクト層７０
は、例えば２×１０19ｃｍ-3のＢｅをドープした厚みが
例えば２０００ÅのＧａx Ｉｎ1-x Ａｓ混晶層である。
このように、この実施の形態では、ＤＨ−ＬＤ構造にお
いて、Ｇａx Ｉｎ1-x Ａｓ混晶の活性層６６に対して、
Ｓｉをドープした（ＡｌＡｓ）m （ＩｎＡｓ）n 超格子
のＮ型クラッド層６４を接合させた。このため、上述し
たように第１及び第２の実施の形態と同様に、ＦがＮ型
クラッド層６４内に侵入・拡散できないのでＳｉと結合
できず、ドーパントの不活性化が起きない。このため、
注入した電流が低電流域でもレーザ発振に効率良く寄与
し得る。 なお、ＩｎＰ基板に格子整合する組成比、ｘ
＝０．４７，ｙ＝０．４８，ｍ＝３．６，ｎ＝４．０の
値である。
【００５１】この場合、Ｎ型クラッド層６４に対するＮ
型不純物、例えばＳｉのドーピング方法は、第１の実施
の形態において既に述べた第１乃至１５のドーピング例
を適用することができ、同様の効果が得られる。
型不純物、例えばＳｉのドーピング方法は、第１の実施
の形態において既に述べた第１乃至１５のドーピング例
を適用することができ、同様の効果が得られる。
【００５２】なお、ＦはＮ型クラッド層６４の基板６０
から離れている側の表面領域から侵入してくるので、Ｎ
型クラッド層６４は、Ｎ型クラッド層６４の少なくとも
基板６０から離れている側の表面領域を超格子層で構成
してあれば良い。
から離れている側の表面領域から侵入してくるので、Ｎ
型クラッド層６４は、Ｎ型クラッド層６４の少なくとも
基板６０から離れている側の表面領域を超格子層で構成
してあれば良い。
【００５３】［第４の実施の形態］図１０を参照して、
この発明を第４の実施の形態のヘテロバイポーラトラン
ジスタ（ＨＢＴ）の形成に適用した例につき説明する。
図１０は、この発明の第４の実施の形態を示すＨＢＴの
主要構造を示す図である。
この発明を第４の実施の形態のヘテロバイポーラトラン
ジスタ（ＨＢＴ）の形成に適用した例につき説明する。
図１０は、この発明の第４の実施の形態を示すＨＢＴの
主要構造を示す図である。
【００５４】この実施の形態では、Ｇａx Ｉｎ1-x Ａｓ
／Ａｌy Ｉｎ1-y Ａｓ系材料からなるＨＢＴのＮ型エミ
ッタ層に、この発明が適用されている。以下、この実施
の形態の構成について説明する。
／Ａｌy Ｉｎ1-y Ａｓ系材料からなるＨＢＴのＮ型エミ
ッタ層に、この発明が適用されている。以下、この実施
の形態の構成について説明する。
【００５５】図１０において、化合物半導体基板、ここ
ではIII −Ｖ族化合物半導体基板８０の上に、コンタク
ト層８２、コレクタ層８４、ベース層８６、この発明に
係るエミッタ層８８、コンタクト層９０、およびコンタ
クト層９２を順次、ＭＢＥ法によりエピタキシャル成長
させて積層する。その後、エミッタ電極９４を、コンタ
クト層９２の上にオーミック接合するように設ける。次
に、エミッタ電極を防護した状態で、コンタクト層９
０，９２およびエミッタ層８８を、ベース層８６に届く
深さまでエッチングする。そして、このエッチングによ
り露出したベース層８６の上に、ベース電極９６をショ
ットキー接合するように設ける。最後にベース層８６お
よびコレクタ層８４を、コンタクト層８２に届く深さま
でエッチングする。そして、このエッチングにより露出
したコンタクト層８２の上に、コレクタ電極９８をオー
ミック接合するように設ける。
ではIII −Ｖ族化合物半導体基板８０の上に、コンタク
ト層８２、コレクタ層８４、ベース層８６、この発明に
係るエミッタ層８８、コンタクト層９０、およびコンタ
クト層９２を順次、ＭＢＥ法によりエピタキシャル成長
させて積層する。その後、エミッタ電極９４を、コンタ
クト層９２の上にオーミック接合するように設ける。次
に、エミッタ電極を防護した状態で、コンタクト層９
０，９２およびエミッタ層８８を、ベース層８６に届く
深さまでエッチングする。そして、このエッチングによ
り露出したベース層８６の上に、ベース電極９６をショ
ットキー接合するように設ける。最後にベース層８６お
よびコレクタ層８４を、コンタクト層８２に届く深さま
でエッチングする。そして、このエッチングにより露出
したコンタクト層８２の上に、コレクタ電極９８をオー
ミック接合するように設ける。
【００５６】この構成例では、化合物半導体基板、ここ
ではIII −Ｖ族化合物半導体基板８０として、半絶縁性
のＩｎＰ基板を用いている。Ｎ型コンタクトの層８２
は、例えば３×１０18ｃｍ-3のＳｉをドープした厚みが
例えば８０００ÅのＧａx Ｉｎ1-x Ａｓ混晶層である。
Ｎ型コレクタ層８４は、例えば５×１０16ｃｍ-3のＳｉ
をドープした厚みが５０００ÅのＧａx Ｉｎ1-x Ａｓ混
晶層である。Ｐ型べース層８６は、例えば５×１０18ｃ
ｍ-3のＢｅをドープした厚みが例えば１０００ÅのＧａ
x Ｉｎ1-x Ａｓ混晶層である。Ｎ型エミッタ層８８は、
Ｎ型不純物、例えばＳｉが例えば５×１０17ｃｍ-3で不
純物濃度が均一になるようにドープされた、厚みが例え
ば３０００Åの（ＡｌＡｓ）m （ＩｎＡｓ）n 超格子層
である。Ｎ型コンタクト層９０は、例えば３×１０18ｃ
ｍ-3のＳｉをドープした厚みが例えば２００Åの（Ａｌ
Ａｓ）m （ＩｎＡｓ）n 超格子層である。Ｎ型コンタク
ト層９２は、例えば３×１０18ｃｍ-3のＳｉをドープし
た厚みが例えば２０００ÅのＧａx Ｉｎ1-x Ａｓ混晶層
である。
ではIII −Ｖ族化合物半導体基板８０として、半絶縁性
のＩｎＰ基板を用いている。Ｎ型コンタクトの層８２
は、例えば３×１０18ｃｍ-3のＳｉをドープした厚みが
例えば８０００ÅのＧａx Ｉｎ1-x Ａｓ混晶層である。
Ｎ型コレクタ層８４は、例えば５×１０16ｃｍ-3のＳｉ
をドープした厚みが５０００ÅのＧａx Ｉｎ1-x Ａｓ混
晶層である。Ｐ型べース層８６は、例えば５×１０18ｃ
ｍ-3のＢｅをドープした厚みが例えば１０００ÅのＧａ
x Ｉｎ1-x Ａｓ混晶層である。Ｎ型エミッタ層８８は、
Ｎ型不純物、例えばＳｉが例えば５×１０17ｃｍ-3で不
純物濃度が均一になるようにドープされた、厚みが例え
ば３０００Åの（ＡｌＡｓ）m （ＩｎＡｓ）n 超格子層
である。Ｎ型コンタクト層９０は、例えば３×１０18ｃ
ｍ-3のＳｉをドープした厚みが例えば２００Åの（Ａｌ
Ａｓ）m （ＩｎＡｓ）n 超格子層である。Ｎ型コンタク
ト層９２は、例えば３×１０18ｃｍ-3のＳｉをドープし
た厚みが例えば２０００ÅのＧａx Ｉｎ1-x Ａｓ混晶層
である。
【００５７】このように、この実施の形態に係るＨＢＴ
は、ＨＢＴのＮ型コンタクト層９０およびＮ型エミッタ
層８８に、Ｓｉをドープした（ＡｌＡｓ）m （ＩｎＡ
ｓ）n超格子層を適用している。Ｆは超格子層によりＮ
型エミッタ層８８内に侵入・拡散できないため、欠陥準
位の原因となるＦとＳｉの結合物である不活性不純物は
形成されない。このため、再結合電流が減り、コレクタ
電流密度が低い領域でも電流増幅が可能となる。したが
って、この実施の形態では、第１乃至３の実施の形態と
同様に、ＨＢＴの電気特性の劣化を防止する効果の他
に、エミッタ接地電流増幅率がコレクタ電流によらず一
定であるので、低電流域での増幅率において優れてい
る。
は、ＨＢＴのＮ型コンタクト層９０およびＮ型エミッタ
層８８に、Ｓｉをドープした（ＡｌＡｓ）m （ＩｎＡ
ｓ）n超格子層を適用している。Ｆは超格子層によりＮ
型エミッタ層８８内に侵入・拡散できないため、欠陥準
位の原因となるＦとＳｉの結合物である不活性不純物は
形成されない。このため、再結合電流が減り、コレクタ
電流密度が低い領域でも電流増幅が可能となる。したが
って、この実施の形態では、第１乃至３の実施の形態と
同様に、ＨＢＴの電気特性の劣化を防止する効果の他
に、エミッタ接地電流増幅率がコレクタ電流によらず一
定であるので、低電流域での増幅率において優れてい
る。
【００５８】なお、ＩｎＰ基板に格子整合する組成比
は、ｘ＝０．４７，ｙ＝０．４８，ｍ＝３．６，ｎ＝
４．０の値である。
は、ｘ＝０．４７，ｙ＝０．４８，ｍ＝３．６，ｎ＝
４．０の値である。
【００５９】この場合、エミッタ層に対するＮ型不純
物、例えばＳｉのドーピング方法は、第１の実施の形態
において既に述べた第１乃至１５のドーピング例を適用
することができ、同様の効果が得られる。
物、例えばＳｉのドーピング方法は、第１の実施の形態
において既に述べた第１乃至１５のドーピング例を適用
することができ、同様の効果が得られる。
【００６０】なお、ＦはＮ型エミッタ層８８の基板８０
から離れている側の表面領域から侵入するので、Ｎ型エ
ミッタ層８８は、Ｎ型エミッタ層８８の少なくとも基板
８０から離れている側の表面領域が超格子層で構成され
ていれば良い。
から離れている側の表面領域から侵入するので、Ｎ型エ
ミッタ層８８は、Ｎ型エミッタ層８８の少なくとも基板
８０から離れている側の表面領域が超格子層で構成され
ていれば良い。
【００６１】なお、第１乃至４の実施の形態において、
Ｎ型不純物として、Ｓｉを用いて説明してきたが、Ｓｎ
（スズ）でも良い。
Ｎ型不純物として、Ｓｉを用いて説明してきたが、Ｓｎ
（スズ）でも良い。
【００６２】また、第１乃至４の実施の形態において、
化合物半導体基板、ここではIII −Ｖ族化合物半導体基
板にＩｎＰ基板を用いてきたが、ＧａＡｓ基板を用いて
も良い。
化合物半導体基板、ここではIII −Ｖ族化合物半導体基
板にＩｎＰ基板を用いてきたが、ＧａＡｓ基板を用いて
も良い。
【００６３】また、第１乃至４の実施の形態において適
用した超格子層の代わりに、ＩｎＰ基板に対して歪ませ
るように組成比ｘ，ｙ、層厚ｍ，ｎを変化させて歪超格
子層を適用しても良い。
用した超格子層の代わりに、ＩｎＰ基板に対して歪ませ
るように組成比ｘ，ｙ、層厚ｍ，ｎを変化させて歪超格
子層を適用しても良い。
【００６４】また、第１乃至４の実施の形態において、
これら半導体装置をＭＢＥ法で製作しているが、ＭＢＥ
法に限らず、その他の薄膜積層法でも良い。
これら半導体装置をＭＢＥ法で製作しているが、ＭＢＥ
法に限らず、その他の薄膜積層法でも良い。
【００６５】
【発明の効果】上述した説明から明らかなように、この
発明によれば、Ａｌy Ｉｎ1-y Ａｓ層に、超格子層を適
用したので、熱処理を経ても、エピ基板表面およびまた
はへき開面からのＦの侵入を阻止できる。よって、Ｎ型
不純物はドーパントとして安定に存在することができ、
キャリア濃度は変化しない。よって、半導体装置の電気
的特性の劣化を防止することができる。
発明によれば、Ａｌy Ｉｎ1-y Ａｓ層に、超格子層を適
用したので、熱処理を経ても、エピ基板表面およびまた
はへき開面からのＦの侵入を阻止できる。よって、Ｎ型
不純物はドーパントとして安定に存在することができ、
キャリア濃度は変化しない。よって、半導体装置の電気
的特性の劣化を防止することができる。
【００６６】また、超格子層に、Ｎ型不純物を中間層が
形成されるようにドープしたので、Ｎ型不純物は界面か
ら侵入したＦとも結合せず、より確実にＮ型不純物を活
性状態に保てる。
形成されるようにドープしたので、Ｎ型不純物は界面か
ら侵入したＦとも結合せず、より確実にＮ型不純物を活
性状態に保てる。
【００６７】また、超格子層に、Ｎ型不純物をデルタド
ープしたので、さらに確実にＮ型不純物を活性状態に保
てる。
ープしたので、さらに確実にＮ型不純物を活性状態に保
てる。
【００６８】また、超格子層において、（ＩｎＡｓ）n
層のみにＮ型不純物をドープしたので、ＤＸセンターの
形成を防止できる。
層のみにＮ型不純物をドープしたので、ＤＸセンターの
形成を防止できる。
【００６９】また、順構造高電子移動度トランジスタの
Ｎ型キャリア層を、超格子層としたので、熱処理を経て
も順構造高電子移動度トランジスタの特性の劣化は生じ
ない。
Ｎ型キャリア層を、超格子層としたので、熱処理を経て
も順構造高電子移動度トランジスタの特性の劣化は生じ
ない。
【００７０】また、逆構造高電子移動度トランジスタの
Ｎ型キャリア層を、超格子層としたので、順構造高電子
移動度トランジスタの場合の効果に加えて、チャネル層
が障壁となってＦの侵入をより効果的に阻止できる。
Ｎ型キャリア層を、超格子層としたので、順構造高電子
移動度トランジスタの場合の効果に加えて、チャネル層
が障壁となってＦの侵入をより効果的に阻止できる。
【００７１】また、ダブルヘテロ接合半導体レーザダイ
オードのＮ型クラッド層を超格子層としたので、電気的
特性の劣化を防止する効果の他に、しきい値の低減、発
振効率の向上などの効果が期待できる。
オードのＮ型クラッド層を超格子層としたので、電気的
特性の劣化を防止する効果の他に、しきい値の低減、発
振効率の向上などの効果が期待できる。
【００７２】また、ヘテロバイポーラトランジスタのＮ
型エミッタ層を超格子層としたので、エミッタ接地電流
の増幅率がコレクタ電流によらず一定となり、低電流域
での増幅率が向上する。
型エミッタ層を超格子層としたので、エミッタ接地電流
の増幅率がコレクタ電流によらず一定となり、低電流域
での増幅率が向上する。
【図１】この発明の第１の実施の形態の順構造ＨＥＭＴ
の構造を説明するために供する構成図である。
の構造を説明するために供する構成図である。
【図２】この発明の第１の実施の形態の順構造ＨＥＭＴ
におけるＮ型キャリア供給層に対するドーピングの第４
例を示す断面図である。
におけるＮ型キャリア供給層に対するドーピングの第４
例を示す断面図である。
【図３】この発明の第１の実施の形態の順構造ＨＥＭＴ
におけるＮ型キャリア供給層に対するドーピングの第６
例を示す断面図である。
におけるＮ型キャリア供給層に対するドーピングの第６
例を示す断面図である。
【図４】この発明の第１の実施の形態の順構造ＨＥＭＴ
におけるＮ型キャリア供給層に対するドーピングの第８
例を示す断面図である。
におけるＮ型キャリア供給層に対するドーピングの第８
例を示す断面図である。
【図５】この発明の第１の実施の形態の順構造ＨＥＭＴ
におけるＮ型キャリア供給層に対するドーピングの第１
０例を示す断面図である。
におけるＮ型キャリア供給層に対するドーピングの第１
０例を示す断面図である。
【図６】この発明の第１の実施の形態の順構造ＨＥＭＴ
におけるＮ型キャリア供給層に対するドーピングの第１
２例を示す断面図である。
におけるＮ型キャリア供給層に対するドーピングの第１
２例を示す断面図である。
【図７】この発明の第１の実施の形態の順構造ＨＥＭＴ
におけるＮ型キャリア供給層に対するドーピングの第１
４例を示す断面図である。
におけるＮ型キャリア供給層に対するドーピングの第１
４例を示す断面図である。
【図８】この発明の第２の実施の形態の逆構造ＨＥＭＴ
の構造を説明するために供する構成図である。
の構造を説明するために供する構成図である。
【図９】この発明の第３の実施の形態のＨＤ−ＬＤの構
造を説明するために供する構成図である。
造を説明するために供する構成図である。
【図１０】この発明の第４の実施の形態のＨＢＴの構造
を説明するために供する構成図である。
を説明するために供する構成図である。
１０：半絶縁性ＩｎＰ基板 １２：アンドープＡｌy Ｉｎ1-y Ａｓバッファ層 １４：アンドープＧａx Ｉｎ1-x Ａｓチャネル層 １６：アンドープＡｌy Ｉｎ1-y Ａｓスペーサ層 １８：Ｎ−（ＡｌＡｓ）m （ＩｎＡｓ）n キャリア供給
層 ２０：Ｎ+ −Ｇａx Ｉｎ1-x Ａｓコンタクト層 ２２、５４：ソース電極 ２４、５８：ゲート電極 ２６、５６：ドレイン電極 ３０：ｍ単原子層のＡｌＡｓ超格子層 ３２：ｎ単原子層のＩｎＡｓ超格子層 ３４：Ｎ型不純物がドープされた中間層 ３６：ヘテロ界面 ３８：デルタドープ ４０：半絶縁性ＩｎＰ基板 ４２：アンドープＡｌy Ｉｎ1-y Ａｓバッファ層 ４４：Ｎ−（ＡｌＡｓ）m （ＩｎＡｓ）n キャリア供給
層 ４６：アンドープＡｌy Ｉｎ1-y Ａｓスペーサ層 ４８：アンドープＧａx Ｉｎ1-x Ａｓチャネル層 ５０：アンドープＡｌy Ｉｎ1-y Ａｓバリア層 ５２：Ｎ+ −Ｇａx Ｉｎ1-x Ａｓコンタクト層 ６０：Ｎ+ 型ＩｎＰ基板 ６２：Ｎ−Ａｌy Ｉｎ1-y Ａｓバッファ層 ６４：Ｎ−（ＡｌＡｓ）m （ＩｎＡｓ）n クラッド層 ６６：アンドープＧａx Ｉｎ1-x Ａｓ活性層 ６８：Ｐ−（ＡｌＡｓ）m （ＩｎＡｓ）n クラッド層 ７０：Ｐ−Ｇａx Ｉｎ1-x Ａｓコンタクト層 ７２：Ｎ型オーミック電極 ７４：Ｐ型オーミック電極 ８０：半絶縁性ＩｎＰ基板 ８２：Ｎ−Ｇａx Ｉｎ1-x Ａｓコンタクト層 ８４：Ｎ−Ｇａx Ｉｎ1-x Ａｓコレクタ層 ８６：Ｐ−Ｇａx Ｉｎ1-x Ａｓベース層 ８８：Ｎ−（ＡｌＡｓ）m （ＩｎＡｓ）n エミッタ層 ９０：Ｎ−（ＡｌＡｓ）m （ＩｎＡｓ）n コンタクト層 ９２：Ｎ−Ｇａx Ｉｎ1-x Ａｓコンタクト層 ９４：エミッタ電極 ９６：ベース電極 ９８：コレクタ電極
層 ２０：Ｎ+ −Ｇａx Ｉｎ1-x Ａｓコンタクト層 ２２、５４：ソース電極 ２４、５８：ゲート電極 ２６、５６：ドレイン電極 ３０：ｍ単原子層のＡｌＡｓ超格子層 ３２：ｎ単原子層のＩｎＡｓ超格子層 ３４：Ｎ型不純物がドープされた中間層 ３６：ヘテロ界面 ３８：デルタドープ ４０：半絶縁性ＩｎＰ基板 ４２：アンドープＡｌy Ｉｎ1-y Ａｓバッファ層 ４４：Ｎ−（ＡｌＡｓ）m （ＩｎＡｓ）n キャリア供給
層 ４６：アンドープＡｌy Ｉｎ1-y Ａｓスペーサ層 ４８：アンドープＧａx Ｉｎ1-x Ａｓチャネル層 ５０：アンドープＡｌy Ｉｎ1-y Ａｓバリア層 ５２：Ｎ+ −Ｇａx Ｉｎ1-x Ａｓコンタクト層 ６０：Ｎ+ 型ＩｎＰ基板 ６２：Ｎ−Ａｌy Ｉｎ1-y Ａｓバッファ層 ６４：Ｎ−（ＡｌＡｓ）m （ＩｎＡｓ）n クラッド層 ６６：アンドープＧａx Ｉｎ1-x Ａｓ活性層 ６８：Ｐ−（ＡｌＡｓ）m （ＩｎＡｓ）n クラッド層 ７０：Ｐ−Ｇａx Ｉｎ1-x Ａｓコンタクト層 ７２：Ｎ型オーミック電極 ７４：Ｐ型オーミック電極 ８０：半絶縁性ＩｎＰ基板 ８２：Ｎ−Ｇａx Ｉｎ1-x Ａｓコンタクト層 ８４：Ｎ−Ｇａx Ｉｎ1-x Ａｓコレクタ層 ８６：Ｐ−Ｇａx Ｉｎ1-x Ａｓベース層 ８８：Ｎ−（ＡｌＡｓ）m （ＩｎＡｓ）n エミッタ層 ９０：Ｎ−（ＡｌＡｓ）m （ＩｎＡｓ）n コンタクト層 ９２：Ｎ−Ｇａx Ｉｎ1-x Ａｓコンタクト層 ９４：エミッタ電極 ９６：ベース電極 ９８：コレクタ電極
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/812
Claims (24)
- 【請求項１】 半導体基板の上側に積層された、Ｇａx
Ｉｎ1-x Ａｓ層とＡｌy Ｉｎ1-y Ａｓ層（ただし、ｘお
よびｙは組成比であって０＜ｘ＜１，および０＜ｙ＜１
を満足する正の数）とのヘテロ接合層を有する半導体装
置において、 前記Ａｌy Ｉｎ1-y Ａｓ層をｍ単原子層のＡｌＡｓ層
（（ＡｌＡｓ）m 層と記す。ただし、ｍは正の数）とｎ
単原子層のＩｎＡｓ層（（ＩｎＡｓ）n 層と記す。ただ
し、ｎは正の数）とから構成される、超格子層とし、か
つ、前記超格子層は、Ｎ型不純物としてのＳｉ或いはＳ
ｎがそれぞれアンドープあるいはドープされていること
を特徴とする半導体装置。 - 【請求項２】 請求項１に記載の半導体装置において、 前記Ａｌy Ｉｎ1-y Ａｓ層を前記超格子層としたとき、
前記半導体基板をＩｎＰ基板とし、かつ、前記組成比
を、ｘ＝０．４７，ｙ＝０．４８，ｍ＝３．６，および
ｎ＝４．０の値としたことを特徴とする半導体装置。 - 【請求項３】 請求項１に記載の半導体装置において、 前記半導体基板をＧａＡｓ基板としたことを特徴とする
半導体装置。 - 【請求項４】 請求項１乃至３のいずれかに記載の半導
体装置において、 前記超格子層の各前記（ＡｌＡｓ）m 層および各前記
（ＩｎＡｓ）n 層の層内では、前記Ｎ型不純物が均一の
濃度で分布していることを特徴とする半導体装置。 - 【請求項５】 請求項１乃至３のいずれかに記載の半導
体装置において、 各前記（ＡｌＡｓ）m 層のみに、各該（ＡｌＡｓ）m 層
内での不純物濃度分布が均一になるように、前記Ｎ型不
純物がドープされていることを特徴とする半導体装置。 - 【請求項６】 請求項１乃至３のいずれかに記載の半導
体装置において、 各前記（ＩｎＡｓ）n 層のみに、各該（ＩｎＡｓ）n 層
内での不純物濃度分布が均一になるように、前記Ｎ型不
純物がドープされていることを特徴とする半導体装置。 - 【請求項７】 請求項１乃至３のいずれかに記載の半導
体装置において、 前記Ｎ型不純物は、各前記（ＡｌＡｓ）m 層および各前
記（ＩｎＡｓ）n 層のそれぞれの層内に中間層として分
布していることを特徴とする半導体装置。 - 【請求項８】 請求項７に記載の半導体装置において、 前記中間層は、各前記（ＡｌＡｓ）m 層および各前記
（ＩｎＡｓ）n 層のそれぞれの厚み方向の中心付近に偏
在していることを特徴とする半導体装置。 - 【請求項９】 請求項１乃至３のいずれかに記載の半導
体装置において、 前記Ｎ型不純物は、各前記（ＡｌＡｓ）m 層のみのそれ
ぞれの層内に中間層として分布していることを特徴とす
る半導体装置。 - 【請求項１０】 請求項９に記載の半導体装置におい
て、 前記中間層は、各前記（ＡｌＡｓ）m 層のそれぞれの厚
み方向の中心付近に偏在していることを特徴とする半導
体装置。 - 【請求項１１】 請求項１乃至３のいずれかに記載の半
導体装置において、 前記中間層は、各前記（ＩｎＡｓ）n 層のみのそれぞれ
の層内に中間層として分布していることを特徴とする半
導体装置。 - 【請求項１２】 請求項１１に記載の半導体装置におい
て、 前記中間層は、各前記（ＩｎＡｓ）n 層のそれぞれの厚
み方向の中心付近に偏在していることを特徴とする半導
体装置。 - 【請求項１３】 請求項１乃至３のいずれかに記載の半
導体装置において、 前記Ｎ型不純物は、各前記（ＡｌＡｓ）m 層および各前
記（ＩｎＡｓ）n 層のそれぞれの層内にデルタドープさ
れていることを特徴とする半導体装置。 - 【請求項１４】 請求項１３に記載の半導体装置におい
て、 前記Ｎ型不純物は、各前記（ＡｌＡｓ）m 層および各前
記（ＩｎＡｓ）n 層のそれぞれの厚み方向の中心付近に
偏在させてデルタドープされていることを特徴とする半
導体装置。 - 【請求項１５】 請求項１乃至３のいずれかに記載の半
導体装置において、 前記Ｎ型不純物は、各前記（ＡｌＡｓ）m 層のみにそれ
ぞれデルタドープされていることを特徴とする半導体装
置。 - 【請求項１６】 請求項１５に記載の半導体装置におい
て、 前記Ｎ型不純物は、各前記（ＡｌＡｓ）m 層のそれぞれ
の厚み方向の中心付近に偏在させてデルタドープされて
いることを特徴とする半導体装置。 - 【請求項１７】 請求項１乃至３のいずれかに記載の半
導体装置において、 前記Ｎ型不純物は、各前記（ＩｎＡｓ）n 層のみにそれ
ぞれデルタドープされていることを特徴とする半導体装
置。 - 【請求項１８】 請求項１７に記載の半導体装置におい
て、 前記Ｎ型不純物は、各前記（ＩｎＡｓ）n 層のそれぞれ
の厚み方向の中心付近に偏在させてデルタドープされて
いることを特徴とする半導体装置。 - 【請求項１９】 請求項１乃至１８のいずれかに記載の
半導体装置を高電子移動度トランジスタとするとき、該
高電子移動度トランジスタのためのＮ型キャリア供給層
を具え、該キャリア供給層の、少なくとも前記基板から
離れている側の表面領域を、前記超格子層構成してある
ことを特徴とする半導体装置。 - 【請求項２０】 請求項１９に記載の半導体装置を順構
造高電子移動度トランジスタとし、前記基板と前記キャ
リア供給層との間にチャネル層を有することを特徴とす
る半導体装置。 - 【請求項２１】 請求項１９に記載の半導体装置を逆構
造高電子移動度トランジスタとし、前記キャリア供給層
の、前記基板とは反対側にチャネル層を有することを特
徴とする半導体装置。 - 【請求項２２】 請求項１乃至１８のいずれかに記載の
半導体装置をダブルヘテロ接合半導体レーザダイオード
とするとき、該ダブルヘテロ接合半導体レーザダイオー
ドのための、Ｎ型クラッド層を具え、該クラッド層の、
少なくとも前記基板から離れている側の表面領域を、前
記超格子層または前記歪超格子層で構成してあることを
特徴とする半導体装置。 - 【請求項２３】 請求項１乃至１８のいずれかに記載の
半導体装置をヘテロ接合バイポーラトランジスタとする
とき、該ヘテロ接合バイポーラトランジスタのための、
Ｎ型エミッタ層を具え、該エミッタ層の、少なくとも前
記基板から離れている側の表面領域を、前記超格子層ま
たは前記歪超格子層で構成してあることを特徴とする半
導体装置。 - 【請求項２４】 請求項１乃至２３のいずれかに記載の
半導体装置において、 前記ヘテロ接合層は、ＭＢＥ法によって形成された層と
したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27176497A JP4347919B2 (ja) | 1997-10-03 | 1997-10-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27176497A JP4347919B2 (ja) | 1997-10-03 | 1997-10-03 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11111964A true JPH11111964A (ja) | 1999-04-23 |
| JP4347919B2 JP4347919B2 (ja) | 2009-10-21 |
Family
ID=17504523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27176497A Expired - Lifetime JP4347919B2 (ja) | 1997-10-03 | 1997-10-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4347919B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6531414B1 (en) * | 1999-05-05 | 2003-03-11 | The United States Of America As Represented By The National Security Agency | Method of oxidizing strain-compensated superlattice of group III-V semiconductor |
| JP2008512863A (ja) * | 2004-09-13 | 2008-04-24 | ピコギガ インターナショナル | 合金無秩序のないｈｅｍｔ圧電構造 |
-
1997
- 1997-10-03 JP JP27176497A patent/JP4347919B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6531414B1 (en) * | 1999-05-05 | 2003-03-11 | The United States Of America As Represented By The National Security Agency | Method of oxidizing strain-compensated superlattice of group III-V semiconductor |
| JP2008512863A (ja) * | 2004-09-13 | 2008-04-24 | ピコギガ インターナショナル | 合金無秩序のないｈｅｍｔ圧電構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4347919B2 (ja) | 2009-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5907159A (en) | Hot electron device and a resonant tunneling hot electron device | |
| US5495115A (en) | Semiconductor crystalline laminate structure, forming method of the same, and semiconductor device employing the same | |
| JP3792390B2 (ja) | 半導体装置及びその製造方法 | |
| US5596211A (en) | Field effect transistor having a graded bandgap InGaAsP channel formed of a two-dimensional electron gas | |
| US20020003245A1 (en) | Compound semiconductor device and method of manufacturing the same | |
| US5322808A (en) | Method of fabricating inverted modulation-doped heterostructure | |
| US5381027A (en) | Semiconductor device having a heterojunction and a two dimensional gas as an active layer | |
| US5814843A (en) | Heterojunction bipolar transistor having a graded-composition base region | |
| EP0510705A2 (en) | Field effect transistor | |
| US5258631A (en) | Semiconductor device having a two-dimensional electron gas as an active layer | |
| JP4347919B2 (ja) | 半導体装置 | |
| US6291842B1 (en) | Field effect transistor | |
| JP3310514B2 (ja) | 半導体装置 | |
| JP3094500B2 (ja) | 電界効果トランジスタ | |
| JPH05283813A (ja) | 半導体装置の製造方法 | |
| US5408111A (en) | Field-effect transistor having a double pulse-doped structure | |
| JP2730511B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH0684959A (ja) | 高電子移動度電界効果半導体装置 | |
| Bolognesi et al. | InAs/AlSb heterostructure field-effect transistors using a Si-doped InAs/AlSb short-period superlattice modulation doping barrier | |
| JP3481554B2 (ja) | ヘテロ構造型電界効果トランジスタ | |
| JPH0645368A (ja) | ヘテロ接合半導体装置 | |
| JP2001085795A (ja) | 半導体素子および半導体発光素子 | |
| JP2834172B2 (ja) | 電界効果トランジスタ | |
| JP2658513B2 (ja) | 電界効果トランジスタ | |
| JPH06302625A (ja) | 電界効果トランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080812 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081009 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081224 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090630 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090717 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130724 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |