JPH11103571A - 電圧変換回路 - Google Patents

Abstract

(57)【要約】 【課題】 従来のスイッチングレギュレータを用いた電
源変換回路は、交流電源電圧の範囲が広すぎるため、多
くの国の幅広い交流電源電圧に対して高い力率で安定し
て直流電源電圧に変換することが困難であるという課題
があった。 【解決手段】 全波整流回路（２０）で整流された電圧
を受けて所定の定電圧を生成するスイッチングレギュレ
ータにおいて、出力電圧と基準電圧とを比較して電位差
に応じた電圧を出力する誤差増幅回路（１１）と該誤差
増幅回路の出力電圧に基づいて電流経路を切り換えるス
イッチの制御信号を形成する制御パルス形成回路（１
５）との間に、上記全波整流回路で整流された電圧のピ
ーク電圧に応じた電圧を発生する回路（１２）と、上記
誤差増幅回路の出力電圧と全波整流回路で整流された電
圧とを掛け算しそれを上記ピーク電圧に応じた電圧で除
算する演算回路（１３）と、該演算回路の出力電圧に所
定のオフセット電圧を加算する加算回路（１４）とを設
けるようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電圧変換技術さら
には交流電源電圧を直流電源電圧に変換するスイッチン
グレギュレータにおける力率の改善技術に関し、例えば
商用交流電源電圧を全波整流する全波整流回路とＤＣ−
ＤＣスイッチングレギュレータとからなる電源回路に利
用して有効な技術に関する。

【０００２】

【従来の技術】一般に、電子機器には、商用交流電源電
圧に基づいて直流電源電圧を発生する電源回路として、
全波整流回路とスイッチングレギュレータを用いた電圧
変換回路が搭載されている。従来のスイッチングレギュ
レータを用いた電圧変換回路は、図４（ａ）に示すよう
な完全なサイン波形である商用交流電源電圧に対し、図
４（ｂ）のようにスイッチのオン期間のみ入力電流が流
れるような構成であったため、エネルギー効率が悪いと
ともに商用交流電源電圧のサイン波形を歪ませてしまう
という問題点があった。

【０００３】理想のサイン波に対する商用交流電源電圧
の波形歪の度合いは力率と呼ばれており、力率が１００
％の電圧変換回路の入力電流は完全なサイン波形とな
り、エネルギー効率が良好となる。そのため、近年にお
いては、力率の高い電圧変換回路の開発が望まれてお
り、種々の回路形式の電圧変換回路が提案されている。

【０００４】

【発明が解決しようとする課題】そこで、本発明者は、
力率の改善を図った図３に示すような電圧変換回路につ
いて検討した。図３の回路は、出力端子ＯＵＴに接続さ
れた容量Ｃ１と全波整流回路２０と出力端子との間に接
続されたインダクタＬ１およびダイオードＤ１とインダ
クタに流れ電流パスを切り換えるスイッチＳＷ１と該ス
イッチの制御パルスを形成する制御パルス形成回路１５
とからなるスイッチングレギュレータに、発生された電
圧Ｖoutと基準電圧Ｖrefとを比較して電位差に応じた電
圧を出力する誤差増幅回路１１と、上記全波整流回路２
０で整流された電圧と上記誤差増幅回路１１の出力電圧
と掛け算する乗算回路１３を設け、乗算回路１３の出力
に基づいて制御パルス形成回路１５がスイッチＳＷ１の
制御パルスを形成するようにしたものである。

【０００５】この回路は、誤差増幅回路１１から、図４
（ｃ）に符号Ａで示すような整流された交流波形の包絡
線に相当する波形Ｃの電圧が出力され、この電圧と全波
整流回路２０で整流された電圧との積（Ａ・Ｃ）に基づ
いてスイッチＳＷ１の制御パルスを形成するため、スイ
ッチＳＷ１がオンのときはハッチングＨ１で示すような
電流がインダクタＬ１に流れ、スイッチＳＷ１がオフの
ときはハッチングＨ２で示すような電流がインダクタＬ
１に流れるようになり、これによって無効電流が減少し
て力率が大幅に向上するという利点を有する。

【０００６】ところで、現在、世界の国々においてはそ
れぞれの国の事情に応じて、商用電源電圧として１００
〜２４０Ｖ（実効電圧）の交流電源電圧が使用されてい
る。一方、近年世界市場はグローバル化して来ており、
ある国で製造された電子機器が世界中のいたる国で使用
される可能性がある。そのため、電子機器に内蔵される
電圧変換回路の設計に際しては、上記１００〜２４０Ｖ
の交流電源電圧の使用を前提としたワールドワイズ仕様
に設計された回路の必要性が高くなっており、その場
合、設計値として約３０％のマージンを持たせようとす
ると、実効電圧で７０〜３１２Ｖ、最大電圧（実効電圧
の√２倍）を考慮すると１００〜４４０Ｖの電圧範囲を
カバーできるように設計しなければならない。

【０００７】しかしながら、図３に示すような乗算回路
を備えたスイッチングレギュレータを用いた電圧変換回
路は、ワールドワイズ仕様にしようとすると交流電源電
圧の範囲が広すぎるため、低い交流電源電圧に対しても
高い交流電源電圧に対しても同じように高い力率で安定
して直流電源電圧に変換可能な回路を設計することが困
難であるという問題点があることが明らかとなった。

【０００８】この発明の目的は、広い範囲の交流電源電
圧に対して高い力率で安定して直流電源電圧に変換する
ことが可能なスイッチングレギュレータ方式の電圧変換
回路を提供することにある。

【０００９】この発明の前記ならびにそのほかの目的と
新規な特徴については、本明細書の記述および添付図面
から明らかになるであろう。

【００１０】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。

【００１１】すなわち、全波整流回路で整流された電圧
を受けて所定の電圧を発生するスイッチングレギュレー
タにおいて、発生された電圧と基準電圧とを比較して電
位差に応じた電圧を出力する誤差増幅回路と該誤差増幅
回路の出力電圧に基づいて電流経路を切り換えるスイッ
チの制御信号を形成するパルス幅制御回路との間に、上
記全波整流回路で整流された電圧のピーク電圧に応じた
電圧を出力する回路と、上記誤差増幅回路の出力電圧と
全波整流回路で整流された電圧とを掛け算しそれを上記
ピーク電圧に応じた電圧で除算する演算回路と、該演算
回路の出力電圧に所定のオフセット電圧を加算する加算
回路とを設けるようにしたものである。

【００１２】上記手段によれば、誤差増幅回路の出力電
圧と全波整流回路で整流された電圧とを掛け算した結果
で電流経路を切り換えるスイッチの制御信号を形成する
ため、スイッチングレギュレータの入力電流をサイン波
に相似させることができ、これによって交流電源電圧の
歪みを抑えることができるとともに、誤差増幅回路の出
力電圧と全波整流回路で整流された電圧との積をピーク
電圧に応じた電圧で除算するため、供給される交流電源
電圧の範囲が広くても全範囲の電圧に対して高い力率で
直流電源電圧への変換を行なうことができる。

【００１３】さらに、オフセット電圧を加算しているた
め、交流電源電圧のゼロクロス点で制御パルス形成回路
の入力信号が「０」になって制御パルスがなくなるのを
防止することができ、これによって電圧変換回路から雑
音が発生するのを回避することができる。

【００１４】上記制御パルス形成回路としては、例えば
負荷に応じてパルス幅すなわちデューティ比を変えた制
御パルスを形成して出力するパルス幅制御回路（ＰＷＭ
制御回路）が有効であるが、それに限定されず、例えば
負荷に応じて周波数を変えた制御パルスを形成して出力
するパルス周波数制御回路（ＰＦＭ制御回路）であって
もよい。

【００１５】また、上記スイッチングレギュレータとし
ては、例えば入力端子と出力端子との間にインダクタ
（コイル）とダイオードとが直列に接続され、これらの
インダクタとダイオードとの接続ノードと接地点のよう
な定電圧端子との間に接続され上記制御パルスによって
オン、オフされるスイッチとから構成される昇圧型レギ
ュレータが有効であるが、降圧型レギュレータに適用す
ることもできる。

【００１６】

【発明の実施の形態】以下、本発明の好適な実施例を図
面に基づいて説明する。

【００１７】図１は本発明を昇圧型スイッチングレギュ
レータを用いた電圧変換回路に適用した場合の一実施例
を示す。

【００１８】この実施例の電圧変換回路は、商用交流電
源電圧ＡＣを全波整流するダイオードブリッジ回路など
からなる全波整流回路２０と、全波整流回路２０と出力
端子ＯＵＴとの間に直列形態に接続されたインダクタＬ
１およびダイオードＤ１と、このインダクタＬ１および
ダイオードＤ１の接続ノードｎ１と接地点との間に接続
されたＭＯＳＦＥＴなどからなるスイッチＳＷ１と、出
力端子ＯＵＴと接地電位との間に接続されたフィルタ容
量Ｃ１と、上記スイッチＳＷ１をオン、オフ制御するた
めの制御パルス信号を形成するスイッチング制御回路１
０とから構成されている。特に制限されないがこのスイ
ッチング制御回路１０は、単結晶シリコンのような１個
の半導体チップ上において半導体集積回路として形成さ
れ、上記容量Ｃ１とインダクタＬ１とスイッチＳＷ１お
よびダイオードＤ１は上記半導体集積回路の外付け素子
として接続されるようになっている。ＬＯＡＤは出力端
子ＯＵＴに接続される負荷を示したものである。

【００１９】上記スイッチング制御回路１０は、出力電
圧Ｖoutを直列抵抗Ｒ１，Ｒ２で分圧した電圧Ｖn2と基
準電圧Ｖrefとを比較して誤差すなわち電位差に応じた
電圧を出力する誤差増幅回路１１と、上記全波整流回路
２０で全波整流された電圧のピーク値をサンプリングし
て保持するピークホールド回路もしくは積分回路などか
らなり全波整流された電圧のピーク電圧に応じた電圧を
出力する電圧保持回路１２と、上記誤差増幅回路ＡＭＰ
の出力電圧と上記全波整流回路２０で整流された電圧と
を掛け算しそれを上記ピーク電圧に応じた電圧で除算す
る演算回路１３と、該演算回路１３の出力電圧に所定の
オフセット電圧を加算する加算回路１４と、該加算回路
１４からの電圧に応じてパルス幅等を変えた制御パルス
を形成して出力する制御パルス形成回路１５とから構成
されている。

【００２０】なお、上記誤差増幅回路１１の出力電圧と
全波整流回路２０で整流された電圧との積をピーク電圧
に応じた電圧で除算する演算回路１３における演算の順
序は、乗算−除算の順あるいは除算−乗算の順であって
もよいし、乗算と除算を同時に行なうように演算回路１
３を構成することも可能である。さらに、加算回路１４
を含めて、乗算、除算および加算を同時に行なう一つの
演算回路として構成してもよい。

【００２１】上記制御パルス形成回路１５は、この実施
例では、加算回路１４からの信号に応じてパルス幅すな
わちデューティ比を変えた制御パルスを形成して出力す
るパルス幅制御回路（ＰＷＭ制御回路）が用いられてい
るが、それに限定されるものでなく、例えばパルスの幅
を一定とし負荷に応じて周波数を変えた制御パルスを形
成して出力するパルス周波数制御回路（ＰＦＭ制御回
路）を使用することも可能である。

【００２２】上記制御パルス形成回路１５は、例えば図
２に示すように、スイッチＳＷ１に流れる電流を抵抗Ｒ
３で電圧に変換してその電圧と上記加算回路１４からの
出力電圧とを比較するコンパレータ５１と、セット端子
Ｓに基準クロックＣＫが入力されリセット端子Ｒに上記
コンパレータ５１の出力信号が入力されたＲＳフリップ
フロップ５２と、バッファ５３とから構成され、基準ク
ロックＣＫのパルス幅の整数倍のパルス幅を有する制御
パルスを形成して出力する回路とすることができる。

【００２３】次に、上記実施例の電圧変換回路における
上記演算回路１３の具体的な演算動作を説明する。なお
ここで、上記演算回路１２の３つの入力をＡ，Ｂ，Ｃ、
商用交流電圧をＶBsin(ωt)、誤差増幅回路１１の出力
電圧をＥo、オフセット電圧をＶosで表すものとする。
すると、上記全波整流回路２０で整流された後の電圧は
ＶB｜sin(ωt)｜、整流後の電圧のピーク値はＶBとな
る。

【００２４】上記演算回路１３は、次式 Ａ・Ｃ／Ｂ＝ＶB｜sin(ωt)｜・Ｅo／(ｍ・ＶB) を演算するように構成されている。なお、ｍは減衰係数
で適当な値を選択することができる。ところで上式に
は、分子と分母にそれぞれＶBが含まれるので、それら
をキャンセルすると、Ａ・Ｃ／Ｂ＝Ｅo｜sin(ωt)｜／
ｍとなる。

【００２５】従って、パルス幅制御回路１４の入力電圧
は、上記演算結果に加算回路１４でオフセット電圧Ｖos
を加算した（Ｅo｜sin(ωt)｜／ｍ）＋Ｖosとなり、ＶB
に依存しなくなって、広い範囲の交流電源電圧に適用可
能な電圧変換回路が得られる。また、上記パルス幅制御
回路１４から出力される制御パルス信号のパルス幅は、
上記入力電圧に比例するように制御され、この制御パル
スによってスイッチＳＷ１がオンされてインダクタＬ１
に電流が流されるので、インダクタＬ１に流れる電流は
｜sin(ωt)｜の項を持つこととなり、入力電流は交流入
力電圧波形に相似し無効電流が少なく力率が高くなるこ
とが分かる。

【００２６】さらに、演算回路１３での演算結果にオフ
セット電圧Ｖosを加算してパルス幅制御回路１５に入力
しているため、交流電源電圧のゼロクロス点（図４(ｃ)
に符号ｚで示す点）でパルス幅制御回路１５の入力信号
が「０」になって制御パルスがなくなるのを防止するこ
とができ、これによって電圧変換回路から雑音が発生す
るのを回避することができる。

【００２７】なお、上記実施例では、全波整流回路２０
と出力端子ＯＵＴとの間にインダクタＬ１とダイオード
Ｄ１が直列に接続され、このインダクタＬ１およびダイ
オードＤ１の接続ノードｎ１と接地点との間に接続され
たスイッチＳＷ１と、出力端子ＯＵＴと接地電位との間
に接続されたフィルタ容量Ｃ１とからなる昇圧型スイッ
チングレギュレータに適用した場合について説明した
が、この発明はそれに限定されるものでなく、図５に示
すように、全波整流回路２０と出力端子ＯＵＴとの間に
インダクタＬ１とスイッチＳＷ１が直列に接続され、こ
のインダクタＬ１とスイッチＳＷ１の接続ノードと接地
点との間に逆方向のダイオードＤ１が接続された降圧型
スイッチングレギュレータにも適用することができる。

【００２８】以上説明したように、上記実施例は、全波
整流回路で整流された電圧を受けて所定の電圧を発生す
るスイッチングレギュレータにおいて、発生された電圧
と基準電圧とを比較して電位差に応じた電圧を出力する
誤差増幅回路と該誤差増幅回路の出力電圧に基づいて電
流経路を切り換えるスイッチの制御信号を形成するパル
ス幅制御回路との間に、上記全波整流回路で整流された
電圧のピーク電圧に応じた電圧を出力する回路と、上記
誤差増幅回路の出力電圧と全波整流回路で整流された電
圧とを掛け算しそれを上記ピーク電圧に応じた電圧で除
算する演算回路と、該演算回路の出力電圧に所定のオフ
セット電圧を加算する加算回路とを設けるようにしたの
で、誤差増幅回路の出力電圧と全波整流回路で整流され
た電圧とを掛け算した結果で電流経路を切り換えるスイ
ッチの制御信号を形成するため、スイッチングレギュレ
ータの入力電流をサイン波に相似させることができ、こ
れによって交流電源電圧の歪みを抑えることができると
ともに、誤差増幅回路の出力電圧と全波整流回路で整流
された電圧との積をピーク電圧に応じた電圧で除算する
ため、供給される交流電源電圧の範囲が広くても全範囲
の電圧に対して高い力率で直流電源電圧への変換を行な
うことができるという効果がある。

【００２９】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、実
施例では、誤差増幅回路１１とピーク電圧に応じた電圧
を出力する電圧保持回路１２と誤差増幅回路１１の出力
電圧と上記全波整流回路２０で整流された電圧とを掛け
算しそれを上記ピーク電圧に応じた電圧で除算する演算
回路１３と該演算回路１３の出力電圧に所定のオフセッ
ト電圧を加算する加算回路１４と該加算回路１４からの
電圧に応じてパルス幅等を変えた制御パルスを形成して
出力する制御パルス形成回路１５とからなるスイッチン
グ制御回路１０が、一つの半導体チップ上に半導体集積
回路として形成されていると説明したが、上記スイッチ
ング制御回路１０以外に全波整流回路２０を同一半導体
チップ上に形成して一つの半導体集積回路を構成するよ
うにしてもよい。

【００３０】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。

【００３１】すなわち、広い範囲の交流電源電圧に対し
て高い力率で安定して直流電源電圧に変換することが可
能なスイッチングレギュレータ方式の電圧変換回路を実
現することができる。

【図面の簡単な説明】

【図１】本発明に係るスイッチングレギュレータ方式の
電圧変換回路を昇圧型電圧変換回路に適用した場合の一
実施例を示す回路構成図。

【図２】制御パルス形成回路の具体例を示す回路構成
図。

【図３】本発明に先立って検討した力率改善タイプの電
圧変換回路の一例を示す回路構成図。

【図４】商用交流電源電圧を直流定電圧に変換する電圧
変換回路の電圧、電流波形を示す波形図。

【図５】本発明を適用可能な降圧型電圧変換回路の構成
例を示す回路図。

【符号の説明】

１０ スイッチング制御回路 １１ 電位差検出回路（誤差増幅回路） １２ 電圧保持回路（ピークホールド回路、積分回路） １３ 演算回路 １４ 加算回路 １５ 制御パルス形成回路（パルス幅制御回路） ２０ 全波整流回路 Ｌ１ インダクタ Ｄ１ ダイオード Ｃ１ 容量 ＳＷ１ 電流経路切換え用スイッチ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 交流電源電圧を全波整流する全波整流回
   路と、出力端子に接続された容量素子と、上記全波整流
   回路からの入力電流によって前記容量素子に対して充電
   電流を供給するためのインダクタと、上記容量素子への
   充電電流の経路を切り換えるためのスイッチ素子と、該
   スイッチ素子がオフ状態のときに上記インダクタに流れ
   る電流を流すための整流素子と、上記スイッチ素子をス
   イッチング動作させるパルス信号を形成するスイッチン
   グ制御回路とを備えた電圧変換回路において、 上記スイッチング制御回路は、発生された電圧と所定の
   基準電圧とを比較して電位差に応じた電圧を出力する電
   位差検出回路と、上記全波整流回路で整流された電圧の
   ピーク電圧に応じた電圧を出力する回路と、上記誤差増
   幅回路の出力電圧と全波整流回路で整流された電圧とを
   掛け算しそれを上記ピーク電圧に応じた電圧で除算する
   演算回路と、該演算回路の出力電圧に所定のオフセット
   電圧を加算する加算回路と、該加算回路の出力電圧に応
   じて上記スイッチ素子の制御パルス信号を形成する制御
   パルス形成回路とを備えていることを特徴とする電圧変
   換回路。
2. 【請求項２】 上記制御パルス形成回路は、上記加算回
   路の出力電圧に応じてパルス幅を変えた制御パルス信号
   を形成して出力するパルス幅制御回路であることを特徴
   とする請求項１に記載の電圧変換回路。
3. 【請求項３】 上記全波整流回路と出力端子との間に上
   記インダクタと上記整流素子とが直列に接続され、これ
   らのインダクタと整流素子との接続点と接地電位との間
   に上記スイッチ素子が接続され、上記スイッチング制御
   回路により上記スイッチ素子がオン、オフ制御されるこ
   とにより上記出力端子より入力電圧を昇圧した定電圧を
   出力するように構成されてなることを特徴とする請求項
   １または２に記載の電圧変換回路。
4. 【請求項４】 少なくとも上記スイッチング制御回路は
   一つの半導体チップ上に半導体集積回路として構成さ
   れ、上記容量素子と上記インダクタと上記スイッチ素子
   および上記整流素子は上記半導体集積回路の外付け素子
   として接続されてなることを特徴とする請求項１、２ま
   たは３に記載の電圧変換回路。
5. 【請求項５】 請求項１〜４に記載の電圧変換回路から
   なる電源回路が搭載されてなることを特徴とする電子機
   器。