JPH1097994A - 化合物半導体エピタキシャルウエハ - Google Patents

化合物半導体エピタキシャルウエハ

Info

Publication number
JPH1097994A
JPH1097994A JP25308196A JP25308196A JPH1097994A JP H1097994 A JPH1097994 A JP H1097994A JP 25308196 A JP25308196 A JP 25308196A JP 25308196 A JP25308196 A JP 25308196A JP H1097994 A JPH1097994 A JP H1097994A
Authority
JP
Japan
Prior art keywords
growth
layer
buffer layer
low
temperature buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25308196A
Other languages
English (en)
Other versions
JP3446495B2 (ja
Inventor
Takashi Udagawa
隆 宇田川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP25308196A priority Critical patent/JP3446495B2/ja
Publication of JPH1097994A publication Critical patent/JPH1097994A/ja
Application granted granted Critical
Publication of JP3446495B2 publication Critical patent/JP3446495B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 窒化ガリウム系化合物半導体エピタキシャル
ウエハにおいて、低温緩衝層上に堆積される積層体構成
層の表面に見られるピットの発生、および、表面の段差
を抑制、或いは低減する。 【解決手段】 窒化ガリウム系化合物半導体エピタキシ
ャルウエハにおいて、結晶基板上に、窒化ガリウム系化
合物半導体からなる成長島から構成される薄膜緩衝層を
備え、該成長島が、隣接する成長島間の距離を45nm
以下とする。また、上記の化合物半導体エピタキシャル
ウエハにおいて、薄膜緩衝層を構成する各々の成長島の
高低差(Δh)を40nm以下とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、低温で形成された
窒化ガリウム系化合物半導体からなる薄膜緩衝層を備え
た化合物半導体エピタキシャルウエハに係わり、特に表
面状態の優れた化合物半導体エピタキシャルウエハを得
るのに好適な薄膜緩衝層を備えた化合物半導体エピタキ
シャルウエハに関する。
【0002】
【従来の技術】窒化ガリウム系化合物半導体エピタキシ
ャルウエハは、Alx Gay Inz N(x+y+z=
1、0≦x,y,z≦1)等を構成層とする積層構造体
を母体材料として作製されている。この積層構造体は、
従来から一般には、サファイア(α−アルミナ単結晶)
等の結晶基板上に形成されている。炭化珪素(SiC)
や酸化亜鉛(ZnO)などが基板材料として利用される
場合もある。しかし、積層構造体を構成する構成層はこ
れら基板材料には格子整合しない。例えば、GaNとサ
ファイアとの格子不整合度は相互の配向性を考慮しても
約13.8%に達する(「日本結晶成長学会誌」、Vo
l.20、No.4(1993)、28〜36頁)。従
って、これらの基板上に直接、構成層を形成する場合に
は、格子不整合性のために、ミスフィット(mis−f
it)転位などの結晶欠陥が多量に窒化ガリウム系化合
物半導体構成層に導入される。また、格子不整合の関係
にある基板上に、表面の平坦性に優れる連続膜を成膜す
るのは容易ではなく、構成層は連続性に欠け、表面モフ
ォロジーの劣った膜となる。結晶欠陥を多量に含み品質
的に劣る構成層からなる積層構造体からは、特性の優れ
た半導体素子は得られない。
【0003】従来技術による窒化ガリウム系化合物半導
体の積層体に於ける不具合を、更に具体的に説明すれ
ば、サファイア基板上に直接、GaNを成長させると、
孤立した成長島が散在して発生するのみであって、この
ため連続性に欠ける膜となることが知られている(前出
の「日本結晶成長学会誌」のFig.1(30頁))。
不連続な膜を下地層とする成膜では、成膜される構成層
もまた、不連続性を帯びたものとなる。不連続な膜を用
いて作製された化合物半導体素子では、例えば抵抗分布
が不均一となるため、素子動作電流の均一な流通が阻害
される不具合を生ずる。従って、不連続膜を含む積層構
造体は電気的特性の均一性等に優れる半導体素子を得る
ことを困難にする。
【0004】最近では、化合物半導体エピタキシャルウ
エハに用いる積層構造体の形成に於ける旧来の問題点の
回避を期して、100〜500オングストローム(Å)
程度の層厚が薄い緩衝層を基板と構成層との中間に挿入
することが試みられている(特開平2−229476号
公報)。これらの薄膜緩衝層は Alx Ga1-x N(0
≦x≦1)などから構成されるのが一般的である(特開
平2−229476号公報、特開平4−297023号
公報、特開平5−41541号公報及び特開平6−15
1962号公報など)。薄膜緩衝層はまた、一般には4
00℃〜900℃(特開平2−229476号公報)や
400℃〜800℃(特開平6−151962号公報)
の比較的、低温で成長されるため、特に低温緩衝層と呼
称されている。低温緩衝層は、基板と積層構造体構成層
との格子不整合性を緩和することをもって、多少なりと
も連続性のある窒化ガリウム系化合物半導体膜を成膜す
ることを意図して配置されるものである。
【0005】上記の低温緩衝層はまた、基板表面を被覆
する下地層として配置されるものである。この下地層
(低温緩衝層)の存在により、積層構造体構成層の成長
時に成長核の均一な発生、形成が促進できるとされる。
また、下地層の存在により、横方向への2次元的成長が
優先的に進行するため、膜は平面的に拡張し発展し易
い。即ち、連続性を有する構成層を得るに優位となる。
【0006】上記のように連続性のある膜を得るに優位
な作用をもたらす低温緩衝層は、基板表面を覆う程度
(被覆率)が高ければ、よりその機能が発揮され得る。
基板表面の全面が被覆されているのが理想的な状態であ
る。連続性のある成膜を果す可能性を高めるとされる低
温緩衝層は、非晶質(アモルファス)を構成主体として
構成されている(特開平2−229476号公報、特開
平6−151962号公報など)。その層厚は上記の如
く、高々、数百オングストロームと薄いのが通例であ
る。
【0007】薄膜の成長に於いては、基板表面の吸着サ
イト(site)に選択的或いは局所的に堆積が起こる
のは決して希有ではない。所望する薄膜が薄い場合、こ
れは層厚の不均一性として発現する。基板表面の低温緩
衝層の分布の模様は、高解像度が得られる電子顕微鏡、
原子間力顕微鏡やレーザ干渉粗さ計等を利用する分析法
や計測法から知ることができる。図1及び図2は、非晶
質のGaNを主体として構成された層厚を約5nmとす
る従来の低温緩衝層の平面及び断面の模式図である。一
般に低温緩衝層(102)が薄い場合、低温緩衝層(1
02)が基板(101)の表面全域を完全に一様に被覆
するには至らない。その結果、非晶質を主体として構成
される成長島(103)が互いに密接して存在せず、成
長島(103)間には成長島(103)が存在しない領
域が溝(104)となって残存する。断面の観察によ
り、溝(104)となっている領域は低温緩衝層が極端
に薄いか或いは基板(101)の表面が露出している領
域である(図2参照)。成長島(103)の厚さ(高
さ)も必ずしも均一とはなっていない(図2参照)。
【0008】非晶質であれば、それを構成する原子の相
互間の結合は単結晶の場合程強固ではない。これによ
り、上記の様に膜厚が薄い非晶質の低温緩衝膜にあって
は、高温への昇温過程でその一部が昇華等に因り消失、
或いは層厚の減少を来す。低温緩衝膜の消失は層厚が薄
い領域程、顕著に現れ、結果として溝(104)の幅
(図1及び図2に記号wで示す)が拡大し、その領域で
は基板表面が露呈する。堆積層と基板との格子不整合を
緩和する役目を担う下地層としての低温緩衝層が存在せ
ず、基板が露呈している領域(上記の溝部)では異常成
長が起こる。図3は溝部で発生する異常成長の模様を、
成長島を核としての通常の成長様式と対比させて示す成
長層表面の模式図である。基板(101)の表面が露呈
するに至った溝部(104)からは角錘状の成長粒(1
05)が発生する。一方、成長島(103)からは天板
部を平坦とする六角形や多角形状の平面的に広がった成
長粒(106)が発生する。しかし、残存する低温緩衝
層の層厚が領域毎に異なっていることに起因して成長粒
(106)の高さ(厚さ)は不均一となっている。
【0009】これらの成長粒が成長層の表面モフォロジ
ーに与える影響を見るに、角錘状の成長粒はピラミッド
状の突起を成長層(堆積層)表面に発生させる原因とな
る。一方、平面的に拡張した成長粒からは、それらの天
板部が平坦な故に平坦な成長層表面を与える。基板表面
に溝部が支配的に存在する状態、即ち、基板表面はほぼ
全域に低温緩衝層が残存せず、基板表面が露呈している
状態にある場合、成長層表面には平面形状を略六角形と
する突起が多数発生することが知られている(Jpn.
J.Appl.Phys.、30(10A)(199
1)、L1705〜L1707.)。また、低温緩衝層
が消失せず、基板表面の全面が理想的に被覆されている
状態にある場合には、表面が平坦な連続膜が得られる。
図4はこれらの中間の状態、即ち、幅を大とする溝や亀
裂の発生により部分的に基板結晶表面が露呈している状
態にある場合に得られる成長層表面を模式的に示した図
である。この場合、平面形状を略六角形とする突起(1
07)が存在する平坦性に欠ける領域とほぼ平坦性が確
保されている領域とが混在した表面となる。ピラミッド
状の突起(107)は上記の溝部(104)から発生す
るものである。平坦性が確保されている領域は、低温緩
衝層(102)が残存している領域に対応している。ま
た、その平坦部の厚さが領域毎に異なっているのは、低
温緩衝層(102)の層厚の減少の程度に依るものであ
る。
【0010】突起部と平坦部が混在する領域の詳細を図
5の断面模式図に示す。低温緩衝層が消失した領域に相
当する溝部(104)から発生する突起では、例えば積
層構造体構成層((110)〜(112))を順次、堆
積するに伴い、突起の頂部と底部との距離(108)
(深さ)がより増大する。このため、突起間の領域に
は、堆積層の層厚が増大するにつれ深さを増す細孔が形
成され、ピット(109)として残存することとなる。
一方、厚さ(図5に記号dで示す)を異にする平坦部
(113)の接合部に形成される段差(114)は積層
構成層堆積後にも残存する。結局は、積層構造体構成層
の表面はピット(109)と段差(114)が存在する
凹凸のあるものとなる。
【0011】例えば、図5に例示した積層構造体を用い
て、pn接合型化合物半導体発光素子を作製する。この
場合、pn接合の形成を意図して、仮に積層構造体構成
層(111)をn形半導体層とし、構成層(112)を
p形層とする。この発光素子の動作上、本来ならば電極
(115)からの供給電流を構成層((111)及び
(112))間の界面で形成されるpn接合を介して、
下部の構成層((110)〜(111))に流入させる
必要がある。ところが、上記の様なピット(109)が
存在すると、そのピットは構成層を重層する度に深さ
(図5の(108))を増すが故に、例えば電極(11
5)が直接、構成層(111)に接触する機会を増加さ
せる。この事態のもたらすところは、電極(115)か
ら供給される電流の、pn接合を介さない、短絡的なn
形構成層(111)への流入である。この不具合は図6
に一例を示す電流−電圧特性(I−V特性)上、整流作
用の欠如として現れる。pn接合型の発光素子にあっ
て、整流性の欠如は非発光若しくは発光の弱小化、逆方
向耐圧の欠如等の電気的特性の不良をもたらす。即ち、
大きな幅の溝の存在は、ピットを発生させ、しいては化
合物半導体素子の電気的特性の悪化に迄、波及するもの
である。
【0012】また、段差(114)の存在により、段差
(114)が両側に存在する領域では、積層構造体構成
層の((110)〜(112))の非連続性が発生する
ため、ピット(109)が形成される。この非連続性が
発生した領域では、良好なpn接合の形成も阻害され
る。また、電極(115)の不連続性も生ずる。特に、
電極から供給される素子動作電流を発光層のほぼ全域に
拡散させるために、電極としては極めて薄い、透明導電
性電極或いは透光性電極を備える必要度の高い窒化ガリ
ウム系化合物半導体発光素子にあって、この様な段差の
発生は直ちに発光素子の電気的特性の悪化をもたらす。
具体的には、入力抵抗の増大や動作電流の拡散が充分に
達成されないために起こる発光面積の縮小をもたらす。
【0013】このため、従来技術にあっては、ピット部
を通じての短絡的な電流の流通を防止することを意図し
て、ピットを電流の流通を阻害する絶縁材料で被覆する
等の措置が施工されている。例えば、窒化ガリウム系化
合物半導体からなる積層構造体に陽極酸化を施し、ピッ
トを酸化アルミニウム等の絶縁膜で被覆する技法がその
一例である(特開昭57−62579号公報など)。し
かし、この技法では、ピット部の表面を被覆する絶縁膜
の膜厚の精密制御性に難点がある。例えば、深さが小さ
く開口部が狭いピットが埋没される状態にあっても、深
く開口部の広いピットにあっては、その開口表面が薄く
被膜されるに留まっている場合がある。大きなピットを
埋没するに足る被膜を形成するのに十分な時間を費やせ
ば、逆に小さなピット部で被膜の厚さがピットを埋没さ
せる厚さより大きくなり、被膜による凸部が形成され
る。即ち、ピット部の絶縁化処理によって表面の凹凸が
助長される結果を招きかねない。
【0014】
【発明が解決しようとする課題】本発明は、窒化ガリウ
ム系化合物半導体エピタキシャルウエハにおいて、低温
緩衝層上に堆積される積層体構成層の表面に見られるピ
ットの発生を、窒化ガリウム系化合物半導体の結晶成長
様式の本質に鑑みて本質的に抑制する。また、低温緩衝
層の層厚の均一化を果たすことにより、窒化ガリウム系
化合物半導体エピタキシャルウエハの表面の段差を抑
制、或いは低減する。
【0015】
【課題を解決するための手段】本発明は、化合物半導体
エピタキシャルウエハにおいて、結晶基板上に、窒化ガ
リウム系化合物半導体からなる成長島から構成される薄
膜緩衝層を備え、該成長島が、隣接する成長島間の距離
を45nm以下とすることを特徴とする。また、特に、
上記の化合物半導体エピタキシャルウエハにおいて、薄
膜緩衝層を構成する各々の成長島の高低差(Δh)を4
0nm以下とすることを特徴とする。
【0016】本発明の云う成長島間の距離とは、隣接す
る成長島間にあって、最大の溝幅を意味する。一例とし
て図7に成長島間の距離を記号Lで示す。図8は、低温
緩衝層上に堆積された成長層表面のピット密度の、隣接
する成長島間の距離依存性を示したものである。隣接す
る成長島間の距離が0であることは、成長島が接合して
いる連続膜となっていることを表している。ピット密度
は隣接する成長島間の距離の増大と伴に増大する傾向を
示す。特に、隣接する成長島間の距離が45nmを越え
ると急激に増加する。また、ピット間の距離も隣接する
成長島間の距離が概ね、45nmを越えると急に増加す
る。即ち、ピット頂部間の距離が増加するため開口部を
より大とするピットの発生確率が高くなる。
【0017】
【発明の実施の形態】図9、図10は、(0001)面
サフィイア基板上に成長した、成長島間の平均距離を1
2nmとするGaNからなる低温緩衝層上に1050℃
で成膜した、層厚約2μmのGaN成長層の表面モフォ
ロジーの、層厚に応じた変化を示す模式図である。図9
はGaN成長層の層厚が約0.5μmである時の表面状
態を示す。成長の初期に基板表面の溝部(104)に発
生した微小な角錘状の成長粒(105)は、成長島(1
03)を核として平面的(2次元的)に発達した天板部
を平坦とする成長粒(106)の内部にほとんど埋没し
た状態となっている。この時点で表面には、一部に平坦
な成長粒(106)の合体の不完全性に対応した小さな
ピット(109)が残存するものの、既に平坦となって
いる。これは、GaN等の窒化ガリウム系化合物半導体
層が、低温緩衝層を下地層として基板表面に鉛直な方向
に比べ2次元的に優勢に成長するためと解される。これ
により特に、隣接する成長島間の距離が小さい場合、平
面的に優先的に発達する成長粒によって、溝間が埋めら
れる確率が高まり、表面の平坦性の確保に優位となると
解釈される。成膜が進行し層厚が約1μmと増大するに
連れ、この小さなピット(109)は徐々に開口部が狭
まることによって、ピットの密度が減少する(図10参
照)。更に、層厚が増えるとピットはほぼ完全に消失し
平坦な表面が形成される。即ち、低温緩衝層を構成する
成長島間の距離が本発明により規定される値以下である
と、成長の比較的初期の段階で既に、表面の平坦性の確
保を阻害するピットの消失が果たされる。
【0018】一方、隣接する成長島間の距離を約60〜
120nmとする疎らに成長島が配置されてなる低温緩
衝層上の成長層の表面モフォロジーは、層厚の増加に伴
い安定して向上するのではない。図11、図12、図1
3は本発明の規定を越える溝幅を有するGaN低温緩衝
層上に成膜されたGaN成長層の層厚の増加に伴う表面
状態の変化を示した模式図である。図11は層厚が約
0.5μmの時点での、いわば成長の初期に於ける表面
モフォロジーを示す。基板(101)表面上の溝部(1
04)に対応した領域からは、角錘状の成長粒(10
5)が発生する。この領域では下地層が殆ど存在しない
ために基板(101)表面に垂直な方向の成長が優勢と
なる。また、溝部(104)の間隔が大きいために、成
長島(103)を核として平面的に発達した天板部を平
坦とする成長粒(106)が溝部(104)を埋め尽く
すのにより多く時間を要することとなる。この間に溝部
(104)から発生した角錘状の成長粒(105)は更
に、垂直方向にその高さを増し、平坦な成長粒(10
6)との高さの差異はより顕著なものとなる。成長時間
の経過に伴い、層厚が約1.5μmと増加すると、溝部
(104)は、平坦な成長粒(106)により埋められ
る度合いを増すが、その間に高さを増した角錘状の成長
粒(105)は合体した平坦な成長粒(106)の表面
に乱立したピラミッド状の突起として残存することとな
る(図12参照)。また、大きく成長した突起間にはピ
ット(109)が形成される。更に、層厚が増加する
と、突起は更に上方に成長するため、突起の高さは増す
と共に、開口部を大とするピット(109)の深さも深
くなる(図13参照)。上記のように溝幅が本発明に規
定される値より大きい場合には、成長層の層厚が増すに
伴いピットが埋まることはなく、逆にその深さは増加す
る。即ち、本発明の規定を上回る溝幅が存在すると平坦
な表面の形成を阻害するピットや突起が多く発生するた
め、表面モフォロジーに優れる成長層を得るのは困難と
なる。
【0019】本発明における隣接する成長島間の距離と
は、あくまでも低温緩衝層成長時に於ける隣接する成長
島間の距離を指す。低温緩衝層が連続膜(距離=0)で
あるか或る間隔を有する成長島の集合体から構成されて
いるかは、上述の如く原子間力顕微鏡(略称:AFM)
やレーザ干渉粗さ計を利用して判定できる。成長島間の
距離は、また、高解像度を有する走査型電子顕微鏡を利
用して容易に計測できる。
【0020】低温緩衝層上へ成長層を堆積するために、
高温の成膜環境下に低温緩衝層を暴露された後にあって
は、隣接する成長島間の距離が拡張される場合がある。
従来の低温緩衝膜の高温環境下への移行に伴う隣接する
成長島間の距離の増大は、成長島が易昇華性の非晶質体
を主体として構成されていることに因るものであった。
このような昇華による成長島の消失を防止する一つの方
法として、窒化ガリウム系化合物半導体からなる低温緩
衝層を窒素(原子)を含む雰囲気内で昇温することが考
えられる。例えば、GaN等の窒化ガリウム系化合物半
導体の加熱を窒素の水素化物であるアンモニア(NH
3 )を含む雰囲気内で実施することは、非晶質体の昇華
を防止する効果があるとされる。しかし、マグネシウム
(Mg)等のアクセプター不純物の電気的活性化を意図
する場合、アンモニア(NH3 )を含む雰囲気内で昇温
を行うと、不十分なアンモニアの熱分解により生成し
た、窒素と水素とが結合(N−H結合)したフラグメン
トが窒化ガリウム系化合物半導体膜内に取り込まれ、p
形の窒化ガリウム系化合物半導体層を得るには不具合と
なる場合があった。従って、従来技術にあっては、窒素
ガスを含む雰囲気内での熱処理も一般化している。しか
し、窒素分子は原子状窒素に熱分解させるのは困難であ
ることは以前から知られている事実である。このため、
窒素ガス雰囲気下での昇温は、非晶質からなる低温緩衝
層の高温への昇温時に於ける変質を抑制するには充分で
はない。
【0021】高温に於ける隣接する成長島間の距離の増
加は、低温緩衝層をなす成長島の構成要件を変更するこ
とによって回避することができる。例えば、非晶質に比
べれば、より構成原子間相互の結合力が強い単結晶から
なる成長島から低温緩衝層を構成するのも高温での低温
緩衝層の消失を防止するための一手段である。即ち、一
般式Alx Gay Inz N (但し、x+y+z=1、
0≦x≦1、0≦y≦1、0≦z≦1)や、窒素以外の
第V族元素を含む一般式 Alx Gay Inza1-a
(0<a≦1)や一般式 Alx Gay Inza
1-a (0<a≦1)等で表される窒化ガリウム系化合
物半導体の単結晶を主体として成長島を構成するのであ
る。低温緩衝層を単結晶粒を主体とした成長島の集合体
から構成することにより得られる第一の利点は、熱解離
に対する成長島の耐性が向上することにある。これは低
温緩衝層が単結晶からなるが故に、非晶質体に比較すれ
ば構成原子の相互の結合力が強いことによる。従って、
高温環境下に於いて、例えばアンモニア等の窒素を含む
分子から構成される雰囲気を敢えて創出しなくとも、緩
衝層の熱解離による変質を抑制できる。この様な性質を
備えた単結晶からなる低温緩衝層をなす成長島はサファ
イア、炭化ケイ素(SiC)、酸化亜鉛(ZnO)等の
従来からの基板材料や、ハフニウム(Hf)等の金属基
板材料、ガリウムやアルミニウムを含むリチウム(L
i)酸化物等の酸化物基板材料からなる基板上に形成す
ることができる。
【0022】また、本発明では特に、低温緩衝層は高低
差(Δh)を40nm以下とする成長島からなるものと
する。成長島の高さの均一化を図るためである。図14
は単結晶のGaNを主体とする成長島から構成されたG
aN低温緩衝層の成長島の高さの差異と当該緩衝層上の
GaN成長層の表面粗さとの関係を示す図である。ここ
では成長層の層厚は約2.5μmである。表面粗さは、
PV(eak−to−alley)値として示して
おり、これは表面の凹凸の最大高低差を表すものであ
る。図14では、Δhが40nmであるのを境界とし
て、PV値は急激に大きくなっている。即ち、表面の凹
凸(高低差)が大きくなる。例えば、Δhを約60nm
とするGaN低温緩衝層上に成膜されたGaN成長層の
PV値は約40〜50nmに到達する場合がある。図1
5はΔhを約60nmとするGaN単結晶成長島から構
成されるGaN低温緩衝層上に成膜したGaN成長層の
表面状態の一例を示す模式図である。表面は、成長島の
高低差(Δh)に対応した魚鱗状のなだらかな突起が散
在する凹凸のあるものとなる。この場合、PV値は約5
0nmに達する。窒化アルミニウム(AlN)等の他の
窒化ガリウム系化合物半導体成長層の場合も、表面のP
V値はΔhに対しGaNの場合とほぼ同様な依存性を呈
する。電界効果型トランジスタや青色等の可視発光ダイ
オードでは、100nm前後の層厚の窒化ガリウム系化
合物半導体層がチャネル(chanel)層或いは発光
層等の活性層として利用されている。この様な比較的薄
い活性層を、PV値が50nm前後である表面平滑性に
劣る層をもって形成するのは不利である。PV値が大き
いことは、層厚の不均一さが存在することを意味し、こ
れによりPV値に対し層厚がさほど大きくない層にあっ
ては、シート抵抗の不均一性等の電気的特性の不均一性
がもたらされるからである。
【0023】本発明に係わる低温緩衝層を得るに当たっ
て先ず、単結晶からなる成長島を形成するには成長温度
の制限が必要となる。成長温度は概ね、400℃を越
え、約480℃以下の範囲に設定することが重要であ
る。約500℃を越える成長温度とすると成長島は単結
晶から構成され易くなる。しかし一方で、成長島の表面
に突起の発生を招く。このため、比較的高温に於いて表
面が平坦な成長島を得ようとすると、後述するV/ III
比を従来例(例えば、特開平7−312350号公報参
照)より低比率側のかなり狭い範囲に設定する制約が加
わる。V/ III比の精密な設定を要せずに単結晶からな
る成長島を安定して得るためには、成膜装置に依存して
最適温度範囲には多少の変動は有るものの、成長温度を
約450℃以上約480℃以下の範囲とするのが好まし
い。即ち、表面状態に優れる単結晶成長島を形成するに
は、従来例(例えば、特開平7−312350号公報参
照)の如く200℃以上900℃以下、好ましい範囲と
しても400℃〜800℃と云う広い温度範囲は許容さ
れない。
【0024】また、第III 族元素原料に対する第V族元
素原料の供給比、所謂、V/III 比は単結晶成長島間の
間隔に影響を与える重要な因子である。従って、単結晶
成長島間の距離を制御するためには、堆積温度を上記の
限定された温度範囲内に設定する必要があるに加えて、
V/III 比を精密に制御することが必要である。好まし
いV/III 比は成長温度によって異なる。例えば、成膜
方式の一例であるほぼ大気圧下で成長反応が実施される
常圧方式のMOCVD法によりサファイアC面((00
01)面)基板表面へ本発明に係わる窒化ガリウム(G
aN)低温緩衝層を約400℃〜約480℃の成長温度
範囲で成長させる際の好ましいV/III 比は概ね、7×
103 以上である。成長温度をより高い例えば500℃
前後に設定した場合、好ましいV/III 比は概ね、約2
×103 以上で約4×103 の比較的に狭い範囲に限定
される。成長温度共々、このV/III 比を好ましい範囲
に設定することにより、単結晶から成長島を構成でき、
尚且、成長島相互の距離を45nm以下とすることがで
きる。隣接する成長島の距離はV/III 比を高くするに
伴い短縮される傾向にある。即ち、第III 族元素の原料
に比し第V族元素の原料が過多である成長環境の創出は
成長島間の間隔を短縮させるに効力を発揮する。
【0025】隣接する成長島の距離が本発明に係わる規
定を満足し、更に、成長島の高低差(Δh)を40nm
以下とするには、成長温度及びV/III 比を各々、上記
の好ましい範囲内に設定すると共に、被堆積物表面に供
給される原料や搬送用ガスの流速を好ましい範囲に収納
させる必要がある。好ましい範囲とは、成長系内に供給
されるガスの総量を被堆積物が配置されている近傍の領
域の断面積値で除した値で表される単純な線流速にし
て、概ね、毎秒10cm〜毎秒50cmの範囲である。
より具体的に定量例を示せば、(イ)成長温度=460
℃、(ロ)V/III 比=9.6×103 、(ハ)水素と
第V族元素原料(アンモニア)の成長系内への供給量
(反応系に供給されるガスの総量)=9リットル/分、
(ニ)水素:第V族元素原料ガス供給比=8:1等の成
長条件下では、被堆積物表面近傍の線流速を毎秒約20
〜約35cmとするのが好適である。線流速を上記した
好ましい範囲内とすることにより、高低差(Δh)を4
0nm以下とする単結晶成長島が形成され得る。本発明
の云う線流速についての理解を促すために、図16に成
長装置の構成例を掲げる。一例とした成長装置は、原料
ガスを随伴するキャリアガスを基板(101)の表面に
吹き付けるための所謂、ノズル(123)を反応炉(1
24)の内部に備えている。原料ガス及びキャリアガス
はノズル(123)の上端に設けた導入孔(125)よ
りノズル(123)内部に供給される。断面積をS(単
位:cm2 )とするノズル(123)の下方には、高純
度のグラファイト等からなる基板支持台(サセプター)
(126)上に載置された基板(101)が配置されて
いる。ノズル(123)を設置して、内部に供給される
原料ガス等を集中して基板(101)の表面に吹き付け
る構成となっている。ノズル(123)の内部に供給さ
れるガスの総量が毎秒Q(単位:cm3 (cc))であ
れば、基板(101)の直上での極く単純な線流速は、
Q/S(単位:cm3 /sec)で与えられる。線流速
Q/Sをもって、基板(101)の近傍領域を通過した
原料ガス等は排出孔(127)から反応炉(124)の
外部へ排出される。
【0026】
【作用】表面状態に優れる窒化ガリウム系化合物半導体
層がもたらされる。
【0027】
【実施例】以下、本発明を用いて窒化ガリウム系化合物
半導体の積層体からなる発光素子を作製した例について
述べる。積層体の構造を図17に示す。図17におい
て、基板(101)には、(0001)サファイアC面
を使用した。基板(101)を洗浄し、鏡面研磨面を清
浄とした後、GaNからなる低温緩衝層(102)を形
成した。低温緩衝層(102)は、半導体工業用のトリ
メチルガリウム((CH33 Ga)をガリウム(G
a)源とし、アンモニア(NH3 )を窒素(N)源とす
る常圧MOCVD法により成長させた。成長には、図1
6に示すと同様の構成からなる装置を利用した。低温緩
衝層(102)は、成長温度を450℃として成膜し
た。成膜に当っては、予め、1リットル/分の流量のア
ンモニアガスをノズル(図16の図番(123)参照)
の内部に導入し、成長炉(反応炉)(図16の図番(1
24)参照)内に載置された上記基板(101)表面に
向けて供給しておいた。アンモニアガスの供給を開始し
て成長炉内のガスの流れが定常化した後、トリメチルガ
リウムをバブリングした、トリメチルガリウムの分子を
含む流量を5cc/分とする水素バブリングガスを成長
炉内に供給してGaN低温緩衝層(102)の成長を開
始した。V/III 比(アンモニア/トリメチルガリウム
比)は、約1×104 に設定した。また、低温緩衝層
(102)の成膜時には、水素から構成されるキャリア
ガスの流量を毎分8リットルとした。即ち、水素キャリ
アガスとアンモニアガスとの供給流量比は8:1とし
た。ノズルの断面積が約6.25cm2 であったため、
線流速は約24cm/secとなった。基板(101)
へのアンモニア及びトリメチルガリウムの原料ガスの供
給を20分間に亘り継続して平均膜厚を約20nmとす
る低温緩衝層(102)を得た。
【0028】上記と同一条件で成膜したGaN低温緩衝
層の表面の凹凸を一般的なレーザ干渉粗さ計で計測し
た。計測結果から、成長島は平面形状を略六角形状若し
くは多角形状とする薄板が相互に合体してなるものと判
断された。粗さ計によって計測された段差が存在する領
域の幅から、隣接する成長島の距離は最大11nmであ
った。また、段差の大きさから成長島は高さの最大値を
205nmとし、最小値を180nmとするものであっ
た。即ち、本文中に記載のΔhは25nmであった。更
に、成膜したGaN低温緩衝層を一般的なイオンシニン
グ(ion−thinning)技法により薄層化した
後に通常の透過電子顕微鏡(TEM)を利用してその断
面を観察した。入射電子線の加速電圧は200キロボル
ト(KV)として断面観察に充分な拡大結像倍率を得た
状態で、成長島の構成要素を識別したところ、成長島は
単結晶を主体として構成されているのが判明した。この
TEMによる断面観察では成長島間に存在する溝の幅は
最大13nmであることが判明し、隣接する成長島の距
離の最大値について、上記のレーザ干渉計による計測と
ほぼ一致する結果を得た。
【0029】上記の隣接する成長島間の距離の最大値を
45nm以下とする単結晶を主体とした成長島から構成
される低温緩衝層の形成後、アンモニア:水素の流量比
を1:8とするアンモニアを含む雰囲気中で基板の温度
を積層体構成層の成膜温度まで上昇させた。然る後、低
温緩衝層上に次の各構成層を順次堆積し、LEDに用い
る積層体を構成した。 (ア)キャリア濃度3×1018cm-3、層厚約2μmの
珪素(Si)ドープn形GaN高温緩衝層(116)、
(イ)キャリア濃度2×1016cm-3、層厚0.1μm
の亜鉛(Zn)とマグネシウム(Mg)とインジウム
(In)をドープしたn形GaN発光層(117)、
(ウ)キャリア濃度8×1016cm-3、層厚0.2μm
のMgドープp形Al0.05Ga0.95N上部クラッド層
(118)、(エ)キャリア濃度2×1017cm-3、層
厚0.2μmのMgドープp形GaNコンタクト層(1
19)。これらの積層体構成層((116)〜(11
9))は温度1000℃で成膜した。
【0030】積層体構成層((116)〜(119))
の表面モフォロジーを微分干渉式光学顕微鏡並びに高分
解能走査電子顕微鏡(SEM)により層毎に観察した。
その結果、ピットは低温緩衝層(102)上の第一の堆
積層であるGaN高温緩衝層(116)の表面上におい
て、既に殆ど認められない状態であった。これより、例
え成長の初期にピットが発生しても、それは層厚の増大
に伴い消失する程度に開口部が小さいものであると解釈
された。また、成長島の高低差に因る魚鱗状の緩やかな
丘状突起(図15参照)も存在しなかった。その結果、
積層体の最表層であるコンタクト層(119)は連続膜
となっており、PV値を2.8nm、また、RMS(R
oot Mean Square;凹凸の程度を表す一
つの数値で、仮想基準面からの直線距離の自乗(次乗)
値の平均値の平方根値(自乗平均平方根値)である。)
を約0.3nmとする平坦で平滑な表面となっていた。
【0031】上記積層体に公知のフォトリソグラフィー
技術を活用してパターニング加工を施した後、パターニ
ングされた領域をアルゴン(Ar)/メタン(CH4
/H2 混合ガスを利用した一般的なマイクロ波プラズマ
法によりエッチングした。このプラズマエッチングによ
りn形電極(120)の形成予定領域の下部の積層体構
成層((116)〜(119))を除去し、構成層(1
16)の表層部を露出させた後、アルミニウム(Al)
を真空中で被着させn形電極(120)を形成した。p
形電極(121)は、構成層(119)上の周縁部の2
ケ所に低抵抗の窒化チタン(TiN)薄膜電極(12
2)を介して設置した。図18は形成したLEDの平面
模式図を、図19はその断面模式図を各々、示す。
【0032】上記発光素子への順方向電流の流通によ
り、青紫色の発光が得られた。発光出力は約0.9ミリ
ワット(mW)であった。順方向電流を20ミリアンペ
ア(mA)とした際の、順方向電圧(いわゆるVf )は
3.8〜4.0ボルト(V)程度であった。また、図2
0に示す電流−電圧特性から、本発明に係わる素子で
は、逆方向耐圧は4.5V以上(@10マイクロアンペ
ア(μA))であることなど正常な整流性を呈した。
【0033】
【発明の効果】化合物半導体エピタキシャルウエハに用
いる積層体をピットや突起の少ない表面状態に優れる連
続膜から構成できるため、電気的特性に優れる化合物半
導体素子が得られる効果がある。
【図面の簡単な説明】
【図1】GaNからなる従来の低温緩衝層の表面状態を
示す平面模式図である。
【図2】図1に例示した従来の低温緩衝層の断面模式図
である。
【図3】基板表面上の低温緩衝層の残存の有無に依っ
て、成長形態が変化することを模式的に示す図である。
【図4】低温緩衝層の有無に対応した成長層の表面状態
を模式的に示す図である。
【図5】ピット及び平坦な領域が混在した領域の積層構
造体の断面を模式的に示す図である。
【図6】ピットの発生によるpn接合の不完全性に基づ
いて整流性が欠如した際の電流−電圧特性の一例であ
る。
【図7】成長島間の距離(隣接する成長島間の溝の最大
幅)を説明するための模式図である。
【図8】GaN成長層表面のピット密度と低温緩衝層を
構成する成長島の隣接する成長島間の距離との関係を示
す図である。
【図9】本発明に係わる成長島間の溝幅を有するGaN
低温緩衝層上に成膜された、層厚を約0.5μmとする
GaN成長層の表面モフォロジーを示す模式図である。
【図10】本発明に係わる成長島間の溝幅を有するGa
N低温緩衝層上に成膜された、層厚を約1.0μmとす
るGaN成長層の表面モフォロジーを示す模式図であ
る。
【図11】本発明の規定を越える成長島間の溝幅を有す
るGaN低温緩衝層上に成膜された、層厚を約0.5μ
mとするGaN成長層の表面モフォロジーを示す模式図
である。
【図12】本発明の規定を越える成長島間の溝幅を有す
るGaN低温緩衝層上に成膜された、層厚を約1.5μ
mとするGaN成長層の表面モフォロジーを示す模式図
である。
【図13】本発明の規定を越える成長島間の溝幅を有す
るGaN低温緩衝層上に成膜された、層厚を約2μmと
するGaN成長層の表面モフォロジーを示す模式図であ
る。
【図14】GaN成長層表面のPV値と低温緩衝層を構
成する成長島の高低差(Δh)との関係を示す図であ
る。
【図15】本発明の規定を越える高低差(Δh)を有す
る成長島から構成されたGaN低温緩衝層上に成膜され
たGaN成長層の表面モフォロジーの一例を示す図であ
る。
【図16】成長装置の構成を示す概略図である。
【図17】本発明の実施例に関わる窒化ガリウム系化合
物半導体の積層体の構造を示す図である。
【図18】本発明に係わる化合物半導体素子(LED)
の平面模式図である。
【図19】図18に示すLEDの破線A−A’に沿った
断面模式図である。
【図20】本発明に係わる化合物半導体素子(LED)
の電流−電圧特性の一例である。
【符号の説明】
(101) 基板 (102) 低温緩衝層 (103) 成長島 (104) 溝(溝部) (105) 角錘状の成長粒 (106) 平面的に成長した成長粒 (107) 突起 (108) 突起の底部から頂部に至る距離(深さ) (109) ピット (110) 積層構造体構成層 (111) 積層構造体構成層 (112) 積層構造体構成層 (113) 表面平坦部 (114) 段差 (115) 電極 (116) n形GaN高温緩衝層 (117) n形GaN発光層 (118) p形AlGaN上部クラッド層 (119) p形GaNコンタクト層 (120) n形電極 (121) p形電極 (122) 窒化チタン(TiN)薄膜電極 (123) ノズル (124) 反応炉 (125) ガス導入孔 (126) 基板支持台(サセプター) (127) 排出孔

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 結晶基板上に、窒化ガリウム系化合物半
    導体からなる成長島から構成される薄膜緩衝層を備え、
    該成長島が、隣接する成長島間の距離を45nm以下と
    することを特徴とする化合物半導体エピタキシャルウエ
    ハ。
  2. 【請求項2】 上記薄膜緩衝層を構成する各々の成長島
    の高低差(Δh)を40nm以下とすることを特徴とす
    る請求項1記載の化合物半導体エピタキシャルウエハ。
JP25308196A 1996-09-25 1996-09-25 化合物半導体エピタキシャルウエハの製造方法 Expired - Fee Related JP3446495B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25308196A JP3446495B2 (ja) 1996-09-25 1996-09-25 化合物半導体エピタキシャルウエハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25308196A JP3446495B2 (ja) 1996-09-25 1996-09-25 化合物半導体エピタキシャルウエハの製造方法

Publications (2)

Publication Number Publication Date
JPH1097994A true JPH1097994A (ja) 1998-04-14
JP3446495B2 JP3446495B2 (ja) 2003-09-16

Family

ID=17246232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25308196A Expired - Fee Related JP3446495B2 (ja) 1996-09-25 1996-09-25 化合物半導体エピタキシャルウエハの製造方法

Country Status (1)

Country Link
JP (1) JP3446495B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6897139B2 (en) 2000-07-19 2005-05-24 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device
WO2005122289A1 (en) * 2004-06-09 2005-12-22 Showa Denko K.K. Gallium nitride-based semiconductor stacked structure
WO2006054737A1 (en) * 2004-11-18 2006-05-26 Showa Denko K.K. Gallium nitride-based semiconductor stacked structure, method for fabrication thereof, gallium nitride-based semiconductor device and lamp using the device
WO2008018613A1 (fr) * 2006-08-08 2008-02-14 National Institute For Materials Science Appareil de fabrication de semi-conducteurs
JP2013149979A (ja) * 2012-01-18 2013-08-01 Crystalwise Technology Inc 複合基材及びその製造方法並びに発光素子

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6897139B2 (en) 2000-07-19 2005-05-24 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device
WO2005122289A1 (en) * 2004-06-09 2005-12-22 Showa Denko K.K. Gallium nitride-based semiconductor stacked structure
US7759149B2 (en) 2004-06-09 2010-07-20 Showa Denko K.K. Gallium nitride-based semiconductor stacked structure
WO2006054737A1 (en) * 2004-11-18 2006-05-26 Showa Denko K.K. Gallium nitride-based semiconductor stacked structure, method for fabrication thereof, gallium nitride-based semiconductor device and lamp using the device
JP2006173590A (ja) * 2004-11-18 2006-06-29 Showa Denko Kk 窒化ガリウム系半導体積層構造体、その製造方法、窒化ガリウム系半導体素子及びランプ
KR100906164B1 (ko) 2004-11-18 2009-07-03 쇼와 덴코 가부시키가이샤 질화갈륨계 반도체 적층구조체, 그 제조방법, 질화갈륨계반도체 소자 및 그 소자를 사용한 램프
US7781866B2 (en) 2004-11-18 2010-08-24 Showa Denko K.K. Gallium nitride-based semiconductor stacked structure, method for fabrication thereof, gallium nitride-based semiconductor device and lamp using the device
WO2008018613A1 (fr) * 2006-08-08 2008-02-14 National Institute For Materials Science Appareil de fabrication de semi-conducteurs
JP2008042002A (ja) * 2006-08-08 2008-02-21 National Institute For Materials Science 半導体製造装置
JP2013149979A (ja) * 2012-01-18 2013-08-01 Crystalwise Technology Inc 複合基材及びその製造方法並びに発光素子

Also Published As

Publication number Publication date
JP3446495B2 (ja) 2003-09-16

Similar Documents

Publication Publication Date Title
US6635901B2 (en) Semiconductor device including an InGaAIN layer
US7387678B2 (en) GaN substrate and method of fabricating the same, nitride semiconductor device and method of fabricating the same
CN100466172C (zh) 用于形成第ⅲ主族氮化物半导体层的方法以及半导体器件
US6380051B1 (en) Layered structure including a nitride compound semiconductor film and method for making the same
JP3648386B2 (ja) 半導体素子およびウェーハならびにそれらの製造方法
US5990495A (en) Semiconductor light-emitting element and method for manufacturing the same
US5786606A (en) Semiconductor light-emitting device
KR101066135B1 (ko) Ⅲ족 질화물 화합물 반도체 적층 구조체
US20030001161A1 (en) Nitride semiconductor device and method for manufacturing the same
JP3361285B2 (ja) 窒化ガリウム系化合物半導体発光素子及び窒化ガリウム系化合物半導体の製造方法
US6281522B1 (en) Method of manufacturing a semiconductor and a semiconductor light-emitting device
US20020102819A1 (en) Manufacturing method of compound semiconductor wafer
US20100059760A1 (en) Gallium nitride-based compound semiconductor light emitting device and process for its production
JP2009283620A (ja) Iii族窒化物半導体発光素子及びその製造方法、並びにランプ
JP3306578B2 (ja) 化合物半導体エピタキシャルウエハ
CN103959439A (zh) 半导体衬底以及形成方法
JPH05129657A (ja) Iii−v族化合物の多結晶半導体材料を用いた発光素子およびその製造方法
JP2003133246A (ja) 窒化ガリウム系化合物半導体発光素子及び窒化ガリウム系化合物半導体の製造方法
JPH1097994A (ja) 化合物半導体エピタキシャルウエハ
CN116259660A (zh) 一种e-hemt外延片及其制备方法
JPH08274372A (ja) 3族窒化物半導体発光素子
JP5451320B2 (ja) ZnO系化合物半導体素子
JP4900336B2 (ja) Iii族窒化物発光素子を製造する方法、及びiii族窒化物発光素子
JP3257976B2 (ja) 窒化物半導体発光素子
JP3097597B2 (ja) Iii族窒化物半導体の形成方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090704

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 10

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees