JPH1091133A - Ｃｒｔ表示／ｌｃｄ表示変換回路 - Google Patents

Abstract

(57)【要約】 【課題】非同期のＣＲＴとＬＣＤとに同時に表示し、フ
レームバッファ用メモリに対するアクセスに占める表示
のためのアクセスの割合を低減し、表示アクセスの無駄
を少なくすることにより描画性能を向上させる。 【解決手段】ＣＲＴ表示用データに対する書き込み（描
画）要求が発生したことと、描画位置とを検出し、その
描画位置に対応する描画発生フラグをセットして、書き
換え要求信号を、表示されるデータが格納されているメ
モリを制御するメモリ制御回路に出力し、描画が終われ
ば、前記描画フラグをクリアして、表示のためのアクセ
ス割合を低減して、相対的に描画のためのアクセスの割
合を増加させる描画位置検出・保持回路８を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＲＴ表示／ＬＣ
Ｄ表示変換回路に関し、特にＣＲＴとＬＣＤを同時に表
示するためのＣＲＴ表示／ＬＣＤ表示変換回路に関す
る。

【０００２】

【従来の技術】ＣＲＴ表示タイミングとＬＣＤ表示タイ
ミングが非同期となる場合に、ＣＲＴとＬＣＤを同時表
示するための従来回路について説明する。フレームバッ
ファ用メモリには、ＣＲＴ表示用データとＬＣＤ表示用
データとが格納される。フレームバッファ制御部、即ち
メモリ制御回路は、フレームバッファアクセス要求を受
け付け、フレームバッファ用メモリに対する書き込み及
び読み出しを行う。

【０００３】フレームバッファのアクセス要求として、
描画要求によるＣＲＴ表示用データに対する書き込み及
び読み出し、ＣＲＴ表示制御部へのＣＲＴ表示用データ
の読み出し、ＬＣＤ表示制御部が取り込んだＣＲＴ表示
データによるＬＣＤ表示用データの書き換えや、ＣＬＤ
表示制御部へのＬＣＤ表示用データの読み出し等があ
る。

【０００４】ＣＲＴ表示制御回路は、ＣＲＴ表示のため
の同期信号を生成し、同期信号に合わせてフレームバッ
ファ制御部にＣＲＴ表示用データの読み出し要求をする
とともにそのアドレスを供給し、読み出されたＣＲＴ表
示用データからＣＲＴ表示データ（ＲＧＢ）を生成す
る。ＬＣＤ表示制御部は、ＣＲＴ表示制御部から出力さ
れたＣＲＴ表示データ（ＲＧＢ）を取り込んでＬＣＤ表
示用データを生成し、フレームバッファ制御部にそのデ
ータの書き込みを要求するとともにそのアドレスを供給
する。また、ＬＣＤ表示のための制御信号を生成し、そ
の制御信号に合わせてフレームバッファ制御部に、ＬＣ
Ｄ表示用データの読み出しを要求するとともにそのアド
レスを供給し、読み出されたＬＣＤ表示用データからＬ
ＣＤ表示データを生成する。

【０００５】従来のＣＲＴ（Cathode Ray Tube）表示か
らＬＣＤ（Liqud Crystal Display）表示への変換の動
作を、図２のブロック図を参照して説明する。図２にお
いて、従来のＣＲＴ表示／ＬＣＤ表示変換回路は、書き
換えを行う描画エンジン２と、ＣＲＴ表示用データをＬ
ＣＤ表示用データに変換する機能も有するパレットレジ
スタ３と、ＣＲＴ表示制御回路４と、ＬＣＤ表示制御回
路５と、画像データ等を記憶するメモリ７と、上述各回
路からの信号を受け、メモリ７を制御するメモリ制御回
路６とを備える。各回路に出力される信号は、データ信
号Ｄ、アドレス信号Ａ、制御信号Ｃであり、ＣＲＴ表示
制御回路４は、パレットレジスタ３からパレット信号を
受け、ＣＲＴ８にＣＲＴ表示信号を出力する。また、Ｌ
ＣＤ表示制御回路５は、ＣＲＴ表示制御信号を受け、Ｌ
ＣＤ９にＬＣＤ制御信号を出力する。

【０００６】上記従来の回路においては、ＣＲＴ表示用
のデータとＬＣＤ表示用のデータとが、共通のメモリ７
に格納される。ＣＲＴ表示データは、本システムの持つ
メモリ７の空間にマッピングされており、システムバス
を介して、図示していないＣＰＵ（中央処理装置）や、
外部バスマスタ等からの読み出し書き込みが可能であ
る。また、描画エンジン２に対して、コマンド及びパラ
メータを設定することにより、描画エンジン２による書
き換えが可能となる。パレットレジスタ３は、システム
バスを介して、図示していないＣＰＵや外部バスマスタ
等からの読み出し、書き込みが可能となっている。

【０００７】パレットレジスタ３は、ＣＲＴ表示用デー
タをＣＲＴ表示色に変換するための交換テーブルの役割
を持っており、ＣＲＴ表示用データは表示色ではなく、
パレットレジスタ３のアドレスが格納されている。ＣＲ
Ｔ表示制御回路４は、ＣＲＴ８の表示のための同期信号
を生成し、その同期信号に合わせてＣＲＴ表示データの
読み出しアドレスと読み出しの要求をメモリ制御回路６
に渡す。読み出されたＣＲＴ表示データは、パレットレ
ジスタ３のアドレスとして使用され、そのアドレスに対
応したレジスタからＣＲＴ表示色が出力され、ＣＲＴ表
示制御回路４から同期信号に合わせてＣＲＴに出力され
る。従って、ＣＲＴ表示用データとして必要なメモリ容
量は、ＣＲＴ８の表示画素数×パレットレジスタ３のア
ドレスのビット数になる。

【０００８】例えば、６４０×４８０の解像度で、１６
７７２１６色中２５６色を同時発色できる仕様の場合、
パレットレジスタ３としては２４ビットのデータ長（Ｒ
・Ｇ・Ｂ：８・８・８）のレジスタが２５６個で、その
レジスタを指定するためのアドレスは８ビット必要で、
メモリ７の容量としては６４０×４８０×８（２５６＝
２の８乗）ビットが必要になる。ＬＣＤ表示用データ
は、システムからはアクセスの必要はなく、ＬＣＤ表示
制御回路５からのみアクセスされる。

【０００９】ＬＣＤ表示制御回路５は、ＣＲＴ制御回路
４から出力される同期信号に合わせて表示信号を取り込
み、そのデータをＬＣＤ表示用データとしてメモリ７に
格納するために、アドレスと格納要求信号とをメモリ制
御回路６に渡す。また、ＬＣＤ９の表示のための制御信
号を生成し、その制御信号に合わせてＬＣＤ表示データ
の読み出しアドレスと読み出しの要求とを、メモリ制御
回路６に渡す。読み込まれたＬＣＤ表示用データは、Ｌ
ＣＤ制御回路５の内部の階調制御回路によって表示色
（Ｒ・Ｇ・Ｂ各１ビット）に変換され、ＬＣＤ９を表示
するための制御信号と合わせて出力される。

【００１０】従って、ＬＣＤ表示用データはＣＲＴ表示
色（ＲＧＢ）がリアルタイムでそのまま格納されてお
り、その内容はＣＲＴ表示のフレーム毎に更新される。
ただし、格納するＣＲＴ表示色はＬＣＤの階調表現でき
る色数が決まる。

【００１１】例えば、ＣＲＴ表示が６４０×４８０の解
像度で、１６７７２１６色中２５６色を同時発色できる
仕様で、ＬＣＤ表示が６４０×４８０の解像度で５１２
色の階調表現が可能な仕様の場合、ＣＲＴ表示色として
は、Ｒ・Ｇ・Ｂ各８ビットがＣＲＴ表示制御回路５から
出力されるが、ＬＣＤ表示用データとしてメモリ７に格
納するのはＲ・Ｇ・Ｂ各３ビットとなる。従って、ＬＣ
Ｄ表示用データを格納するのに必要なメモリ７の容量は
６４０×４８０×９（Ｒ・Ｇ・Ｂ各３ビット：５１２＝
２の９乗）ビットとなる。

【００１２】メモリ制御回路６は、バス制御回路１から
の読み出し／書き込み要求、描画エンジン２からの書き
込み要求、ＣＲＴ表示制御回路４からの読み出し要求、
ＬＣＤ表示制御回路５からの読み出し／書き込み要求の
調停とメモリ７に対するアクセスとを行う。例えば、Ｃ
ＲＴ８の表示が６４０×４８０の解像度で、１６７７７
２１６色中２５６色を同時発色できる仕様で、ＬＣＤ９
の表示が６４０×４８０の解像度で５１２色の階調表現
が可能な仕様の場合、ＣＲＴ表示とＬＣＤ表示とのため
に必要なメモリアクセスの頻度は、下記のようになる。

【００１３】ＣＲＴ表示用データの読み出しとしては、
垂直同期（ＶＳＹＮＣ）１回につき６４０×４８０×８
ビット、ＬＣＤ表示用データの書き込みとしては、垂直
同期（ＶＳＹＮＣ）１回につき６４０×４８０×９ビッ
ト、ＬＣＤ表示用データの読み出しとしては、フレーム
（ＦＲＡＭＥ）１回につき６４０×４８０×９ビットで
ある。

【００１４】次に、ＤＳＴＮカラー液晶パネルについて
簡単に説明する。ＤＳＴＮカラー液晶パネルは、上下に
２等分された液晶パネルが張り合わされた構造を有し、
その上下のパネルに同時に表示データを入力するように
なっている。また、表示は各画素のＲＧＢがＯＮ／ＯＦ
Ｆの何れかの状態をとるだけなので表現できる色数は８
色のみである。従って、ＲＧＢの階調を表現するために
は各画素のＯＮ／ＯＦＦを繰り返すことにより実現す
る。

【００１５】例えば、ＲとＧはＯＦＦのままＢだけをフ
レーム毎にＯＮ／ＯＦＦさせると見かけ上は暗い青が表
示されているように見えたり、ＯＮ／ＯＮ／ＯＦＦを繰
り返すと前述の表示よりは明るい青が表示されているよ
うに見えるようになる。

【００１６】特開平６ー１１８９１号公報に開示されて
いる液晶表示装置を示す図３を参照すると、書き込み読
み出しコントローラやメモリ等を無くして、リアルタイ
ムに画像データを液晶に送出して表示する目的で、水
平、垂直同期信号に変換するカウンタ１６、２２と、水
平同期信号を生成するためのＰＬＬ回路１８とを備える
旨の記載があるが、かかる構成においては、確かにリア
ルタイムに画像を液晶で表現できるが、メモリがないた
め固定画像の表現手段がないという難点がある。

【００１７】また、特開昭６３ー１４４３９５号公報に
開示されている表示装置のインターフェース回路を参照
すると、駆動回路の転送スピードを越える性能を要求さ
れる場合には、パラレル表示データを４ビットから８ビ
ットに切り換える構成となっているから、転送スピード
の緩和が可能となるが、４ビット回路と８ビット回路と
が必要となり、また切り換えるためのスイッチ等も必要
となり、回路が冗長となる難点がある。

【００１８】

【発明が解決しようとする課題】そこで、本発明の目的
は、表示アクセスの頻度を低くして、描画性能を向上す
るＣＲＴ表示／ＬＣＤ表示変換回路を提供することにあ
る。

【００１９】

【課題を解決するための手段】前述の課題を解決するた
め本発明によるＣＲＴ表示／ＬＣＤ表示変換回路は、Ｃ
ＲＴ表示用データに対する書き込み（描画）要求が発生
したことと、描画位置とを検出し、その描画位置に対応
する描画発生フラグをセットして、書き換え要求信号
を、表示されるデータが格納されているメモリを制御す
るメモリ制御回路に出力し、描画が終われば、前記描画
フラグをクリアして、表示のためのアクセス割合を低減
して、相対的に描画のためのアクセスの割合を増加させ
る描画位置検出・保持回路を備えて成る。

【００２０】また、本発明の他の態様によるＣＲＴ表示
／ＬＣＤ表示変換回路は、コマンド及びパラメータを設
定することにより書き換えが可能な描画エンジンと、Ｃ
ＲＴ表示用データをＬＣＤ表示用データに変換して読み
出し書き込みが可能なパレットレジスタと、ＣＲＴの表
示を制御するＣＲＴ表示制御回路と、ＬＣＤの表示を制
御するＬＣＤ表示制御回路と、表示データを格納するメ
モリと、前記メモリを制御するメモリ制御回路と、ＣＲ
Ｔ表示用データに対する書き込み（描画）要求が発生し
たことと、描画位置とを検出し、その描画位置に対応す
る描画発生フラグをセットして、書き換え要求信号を前
記メモリ制御回路に出力し、描画が終われば、前記描画
フラグをクリアする描画位置検出・保持回路とを備えて
成る。

【００２１】

【発明の実施の形態】本発明のＣＲＴ表示／ＬＣＤ表示
変換回路の実施形態が、図１に示されている。図１にお
いて、本発明のＣＲＴ表示／ＬＣＤ表示変換回路の実施
形態は、上述した従来の回路に、描画位置検出・保持回
路８を追加した点が相違し、その他は従来（図２）と共
通するため、共通の参照数字で図示するに留め、説明を
省く。

【００２２】従って、従来例に対して追加した描画位置
検出・保持回路８のみについて説明する。描画位置・保
持検出回路８は、メモリ制御回路６から出力されるアド
レスと制御信号とでＣＲＴ表示用データに対する書き込
み（描画）が発生したことと、描画位置とを検出し、そ
の描画位置に対応する描画発生フラグをセットする。Ｌ
ＣＤ表示制御回路５からのＬＣＤ表示用データの書き換
え要求に対して、その書き換えアドレスに対応する描画
フラグがセットされていないときには、書き換え要求信
号をマスタし、メモリ制御回路６に書き換え要求信号を
渡さないようにする。また、描画フラグがセットされて
いるときには、書き換え要求信号をそのままメモリ制御
回路６に渡し、同時に描画が終われば描画フラグをクリ
アする。

【００２３】描画フラッグがセットされている場合は、
画像データが変化するときであり、描画フラッグされて
いない場合は、画像データがそのままで変化がないとき
とみて良い。

【００２４】本発明の実施形態によれば、従来の回路
に、描画位置、検出・保持回路８を追加するだけでよい
から、従来の回路を組み込んだパッケージに空きスペー
スを利用して、描画位置、検出保持回路をプリント配線
基板に組み込んだパッケージを追加するだけで済むとい
う簡便性がある。

【００２５】描画位置の検出・保持回路８は、ＣＲＴ表
示画面をＮ分割した各領域に対応したＮビットのフラグ
を有し、描画アクセス時の描画アドレスから書き換えの
行われたＣＲＴ表示用データのＣＲＴ表示画面上での位
置を検出し、該当するフラグをセットする。ＬＣＤ表示
制御部５は、フラグがセットされている領域に対応する
ＬＣＤ表示データのみ書き換えを行い、その他の領域に
対応するＬＣＤ表示用データの書き換えを行わない。フ
ラグは、ＬＣＤ表示用データの書き換え終了時にクリア
する。

【００２６】従来の回路に対して、描画位置検出・保持
回路８の機能を追加することにより、フレームバッファ
に対するアクセスの中のＬＣＤ表示用データの書き換え
のためのアクセスを減らすことが可能になる。その結
果、フレームバッファアクセスに占める表示のためのア
クセスの割合が減少し、相対的に描画のためのアクセス
を増やすことができ、描画性能が向上する効果が有る。

【００２７】本実施形態によれば、表示のためのアクセ
スのうち、ＬＣＤ表示用データの書き込み頻度を減らす
ようにした。ＬＣＤ表示用データは、ＣＲＴ表示を取り
込んでいるから、その元になるＣＲＴ表示用データが書
き換えられない場合には書き換える必要はない。従っ
て、本発明の実施形態ではＬＣＤ表示用データに対して
無駄な書き込み動作をしないように、描画位置検出・保
持回路８を従来回路に対して追加している。

【００２８】また、本実施形態によれば、従来のよう
に、表示のためのアクセスの頻度が高いための、バス制
御回路からの読み出し／書き込み要求や描画エンジン等
からの書き込み要求が待たされる確率が高くなることが
なく、そのために描画性能がダウンすることもない。

【００２９】

【発明の効果】以上説明したように、本発明のＣＲＴ表
示／ＬＣＤ表示変換回路によれば、描画位置検出・保持
回路を設けることにより、表示アクセスの使用頻度を低
減し、もって描画性能を向上させることができる。

【図面の簡単な説明】

【図１】本発明のＣＲＴ表示／ＬＣＤ表示変換回路の実
施形態を示すブロック図である。

【図２】従来のＣＲＴ表示／ＬＣＤ表示変換回路の例を
示すブロック図である。

【図３】従来の液晶表示装置を示すブロック図である。

【符号の説明】

１ バス制御回路 ２ 描画エンジン ３ パレットレジスタ ４ ＣＲＴ表示制御回路 ５ ＬＣＤ表示制御回路 ６ メモリ制御回路 ７ メモリ ８ ＣＲＴ ９ ＬＣＤ １５，２２ カウンタ １８ ＰＬＬ回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】ＣＲＴ表示用データに対する書き込み（描
   画）要求が発生したことと、描画位置とを検出し、その
   描画位置に対応する描画発生フラグをセットして、書き
   換え要求信号を、表示されるデータが格納されているメ
   モリを制御するメモリ制御回路に出力し、描画が終われ
   ば、前記描画フラグをクリアして、表示のためのアクセ
   ス割合を低減して、相対的に描画のためのアクセスの割
   合を増加させる描画位置検出・保持回路を備えて成るこ
   とを特徴とするＣＲＴ表示／ＬＣＤ表示変換回路。
2. 【請求項２】コマンド及びパラメータを設定することに
   より書き換えが可能な描画エンジンと、ＣＲＴ表示用デ
   ータをＬＣＤ表示用データに変換して読み出し書き込み
   が可能なパレットレジスタと、ＣＲＴの表示を制御する
   ＣＲＴ表示制御回路と、ＬＣＤの表示を制御するＬＣＤ
   表示制御回路と、表示データを格納するメモリと、前記
   メモリを制御するメモリ制御回路と、ＣＲＴ表示用デー
   タに対する書き込み（描画）要求が発生したことと、描
   画位置とを検出し、その描画位置に対応する描画発生フ
   ラグをセットして、書き換え要求信号を前記メモリ制御
   回路に出力し、描画が終われば、前記描画フラグをクリ
   アする描画位置検出・保持回路とを備えて成ることを特
   徴とするＣＲＴ表示／ＬＣＤ表示変換回路。