JPH1090360A - Short/open inspection apparatus for terminals at lsi - Google Patents

Short/open inspection apparatus for terminals at lsi

Info

Publication number
JPH1090360A
JPH1090360A JP24474096A JP24474096A JPH1090360A JP H1090360 A JPH1090360 A JP H1090360A JP 24474096 A JP24474096 A JP 24474096A JP 24474096 A JP24474096 A JP 24474096A JP H1090360 A JPH1090360 A JP H1090360A
Authority
JP
Japan
Prior art keywords
terminal
signal
means
mode
lsi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP24474096A
Other languages
Japanese (ja)
Inventor
Toru Kuge
Isato Shiina
亨 久下
勇人 椎名
Original Assignee
Toshiba Commun Technol Kk
Toshiba Corp
東芝コミュニケーションテクノロジ株式会社
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Commun Technol Kk, Toshiba Corp, 東芝コミュニケーションテクノロジ株式会社, 株式会社東芝 filed Critical Toshiba Commun Technol Kk
Priority to JP24474096A priority Critical patent/JPH1090360A/en
Publication of JPH1090360A publication Critical patent/JPH1090360A/en
Application status is Withdrawn legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To obtain a short/open inspection apparatus by which the function of all terminals at an LSI can be checked, by which an inspection process is simplified and whose inspection accuracy is enhanced. SOLUTION: By data used to generate a clock and various signals which are sent from a personal computer 11, a shift register 41 turns on or off three- state output buffers 32a, 32b through switching circuits 61, 63, it sets the input/ output mode of a terminal A or a terminal B, and it supplies a high-level signal or low-level signal to the terminal A or the terminal B through a switching circuit 62 or 64. The shift register 41 controls analog switches 31a, 31b so as to be turned on and off, and it connects a check terminal 5 to the terminal A or the terminal B. The personal computer 11 judges the existence of the short circuit between the terminal A and the terminal B on the basis of a signal which is input from the check terminal 5. As a result, the installation number of lands which are used to send data to the terminals A, B from the outside can be reduced, and the function of all terminals can be checked.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明はLSIと基板上の配線を接続するためのLSI端子のショート、オープンの検査を行うLSI端子のショート/オープン検査装置に関する。 The present invention relates to the short LSI terminals for connecting the wiring of the LSI and the substrate, to the short / open inspection apparatus LSI terminals for inspecting open.

【0002】 [0002]

【従来の技術】従来、LSIに設けられているこの種の端子は端子間の接続配線間に半田が載っていてショートしていたり、端子と基板上の配線を接続する半田が浮いていたり、或いは前記接続配線が切れているためにオープンになっていたりする。 Conventionally, the terminal of this type provided in the LSI or shorted to contain useful soldering between the connection wiring between the terminals, or floated solder for connecting the terminals and the wiring on the substrate, Alternatively or has become open for the connection wires is turned off. 従って、このようなLSIの基板上の端子についてのオープン/ショートの検査が必要になるが、これは、目視検査、画像処理を用いた検査及びファンクションチェッカを用いた検査により、従来から行われている。 Thus, although inspection of the open / short of terminals on a substrate of such LSI is required, this visual inspection, the inspection using the inspection and function checker using image processing, it is conventional there.

【0003】従来の検査方法の中で、目視検査は、人間の注意力にその精度がかかっており、限界がある。 [0003] Among the conventional inspection methods, visual inspection, the human attention is takes its accuracy is limited. 画像処理を用いた検査は、照明のムラによる反射率の低下、 Examination using the image processing, a reduction in reflectance due to unevenness of illumination,
視野と分解能との関係により精度がそれ程高くできないという不具合があり、また、画像処理に時間が掛かるという問題があって、特に精度を上げようとすると、コストがかかるという不具合が生じる。 There is a problem that the accuracy relationship between field and resolution can not be so high, also there is a problem that time is required for image processing, especially when an attempt is made to raise the accuracy, cost is a problem that it takes occurs.

【0004】このように目視検査、画像処理を用いた検査では、精度が低いので、ファンクションチェッカを用いた検査が行なわれているが、全端子に検査用の信号を入出力するベットネイルを接触させるためのランドを設ける必要がある。 [0004] Thus visual inspection, the inspection using the image processing, because of the low accuracy, but inspection using the function checker is being performed, contact a bet nail for inputting and outputting a signal for inspection to all terminal it is necessary to provide the land for causing. しかし、LSIの多端子化及び高密度実装に伴って、全端子に前記信号を入力するためのベットネイルを接触させるためのランドを設けることが大変困難な状況になってきていると共に、LSIの端子が多い分だけ検査ソフトを作成するのに時間と労力がかかるだけでなく、ファンクションチェッカを用いた検査に時間を要するという問題もある。 However, with the number of terminals and high-density mounting of LSI, along with the provision of the lands for contacting the bet nail for inputting the signal to all the terminals it has become a very difficult situation, the LSI not only takes time and effort to create the inspection software only terminals are often minute, inspection is also a problem that it takes time to using the function checker.

【0005】そこで、多端子化したLSIの端子についてのオープン、ショートの検査では、目視検査、画像処理検査、ファンクションチェッカを用いた検査などを組み合わせることにより、全端子にベットネイルを接触させるためのランドを設けなくて済むような検査が行われているが、これでは精度が低い検査方法が含まれるため、やはり全体的な精度向上には限度があると共に、複数の異なる検査方法を組み合わせて行うため、検査行程が複雑になり、時間を要するという不具合がある。 [0005] Therefore, number of terminals open on the LSI terminals, in the inspection of the short, visual inspection, image processing inspection by inspecting combining such with function checker, for contacting the bet nail all terminal Although test as it is not necessary provided the land is being performed, since now the accuracy is contained low inspection method, with there is a limit to the still overall accuracy is performed by combining a plurality of different test method Therefore, the inspection process is complicated, there is a problem that it takes time.

【0006】 [0006]

【発明が解決しようとする課題】上述の如く従来のLS THE INVENTION Problems to be Solved] of conventional as described above LS
I端子のショート/オープン検査方法によれば、目視検査、画像処理を用いた検査、ファンクションチェッカを用いた検査と3種類の検査を用いて行っているため、検査行程が複雑で、時間を要するという課題と、精度が低い検査方法が含まれるため、やはり全体的な精度向上には限度があるという課題があった。 According to the short / open test method I terminals, visual inspection, inspection using image processing, since is performed by using the inspection and three inspection using the function checker, a complex inspection process takes time since the problem, the accuracy include lower inspection method that, in also the overall accuracy there is a problem that there is a limit. しかも、多端子化したLSIの全端子にベットネイルを接触させるためのランドを設けているわけではないため、最も確度の高いファンクションチェッカを用いた検査を全端子に対して行うことが困難という課題もあった。 Moreover, a problem that since it does not have provided the land for contacting the bet nail to all terminals of the LSI with number of terminals, it is difficult to perform the inspection using the most accurate function checker for all terminal there was also.

【0007】そこで本発明は上記のような課題を解決するためになされたもので、LSIの全端子に対して、端子の多少に拘りなく、ファンクションチェック検査を可能とすることにより、検査行程の簡素化ができ、且つ検査精度を向上させることができるLSI端子のショート/オープン検査装置を提供することを目的としている。 [0007] The present invention has been made to solve the above problems, with respect to all the terminals of the LSI, somewhat regardless of the terminal by enabling the function check test, the test stroke it can be simplified, and its object is and to provide a short / open inspection apparatus LSI terminals that can improve the inspection accuracy.

【0008】 [0008]

【課題を解決するための手段】請求項1の発明は、LS Means for Solving the Problems of claims 1 invention, LS
Iと外部の配線を接続するための複数の端子の任意の端子を入力モードにするか出力モードにするかを切り換えるモード切替手段と、このモード切替手段により入力モードに切り替わっている端子に印加されている信号を出力する出力手段と、前記入力モードに切り替わっている端子と前記出力手段の電気的接離を行うスイッチ手段と、前記モード切替手段やスイッチ手段の切替制御信号を発生して供給すると共に前記モード切替手段により出力モードに切り替わっている端子にハイレベル又はローレベルの信号を発生して供給する信号供給手段とを前記LSIに具備し、前記信号供給手段に前記信号を発生させるためのデータとこの信号発生手段を動作させるためのクロックを供給すると共に、前記モード切替手段により入力モードに切り And mode switching means for switching whether to set the output mode to the input mode to any terminal of the plurality of terminals for connecting the I and external wiring, it is applied to the terminal switches to the input mode and this mode switching means supplies and has signal output means for outputting a switching means for performing electrical connection and disconnection of terminals and said output means are switched to the input mode, and generates a switching control signal of said mode switching means and the switching means wherein the signal supply means for supplying a high-level or low-level signal to the terminal that is switched to the output mode is generated by the mode switching means is provided in the LSI, for generating the signal to said signal supply means with It supplies a clock for operating the data and the signal generating means, switch to input mode by the mode switching means わっている端子に入力されている信号を前記スイッチ手段及び前記出力手段を通して入力し、入力した信号に基づいて端子のショート/オープン検査処理を行うコントローラとを、前記LSIの外部に具備した構成を備えている。 The signal input to the terminal that Wow entered through said switch means and said output means, and a controller for short / open inspection processing terminal based on the input signal, and provided outside of the LSI configuration It is provided.

【0009】このような構成により、モード切替手段により前記した複数の端子の中のある端子を出力モードにし、これに隣接する他の端子を入力モードにした後、入力モードの端子を前記スイッチ手段により出力手段に接続してから、前記信号供給手段により前記出力モードの端子に信号を供給し、この時、コントローラは前記出力手段より入力される信号のレベルに基づいて、前記端子のショート/オープンを検査する。 [0009] With such a configuration, a certain terminal among a plurality of terminals described above by the mode switching means to the output mode, after the other terminal adjacent thereto in the input mode, said switch means input mode terminal after connecting to the output unit by, provides a signal to the terminal of the output mode by the signal supplying means, at this time, the controller based on the level of the signal input from the output means, the short / open of the terminal the inspecting.

【0010】請求項2の発明は、LSIと外部の配線を接続するための複数の端子の任意の端子を入力モードにするか出力モードにするかを切り換えるモード切替手段と、前記LSIに設けられている複数の端子の少なくとも一部を構成する出力モードに固定された端子と、このモード切替手段により入力モードに切り替わっている端子に印加されている信号を出力する出力手段と、前記モード切替手段によって入力モードに切り替わっている端子と前記出力手段の電気的接離を行うスイッチ手段と、 [0010] The second aspect of the present invention comprises a mode switching means for switching whether to output mode or any of the terminals of the plurality of terminals for connecting the LSI and the external wiring to the input mode, provided in the LSI and a plurality of terminals fixed to the output mode which constitutes at least a part of the terminals are, and output means for outputting a signal applied to the terminal that is switched to the input mode by the mode switching means, said mode switching means switch means for performing electrical connection and disconnection of terminals and said output means are switched to the input mode by,
前記モード切替手段やスイッチ手段の動作を制御する切替制御信号を発生して供給すると共に前記モード切替手段により出力モードに切り替わっている端子又は前記出力モードに固定された端子にハイレベル又はローレベルの信号を発生して供給する信号供給手段とを前記LSI The mode switching means and said mode switching means by terminals are switched to the output mode and the output mode high to fixed terminals or low level is supplied to generate a switch control signal for controlling the operation of the switch means the LSI and signal supply means for supplying to generate a signal
に具備し、前記信号発生手段に前記信号を発生させるためのデータとこの信号発生手段を動作させるためのクロックを供給すると共に、前記モード切替手段により入力モードに切り替わっている端子に入力されている信号を前記スイッチ手段及び前記出力手段を通して入力し、入力した信号に基づいて前記端子のショート/オープン検査処理を行うコントローラとを、前記LSIの外部に具備した構成を備えている。 Provided in, it supplies a clock for operating the data and the signal generating means for generating said signal to said signal generating means is inputted to the terminal that is switched to the input mode and by the mode switching means enter a signal through said switch means and said output means, and a controller for short / open inspection processing of the terminal based on the input signal has a structure which is provided outside the LSI.

【0011】このような構成により、モード切替手段により前記した複数の端子の中のある端子を出力モードにし、これに隣接する他の端子を入力モードにした後、入力モードの端子を前記スイッチ手段により出力手段に接続してから、前記信号供給手段により前記出力モードの端子、又は出力モードに固定された端子に信号を供給し、この時、コントローラは前記出力手段より入力される信号のレベルに基づいて、前記端子のショート/オープンを検査する。 [0011] With such a configuration, a certain terminal among a plurality of terminals described above and the output mode by the mode switching means, after other terminal adjacent thereto in the input mode, said switch means input mode terminal after connecting to the output unit by the output mode of the terminal by said signal supply means, or to supply a signal to the fixed terminal to the output mode, at this time, the controller on the level of the signal input from the output means based on, to examine the short / open of the terminal.

【0012】請求項3の発明は、前記モード切替手段や前記スイッチ手段及び前記信号発生手段を動作モードとするテスト信号を前記LSIの外部から入力するテスト信号入力手段を設けた構成を備えている。 [0012] The invention of claim 3 has a structure in which a test signal input means for inputting a test signal to said mode switching means and the switch means and the operation mode of the signal generating means from the outside of the LSI .

【0013】このような構成により、前記入力手段により、外部からテスト信号を前記LSIに入力することにより、前記LSIは検査可能モードになる。 [0013] With this configuration, by the input means, by input from an external test signal to the LSI, the LSI becomes inspectable mode.

【0014】請求項4の発明は、前記コントローラは検査処理結果を表示する構成を備えている。 [0014] The invention of claim 4, wherein the controller has a configuration for displaying the inspection processing result.

【0015】このような構成により、検査者は検査結果を見て、LSIの端子にショート/オープンがあるかどうかを知る。 [0015] With such a configuration, the examiner is looking at the test results, know whether there is a short / open to the LSI terminal.

【0016】請求項5の発明は、前記コントローラは、 [0016] The invention of claim 5, wherein the controller,
前記データと前記クロックを発生し、且つ前記LSIと外部の配線を接続するための端子のショート/オープン検査処理を行うパーソナルコンピュータを有する構成を備えている。 And a structure having the data and generate the clock, and the LSI and the external personal computer for short / open inspection processing of terminals for connecting the wiring.

【0017】 [0017]

【発明の実施の形態】以下、本発明の実施の形態を図面を参照して説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, an embodiment of the present invention with reference to the drawings. 図1は本発明のLSIのショート/オープン検査装置の第1の実施の形態を示したブロック図である。 Figure 1 is a block diagram showing a first embodiment of the LSI short / open inspection apparatus of the present invention. 1はLSI60の基板検査回路を動作させるため、データとシフトクロックを供給するコントローラで、パーソナルコンピュータ11、A/D変換器12 Since 1 to operate the substrate test circuit LSI 60, the controller supplies the data and the shift clock, a personal computer 11, A / D converter 12
及びパラレルシリアル変換器13から成っている。 And it is made from the parallel-serial converter 13. 2はLSI60の本来の機能動作を行うランダムロジック回路、3a,3bは双方向バッファで、アナログスイッチ31a、31b、3ステート出力バッファ32a、32 2 random logic circuit for performing the original function operation of LSI 60, 3a, 3b are bidirectional buffers, analog switches 31a, 31b, 3-state output buffers 32a, 32
b、通常のバッファ33a、33b及び基板上の配線と接続するための端子A、端子Bを有している。 b, normal buffer 33a, 33b and the terminal A to connect the wiring on the board, and a terminal B. 4は基板検査機能用の制御回路で、スイッチ回路62,64及びアナログスイッチ31a、31bへ供給する検査用データ信号を作成するシフトレジスタ41、このシフトレジスタ41の出力信号をデコードするデコーダ42を有している。 4 is a control circuit board inspection function, chromatic switching circuits 62, 64 and the analog switch 31a, the shift register 41 to create a test data signal to be supplied to 31b, a decoder 42 for decoding an output signal of the shift register 41 doing.

【0018】62、64は双方向バッファ3a、3bの3ステート出力バッファ32a、32bに対してテストモード時ハイレベル又はローレベルのテスト信号を出力するスイッチ回路、61、63は3ステート出力バッファ32a、32bのオン、オフを行うテスト信号の供給を可能とするスイッチ回路、5はショート及び未半田などによる端子のオプーンを検出するために端子A若しくは端子Bから入力されたアナログ信号をLSI60の外部に出力するチェック端子、71はコントローラ1からのデータを入力するためのデータ端子、72はコントローラ1から制御回路4へシフトクロックを入力するためのクロック端子、73はLSI60を基板検査モードにするための信号を外部から入力するテスト端子で、ハイレベルの信号の入 [0018] 62 and 64 bidirectional buffer 3a, 3-state output buffers 32a, the switch circuit for outputting a test signal of the test mode a high level or low level for 32b of 3b, 61, 63 are three-state output buffer 32a , 32b on, the switch circuit which enables the supply of the test signal for off, 5 outside of LSI60 analog signal input from the terminal a or terminal B to detect Opun terminal due short and untreated solder check terminal for outputting the 71 data terminals for inputting data from the controller 1, 72 a clock terminal for inputting a shift clock from the controller 1 to the control circuit 4, 73 to the LSI60 the substrate inspection mode a test terminal for receiving a signal from the outside, entrance of a high-level signal で基板検査モードになる。 In it made to the substrate inspection mode. 74はデータ端子71から入力したデータをモニターすることにより、制御回路4が正常に動作していることを確認するための出力端子である。 74 by monitoring data inputted from the data terminal 71 is an output terminal for confirming that the control circuit 4 is normally operating. ここで、LSI60のショート/オープン検査装置は図1でランダムロジック回路2を除いた残りの部分であり、LSI60に実装されている。 Here, the short / open inspection apparatus LSI 60 is the remaining part excluding the random logic circuit 2 in FIG. 1, is mounted on the LSI 60.

【0019】尚、スイッチ回路61と3ステート出力バッファ32a、スイッチ回路63と3ステート出力バッファ32bはそれぞれモード切替手段を構成し、アナログスイッチ31aと31bはスイッチ手段を構成し、シフトレジスタ41は信号供給手段を構成している。 [0019] The switch circuit 61 and the 3-state output buffers 32a, a switch circuit 63 3-state output buffer 32b constitute respective mode switching means, the analog switches 31a and 31b constitute a switching means, the shift register 41 signals constitute the supply means. テスト端子73はテスト信号入力手段を構成している。 Test terminals 73 constitute a test signal input means. 又、 or,
パーソナルコンピュータ11は表示用のディスプレイを備えているものとする。 The personal computer 11 is assumed to have a display for displaying.

【0020】次に本実施の形態の動作について説明する。 [0020] Next the operation of the present embodiment. まず、1個のLSI60の隣接する端子A、端子B First, the adjacent terminal A of one LSI 60, terminals B
のショートを検出する検査動作について図2を参照して説明する。 Referring to FIG. 2 described test operation of detecting the short. LSI60のテスト端子73にハイレベルの信号を入力してLSI60をテストモードに設定することにより、シフトレジスタ41を動作可能状態にすると共に、スイッチ回路61〜64を端子b側に切り替える。 By setting the LSI60 the test mode the test terminal 73 of LSI60 enter a high-level signal, while the shift register 41 to the operable state, switches the switch circuits 61 to 64 to the terminal b side. その後、コントローラ1から以下の制御を行い、端子A、端子Bについてのショートの有無を判定する。 Determining Thereafter, the following control from the controller 1, the terminal A, the presence or absence of short circuit on the terminal B.

【0021】検査者はコントローラ1のパーソナルコンピュータ11を1個のLSI60の端子Aと端子B間のショートの有無を検査するモードに設定する。 The examiner sets a mode for inspecting the presence or absence of a short circuit between terminals A and B of LSI60 the personal computer 11 of the controller 1 of one. パーソナルコンピュータ11は設定された前記モードに対応するデータとシフトレジスタ41を動作させるシフトクロックをパラレルシリアル変換器13に出力する。 The personal computer 11 outputs a shift clock for operating the data shift register 41 which corresponds to the mode set to the parallel-serial converter 13. これにより、パラレルシリアル変換器13からはシリアル化された前記データとシフトクロックがLSI60のデータ端子71とクロック端子72に出力される。 Thus, the data and the shift clock which is serialized from parallel serial converter 13 is output to the data terminal 71 and the clock terminal 72 of the LSI 60.

【0022】まず、シフトレジスタ41は、第1ステップにて、LSI60のスイッチ回路61のOEAにハイレベルの信号を供給して、3ステート出力バッファ32 [0022] First, the shift register 41, in the first step, by supplying a high-level signal to the OEA of the switch circuit 61 of the LSI 60, 3-state output buffer 32
aをオンとすることにより、スイッチ回路62と端子A By turning on the a, a switch circuit 62 and the terminal A
を接続して端子Aを出力モードに設定すると共に、スイッチ回路62のDATA−Aにハイレベルの信号を供給して、3ステート出力バッファ32aから前記ハイレベルの信号を端子Aに出力する。 Sets the terminal A to the output mode by connecting, by supplying a high-level signal to DATA-A of the switch circuit 62, outputs from the 3-state output buffers 32a a signal of the high level to the terminal A. また、これと同時に、L At the same time, L
SI60のスイッチ回路63のOEBにローレベルの信号を供給して、3ステート出力バッファ32bをオフとしてスイッチ回路64と端子Bを切断して、端子Bを入力モードとする。 The OEB switch circuit 63 of the SI60 by supplying a low-level signal, and disconnect the switch circuit 64 and the terminal B of the three-state output buffer 32b as an off, and an input mode terminal B. 更に、この時、アナログスイッチ31 In addition, at this time, the analog switch 31
bにハイレベルのSW0を供給して、このアナログスイッチ31bをオンとして、端子Bの入力信号をチェック端子5に出力する。 b supplies SW0 of high level, it turns on the analog switch 31b, and outputs the input signal of the terminal B to check the terminal 5.

【0023】その後、コントローラ1のA/D変換器1 [0023] Thereafter, the controller 1 of the A / D converter 1
2はチェック端子5から出力される信号をA/D変換器12でデジタル信号に変換してパーソナルコンピュータ11に入力する。 2 inputs the signal output from the check terminal 5 to the personal computer 11 is converted into a digital signal by the A / D converter 12. パーソナルコンピュータ11はLSI The personal computer 11 LSI
60のシフトレジスタ41からスイッチ回路62に出力したDATA−A(ハイレベルの信号)、即ち、LSI 60 of the shift register 41 and outputs to the switch circuit 62 from the DATA-A (high-level signal), i.e., LSI
60の端子Aに出力した信号と、チェック端子5から入力された信号とを比較し、両者がハイレベルで一致するかどうかを判定し、その判定結果を記憶する。 60 and the signal output to the terminal A of a comparison between the signal input from the check terminal 5, to determine whether they are the same at a high level, and stores the determination result.

【0024】次にシフトレジスタ41は、第2ステップにて、スイッチ回路62のOEBにローレベルの信号を供給して、3ステート出力バッファ32aからローレベルの信号を端子Aに出力する。 [0024] Then the shift register 41, in the second step, by supplying a low-level signal to the OEB switch circuit 62, outputs from the 3-state output buffers 32a a low level signal to the terminal A. その後、コントローラ1 Thereafter, the controller 1
のパーソナルコンピュータ11はチェック端子5から出力される信号をA/D変換器12でデジタル信号に変換して入力する。 Of the personal computer 11 inputs a signal output from the check terminal 5 is converted into a digital signal by the A / D converter 12. パーソナルコンピュータ11はスイッチ回路62に出力したDATA−A(ローレベル)、即ち、端子Aに出力した信号と、チェック端子5から入力された信号を比較し、両者がローレベルで一致するかどうかを判定する。 The personal computer 11 is DATA-A output to the switch circuit 62 (low level), i.e., a signal output to the terminal A, compares the signal input from the check terminal 5, whether they are the same at the low level judge.

【0025】パーソナルコンピュータ11は第1ステップと第2ステップの両方で端子Aに出力した信号と、チェック端子5から戻って来た信号とが一致した場合に限り、端子Aと端子Bはショートしていると判定し、判定結果を画面に表示する。 The personal computer 11 only when the signal output to the terminal A in both the first step and the second step, and the signal coming back from the check terminal 5 match, terminals A and B are shorted and the determination to, displays the determination result on the screen.

【0026】次に、2個のLSI601、602の隣接する端子Aと端子B間のショートを検出する検査動作について図3を参照して説明する。 Next, the test operation for detecting a short circuit between terminals A and B adjacent two LSI601,602 will be described with reference to FIG. 但し、LSI601と602はLSI60と同一のものである。 However, LSI 601 and 602 is the same as the LSI 60. LSI601 LSI601
及びLSI602に対し、それぞれのテスト端子73にハイレベルの信号を入力して各LSI601、602をテストモードに設定して両LSI601、602のシフトレジスタ41を動作可能状態にすると共に、スイッチ回路61〜64を端子b側に切り替える。 And to LSI 602, as well as to enter a high-level signal to set each LSI601,602 test mode the shift register 41 of both LSI601,602 the operable state in each of the test terminal 73, the switch circuit 61 to switch 64 to the terminal b side. その後、コントローラ1から以下の制御を行って、前記端子A、端子B間のショートの有無を判定する。 Determining Thereafter, by performing the following control from the controller 1, the terminal A, the short whether between terminals B.

【0027】検査者はコントローラ1のパーソナルコンピュータ11を端子A同士、端子B同士が接続された2 The examiner 2 to each other terminal personal computer 11 of the controller 1 A, to each other terminal B is connected
個のLSI601とLSI602のこれら端子Aと端子B間のショートの有無を検査するモードとする。 A mode for inspecting the presence or absence of a short circuit between these terminals A and B of the number of LSI601 and LSI 602. パーソナルコンピュータ11は設定された前記モードに対応するデータと各LSI601、602のシフトレジスタ4 The personal computer 11 is a shift register 4 for data and each LSI601,602 corresponding to the mode set
1を動作させるシフトクロックをパラレルシリアル変換器131、132に出力する。 And it outputs a shift clock for operating the 1 to the parallel-serial converter 131 and 132.

【0028】これにより、パラレルシリアル変換器13 [0028] Thus, the parallel-serial converter 13
1からはシリアル化された前記データとクロックがLS The data and clock are serialized LS from 1
I601のデータ端子71とクロック端子72に出力され、同時に。 It is output to the data terminal 71 and the clock terminal 72 of the I 601, at the same time. パラレルシリアル変換器132からはシリアル化された前記データとシリアル化されたクロックがLSI602のデータ端子71とクロック端子72に出力される。 From the parallel-serial converter 132 clock which is the data and the serialized serialized is output to the data terminal 71 and the clock terminal 72 of the LSI 602.

【0029】LSI602のシフトレジスタ41は、L Shift register 41 of the [0029] LSI602 is, L
SI602のスイッチ回路61のOEAにハイレベルの信号を供給すると共に、スイッチ回路63のOEBにハイレベルの信号を供給して、3ステート出力バッファ3 It supplies a high-level signal to OEA switch circuit 61 of the SI602, by supplying a high-level signal to OEB switching circuit 63, three-state output buffer 3
2aと3ステート出力バッファ32bをオンとして、端子A2及び端子B2を出力モードに設定する。 The 2a and 3-state output buffer 32b as one, sets the terminal A2 and the terminal B2 to the output mode.

【0030】次にLSI602のシフトレジスタ41 The next LSI602 of the shift register 41
は、LSI602のスイッチ回路62のDATA−Aにハイレベルの信号を、スイッチ回路64のDATA−B Is a high-level signal to DATA-A of the switch circuit 62 of the LSI 602, DATA-B of the switch circuit 64
にローレベルの信号をそれぞれ供給する。 Respectively supply a low-level signal to. この時、3ステート出力バッファ32aと3ステート出力バッファ3 At this time, the three-state output buffer 32a and the three-state output buffer 3
2bをオンしているため、端子A2にハイレベルの信号が、端子B2にローレベルの信号が出力される。 Due to the turned on 2b, a high level signal to the terminal A2 is low-level signal is outputted to the terminal B2.

【0031】次にLSI601のシフトレジスタ41 [0031] The next LSI601 of the shift register 41
は、LSI601のスイッチ回路61のOEAと、スイッチ回路63のOEBにローレベルの信号を供給して3 Includes OEA switch circuit 61 of the LSI 601, and supplies a low level signal to the OEB switch circuit 63 3
ステート出力バッファ32aと3ステート出力バッファ32bをオフにすることにより、端子A1および端子B By turning off-state output buffers 32a and 3-state output buffer 32b, the terminal A1 and the terminal B
1を入力モードに設定する。 1 is set to input mode. これと同時に同シフトレジスタ41は、LSI601のアナログスイッチ31aのSWOにハイレベルの信号を供給してこのスイッチ31 The switch 31 At the same shift register 41 at the same time, it supplies the SWO high level signal to the analog switch 31a of LSI601
aをオンとし、アナログスイッチ31bのSW1にローレベルの信号を供給して、このスイッチ31bをオフに設定する。 To turn on the a, and supplies a signal SW1 to the low level of the analog switches 31b, setting this switch 31b OFF. これにより、LSI601の端子A1の信号はアナログスイッチ31aを通ってチェック端子5に出力される。 Thus, the signal at the terminal A1 of the LSI601 is output to the check terminal 5 through the analog switch 31a.

【0032】コントローラ1のパーソナルコンピュータ11はチェック端子5の出力信号をA/D変換器121 The controller 1 of the personal computer 11 an A / D converter 121 the output signal of the check terminals 5
でデジタル信号に変換して入力することにより、LSI By inputting into digital signals in, LSI
601の端子Aの電圧を測定し、その測定結果を記憶する。 601 voltage at the terminal A of the measures and stores the measurement result.

【0033】次に、LSI601のシフトレジスタ41 [0033] Next, the shift register 41 of LSI601
は、LSI601のアナログスイッチ31aのSW0にローレベルの信号を供給してこのアナログスイッチ31 , The analog switch 31 supplies a signal of low level to SW0 of the analog switch 31a of LSI601
aをオフにし、アナログスイッチ31bのSW1にハイレベルの信号を供給してアナログスイッチ31bをオンに設定する。 Off the a, it is set to turn on the analog switch 31b supplies a high-level signal to the SW1 of the analog switch 31b. これにより、LSI601の端子B1の信号はアナログスイッチ31bを通ってチェック端子5に出力される。 Thus, the signal terminal B1 of LSI601 is output to the check terminal 5 through the analog switch 31b.

【0034】コントローラ1のパーソナルコンピュータ11はチェック端子5の出力信号をA/D変換器121 The controller 1 of the personal computer 11 an A / D converter 121 the output signal of the check terminals 5
でデジタル信号に変換して入力することにより、LSI By inputting into digital signals in, LSI
601の端子Bの電圧を測定し、その測定結果を記憶する。 601 voltage at the terminal B of the measures and stores the measurement result. 次に、パーソナルコンピュータ11はLSI601 Then, the personal computer 11 LSI601
の端子Aと端子Bの測定電圧を比較し、端子Aの信号がハイレベルで、端子Bの信号がローレベルの信号であればショート無しと判定し、端子Aと端子Bの入力信号のレベルが同レベルであればショート有りと判定する。 Level of the terminal compares the measured voltage of the A and the terminal B, the signal is the high level of the terminal A, the signal of the terminal B determines that short absence If low-level signal, the input signal of terminals A and B There is determined that there is a short-circuit if the same level.

【0035】次に、2個のLSIの隣接する端子A、端子Bのオープンを検出する検査動作について図4を参照して説明する。 Next, the two LSI adjacent terminal A, will be described with reference to FIG. 4 test operation for detecting the opening of the terminal B. 検査者はコントローラ1のパーソナルコンピュータ11を端子A同士、端子B同士が接続された2個のLSI601とLSI602のこれら端子A又は端子Bの基板上の配線に対するオープンの有無を検査するモードとする。 Examiner to a mode for checking the presence of open for the wiring on the substrate of the terminals A or terminal B of the personal computer 11 to the terminal A among the controller 1, each other terminal B is connected two LSI601 and LSI 602. パーソナルコンピュータ11は設定された前記モードに対応するデータと各LSI601及びLSI602のシフトレジスタ41を動作させるシフトクロックをパラレルシリアル変換器131、132に出力する。 The personal computer 11 outputs a shift clock for operating the shift register 41 of the data and the LSI601 and LSI602 corresponding to the mode set to the parallel-serial converter 131 and 132. これにより、パラレルシリアル変換器131からはシリアル化された前記データとシフトクロックがL Thus, the data and the shift clock which is serialized from parallel serial converter 131 L
SI601のデータ端子71とクロック端子72に出力され、同時にパラレルシリアル変換器132からはシリアル化された前記データとシリアル化されたシフトクロックがLSI602のデータ端子71とクロック端子7 Is output to the data terminal 71 and the clock terminal 72 of the SI601, simultaneously parallel-serial converter 132 from a data terminal 71 of the shift clock LSI602 which is the data and the serialized serialized a clock terminal 7
2に出力される。 Is output to the 2.

【0036】LSI602のシフトレジスタ41はLS The shift register 41 of LSI602 the LS
I602のスイッチ回路61のOEAにハイレベルの信号を供給して3ステート出力バッファ32aをオンとしてスイッチ回路62と端子A2を接続することにより、 By connecting the switch circuit 62 and the terminal A2 as on a 3-state output buffers 32a by supplying a high-level signal to OEA switch circuit 61 of I602,
端子A2を出力モードにする。 The terminal A2 to the output mode. LSI602のシフトレジスタ41はスイッチ回路62のDATA−Aをハイレベルの信号として、この信号を3ステート出力バッファ32aを通して端子A2に出力する。 Shift register 41 of the LSI602 as a high-level signal DATA-A of the switch circuit 62, and outputs the signal through the 3-state output buffers 32a to the terminal A2.

【0037】次にLSI601のスイッチ回路61のO The next LSI601 O of the switch circuit 61 of the
EAにローレベルの信号を供給して、3ステート出力バッファ32aをオフとすることにより、端子A1を入力モードにする。 And it supplies a low level signal to the EA, by turning off the three-state output buffer 32a, the terminal A1 to the input mode. LSI601のシフトレジスタ41はアナログスイッチ31aのSWOにハイレベルの信号を供給してこのアナログスイッチ31aをオンにして、端子A1に入力された信号をアナログスイッチ31aを通してチェック端子5に出力する。 Shift register 41 of the LSI601 is the analog switch 31a is turned on by supplying a high-level signal to SWO of the analog switch 31a, and outputs a signal input to the terminal A1 to the check terminal 5 via the analog switch 31a.

【0038】次にコントローラ1のパーソナルコンピュータ11はチェック端子5の出力信号をA/D変換器1 [0038] Then the personal computer 11 of the controller 1 checks the terminal 5 of the output signal of the A / D converter 1
21でデジタル信号に変換して入力することにより、前記端子A1の入力信号を測定して、その測定レベルを記憶する。 By entering into a digital signal by 21, by measuring the input signal of the terminal A1, and stores the measured level.

【0039】次にLSI602のシフトレジスタ41はスイッチ回路62のDATA−Aにローレベルの信号を供給し、これを3ステート出力バッファ32aを通して端子A2に出力する。 [0039] Then the shift register 41 of the LSI602 supplies a low level signal to the DATA-A of the switch circuit 62, and outputs to the terminal A2 this through three-state output buffer 32a. その後、パーソナルコンピュータ11はLSI601のチェック端子5の出力信号をA/ Thereafter, the personal computer 11 an output signal of the check terminals 5 of LSI 601 A /
D変換器121でデジタル信号に変換して入力することにより、端子A1の入力レベルを測定する。 By entering into a digital signal by the D converter 121 measures the input level of the terminal A1. パーソナルコンピュータ11はLSI602のスイッチ回路62のDATA−Aをハイレベルの信号にした時の前記端子A The terminal A when the personal computer 11 where the DATA-A of the switch circuit 62 of the LSI602 to a high level signal
1の測定信号がハイレベルで、同スイッチ回路62のD 1 of the measurement signal is at a high level, D of the switch circuit 62
ATA−Aをローレベルの信号とした時の前記端子A1 The terminal A1 at the time of the ATA-A and a low-level signal
の測定結果がローレベルであれば、A1端子とA2端子間及びその周辺にオープン状態がないと判定するが、上記以外の測定結果が得られた場合はオープンありと判定する。 If the measurement result is low, it is determined that there is no open between A1 and A2 pins and the periphery thereof, there opened when the measurement results other than the above were obtained and determined.

【0040】パーソナルコンピュータ11は端子B1と端子B2間及びその周辺でのオープンの有無の判定も上記と同様の動作によって判定する。 The personal computer 11 is checked by determining also the same operation as described above in the presence or absence of an open between the terminals B1 and the terminal B2 and with its periphery.

【0041】本実施の形態によれば、LSI60(LS According to the present embodiment, LSI 60 (LS
I601又はLSI602に同じ)の端子A、端子Bのショート/オープンを検査するための基板検査回路を同LSI60内に内蔵すると共に、基板検査回路を動作させ且つ検査信号用のデータを供給して端子A、端子Bのショート/オープン検査を行うコントローラ1を外部に設けることにより、LSI60が高密度実装された多端子のLSIであっても、ベットネイルを接触させるランドの数を少なくすることができる。 Terminal A of the same) to I601 or LSI 602, a substrate inspection circuit for inspecting short / open terminal B together with built in the LSI 60, and supplies the data for and test signals to operate the substrate inspection circuit terminal a, by providing the controller 1 for short / open inspection of the terminal B to the outside, even in the LSI multi-terminal of LSI60 is high-density mounting, it is possible to reduce the number of lands of contacting the bet nail . このため、高密度実装された多端子LSIに対しても、検査精度の高いファンクションチェックを全ての端子に対して容易に行うことができる。 Therefore, even for multi-terminal LSI that is high-density mounting can be easily performed with high inspection accuracy function check for all terminals. このため、精度の悪い目視検査や画像処理に依る検査を組み合わせて行う必要がなく、検査工程を簡素化でき、迅速且つ適格な検査を行うことができる。 Therefore, it is not necessary to perform a combination of the test due to poor accuracy visual inspection and image processing, simplifies the inspection process, it is possible to perform rapid and qualifying examination.
又、上記検査用の制御回路4をLSI60に搭載しているため、LSIが多端子で高密度実装されたものであっても、パーソナルコンピュータ11の検査用プログラムは簡単なもので済ますことができるというメリットがある。 Also, The mounting of the control circuit 4 for the inspection LSI 60, be one LSI is high-density mounting multiterminal, inspection program of the personal computer 11 can be dispensed with as simple there is a merit that.

【0042】なお、上記した実施の形態ではアナログスイッチ31a、31b付の双方向バッファ3a、3bを用いたが、これらバッファを通常モードでの出力端子としてのみ使用するのであれば、図5に示すように出力バッファ32c及びアナログスイッチ31aより成る一方向性バッファ3aを搭載してもよく、上記実施の形態と同様な効果を得ることができる。 [0042] Incidentally, the analog switch 31a in the embodiment, 31b with the bidirectional buffer 3a, was used 3b, if the use of these buffers only as an output terminal of the normal mode, shown in FIG. 5 It may be mounted unidirectional buffers 3a consisting of the output buffer 32c and the analog switch 31a so, it is possible to obtain the same effect as the above embodiment.

【0043】又、上記実施の形態ではLSI60についている2個の隣接する端子A、Bの検査動作について説明したが、これら端子は複数個あっても同様の構成にて検査を行うことができ、同様の効果がある。 [0043] Also, in the embodiment described above the terminal A of two adjacent which are the LSI 60, has been described testing operation of B, the terminals can be inspected by the same configuration even plurality, there is a similar effect.

【0044】 [0044]

【発明の効果】以上記述した如く本発明によれば、LS According to as described the present invention as described above, LS
Iの全端子に対して端子の多少に拘りなくファンクションチェック検査を可能とすることにより、検査行程の簡素化及び検査精度を向上させることができる。 By enabling somewhat adhered without function check test of the terminal with respect to all the terminals of the I, it is possible to improve the simplification and inspection accuracy of the inspection process.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明のLSI端子のショート/オープン検査装置を搭載したLSIの一実施の形態を示したブロック図。 1 is a block diagram showing an embodiment of a short / open test LSI including an apparatus LSI terminal of the present invention.

【図2】図1に示したLSIの隣接する端子のショートの有無を検査する方法を説明するためのブロック図。 2 is a block diagram for explaining a method of inspecting the presence or absence of short-circuit the adjacent terminal of the LSI shown in FIG.

【図3】図1に示した2個のLSIの端子のショートの有無を検査する方法を説明するためのブロック図。 FIG. 3 is a block diagram for explaining a method of inspecting the presence or absence of short-circuit the two LSI terminals shown in FIG.

【図4】図1に示したLSI端子と基板のランドとのオープンの有無を検査する方法を説明するためのブロック図。 Figure 4 is a block diagram for explaining a method of inspecting the presence or absence of open and LSI terminals and the substrate of the lands shown in FIG.

【図5】本発明のLSI端子のショート/オープン検査装置を搭載した他のLSIの構成例を示したブロック図。 5 is a block diagram showing a configuration example of another LSI including the short / open inspection system LSI terminal of the present invention.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 コントローラ 2 ランダムロジック回路 3a、3b 双方向バッファ 4 制御回路 5 チェック端子 11 パーソナルコンピュータ 12、121、122 A/D変換器 13、131、132 パラレル/シリアル変換器 31a、31b アナログスイッチ 32a、32b 3ステート出力バッファ 33a、33b バッファ 41 シフトレジスタ 42 デコーダ 60、601、602 LSI 61、62、63、64 スイッチ回路 71 データ端子 72 クロック端子 73 テスト端子 74 出力端子 A、A1、A2、B、B1、B2 端子 1 Controller 2 random logic circuits 3a, 3b bidirectional buffer 4 control circuit 5 checks the terminal 11 personal computer 12,121,122 A / D converter 13,131,132 parallel / serial converter 31a, 31b analog switches 32a, 32 b 3 state output buffers 33a, 33b buffer 41 shift register 42 decoder 60,601,602 LSI 61,62,63,64 switching circuit 71 data terminal 72 a clock terminal 73 test terminals 74 output terminal A, A1, A2, B, B1, B2 terminal

───────────────────────────────────────────────────── フロントページの続き (72)発明者 椎名 勇人 東京都日野市旭が丘3丁目1番地の21 東 芝コミュニケーションテクノロジ株式会社 内 ────────────────────────────────────────────────── ─── of the front page continued (72) inventor Hayato Shiina Hino City, Tokyo Asahigaoka 3-chome address 1 of 21 Toshiba communication technology within the Corporation

Claims (5)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 LSIと外部の配線を接続するための複数の端子の任意の端子を入力モードにするか出力モードにするかを切り換えるモード切替手段と、 このモード切替手段により入力モードに切り替わっている端子に印加されている信号を出力する出力手段と、 前記入力モードに切り替わっている端子と前記出力手段の電気的接離を行うスイッチ手段と、 前記モード切替手段やスイッチ手段の切替制御信号を発生して供給すると共に前記モード切替手段により出力モードに切り替わっている端子にハイレベル又はローレベルの信号を発生して供給する信号供給手段とを前記LS 1. A plurality of mode switching means for switching whether to output mode or the input mode to any terminal of terminals for connecting the LSI and external wiring, switches to the input mode by the mode switching means and output means for outputting a signal applied to have terminals, and switching means for performing electrical connection and disconnection of terminals and said output means are switched to the input mode, the switching control signal of said mode switching means and the switching means wherein the signal supply means for supplying to generate a signal of the mode switching means by a high level terminal that is switched to the output mode or a low level is supplied to generate LS
    Iに具備し、 前記信号発生手段に前記信号を発生させるためのデータとこの信号発生手段を動作させるためのクロックを供給すると共に、前記モード切替手段により入力モードに切り替わっている端子に入力されている信号を前記スイッチ手段及び前記出力手段を通して入力し、入力した信号に基づいて端子のショート/オープン検査処理を行うコントローラとを、 前記LSIの外部に具備したことを特徴とするLSI端子のショート/オープン検査装置。 Provided to I, the signal data for generating the signal to generating means supplies a clock for operating the signal generating means is inputted to the terminal that is switched to the input mode by the mode switching means the signals are inputted through the switch means and said output means, and a controller for short / open inspection processing terminal based on the input signal, the LSI pins, characterized by comprising the outside of the LSI short / open inspection equipment.
  2. 【請求項2】 LSIと外部の配線を接続するための複数の端子の任意の端子を入力モードにするか出力モードにするかを切り換えるモード切替手段と、 前記LSIに設けられている複数の端子の少なくとも一部を構成する出力モードに固定された端子と、 このモード切替手段により入力モードに切り替わっている端子に印加されている信号を出力する出力手段と、 前記モード切替手段によって入力モードに切り替わっている端子と前記出力手段の電気的接離を行うスイッチ手段と、 前記モード切替手段やスイッチ手段の動作を制御する切替制御信号を発生して供給すると共に前記モード切替手段により出力モードに切り替わっている端子又は前記出力モードに固定された端子にハイレベル又はローレベルの信号を発生して供給する信号供 2. A LSI and external mode switching means for switching whether to set the output mode to the input mode to any terminal of the plurality of terminals for connecting wires, a plurality of terminals provided on the LSI switched between terminal fixed to an output mode that constitutes at least a part, and output means for outputting a signal applied to the terminal that is switched to the input mode by the mode switching means, the input mode by said mode switching means and switch means carried out are terminal and the electrical connection and disconnection of the output means, switched to the output mode by the mode switching means supplies to generate a switch control signal for controlling the operation of said mode switching means and the switching means signal subjected supply terminal or the a fixed terminal to the output mode by generating a signal of high level or low level are 手段とを前記LSI Said and means LSI
    に具備し、 前記信号発生手段に前記信号を発生させるためのデータとこの信号発生手段を動作させるためのクロックを供給すると共に、前記モード切替手段により入力モードに切り替わっている端子に入力されている信号を前記スイッチ手段及び前記出力手段を通して入力し、入力した信号に基づいて前記端子のショート/オープン検査処理を行うコントローラとを、 前記LSIの外部に具備したことを特徴とするLSI端子のショート/オープン検査装置。 Provided in, it supplies a clock for operating the data and the signal generating means for generating said signal to said signal generating means is inputted to the terminal that is switched to the input mode and by the mode switching means enter a signal through said switch means and said output means, and a controller for short / open inspection processing of the terminal based on the input signal, the LSI pins, characterized by comprising the outside of the LSI short / open inspection equipment.
  3. 【請求項3】 前記モード切替手段や前記スイッチ手段及び前記信号発生手段を動作モードとするテスト信号を前記LSIの外部から入力するテスト信号入力手段を設けたことを特徴とする請求項1又は2記載のLSI端子のショート/オープン検査装置。 3. A process according to claim 1 or 2, characterized in that a test signal input means for inputting a test signal to said mode switching means and the switch means and the operation mode of the signal generating means from the outside of the LSI short / open inspection apparatus of LSI terminals described.
  4. 【請求項4】 前記コントローラは検査処理結果を表示することを特徴とする請求項1乃至3いずれか1記載のショート/オープン検査装置。 Wherein said controller is short / open inspection apparatus according to claim 1 to 3 or 1, wherein the displaying the inspection processing result.
  5. 【請求項5】 前記コントローラは、前記データと前記クロックを発生し、且つ前記LSIと外部の配線を接続するための端子のショート/オープン検査処理を行うパーソナルコンピュータを有することを特徴とする請求項1乃至4いずれか1記載のLSI端子のショート/オープン検査装置。 Wherein said controller, claims the data and generate the clock, and characterized by having the LSI and external short / personal computer for open inspection processing of terminals for connecting wiring 1 to 4 short / open inspection system LSI terminal as claimed in any one.
JP24474096A 1996-09-17 1996-09-17 Short/open inspection apparatus for terminals at lsi Withdrawn JPH1090360A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24474096A JPH1090360A (en) 1996-09-17 1996-09-17 Short/open inspection apparatus for terminals at lsi

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24474096A JPH1090360A (en) 1996-09-17 1996-09-17 Short/open inspection apparatus for terminals at lsi

Publications (1)

Publication Number Publication Date
JPH1090360A true JPH1090360A (en) 1998-04-10

Family

ID=17123193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24474096A Withdrawn JPH1090360A (en) 1996-09-17 1996-09-17 Short/open inspection apparatus for terminals at lsi

Country Status (1)

Country Link
JP (1) JPH1090360A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7251766B2 (en) 1999-02-02 2007-07-31 Fujitsu Limited Test method and test circuit for electronic device
JP2007524166A (en) * 2004-01-28 2007-08-23 ラムバス・インコーポレーテッド Adaptive allocation of I / O bandwidth using configurable interconnect topology

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7251766B2 (en) 1999-02-02 2007-07-31 Fujitsu Limited Test method and test circuit for electronic device
JP2007524166A (en) * 2004-01-28 2007-08-23 ラムバス・インコーポレーテッド Adaptive allocation of I / O bandwidth using configurable interconnect topology
JP2011204254A (en) * 2004-01-28 2011-10-13 Rambus Inc Adaptive-allocation of i/o bandwidth using configurable interconnect topology
JP4800224B2 (en) * 2004-01-28 2011-10-26 ラムバス・インコーポレーテッド Adaptive allocation of I / O bandwidth using configurable interconnect topology

Similar Documents

Publication Publication Date Title
JP2513904B2 (en) Testability circuit
EP0364925B1 (en) Semiconductor integrated circuit having i/o terminals allowing independent connection test
US6972755B2 (en) Driver circuit for a display device
US7609081B2 (en) Testing system and method for testing an electronic device
KR900007743B1 (en) Easily tastable semiconductor lsi device
KR970002061B1 (en) Method and apparatus for testing edge connector input and output
JPH07191100A (en) Analog multichannel probe device
JPH055866A (en) Method for checking active matrix substrate
US6958619B2 (en) Inspecting apparatus and inspecting method for circuit board
US5621741A (en) Method and apparatus for testing terminal connections of semiconductor integrated circuits
JPH0786526B2 (en) A plurality of modes of test equipment
US4485472A (en) Testable interface circuit
US4335425A (en) Data processing apparatus having diagnosis function
JPH0645418A (en) Semiconductor testing system, semiconductor testing method, method of forming wiring pattern of semiconductor integrated circuit, and semiconductor integrated circuit
EP0838689B1 (en) Test of circuits with Schmitt inputs
US7990163B2 (en) Systems and methods for defect testing of externally accessible integrated circuit interconnects
US7443373B2 (en) Semiconductor device and the method of testing the same
JP2004199054A (en) Image display device and inspection method therefor
US5736849A (en) Semiconductor device and test method for connection between semiconductor devices
CN1763556A (en) Automatic connecting system for JTAG chain and implementing method thereof
CN101093244A (en) Semiconductor device, semiconductor device testing method, and probe card
CN1486431A (en) Input/output continuity test mode circuit
JPH05198637A (en) Semiconductor integrated circuit and test method thereof
JP3200565B2 (en) Microprocessor and method test
JPH09503302A (en) Method and apparatus for testing integrated circuits

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20031202