JPH1090360A - Short/open inspection apparatus for terminals at lsi - Google Patents

Short/open inspection apparatus for terminals at lsi

Info

Publication number
JPH1090360A
JPH1090360A JP8244740A JP24474096A JPH1090360A JP H1090360 A JPH1090360 A JP H1090360A JP 8244740 A JP8244740 A JP 8244740A JP 24474096 A JP24474096 A JP 24474096A JP H1090360 A JPH1090360 A JP H1090360A
Authority
JP
Japan
Prior art keywords
terminal
signal
lsi
mode
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8244740A
Other languages
Japanese (ja)
Inventor
Toru Kuge
亨 久下
Isato Shiina
勇人 椎名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Communication Technology Corp
Original Assignee
Toshiba Corp
Toshiba Communication Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Communication Technology Corp filed Critical Toshiba Corp
Priority to JP8244740A priority Critical patent/JPH1090360A/en
Publication of JPH1090360A publication Critical patent/JPH1090360A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To obtain a short/open inspection apparatus by which the function of all terminals at an LSI can be checked, by which an inspection process is simplified and whose inspection accuracy is enhanced. SOLUTION: By data used to generate a clock and various signals which are sent from a personal computer 11, a shift register 41 turns on or off three- state output buffers 32a, 32b through switching circuits 61, 63, it sets the input/ output mode of a terminal A or a terminal B, and it supplies a high-level signal or low-level signal to the terminal A or the terminal B through a switching circuit 62 or 64. The shift register 41 controls analog switches 31a, 31b so as to be turned on and off, and it connects a check terminal 5 to the terminal A or the terminal B. The personal computer 11 judges the existence of the short circuit between the terminal A and the terminal B on the basis of a signal which is input from the check terminal 5. As a result, the installation number of lands which are used to send data to the terminals A, B from the outside can be reduced, and the function of all terminals can be checked.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はLSIと基板上の配
線を接続するためのLSI端子のショート、オープンの
検査を行うLSI端子のショート/オープン検査装置に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an LSI terminal short / open inspection apparatus for inspecting an LSI terminal for short circuit and open circuit for connecting an LSI to wiring on a substrate.

【0002】[0002]

【従来の技術】従来、LSIに設けられているこの種の
端子は端子間の接続配線間に半田が載っていてショート
していたり、端子と基板上の配線を接続する半田が浮い
ていたり、或いは前記接続配線が切れているためにオー
プンになっていたりする。従って、このようなLSIの
基板上の端子についてのオープン/ショートの検査が必
要になるが、これは、目視検査、画像処理を用いた検査
及びファンクションチェッカを用いた検査により、従来
から行われている。
2. Description of the Related Art Conventionally, this type of terminal provided in an LSI has a short circuit because solder is placed between connection wirings between terminals, or a solder for connecting a terminal and a wiring on a substrate floats. Or, it may be open because the connection wiring is broken. Therefore, an open / short inspection of the terminal on such an LSI substrate is required. This is conventionally performed by a visual inspection, an inspection using image processing, and an inspection using a function checker. I have.

【0003】従来の検査方法の中で、目視検査は、人間
の注意力にその精度がかかっており、限界がある。画像
処理を用いた検査は、照明のムラによる反射率の低下、
視野と分解能との関係により精度がそれ程高くできない
という不具合があり、また、画像処理に時間が掛かると
いう問題があって、特に精度を上げようとすると、コス
トがかかるという不具合が生じる。
[0003] Among the conventional inspection methods, the visual inspection has a limit in the accuracy of human attention, which is limited. Inspection using image processing reduces the reflectance due to uneven lighting,
There is a problem that the accuracy cannot be increased so much due to the relationship between the visual field and the resolution, and there is a problem that it takes a long time to perform the image processing.

【0004】このように目視検査、画像処理を用いた検
査では、精度が低いので、ファンクションチェッカを用
いた検査が行なわれているが、全端子に検査用の信号を
入出力するベットネイルを接触させるためのランドを設
ける必要がある。しかし、LSIの多端子化及び高密度
実装に伴って、全端子に前記信号を入力するためのベッ
トネイルを接触させるためのランドを設けることが大変
困難な状況になってきていると共に、LSIの端子が多
い分だけ検査ソフトを作成するのに時間と労力がかかる
だけでなく、ファンクションチェッカを用いた検査に時
間を要するという問題もある。
In the visual inspection and the inspection using the image processing, the inspection using the function checker is performed because of low accuracy. However, a bet nail for inputting / outputting an inspection signal to all terminals is brought into contact. It is necessary to provide a land to make it work. However, with the increase in the number of terminals and the high-density mounting of the LSI, it has become very difficult to provide lands for contacting bet nails for inputting the signals to all terminals. Not only does it take much time and effort to create inspection software because of the large number of terminals, but it also takes time to perform inspection using a function checker.

【0005】そこで、多端子化したLSIの端子につい
てのオープン、ショートの検査では、目視検査、画像処
理検査、ファンクションチェッカを用いた検査などを組
み合わせることにより、全端子にベットネイルを接触さ
せるためのランドを設けなくて済むような検査が行われ
ているが、これでは精度が低い検査方法が含まれるた
め、やはり全体的な精度向上には限度があると共に、複
数の異なる検査方法を組み合わせて行うため、検査行程
が複雑になり、時間を要するという不具合がある。
[0005] Therefore, in the open / short inspection of the multi-terminal LSI terminals, a visual inspection, an image processing inspection, an inspection using a function checker, and the like are combined to make a bet nail contact with all terminals. Inspections that do not require lands are performed, but this includes inspection methods with low accuracy, so there is a limit to overall improvement in accuracy, and a combination of a plurality of different inspection methods is performed. Therefore, there is a problem that the inspection process becomes complicated and takes time.

【0006】[0006]

【発明が解決しようとする課題】上述の如く従来のLS
I端子のショート/オープン検査方法によれば、目視検
査、画像処理を用いた検査、ファンクションチェッカを
用いた検査と3種類の検査を用いて行っているため、検
査行程が複雑で、時間を要するという課題と、精度が低
い検査方法が含まれるため、やはり全体的な精度向上に
は限度があるという課題があった。しかも、多端子化し
たLSIの全端子にベットネイルを接触させるためのラ
ンドを設けているわけではないため、最も確度の高いフ
ァンクションチェッカを用いた検査を全端子に対して行
うことが困難という課題もあった。
As described above, the conventional LS
According to the short / open inspection method of the I terminal, the inspection process is complicated and time-consuming because the inspection is performed using three types of inspections: a visual inspection, an inspection using image processing, and an inspection using a function checker. In addition, there is a problem that there is a limit to the improvement of the overall accuracy because the above-mentioned problem and an inspection method with low accuracy are included. Moreover, since lands for contacting the bet nail with all the terminals of the multi-terminal LSI are not provided, it is difficult to perform the inspection with the most accurate function checker on all the terminals. There was also.

【0007】そこで本発明は上記のような課題を解決す
るためになされたもので、LSIの全端子に対して、端
子の多少に拘りなく、ファンクションチェック検査を可
能とすることにより、検査行程の簡素化ができ、且つ検
査精度を向上させることができるLSI端子のショート
/オープン検査装置を提供することを目的としている。
Accordingly, the present invention has been made to solve the above-described problems, and a function check test can be performed on all terminals of an LSI regardless of the number of terminals, thereby reducing the time required for the test process. It is an object of the present invention to provide an LSI terminal short / open inspection device that can be simplified and improve inspection accuracy.

【0008】[0008]

【課題を解決するための手段】請求項1の発明は、LS
Iと外部の配線を接続するための複数の端子の任意の端
子を入力モードにするか出力モードにするかを切り換え
るモード切替手段と、このモード切替手段により入力モ
ードに切り替わっている端子に印加されている信号を出
力する出力手段と、前記入力モードに切り替わっている
端子と前記出力手段の電気的接離を行うスイッチ手段
と、前記モード切替手段やスイッチ手段の切替制御信号
を発生して供給すると共に前記モード切替手段により出
力モードに切り替わっている端子にハイレベル又はロー
レベルの信号を発生して供給する信号供給手段とを前記
LSIに具備し、前記信号供給手段に前記信号を発生さ
せるためのデータとこの信号発生手段を動作させるため
のクロックを供給すると共に、前記モード切替手段によ
り入力モードに切り替わっている端子に入力されている
信号を前記スイッチ手段及び前記出力手段を通して入力
し、入力した信号に基づいて端子のショート/オープン
検査処理を行うコントローラとを、前記LSIの外部に
具備した構成を備えている。
According to the first aspect of the present invention, an LS
A mode switching means for switching any one of a plurality of terminals for connecting I and an external wiring to an input mode or an output mode; and a mode switching means for applying a voltage to a terminal switched to the input mode by the mode switching means. Output means for outputting an output signal, a switch means for electrically connecting / disconnecting the terminal switched to the input mode and the output means, and generating and supplying a switching control signal for the mode switching means and the switching means. And a signal supply unit for generating and supplying a high-level or low-level signal to a terminal switched to the output mode by the mode switching unit, and providing the signal supply unit with the signal. While supplying data and a clock for operating this signal generating means, the mode switching means switches to an input mode. A controller for inputting a signal input to a connected terminal through the switch means and the output means, and performing a short / open inspection process of the terminal based on the input signal, outside the LSI. Have.

【0009】このような構成により、モード切替手段に
より前記した複数の端子の中のある端子を出力モードに
し、これに隣接する他の端子を入力モードにした後、入
力モードの端子を前記スイッチ手段により出力手段に接
続してから、前記信号供給手段により前記出力モードの
端子に信号を供給し、この時、コントローラは前記出力
手段より入力される信号のレベルに基づいて、前記端子
のショート/オープンを検査する。
With this configuration, one of the plurality of terminals is set to the output mode by the mode switching means, the other terminal adjacent thereto is set to the input mode, and then the input mode terminal is set to the switch means. And the signal supply means supplies a signal to the output mode terminal. At this time, the controller short-circuits / opens the terminal based on the level of the signal input from the output means. To inspect.

【0010】請求項2の発明は、LSIと外部の配線を
接続するための複数の端子の任意の端子を入力モードに
するか出力モードにするかを切り換えるモード切替手段
と、前記LSIに設けられている複数の端子の少なくと
も一部を構成する出力モードに固定された端子と、この
モード切替手段により入力モードに切り替わっている端
子に印加されている信号を出力する出力手段と、前記モ
ード切替手段によって入力モードに切り替わっている端
子と前記出力手段の電気的接離を行うスイッチ手段と、
前記モード切替手段やスイッチ手段の動作を制御する切
替制御信号を発生して供給すると共に前記モード切替手
段により出力モードに切り替わっている端子又は前記出
力モードに固定された端子にハイレベル又はローレベル
の信号を発生して供給する信号供給手段とを前記LSI
に具備し、前記信号発生手段に前記信号を発生させるた
めのデータとこの信号発生手段を動作させるためのクロ
ックを供給すると共に、前記モード切替手段により入力
モードに切り替わっている端子に入力されている信号を
前記スイッチ手段及び前記出力手段を通して入力し、入
力した信号に基づいて前記端子のショート/オープン検
査処理を行うコントローラとを、前記LSIの外部に具
備した構成を備えている。
According to a second aspect of the present invention, there is provided mode switching means for switching an arbitrary one of a plurality of terminals for connecting an LSI and an external wiring to an input mode or an output mode, and provided in the LSI. A terminal fixed to an output mode constituting at least a part of the plurality of terminals, an output unit outputting a signal applied to a terminal switched to an input mode by the mode switching unit, and the mode switching unit Switch means for electrically connecting / disconnecting the terminal switched to the input mode and the output means,
A switching control signal for controlling the operation of the mode switching means and the switch means is generated and supplied, and a high level or a low level is applied to a terminal switched to an output mode or a terminal fixed to the output mode by the mode switching means. A signal supply means for generating and supplying a signal;
And data for generating the signal and a clock for operating the signal generating means are supplied to the signal generating means, and input to a terminal switched to an input mode by the mode switching means. A controller that inputs a signal through the switch means and the output means and performs a short / open inspection process on the terminal based on the input signal is provided outside the LSI.

【0011】このような構成により、モード切替手段に
より前記した複数の端子の中のある端子を出力モードに
し、これに隣接する他の端子を入力モードにした後、入
力モードの端子を前記スイッチ手段により出力手段に接
続してから、前記信号供給手段により前記出力モードの
端子、又は出力モードに固定された端子に信号を供給
し、この時、コントローラは前記出力手段より入力され
る信号のレベルに基づいて、前記端子のショート/オー
プンを検査する。
With such a configuration, after one of the plurality of terminals is set to the output mode by the mode switching means and the other terminal adjacent thereto is set to the input mode, the input mode terminal is set to the switch means. Then, a signal is supplied to the terminal in the output mode or the terminal fixed in the output mode by the signal supply means, and at this time, the controller adjusts the level of the signal input from the output means. Then, the short / open of the terminal is inspected.

【0012】請求項3の発明は、前記モード切替手段や
前記スイッチ手段及び前記信号発生手段を動作モードと
するテスト信号を前記LSIの外部から入力するテスト
信号入力手段を設けた構成を備えている。
According to a third aspect of the present invention, there is provided a configuration including test signal input means for inputting a test signal for setting the mode switching means, the switch means, and the signal generation means in an operation mode from outside the LSI. .

【0013】このような構成により、前記入力手段によ
り、外部からテスト信号を前記LSIに入力することに
より、前記LSIは検査可能モードになる。
With such a configuration, a test signal is externally input to the LSI by the input means, whereby the LSI enters a testable mode.

【0014】請求項4の発明は、前記コントローラは検
査処理結果を表示する構成を備えている。
According to a fourth aspect of the present invention, the controller has a configuration for displaying a result of the inspection process.

【0015】このような構成により、検査者は検査結果
を見て、LSIの端子にショート/オープンがあるかど
うかを知る。
With this configuration, the inspector sees the inspection result and knows whether or not the LSI terminal has a short / open.

【0016】請求項5の発明は、前記コントローラは、
前記データと前記クロックを発生し、且つ前記LSIと
外部の配線を接続するための端子のショート/オープン
検査処理を行うパーソナルコンピュータを有する構成を
備えている。
According to a fifth aspect of the present invention, the controller comprises:
A configuration is provided that includes a personal computer that generates the data and the clock and performs a short / open inspection process of a terminal for connecting the LSI to an external wiring.

【0017】[0017]

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図1は本発明のLSIのショート
/オープン検査装置の第1の実施の形態を示したブロッ
ク図である。1はLSI60の基板検査回路を動作させ
るため、データとシフトクロックを供給するコントロー
ラで、パーソナルコンピュータ11、A/D変換器12
及びパラレルシリアル変換器13から成っている。2は
LSI60の本来の機能動作を行うランダムロジック回
路、3a,3bは双方向バッファで、アナログスイッチ
31a、31b、3ステート出力バッファ32a、32
b、通常のバッファ33a、33b及び基板上の配線と
接続するための端子A、端子Bを有している。4は基板
検査機能用の制御回路で、スイッチ回路62,64及び
アナログスイッチ31a、31bへ供給する検査用デー
タ信号を作成するシフトレジスタ41、このシフトレジ
スタ41の出力信号をデコードするデコーダ42を有し
ている。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a first embodiment of an LSI short / open inspection apparatus according to the present invention. Reference numeral 1 denotes a controller for supplying data and a shift clock for operating the board inspection circuit of the LSI 60, and includes a personal computer 11, an A / D converter 12
And a parallel-serial converter 13. Reference numeral 2 denotes a random logic circuit for performing the original function operation of the LSI 60, and reference numerals 3a and 3b denote bidirectional buffers, and analog switches 31a and 31b and three-state output buffers 32a and 32.
b, terminals A and B for connection to normal buffers 33a and 33b and wiring on the substrate. Reference numeral 4 denotes a control circuit for a board inspection function, which includes a shift register 41 for creating inspection data signals to be supplied to the switch circuits 62 and 64 and the analog switches 31a and 31b, and a decoder 42 for decoding an output signal of the shift register 41. doing.

【0018】62、64は双方向バッファ3a、3bの
3ステート出力バッファ32a、32bに対してテスト
モード時ハイレベル又はローレベルのテスト信号を出力
するスイッチ回路、61、63は3ステート出力バッフ
ァ32a、32bのオン、オフを行うテスト信号の供給
を可能とするスイッチ回路、5はショート及び未半田な
どによる端子のオプーンを検出するために端子A若しく
は端子Bから入力されたアナログ信号をLSI60の外
部に出力するチェック端子、71はコントローラ1から
のデータを入力するためのデータ端子、72はコントロ
ーラ1から制御回路4へシフトクロックを入力するため
のクロック端子、73はLSI60を基板検査モードに
するための信号を外部から入力するテスト端子で、ハイ
レベルの信号の入力で基板検査モードになる。74はデ
ータ端子71から入力したデータをモニターすることに
より、制御回路4が正常に動作していることを確認する
ための出力端子である。ここで、LSI60のショート
/オープン検査装置は図1でランダムロジック回路2を
除いた残りの部分であり、LSI60に実装されてい
る。
Reference numerals 62 and 64 denote switch circuits for outputting a high-level or low-level test signal to the three-state output buffers 32a and 32b of the bidirectional buffers 3a and 3b in the test mode. Reference numerals 61 and 63 denote three-state output buffers 32a. , 32b, a switch circuit for supplying a test signal for turning on and off, an analog signal inputted from a terminal A or a terminal B to detect an open signal of a terminal due to a short circuit, unsoldering, etc. , A data terminal for inputting data from the controller 1, a clock terminal 72 for inputting a shift clock from the controller 1 to the control circuit 4, and a 73 for setting the LSI 60 in the board inspection mode. This is a test terminal for inputting high-level signals. In made to the substrate inspection mode. Reference numeral 74 denotes an output terminal for monitoring the data input from the data terminal 71 to confirm that the control circuit 4 is operating normally. Here, the short / open inspection device of the LSI 60 is the remaining part except the random logic circuit 2 in FIG. 1 and is mounted on the LSI 60.

【0019】尚、スイッチ回路61と3ステート出力バ
ッファ32a、スイッチ回路63と3ステート出力バッ
ファ32bはそれぞれモード切替手段を構成し、アナロ
グスイッチ31aと31bはスイッチ手段を構成し、シ
フトレジスタ41は信号供給手段を構成している。テス
ト端子73はテスト信号入力手段を構成している。又、
パーソナルコンピュータ11は表示用のディスプレイを
備えているものとする。
The switch circuit 61 and the three-state output buffer 32a, the switch circuit 63 and the three-state output buffer 32b each constitute mode switching means, the analog switches 31a and 31b constitute switching means, and the shift register 41 comprises It constitutes a supply means. The test terminal 73 constitutes a test signal input unit. or,
The personal computer 11 has a display for display.

【0020】次に本実施の形態の動作について説明す
る。まず、1個のLSI60の隣接する端子A、端子B
のショートを検出する検査動作について図2を参照して
説明する。LSI60のテスト端子73にハイレベルの
信号を入力してLSI60をテストモードに設定するこ
とにより、シフトレジスタ41を動作可能状態にすると
共に、スイッチ回路61〜64を端子b側に切り替え
る。その後、コントローラ1から以下の制御を行い、端
子A、端子Bについてのショートの有無を判定する。
Next, the operation of this embodiment will be described. First, adjacent terminals A and B of one LSI 60
The inspection operation for detecting a short circuit will be described with reference to FIG. By setting the LSI 60 to the test mode by inputting a high-level signal to the test terminal 73 of the LSI 60, the shift register 41 is enabled and the switch circuits 61 to 64 are switched to the terminal b. Thereafter, the controller 1 performs the following control to determine whether or not the terminals A and B are short-circuited.

【0021】検査者はコントローラ1のパーソナルコン
ピュータ11を1個のLSI60の端子Aと端子B間の
ショートの有無を検査するモードに設定する。パーソナ
ルコンピュータ11は設定された前記モードに対応する
データとシフトレジスタ41を動作させるシフトクロッ
クをパラレルシリアル変換器13に出力する。これによ
り、パラレルシリアル変換器13からはシリアル化され
た前記データとシフトクロックがLSI60のデータ端
子71とクロック端子72に出力される。
The inspector sets the personal computer 11 of the controller 1 to a mode for inspecting the presence or absence of a short circuit between the terminals A and B of one LSI 60. The personal computer 11 outputs data corresponding to the set mode and a shift clock for operating the shift register 41 to the parallel-serial converter 13. As a result, the serialized data and the shift clock are output from the parallel-serial converter 13 to the data terminal 71 and the clock terminal 72 of the LSI 60.

【0022】まず、シフトレジスタ41は、第1ステッ
プにて、LSI60のスイッチ回路61のOEAにハイ
レベルの信号を供給して、3ステート出力バッファ32
aをオンとすることにより、スイッチ回路62と端子A
を接続して端子Aを出力モードに設定すると共に、スイ
ッチ回路62のDATA−Aにハイレベルの信号を供給
して、3ステート出力バッファ32aから前記ハイレベ
ルの信号を端子Aに出力する。また、これと同時に、L
SI60のスイッチ回路63のOEBにローレベルの信
号を供給して、3ステート出力バッファ32bをオフと
してスイッチ回路64と端子Bを切断して、端子Bを入
力モードとする。更に、この時、アナログスイッチ31
bにハイレベルのSW0を供給して、このアナログスイ
ッチ31bをオンとして、端子Bの入力信号をチェック
端子5に出力する。
First, the shift register 41 supplies a high-level signal to the OEA of the switch circuit 61 of the LSI 60 in the first step,
a, the switch circuit 62 and the terminal A
To set the terminal A to the output mode, supply a high-level signal to DATA-A of the switch circuit 62, and output the high-level signal to the terminal A from the three-state output buffer 32a. At the same time, L
A low-level signal is supplied to the OEB of the switch circuit 63 of the SI 60, the three-state output buffer 32b is turned off, the switch circuit 64 and the terminal B are disconnected, and the terminal B is set to the input mode. Further, at this time, the analog switch 31
The high-level SW0 is supplied to the terminal b, the analog switch 31b is turned on, and the input signal of the terminal B is output to the check terminal 5.

【0023】その後、コントローラ1のA/D変換器1
2はチェック端子5から出力される信号をA/D変換器
12でデジタル信号に変換してパーソナルコンピュータ
11に入力する。パーソナルコンピュータ11はLSI
60のシフトレジスタ41からスイッチ回路62に出力
したDATA−A(ハイレベルの信号)、即ち、LSI
60の端子Aに出力した信号と、チェック端子5から入
力された信号とを比較し、両者がハイレベルで一致する
かどうかを判定し、その判定結果を記憶する。
Thereafter, the A / D converter 1 of the controller 1
2 converts the signal output from the check terminal 5 into a digital signal by the A / D converter 12 and inputs the digital signal to the personal computer 11. The personal computer 11 is an LSI
DATA-A (high-level signal) output from the 60 shift register 41 to the switch circuit 62, that is, the LSI
The signal output to the terminal A 60 and the signal input from the check terminal 5 are compared, and it is determined whether or not both match at a high level, and the determination result is stored.

【0024】次にシフトレジスタ41は、第2ステップ
にて、スイッチ回路62のOEBにローレベルの信号を
供給して、3ステート出力バッファ32aからローレベ
ルの信号を端子Aに出力する。その後、コントローラ1
のパーソナルコンピュータ11はチェック端子5から出
力される信号をA/D変換器12でデジタル信号に変換
して入力する。パーソナルコンピュータ11はスイッチ
回路62に出力したDATA−A(ローレベル)、即
ち、端子Aに出力した信号と、チェック端子5から入力
された信号を比較し、両者がローレベルで一致するかど
うかを判定する。
Next, in a second step, the shift register 41 supplies a low-level signal to the OEB of the switch circuit 62, and outputs a low-level signal to the terminal A from the three-state output buffer 32a. Then, the controller 1
The personal computer 11 converts the signal output from the check terminal 5 into a digital signal by the A / D converter 12 and inputs the digital signal. The personal computer 11 compares DATA-A (low level) output to the switch circuit 62, that is, the signal output to the terminal A, with the signal input from the check terminal 5, and determines whether or not both match at the low level. judge.

【0025】パーソナルコンピュータ11は第1ステッ
プと第2ステップの両方で端子Aに出力した信号と、チ
ェック端子5から戻って来た信号とが一致した場合に限
り、端子Aと端子Bはショートしていると判定し、判定
結果を画面に表示する。
The personal computer 11 short-circuits the terminals A and B only when the signal output to the terminal A in both the first step and the second step matches the signal returned from the check terminal 5. Is determined, and the determination result is displayed on the screen.

【0026】次に、2個のLSI601、602の隣接
する端子Aと端子B間のショートを検出する検査動作に
ついて図3を参照して説明する。但し、LSI601と
602はLSI60と同一のものである。LSI601
及びLSI602に対し、それぞれのテスト端子73に
ハイレベルの信号を入力して各LSI601、602を
テストモードに設定して両LSI601、602のシフ
トレジスタ41を動作可能状態にすると共に、スイッチ
回路61〜64を端子b側に切り替える。その後、コン
トローラ1から以下の制御を行って、前記端子A、端子
B間のショートの有無を判定する。
Next, an inspection operation for detecting a short circuit between the adjacent terminals A and B of the two LSIs 601 and 602 will be described with reference to FIG. However, the LSIs 601 and 602 are the same as the LSI 60. LSI 601
A high-level signal is input to each test terminal 73 of the LSI 602 to set the respective LSIs 601 and 602 to the test mode to make the shift registers 41 of both the LSIs 601 and 602 operable. 64 is switched to the terminal b side. Thereafter, the controller 1 performs the following control to determine whether there is a short circuit between the terminals A and B.

【0027】検査者はコントローラ1のパーソナルコン
ピュータ11を端子A同士、端子B同士が接続された2
個のLSI601とLSI602のこれら端子Aと端子
B間のショートの有無を検査するモードとする。パーソ
ナルコンピュータ11は設定された前記モードに対応す
るデータと各LSI601、602のシフトレジスタ4
1を動作させるシフトクロックをパラレルシリアル変換
器131、132に出力する。
The examiner connects the personal computer 11 of the controller 1 to the terminals A connected to each other and the terminals B connected to each other.
In this mode, the presence or absence of a short circuit between the terminals A and B of the LSIs 601 and 602 is set. The personal computer 11 stores data corresponding to the set mode and the shift register 4 of each of the LSIs 601 and 602.
1 is output to the parallel-serial converters 131 and 132.

【0028】これにより、パラレルシリアル変換器13
1からはシリアル化された前記データとクロックがLS
I601のデータ端子71とクロック端子72に出力さ
れ、同時に。パラレルシリアル変換器132からはシリ
アル化された前記データとシリアル化されたクロックが
LSI602のデータ端子71とクロック端子72に出
力される。
Thus, the parallel-serial converter 13
From 1 the serialized data and clock are LS
It is output to the data terminal 71 and the clock terminal 72 of I601, and at the same time. The serialized data and the serialized clock are output from the parallel-serial converter 132 to the data terminal 71 and the clock terminal 72 of the LSI 602.

【0029】LSI602のシフトレジスタ41は、L
SI602のスイッチ回路61のOEAにハイレベルの
信号を供給すると共に、スイッチ回路63のOEBにハ
イレベルの信号を供給して、3ステート出力バッファ3
2aと3ステート出力バッファ32bをオンとして、端
子A2及び端子B2を出力モードに設定する。
The shift register 41 of the LSI 602 has L
A high-level signal is supplied to the OEA of the switch circuit 61 of the SI 602, and a high-level signal is supplied to the OEB of the switch circuit 63.
The 2a and 3 state output buffers 32b are turned on, and the terminals A2 and B2 are set to the output mode.

【0030】次にLSI602のシフトレジスタ41
は、LSI602のスイッチ回路62のDATA−Aに
ハイレベルの信号を、スイッチ回路64のDATA−B
にローレベルの信号をそれぞれ供給する。この時、3ス
テート出力バッファ32aと3ステート出力バッファ3
2bをオンしているため、端子A2にハイレベルの信号
が、端子B2にローレベルの信号が出力される。
Next, the shift register 41 of the LSI 602
Sends a high-level signal to DATA-A of the switch circuit 62 of the LSI 602 and the DATA-B of the switch circuit 64.
Are supplied with low-level signals. At this time, the three-state output buffer 32a and the three-state output buffer 3
Since 2b is on, a high-level signal is output to the terminal A2 and a low-level signal is output to the terminal B2.

【0031】次にLSI601のシフトレジスタ41
は、LSI601のスイッチ回路61のOEAと、スイ
ッチ回路63のOEBにローレベルの信号を供給して3
ステート出力バッファ32aと3ステート出力バッファ
32bをオフにすることにより、端子A1および端子B
1を入力モードに設定する。これと同時に同シフトレジ
スタ41は、LSI601のアナログスイッチ31aの
SWOにハイレベルの信号を供給してこのスイッチ31
aをオンとし、アナログスイッチ31bのSW1にロー
レベルの信号を供給して、このスイッチ31bをオフに
設定する。これにより、LSI601の端子A1の信号
はアナログスイッチ31aを通ってチェック端子5に出
力される。
Next, the shift register 41 of the LSI 601
Supplies a low-level signal to the OEA of the switch circuit 61 of the LSI 601 and the OEB of the switch circuit 63, and
By turning off the state output buffer 32a and the three-state output buffer 32b, the terminal A1 and the terminal B
Set 1 to input mode. At the same time, the shift register 41 supplies a high-level signal to the SWO of the analog switch 31a of the LSI
a is turned on, a low-level signal is supplied to SW1 of the analog switch 31b, and this switch 31b is turned off. As a result, the signal at the terminal A1 of the LSI 601 is output to the check terminal 5 through the analog switch 31a.

【0032】コントローラ1のパーソナルコンピュータ
11はチェック端子5の出力信号をA/D変換器121
でデジタル信号に変換して入力することにより、LSI
601の端子Aの電圧を測定し、その測定結果を記憶す
る。
The personal computer 11 of the controller 1 converts the output signal of the check terminal 5 into an A / D converter 121
By converting to a digital signal and inputting it, LSI
The voltage of terminal A of 601 is measured, and the measurement result is stored.

【0033】次に、LSI601のシフトレジスタ41
は、LSI601のアナログスイッチ31aのSW0に
ローレベルの信号を供給してこのアナログスイッチ31
aをオフにし、アナログスイッチ31bのSW1にハイ
レベルの信号を供給してアナログスイッチ31bをオン
に設定する。これにより、LSI601の端子B1の信
号はアナログスイッチ31bを通ってチェック端子5に
出力される。
Next, the shift register 41 of the LSI 601
Supplies a low-level signal to SW0 of the analog switch 31a of the LSI 601,
a is turned off, and a high-level signal is supplied to SW1 of the analog switch 31b to turn on the analog switch 31b. As a result, the signal at the terminal B1 of the LSI 601 is output to the check terminal 5 through the analog switch 31b.

【0034】コントローラ1のパーソナルコンピュータ
11はチェック端子5の出力信号をA/D変換器121
でデジタル信号に変換して入力することにより、LSI
601の端子Bの電圧を測定し、その測定結果を記憶す
る。次に、パーソナルコンピュータ11はLSI601
の端子Aと端子Bの測定電圧を比較し、端子Aの信号が
ハイレベルで、端子Bの信号がローレベルの信号であれ
ばショート無しと判定し、端子Aと端子Bの入力信号の
レベルが同レベルであればショート有りと判定する。
The personal computer 11 of the controller 1 converts the output signal of the check terminal 5 into an A / D converter 121.
By converting to a digital signal and inputting it, LSI
The voltage of terminal B of 601 is measured, and the measurement result is stored. Next, the personal computer 11 is the LSI 601
Comparing the measured voltages of the terminal A and the terminal B. If the signal of the terminal A is at a high level and the signal of the terminal B is at a low level, it is determined that there is no short circuit. Are the same level, it is determined that there is a short circuit.

【0035】次に、2個のLSIの隣接する端子A、端
子Bのオープンを検出する検査動作について図4を参照
して説明する。検査者はコントローラ1のパーソナルコ
ンピュータ11を端子A同士、端子B同士が接続された
2個のLSI601とLSI602のこれら端子A又は
端子Bの基板上の配線に対するオープンの有無を検査す
るモードとする。パーソナルコンピュータ11は設定さ
れた前記モードに対応するデータと各LSI601及び
LSI602のシフトレジスタ41を動作させるシフト
クロックをパラレルシリアル変換器131、132に出
力する。これにより、パラレルシリアル変換器131か
らはシリアル化された前記データとシフトクロックがL
SI601のデータ端子71とクロック端子72に出力
され、同時にパラレルシリアル変換器132からはシリ
アル化された前記データとシリアル化されたシフトクロ
ックがLSI602のデータ端子71とクロック端子7
2に出力される。
Next, an inspection operation for detecting the open state of the adjacent terminals A and B of two LSIs will be described with reference to FIG. The inspector sets the personal computer 11 of the controller 1 to a mode of inspecting the presence or absence of the wiring between the terminals A and the terminals B of the two LSIs 601 and 602 to which the terminals A and the terminals B are connected. The personal computer 11 outputs data corresponding to the set mode and a shift clock for operating the shift register 41 of each of the LSIs 601 and 602 to the parallel-serial converters 131 and 132. As a result, the serialized data and the shift clock are output from the parallel / serial converter 131 as L.
The data is output to the data terminal 71 and the clock terminal 72 of the SI 601, and at the same time, the serialized data and the serialized shift clock are output from the parallel-serial converter 132 to the data terminal 71 and the clock terminal 7 of the LSI 602.
2 is output.

【0036】LSI602のシフトレジスタ41はLS
I602のスイッチ回路61のOEAにハイレベルの信
号を供給して3ステート出力バッファ32aをオンとし
てスイッチ回路62と端子A2を接続することにより、
端子A2を出力モードにする。LSI602のシフトレ
ジスタ41はスイッチ回路62のDATA−Aをハイレ
ベルの信号として、この信号を3ステート出力バッファ
32aを通して端子A2に出力する。
The shift register 41 of the LSI 602 is LS
By supplying a high-level signal to the OEA of the switch circuit 61 of I602 and turning on the three-state output buffer 32a to connect the switch circuit 62 and the terminal A2,
The terminal A2 is set to the output mode. The shift register 41 of the LSI 602 sets DATA-A of the switch circuit 62 to a high level signal and outputs this signal to the terminal A2 through the three-state output buffer 32a.

【0037】次にLSI601のスイッチ回路61のO
EAにローレベルの信号を供給して、3ステート出力バ
ッファ32aをオフとすることにより、端子A1を入力
モードにする。LSI601のシフトレジスタ41はア
ナログスイッチ31aのSWOにハイレベルの信号を供
給してこのアナログスイッチ31aをオンにして、端子
A1に入力された信号をアナログスイッチ31aを通し
てチェック端子5に出力する。
Next, the O of the switch circuit 61 of the LSI 601 is
A low-level signal is supplied to the EA to turn off the three-state output buffer 32a, thereby setting the terminal A1 to the input mode. The shift register 41 of the LSI 601 supplies a high-level signal to the SWO of the analog switch 31a to turn on the analog switch 31a, and outputs the signal input to the terminal A1 to the check terminal 5 through the analog switch 31a.

【0038】次にコントローラ1のパーソナルコンピュ
ータ11はチェック端子5の出力信号をA/D変換器1
21でデジタル信号に変換して入力することにより、前
記端子A1の入力信号を測定して、その測定レベルを記
憶する。
Next, the personal computer 11 of the controller 1 outputs the output signal of the check terminal 5 to the A / D converter 1
By converting the digital signal into a digital signal at 21 and inputting it, the input signal at the terminal A1 is measured, and the measured level is stored.

【0039】次にLSI602のシフトレジスタ41は
スイッチ回路62のDATA−Aにローレベルの信号を
供給し、これを3ステート出力バッファ32aを通して
端子A2に出力する。その後、パーソナルコンピュータ
11はLSI601のチェック端子5の出力信号をA/
D変換器121でデジタル信号に変換して入力すること
により、端子A1の入力レベルを測定する。パーソナル
コンピュータ11はLSI602のスイッチ回路62の
DATA−Aをハイレベルの信号にした時の前記端子A
1の測定信号がハイレベルで、同スイッチ回路62のD
ATA−Aをローレベルの信号とした時の前記端子A1
の測定結果がローレベルであれば、A1端子とA2端子
間及びその周辺にオープン状態がないと判定するが、上
記以外の測定結果が得られた場合はオープンありと判定
する。
Next, the shift register 41 of the LSI 602 supplies a low-level signal to DATA-A of the switch circuit 62, and outputs this signal to the terminal A2 through the three-state output buffer 32a. After that, the personal computer 11 outputs the output signal of the check terminal 5 of the LSI 601 to A /
The input level of the terminal A1 is measured by converting the digital signal into a digital signal by the D converter 121 and inputting it. The personal computer 11 sets the terminal A when the DATA-A of the switch circuit 62 of the LSI 602 is set to a high level signal.
1 is at a high level, and D
The terminal A1 when ATA-A is a low level signal
If the measurement result is low, it is determined that there is no open state between the terminals A1 and A2 and around it, but if a measurement result other than the above is obtained, it is determined that there is an open state.

【0040】パーソナルコンピュータ11は端子B1と
端子B2間及びその周辺でのオープンの有無の判定も上
記と同様の動作によって判定する。
The personal computer 11 determines the presence or absence of an open state between the terminal B1 and the terminal B2 and the vicinity thereof by the same operation as described above.

【0041】本実施の形態によれば、LSI60(LS
I601又はLSI602に同じ)の端子A、端子Bの
ショート/オープンを検査するための基板検査回路を同
LSI60内に内蔵すると共に、基板検査回路を動作さ
せ且つ検査信号用のデータを供給して端子A、端子Bの
ショート/オープン検査を行うコントローラ1を外部に
設けることにより、LSI60が高密度実装された多端
子のLSIであっても、ベットネイルを接触させるラン
ドの数を少なくすることができる。このため、高密度実
装された多端子LSIに対しても、検査精度の高いファ
ンクションチェックを全ての端子に対して容易に行うこ
とができる。このため、精度の悪い目視検査や画像処理
に依る検査を組み合わせて行う必要がなく、検査工程を
簡素化でき、迅速且つ適格な検査を行うことができる。
又、上記検査用の制御回路4をLSI60に搭載してい
るため、LSIが多端子で高密度実装されたものであっ
ても、パーソナルコンピュータ11の検査用プログラム
は簡単なもので済ますことができるというメリットがあ
る。
According to the present embodiment, the LSI 60 (LS
A board inspection circuit for inspecting short / open of terminals A and B of I601 or LSI 602) is built in the same LSI 60, the substrate inspection circuit is operated, and data for an inspection signal is supplied. By providing the controller 1 for performing the short / open inspection of the terminal A and the terminal B outside, even if the LSI 60 is a multi-terminal LSI in which the LSI 60 is mounted at a high density, the number of lands that contact the bed nail can be reduced. . Therefore, even for a multi-terminal LSI mounted at high density, a function check with high inspection accuracy can be easily performed for all terminals. For this reason, it is not necessary to combine inaccurate visual inspection and inspection based on image processing, and the inspection process can be simplified, and quick and appropriate inspection can be performed.
Further, since the control circuit 4 for inspection is mounted on the LSI 60, the inspection program of the personal computer 11 can be simplified even if the LSI is mounted with many terminals and high density. There is an advantage.

【0042】なお、上記した実施の形態ではアナログス
イッチ31a、31b付の双方向バッファ3a、3bを
用いたが、これらバッファを通常モードでの出力端子と
してのみ使用するのであれば、図5に示すように出力バ
ッファ32c及びアナログスイッチ31aより成る一方
向性バッファ3aを搭載してもよく、上記実施の形態と
同様な効果を得ることができる。
In the above-described embodiment, the bidirectional buffers 3a and 3b with the analog switches 31a and 31b are used. However, if these buffers are used only as output terminals in the normal mode, they are shown in FIG. As described above, the unidirectional buffer 3a including the output buffer 32c and the analog switch 31a may be mounted, and the same effect as in the above embodiment can be obtained.

【0043】又、上記実施の形態ではLSI60につい
ている2個の隣接する端子A、Bの検査動作について説
明したが、これら端子は複数個あっても同様の構成にて
検査を行うことができ、同様の効果がある。
In the above embodiment, the inspection operation of the two adjacent terminals A and B of the LSI 60 has been described. However, even if there are a plurality of these terminals, the inspection can be performed with the same configuration. There is a similar effect.

【0044】[0044]

【発明の効果】以上記述した如く本発明によれば、LS
Iの全端子に対して端子の多少に拘りなくファンクショ
ンチェック検査を可能とすることにより、検査行程の簡
素化及び検査精度を向上させることができる。
As described above, according to the present invention, LS
By enabling the function check inspection for all the terminals of I regardless of the number of terminals, the inspection process can be simplified and the inspection accuracy can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のLSI端子のショート/オープン検査
装置を搭載したLSIの一実施の形態を示したブロック
図。
FIG. 1 is a block diagram showing an embodiment of an LSI equipped with an LSI terminal short / open inspection apparatus according to the present invention.

【図2】図1に示したLSIの隣接する端子のショート
の有無を検査する方法を説明するためのブロック図。
FIG. 2 is a block diagram for explaining a method for inspecting the presence or absence of a short circuit between adjacent terminals of the LSI shown in FIG. 1;

【図3】図1に示した2個のLSIの端子のショートの
有無を検査する方法を説明するためのブロック図。
FIG. 3 is a block diagram for explaining a method of checking whether or not the terminals of the two LSIs shown in FIG. 1 are short-circuited;

【図4】図1に示したLSI端子と基板のランドとのオ
ープンの有無を検査する方法を説明するためのブロック
図。
FIG. 4 is a block diagram for explaining a method of inspecting whether or not the LSI terminal and the land of the substrate shown in FIG. 1 are open;

【図5】本発明のLSI端子のショート/オープン検査
装置を搭載した他のLSIの構成例を示したブロック
図。
FIG. 5 is a block diagram showing a configuration example of another LSI in which an LSI terminal short / open inspection device of the present invention is mounted.

【符号の説明】[Explanation of symbols]

1 コントローラ 2 ランダムロジック回路 3a、3b 双方向バッファ 4 制御回路 5 チェック端子 11 パーソナルコンピュータ 12、121、122 A/D変換器 13、131、132 パラレル/シリアル変換器 31a、31b アナログスイッチ 32a、32b 3ステート出力バッファ 33a、33b バッファ 41 シフトレジスタ 42 デコーダ 60、601、602 LSI 61、62、63、64 スイッチ回路 71 データ端子 72 クロック端子 73 テスト端子 74 出力端子 A、A1、A2、B、B1、B2 端子 DESCRIPTION OF SYMBOLS 1 Controller 2 Random logic circuit 3a, 3b Bidirectional buffer 4 Control circuit 5 Check terminal 11 Personal computer 12, 121, 122 A / D converter 13, 131, 132 Parallel / serial converter 31a, 31b Analog switch 32a, 32b 3 State output buffers 33a, 33b Buffer 41 Shift register 42 Decoder 60, 601, 602 LSI 61, 62, 63, 64 Switch circuit 71 Data terminal 72 Clock terminal 73 Test terminal 74 Output terminal A, A1, A2, B, B1, B2 Terminal

───────────────────────────────────────────────────── フロントページの続き (72)発明者 椎名 勇人 東京都日野市旭が丘3丁目1番地の21 東 芝コミュニケーションテクノロジ株式会社 内 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Hayato Shiina 21 Toshiba Communication Technology Co., Ltd. 3-1-1 Asahigaoka, Hino-shi, Tokyo

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 LSIと外部の配線を接続するための複
数の端子の任意の端子を入力モードにするか出力モード
にするかを切り換えるモード切替手段と、 このモード切替手段により入力モードに切り替わってい
る端子に印加されている信号を出力する出力手段と、 前記入力モードに切り替わっている端子と前記出力手段
の電気的接離を行うスイッチ手段と、 前記モード切替手段やスイッチ手段の切替制御信号を発
生して供給すると共に前記モード切替手段により出力モ
ードに切り替わっている端子にハイレベル又はローレベ
ルの信号を発生して供給する信号供給手段とを前記LS
Iに具備し、 前記信号発生手段に前記信号を発生させるためのデータ
とこの信号発生手段を動作させるためのクロックを供給
すると共に、前記モード切替手段により入力モードに切
り替わっている端子に入力されている信号を前記スイッ
チ手段及び前記出力手段を通して入力し、入力した信号
に基づいて端子のショート/オープン検査処理を行うコ
ントローラとを、 前記LSIの外部に具備したことを特徴とするLSI端
子のショート/オープン検査装置。
1. Mode switching means for switching any one of a plurality of terminals for connecting an LSI and an external wiring to an input mode or an output mode, and switching to an input mode by the mode switching means. An output unit that outputs a signal applied to a terminal that is connected to the terminal; a switch unit that electrically connects and disconnects the terminal that is switched to the input mode with the output unit; and a switching control signal of the mode switching unit or the switching unit. And a signal supply means for generating and supplying a high-level or low-level signal to a terminal switched to an output mode by the mode switching means.
I, data for generating the signal and a clock for operating the signal generating means are supplied to the signal generating means, and input to a terminal switched to an input mode by the mode switching means. And a controller for inputting a signal through the switch means and the output means, and performing a short / open check process of the terminal based on the input signal, provided outside the LSI. Open inspection device.
【請求項2】 LSIと外部の配線を接続するための複
数の端子の任意の端子を入力モードにするか出力モード
にするかを切り換えるモード切替手段と、 前記LSIに設けられている複数の端子の少なくとも一
部を構成する出力モードに固定された端子と、 このモード切替手段により入力モードに切り替わってい
る端子に印加されている信号を出力する出力手段と、 前記モード切替手段によって入力モードに切り替わって
いる端子と前記出力手段の電気的接離を行うスイッチ手
段と、 前記モード切替手段やスイッチ手段の動作を制御する切
替制御信号を発生して供給すると共に前記モード切替手
段により出力モードに切り替わっている端子又は前記出
力モードに固定された端子にハイレベル又はローレベル
の信号を発生して供給する信号供給手段とを前記LSI
に具備し、 前記信号発生手段に前記信号を発生させるためのデータ
とこの信号発生手段を動作させるためのクロックを供給
すると共に、前記モード切替手段により入力モードに切
り替わっている端子に入力されている信号を前記スイッ
チ手段及び前記出力手段を通して入力し、入力した信号
に基づいて前記端子のショート/オープン検査処理を行
うコントローラとを、 前記LSIの外部に具備したことを特徴とするLSI端
子のショート/オープン検査装置。
2. A mode switching means for switching any one of a plurality of terminals for connecting an LSI and an external wiring to an input mode or an output mode, and a plurality of terminals provided in the LSI. A terminal fixed to an output mode which constitutes at least a part of the above, output means for outputting a signal applied to a terminal switched to the input mode by the mode switching means, and switching to the input mode by the mode switching means. A switch means for electrically connecting / disconnecting the terminal and the output means, generating and supplying a switching control signal for controlling the operation of the mode switching means and the switch means, and switching to an output mode by the mode switching means. Signal that generates and supplies a high-level or low-level signal to the Said and means LSI
And data for generating the signal and a clock for operating the signal generating means are supplied to the signal generating means, and are input to a terminal switched to an input mode by the mode switching means. A controller for inputting a signal through the switch means and the output means, and performing a short / open check process of the terminal based on the input signal, provided outside the LSI; Open inspection device.
【請求項3】 前記モード切替手段や前記スイッチ手段
及び前記信号発生手段を動作モードとするテスト信号を
前記LSIの外部から入力するテスト信号入力手段を設
けたことを特徴とする請求項1又は2記載のLSI端子
のショート/オープン検査装置。
3. A test signal input means for inputting a test signal for setting the mode switching means, the switch means, and the signal generation means to an operation mode from outside the LSI. The LSI terminal short / open inspection device described in the above.
【請求項4】 前記コントローラは検査処理結果を表示
することを特徴とする請求項1乃至3いずれか1記載の
ショート/オープン検査装置。
4. The short / open inspection apparatus according to claim 1, wherein the controller displays an inspection processing result.
【請求項5】 前記コントローラは、前記データと前記
クロックを発生し、且つ前記LSIと外部の配線を接続
するための端子のショート/オープン検査処理を行うパ
ーソナルコンピュータを有することを特徴とする請求項
1乃至4いずれか1記載のLSI端子のショート/オー
プン検査装置。
5. The controller according to claim 1, wherein the controller includes a personal computer that generates the data and the clock, and performs a short / open check process of a terminal for connecting the LSI to an external wiring. 5. The short / open inspection device for an LSI terminal according to any one of 1 to 4.
JP8244740A 1996-09-17 1996-09-17 Short/open inspection apparatus for terminals at lsi Withdrawn JPH1090360A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8244740A JPH1090360A (en) 1996-09-17 1996-09-17 Short/open inspection apparatus for terminals at lsi

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8244740A JPH1090360A (en) 1996-09-17 1996-09-17 Short/open inspection apparatus for terminals at lsi

Publications (1)

Publication Number Publication Date
JPH1090360A true JPH1090360A (en) 1998-04-10

Family

ID=17123193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8244740A Withdrawn JPH1090360A (en) 1996-09-17 1996-09-17 Short/open inspection apparatus for terminals at lsi

Country Status (1)

Country Link
JP (1) JPH1090360A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7251766B2 (en) 1999-02-02 2007-07-31 Fujitsu Limited Test method and test circuit for electronic device
JP2007524166A (en) * 2004-01-28 2007-08-23 ラムバス・インコーポレーテッド Adaptive allocation of I / O bandwidth using configurable interconnect topology

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7251766B2 (en) 1999-02-02 2007-07-31 Fujitsu Limited Test method and test circuit for electronic device
JP2007524166A (en) * 2004-01-28 2007-08-23 ラムバス・インコーポレーテッド Adaptive allocation of I / O bandwidth using configurable interconnect topology
JP2011204254A (en) * 2004-01-28 2011-10-13 Rambus Inc Adaptive-allocation of i/o bandwidth using configurable interconnect topology
JP4800224B2 (en) * 2004-01-28 2011-10-26 ラムバス・インコーポレーテッド Adaptive allocation of I / O bandwidth using configurable interconnect topology

Similar Documents

Publication Publication Date Title
JP2827229B2 (en) Semiconductor integrated circuit
JPH06249919A (en) Interterminal-connection test method of semiconductor integrated circuit device
JP2008256632A (en) Testing method and ic tester of semiconductor integrated circuit
JPH1090360A (en) Short/open inspection apparatus for terminals at lsi
JP2000221242A (en) Semiconductor tester
JP2002005999A (en) Semiconductor testing device
JP2010002315A (en) Semiconductor testing device and method for testing dc characteristic thereof
JPH09211076A (en) Circuit-board inspecting apparatus and semiconductor circuit
JP2005321204A (en) Semiconductor integrated circuit and test system
JP2001147254A (en) Device and method for testing semiconductor integrated circuit
JP3053012B2 (en) Test circuit and test method for semiconductor device
JP2002236147A (en) Semiconductor integrated circuit and its inspection method
KR100674026B1 (en) Method of detecting a board and apparatus for performing the same
JP2610824B2 (en) Logic circuit measuring device with high impedance function element
JP2996989B2 (en) Pin current measuring circuit of IC tester and its substrate
JPH04128666A (en) Semiconductor integrated circuit
JP3215600B2 (en) IC test equipment
JPH01262485A (en) Electronic circuit device
JPH0933611A (en) Ic testing device
JPH08136616A (en) Hybrid integrated circuit
JP2002311103A (en) Electronic circuit unit having connector for testing
JP3340459B2 (en) Signal determination device and signal determination method
JP2002243810A (en) Semiconductor device and inspecting method thereof
JPS636471A (en) Logic integrated circuit
JPH0727827A (en) Module and semiconductor integrated circuit device using the same

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20031202