JPH1084300A

JPH1084300A - 高周波フロントエンド回路

Info

Publication number: JPH1084300A
Application number: JP8238806A
Authority: JP
Inventors: Tadayoshi Nakatsuka; 忠良中塚; Junji Ito; 順治伊藤
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1996-09-10
Filing date: 1996-09-10
Publication date: 1998-03-31

Abstract

(57)【要約】【課題】高周波機器に使用されるフロントエンド回路
において、機器の高性能化、小型化、低コスト化を実現
する。【解決手段】入力されるＲＦ信号強度が極めて大きい
場合、高周波スイッチ回路４により低雑音増幅器を迂回
させて直接ミキサ回路にＲＦ信号を入力する。このと
き、入出力整合回路の整合条件を満足するために、迂回
路に整合補助回路を設ける。また、ＲＦ信号によりミキ
サが飽和しないようにするため、迂回路にもアッテネー
タを挿入する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、小型・軽量の高周
波受信機器に使用する高周波信号切り替え回路、高周波
信号減衰回路、低雑音増幅器、周波数混合器、及びこれ
らの機能を有する高周波用半導体装置を用いた高周波機
器に関するものである。

【０００２】

【従来の技術】従来の高周波機器の高周波回路部の第１
の例を図６６に、第２の例を図６７にそれぞれ示す。

【０００３】図６６において、１００１は低雑音増幅器
（以後ＬＮＡとする）、１００２は周波数混合器（以後
ミキサとする）、１００３は信号減衰回路（以後アッテ
ネータとする）、１００４は入力整合回路、１００５は
出力整合回路、１００６は周波数選択性フィルタ（以後
ＢＰＦとする）、１００７は高周波信号（以後ＲＦ信号
入力端子）、１００８はＲＦ信号出力端子、１００９は
中間周波数（以後ＩＦ信号とする）出力端子、１０１０
は局発信号（以後ＬＯ信号とする）入力端子である。

【０００４】図６７において、１０１１は利得制御型増
幅器（以後ＡＧＣアンプとする）、１００２はミキサ、
１００３はアッテネータ、１００４は入力整合回路、１
００５は出力整合回路、１００６はＢＰＦ、１００７は
ＲＦ信号入力端子、１００８はＲＦ信号出力端子、１０
０９は中間周波数ＩＦ信号出力端子、１０１０はＬＯ信
号入力端子、１０１２は利得制御端子（以後ＡＧＣ端子
とする）である。

【０００５】図６６及び図６７の高周波回路の動作につ
いて説明する。携帯電話に代表される移動体通信端末機
においては、最寄りの基地局との間で高周波信号を送受
信して通信を行うが、端末機においてはＩＦ端子１００
９への出力電力をある範囲内に収める必要がある。この
ため図１００の構成においては、アッテネータ１００３
により信号電力を減衰させ、ＬＮＡ１００１に入力され
る電力を制御している。また、図６７の構成において
は、ＡＧＣアンプの利得を制御することにより、ＩＦ出
力電力を制御している。

【０００６】

【発明が解決しようとする課題】しかしながら、上記図
６６の構成では、ＬＮＡ１００１が常に一定の利得を有
するため、アッテネータ１００３に過大な信号減衰量が
要求される。一般に、アッテネータの最大減衰量と最小
挿入損失とは比例関係にあり、最大減衰量を大きくする
ことは、すなわち最小挿入損失が増大し、受信機の感度
の低下を引き起こすため好ましくない。一方、図１０１
の構成では、増幅器自体の利得を制御するため、増幅器
の歪み特性の劣化をきたす上、入出力インピーダンスが
変化するという問題点を有していた。また、いずれの構
成においても、部品点数が非常に多くなり、機器の小型
化を困難なものにしていた。

【０００７】そこで本発明は、高周波機器に使用される
フロントエンド回路において、機器の高性能化、小型
化、低コスト化を実現することを目的とする。

【０００８】

【課題を解決するための手段】この課題を解決するため
に、本発明の高周波フロントエンド回路、及び半導体装
置は、以下の構成となっている。

【０００９】第１の手段として、１つの入力端子と２つ
の出力端子を有する第１の信号切り替え回路と、２つの
入力端子と１つの出力端子を有する第２の信号切り替え
回路と、第１及び第２の信号減衰器と、第１及び第２の
整合回路と、低雑音増幅器とを備え、前記第１の信号切
り替え回路の第１の出力端子を、前記第２の信号減衰器
の入力端子に接続し、前記第２の信号減衰器の出力端子
を、前記第２の信号切り替え回路の第１の入力端子に接
続し、前記第１の信号切り替え回路の第２の出力端子
に、前記信号減衰器と、前記第１の整合回路と、前記低
雑音増幅器と、前記第２の整合回路を任意の順序で縦続
接続し、前記第２の整合回路の出力端子を、前記第２の
信号切り替え回路の第２の入力端子に接続している。

【００１０】第２の手段として、特許請求項１のフロン
トエンド回路の一部もしくは全部を半導体基板上に集積
化している。

【００１１】第３の手段として、特許請求項１の構成に
おいて、第２の信号切り替え回路を有せず、前記第２の
信号減衰器の出力端子と前記第２の整合回路の出力端子
と、前記第２の信号切り替え回路の入力端子を接続して
いる。

【００１２】第４の手段として、特許請求項３のフロン
トエンド回路の一部もしくは全部を半導体基板上に集積
化している。

【００１３】第５の手段として、１つの入力端子と２つ
の出力端子を有し、信号切り替え機能と信号減衰機能と
を併せ持つ第１の信号切り替え減衰回路と、第１の整合
回路と、低雑音増幅器と、第２の整合回路と、２つの入
力端子と１つの出力端子を有する第２の信号切り替え減
衰回路を備え、前記第１の信号切り替え減衰回路の第１
の出力端子を前記第２の信号切り替え減衰回路の第１の
入力端子に接続し、前記第１の信号切り替え減衰回路の
第２の出力端子に、前記第１の整合回路と、前記低雑音
増幅器と、前記第２の整合回路を縦続接続し、前記第２
の整合回路の出力端子を、前記第２の信号切り替え減衰
回路の第２の入力端子に接続している。

【００１４】第６の手段として、特許請求項５のフロン
トエンド回路の一部もしくは全部を半導体基板上に集積
化している。

【００１５】第７の手段として、前記請求項３の構成に
おいて、第２の信号切り替え減衰回路を有せず、前記第
１の信号切り替え減衰回路の第１の出力端子と前記第２
の整合回路の出力端子を接続している。

【００１６】第８の手段として、特許請求項７のフロン
トエンド回路の一部もしくは全部を半導体基板上に集積
化している。

【００１７】第９の手段として、信号切り替え回路と、
第１及び第２の信号減衰器と、第１の整合回路と、低雑
音増幅器と、第２の整合回路とを備え、前記第１の信号
減衰器と、第１の整合回路と、低雑音増幅器と、第２の
整合回路とを任意の順序で縦続接続し、前記第１の信号
減衰器の入力端子に前記第２の信号減衰器の入力端子を
接続し、前記第２の整合回路の出力端子に前記信号切り
替え回路の出力端子を接続している。

【００１８】第１０の手段として、特許請求項９のフロ
ントエンド回路の一部もしくは全部を半導体基板上に集
積化している。

【００１９】第１１の手段として、特許請求項９におい
て、第２の信号減衰器と信号切り替え回路とを、信号切
り替え機能と信号減衰機能を併せ持つ一つの信号切り替
え減衰回路で置き換えている。

【００２０】第１２の手段として、特許請求項１１のフ
ロントエンド回路の一部もしくは全部を半導体基板上に
集積化している。

【００２１】第１３の手段として、１つの入力端子と２
つの出力端子を有する第１の信号切り替え回路と、２つ
の入力端子と１つの出力端子を有する第２の信号切り替
え回路と、第１及び第２の信号減衰器と、第１ないし第
３の整合回路と、低雑音増幅器とを備え、前記第１の整
合回路の出力端子に前記第１の信号切り替え回路の入力
端子を接続し、前記第１の信号切り替え回路の前記第２
の出力端子に前記信号減衰器と前記低雑音増幅器を縦続
接続し、前記低雑音増幅器の出力端子を前記第２の信号
切り替え回路の前記第２の入力端子に接続し、前記第２
の信号減衰回路と前記第３の整合回路を縦続接続し、前
記第１の信号切り替え回路の前記第１の出力端子を前記
第２の信号減衰器の入力端子に接続し、前記第３の整合
回路の出力端子を前記第２の信号切り替え回路の前記第
１の入力端子に接続した構成において、前記第３の整合
回路と、前記第１の入力端子と前記出力端子が導通状態
にある前記第２の信号切り替え回路と、前記第２の整合
回路を特性インピーダンスを持つ伝送線路に縦続接続し
た時の前記第３の整合回路の入力インピーダンスが、特
性インピーダンスを有する伝送線路と、前記第１の整合
回路と、前記入力端子と前記第１の出力端子が導通状態
にある前記第１の信号切り替え回路と、前記入力端子と
前記出力端子が導通状態にある前記第２の信号減衰器と
を縦続接続した時の、前記第１の信号減衰器の出力端子
の出力インピーダンスの複素共役値にほぼ等しくなるよ
うにしている。

【００２２】第１４の手段として、特許請求項１３のフ
ロントエンド回路の一部もしくは全部を半導体基板上に
集積化している。

【００２３】第１５の手段として、１つの入力端子と２
つの出力端子を有し、信号切り替え機能と信号減衰機能
とを併せ持つ第１の信号切り替え減衰回路と、２つの入
力端子と１つの出力端子を有する第２の信号切り替え減
衰回路と、第１ないし第３の整合回路と、低雑音増幅器
とを備え、前記第１の整合回路の出力端子に前記第１の
信号切り替え減衰回路の入力端子を接続し、前記第１の
信号切り替え減衰回路の前記第１の出力端子に前記低雑
音増幅器を接続し、前記低雑音増幅器の出力端子を前記
第２の信号切り替え減衰回路の前記第２の入力端子に接
続し、前記第１の信号切り替え減衰回路の前記第２の出
力端子を前記第３の整合回路の入力端子に接続し、前記
第３の整合回路の出力端子を前記第２の信号切り替え減
衰回路の前記第１の入力端子に接続した構成において、
前記第３の整合回路と、前記第１の入力端子と前記出力
端子が導通状態にある前記第２の信号切り替え減衰回路
と、前記第２の整合回路を特性インピーダンスを持つ伝
送線路に縦続接続した時の前記第３の整合回路の入力イ
ンピーダンスが、特性インピーダンスを有する伝送線路
と、前記第１の整合回路と、前記入力端子と前記第１の
出力端子が導通状態にある前記第１の信号切り替え減衰
回路とを縦続接続した時の、前記第１信号切り替え減衰
回路の前記第１の出力端子の出力インピーダンスの複素
共役値にほぼ等しくなるようにしている。

【００２４】第１６の手段として、特許請求項１５のフ
ロントエンド回路の一部もしくは全部を半導体基板上に
集積化している。

【００２５】第１７の手段として、１つの入力端子と２
つの出力端子を有する第１の信号切り替え回路と、２つ
の入力端子と１つの出力端子を有する第２の信号切り替
え回路と、第１及び第２の信号減衰器と、第１ないし第
３の整合回路と、低雑音増幅器とを備え、前記第１の整
合回路の出力端子に前記第１の信号切り替え回路の入力
端子を接続し、前記第１の信号切り替え回路の前記第２
の出力端子に前記第１の信号減衰器と前記低雑音増幅器
と第３の整合回路を縦続接続し、前記第３の整合回路の
出力端子を前記第２の信号切り替え回路の前記第２の入
力端子に接続し、前記第１の信号切り替え回路の前記第
１の出力端子を前記第２の信号減衰器の入力端子に接続
し、前記第２の信号減衰器の出力端子を、前記第２の信
号切り替え回路の前記第１の入力端子に接続した構成に
おいて、前記第３の整合回路と、前記第２の入力端子と
前記出力端子が導通状態にある前記第２の信号切り替え
回路と、前記第２の整合回路を特性インピーダンスを持
つ伝送線路に縦続接続した時の前記第３の整合回路の入
力インピーダンスが、前記低雑音増幅器の出力インピー
ダンスほぼ等しく、前記第１の入力端子と前記出力端子
が導通状態にある前記第２の信号切り替え回路と、前記
第２の整合回路を特性インピーダンスを持つ伝送線路に
縦続接続した時の前記信号切り替え回路の入力インピー
ダンスが、特性インピーダンスを有する伝送線路と、前
記第１の整合回路と、前記入力端子と前記第１の出力端
子が導通状態にある前記第１の信号切り替え回路とを縦
続接続した時の、前記第１の信号切り替え回路の第１の
出力端子の出力インピーダンスの複素共役値にほぼ等し
くなるようにしている。

【００２６】第１８の手段として、特許請求項１７のフ
ロントエンド回路の一部もしくは全部を半導体基板上に
集積化している。

【００２７】第１９の手段として、１つの入力端子と２
つの出力端子を有する信号切り替え回路と、第１及び第
２の信号減衰器と、第１ないし第３の整合回路と、低雑
音増幅器とを備え、前記第１の整合回路の出力端子に前
記信号切り替え回路の入力端子を接続し、前記信号切り
替え回路の前記第２の出力端子に前記信号減衰器と前記
低雑音増幅器と前記第３の整合回路と前記第２の整合回
路を縦続接続し、前記第２の信号減衰器の入力端子を、
前記信号切り替え回路の第１の出力端子に接続し、前記
第２の信号減衰器の出力端子を、前記第２の整合回路の
入力端子に接続した構成において、前記第３の整合回路
と、前記第２の整合回路とを特性インピーダンスを持つ
伝送線路に縦続接続した時の前記第３の整合回路の入力
インピーダンスが、前記低雑音増幅器の出力インピーダ
ンスにほぼ等しく、前記第２の整合回路を特性インピー
ダンスを持つ伝送線路に縦続接続した時の前記第２の整
合回路の入力インピーダンスが、特性インピーダンスを
有する伝送線路と、前記第１の整合回路と、前記入力端
子と前記第１の出力端子が導通状態にある前記信号切り
替え回路とを縦続接続した時の、前記信号切り替え回路
の第１の出力端子の出力インピーダンスの複素共役値に
ほぼ等しくなるようにしている。

【００２８】第２０の手段として、特許請求項１９のフ
ロントエンド回路の一部もしくは全部を半導体基板上に
集積化している。

【００２９】第２１の手段として、１つの入力端子と２
つの出力端子を有する第１の信号切り替え回路と、２つ
の入力端子と１つの出力端子を有する第２の信号切り替
え回路と、信号減衰器と、第１ないし第３の整合回路
と、低雑音増幅器とを備え、前記第１の整合回路の出力
端子に前記第１の信号切り替え回路の入力端子を接続
し、前記第１の信号切り替え回路の前記第２の出力端子
に前記第３の整合回路と前記第１の信号減衰器と前記低
雑音増幅器を縦続接続し、前記低雑音増幅器の出力端子
を前記第２の信号切り替え回路の前記第２の入力端子に
接続し、前記第１の信号切り替え回路の前記第１の出力
端子を前記第２の信号減衰器の入力端子に接続し、前記
第２の信号減衰器の出力端子を、前記第２の信号切り替
え回路の前記第１の入力端子に接続した構成において、
特性インピーダンスを持つ伝送線路と、前記第１の整合
回路と、前記入力端子と前記第２の出力端子が導通状態
にある前記第１の信号切り替え回路と、前記第３の整合
回路を縦続接続した時の前記第３の整合回路の出力イン
ピーダンスが、前記低雑音増幅器の入力インピーダンス
にほぼ等しく、前記第１の入力端子と前記出力端子が導
通状態にある前記第２の信号切り替え回路と、前記第２
の整合回路を特性インピーダンスを持つ伝送線路に縦続
接続した時の前記信号切り替え回路の入力インピーダン
スが、特性インピーダンスを有する伝送線路と、前記第
１の整合回路と、前記入力端子と前記第１の出力端子が
導通状態にある前記第１の信号切り替え回路とを縦続接
続した時の、前記第１の信号切り替え回路の第１の出力
端子の出力インピーダンスの複素共役値にほぼ等しくな
るようにしている。

【００３０】第２２の手段として、特許請求項２１のフ
ロントエンド回路の一部もしくは全部を半導体基板上に
集積化している。

【００３１】第２３の手段として、１つの入力端子と２
つの出力端子を有する信号切り替え回路と、信号減衰器
と、第１ないし第３の整合回路と、低雑音増幅器とを備
え、前記第１の整合回路の出力端子に前記信号切り替え
回路の入力端子を接続し、前記信号切り替え回路の前記
第２の出力端子に第３の整合回路と前記第１の信号減衰
器と前記低雑音増幅器と前記第２の整合回路を縦続接続
し、前記第２の信号減衰器の入力端子を、前記信号切り
替え回路の第１の出力端子に接続し、前記第２の信号減
衰器の出力端子を、前記第２の整合回路の入力端子に接
続した構成において、特性インピーダンスを持つ伝送線
路と、前記第１の整合回路と、前記信号切り替え回路の
前記第２の出力端子と、前記第３の整合回路とを縦続接
続した時の前記第３の整合回路の出力インピーダンス
が、前記低雑音増幅器の入力インピーダンスにほぼ等し
く、前記第２の整合回路を特性インピーダンスを持つ伝
送線路に縦続接続した時の前記第２の整合回路の入力イ
ンピーダンスが、特性インピーダンスを有する伝送線路
と、前記第１の整合回路と、前記入力端子と前記第１の
出力端子が導通状態にある前記信号切り替え回路とを縦
続接続した時の、前記信号切り替え回路の第１の出力端
子の出力インピーダンスの複素共役値にほぼ等しくなる
ようにしている。

【００３２】第２４の手段として、特許請求項２３のフ
ロントエンド回路の一部もしくは全部を半導体基板上に
集積化している。

【００３３】第２５の手段として、１つの入力端子と２
つの出力端子を有し、信号切り替え機能と信号減衰機能
とを併せ持つ第１の信号切り替え減衰回路と、２つの入
力端子と１つの出力端子を有する第２の信号切り替え減
衰回路と、第１ないし第３の整合回路と、低雑音増幅器
とを備え、前記第１の整合回路の出力端子に前記第１の
信号切り替え減衰回路の入力端子を接続し、前記第１の
信号切り替え減衰回路の前記第２の出力端子に前記低雑
音増幅器と第３の整合回路を縦続接続し、前記第３の整
合回路の出力端子を前記第２の信号切り替え減衰回路の
前記第２の入力端子に接続し、前記第１の信号切り替え
減衰回路の前記第１の出力端子を前記第２の信号切り替
え減衰回路の前記第１の入力端子に接続した構成におい
て、前記第３の整合回路と、前記入力端子と前記第２の
出力端子が導通状態にある前記第２の信号切り替え減衰
回路と、前記第２の整合回路を、特性インピーダンスを
持つ伝送線路に縦続接続した時の前記第３の整合回路の
入力インピーダンスが、前記低雑音増幅器の出力インピ
ーダンスにほぼ等しく、前記第１の入力端子と前記出力
端子が導通状態にある前記第２の信号切り替え減衰回路
と、前記第２の整合回路を特性インピーダンスを持つ伝
送線路に縦続接続した時の前記第２の信号切り替え減衰
回路の入力インピーダンスが、特性インピーダンスを有
する伝送線路と、前記第１の整合回路と、前記入力端子
と前記第１の出力端子が導通状態にある前記第１の信号
切り替え減衰回路とを縦続接続した時の、前記第１の信
号切り替え減衰回路の第１の出力端子の出力インピーダ
ンスの複素共役値にほぼ等しくなるようにしている。

【００３４】第２６の手段として、特許請求項２５のフ
ロントエンド回路の一部もしくは全部を半導体基板上に
集積化している。

【００３５】第２７の手段として、１つの入力端子と２
つの出力端子を有し、信号切り替え機能と信号減衰機能
とを併せ持つ信号切り替え減衰回路と、第１ないし第３
の整合回路と、低雑音増幅器とを備え、前記第１の整合
回路の出力端子に前記第１の信号切り替え減衰回路の入
力端子を接続し、前記第１の信号切り替え減衰回路の前
記第２の出力端子に前記低雑音増幅器と第３の整合回路
を縦続接続し、前記第３の整合回路の出力端子と、前記
第１の信号切り替え減衰回路の前記第１の出力端子と、
前記第２の整合回路の入力端子を接続した構成におい
て、前記第３の整合回路と、前記第２整合回路と、特性
インピーダンスを持つ伝送線路とを縦続接続した時の前
記第３の整合回路の出力端子の入力インピーダンスが、
前記低雑音増幅器の出力インピーダンスにほぼ等しく、
前記第２の整合回路を特性インピーダンスを持つ伝送線
路に縦続接続した時の前記第２の整合回路の入力インピ
ーダンスが、特性インピーダンスを有する伝送線路と、
前記第１の整合回路と、前記入力端子と前記第１の出力
端子が導通状態にある前記信号切り替え減衰回路とを縦
続接続した時の、前記信号切り替え減衰回路の第１の出
力端子の出力インピーダンスの複素共役値にほぼ等しく
なるようにしている。

【００３６】第２８の手段として、特許請求項２７のフ
ロントエンド回路の一部もしくは全部を半導体基板上に
集積化している。

【００３７】第２９の手段として、１つの入力端子と２
つの出力端子を有し、信号切り替え機能と信号減衰機能
とを併せ持つ第１の信号切り替え減衰回路と、２つの入
力端子と１つの出力端子を有する第２の信号切り替え減
衰回路と、第１ないし第３の整合回路と、低雑音増幅器
とを備え、前記第１の整合回路の出力端子に前記第１の
信号切り替え減衰回路の入力端子を接続し、前記第１の
信号切り替え減衰回路の前記第２の出力端子に前記第３
の整合回路と前記低雑音増幅器とを縦続接続し、前記低
雑音増幅器の出力端子を前記第２の信号切り替え減衰回
路の前記第２の入力端子に接続し、前記第１の信号切り
替え減衰回路の前記第１の出力端子を前記第２の信号切
り替え減衰回路の前記第１の入力端子に接続した構成に
おいて、特性インピーダンスを持つ伝送線路と、前記第
１の整合回路と、前記入力端子と前記第２の出力端子が
導通状態にある前記第１の信号切り替え減衰回路と、前
記第３の整合回路を縦続接続した時の前記第３の整合回
路の出力インピーダンスが、前記低雑音増幅器の入力イ
ンピーダンスにほぼ等しく、前記第１の入力端子と前記
出力端子が導通状態にある前記第２の信号切り替え減衰
回路と、前記第２の整合回路を特性インピーダンスを持
つ伝送線路に縦続接続した時の前記信号切り替え減衰回
路の第１の入力端子の入力インピーダンスが、特性イン
ピーダンスを有する伝送線路と、前記第１の整合回路
と、前記入力端子と前記第１の出力端子が導通状態にあ
る前記第１の信号切り替え減衰回路とを縦続接続した時
の、前記第１の信号切り替え減衰回路の第１の出力端子
の出力インピーダンスの複素共役値にほぼ等しくなるよ
うにしている。

【００３８】第３０の手段として、特許請求項２９のフ
ロントエンド回路の一部もしくは全部を半導体基板上に
集積化している。

【００３９】第３１の手段として、１つの入力端子と２
つの出力端子を有し、信号切り替え機能と信号減衰機能
とを併せ持つ信号切り替え減衰回路と、第１ないし第３
の整合回路と、低雑音増幅器とを備え、前記第１の整合
回路の出力端子に前記第１の信号切り替え減衰回路の入
力端子を接続し、前記第１の信号切り替え減衰回路の前
記第２の出力端子に前記第３の整合回路と前記低雑音増
幅器とを縦続接続し、前記低雑音増幅器の出力端子と、
前記第２の整合回路の入力端子と、前記第１の信号切り
替え減衰回路の前記第１の出力端子を接続した構成にお
いて、特性インピーダンスを持つ伝送線路と、前記第１
の整合回路と、前記入力端子と前記第２の出力端子が導
通状態にある前記第１の信号切り替え減衰回路と、前記
第３の整合回路を縦続接続した時の前記第３の整合回路
の出力インピーダンスが、前記低雑音増幅器の入力イン
ピーダンスにほぼ等しく、前記第２の整合回路を特性イ
ンピーダンスを持つ伝送線路に縦続接続した時の前記第
２の整合回路の入力端子の入力インピーダンスが、特性
インピーダンスを有する伝送線路と、前記第１の整合回
路と、前記入力端子と前記第１の出力端子が導通状態に
ある前記第１の信号切り替え減衰回路とを縦続接続した
時の、前記第１の信号切り替え減衰回路の第１の出力端
子の出力インピーダンスの複素共役値にほぼ等しくなる
ようにしている。

【００４０】第３２の手段として、特許請求項３１のフ
ロントエンド回路の一部もしくは全部を半導体基板上に
集積化している。

【００４１】第３３の手段として、信号切り替え回路
と、第１及び第２の信号減衰器と、第１ないし第３の整
合回路と、低雑音増幅器とを備え、前記信号減衰器と、
前記第２の信号減衰器と、前記低雑音増幅器とを縦続接
続し、前記信号切り替え回路と前記第３の整合回路を縦
続接続し、前記第１の信号減衰器の入力端子と、前記信
号切り替え回路の入力端子と、前記第１の整合回路の出
力端子を接続し、前記低雑音増幅器の出力端子と、前記
第３の整合回路の出力端子と、前記第２の整合回路の入
力端子を接続した構成において、前記第３の整合回路
と、前記第２の整合回路を、特性インピーダンスを有す
る伝送線路に縦続接続した時の、前記第３の整合回路の
入力インピーダンスが、特性インピーダンスを有する伝
送線路と、第１の整合回路と、入出力が導通状態にある
前記信号切り替え回路と入出力が導通状態にある前記第
２の信号減衰器とを縦続接続した時の、前記第２の信号
減衰器の出力端子の出力インピーダンスの複素共役値に
ほぼ等しいことを特徴とする高周波フロントエンド回
路。

【００４２】第３４の手段として、特許請求項３３のフ
ロントエンド回路の一部もしくは全部を半導体基板上に
集積化している。

【００４３】第３５の手段として、特許請求項３３にお
いて、前記信号切り替え回路と、前記第２の信号減衰回
路を、信号切り替え機能と信号減衰機能を併せ持つ信号
切り替え減衰回路で置き換えている。

【００４４】第３６の手段として、特許請求項３５のフ
ロントエンド回路の一部もしくは全部を半導体基板上に
集積化している。

【００４５】第３７の手段として、信号切り替え回路
と、第１及び第２の信号減衰器と、第１ないし第３の整
合回路と、低雑音増幅器とを備え、前記第１の信号減衰
器と前記低雑音増幅器と第３の整合回路とを縦続接続
し、前記第１の信号減衰器の入力端子と、前記第２の信
号減衰回路の入力端子と、前記第１の整合回路の出力端
子とを接続し、前記第３の整合回路の出力端子と、前記
信号切り替え回路の出力端子と、前記第２の整合回路の
入力端子を接続した構成において、前記第３の整合回路
と、前記第２の整合回路を、特性インピーダンスを有す
る伝送線路に縦続接続した時の、前記第３の整合回路の
入力インピーダンスが、前記低雑音増幅器の出力インピ
ーダンスの複素共役値にほぼ等しく、前記第２の整合回
路を、特性インピーダンスを有する伝送線路に縦続接続
した時の、前記第２の整合回路の入力インピーダンス
が、特性インピーダンスを有する伝送線路と、第１の整
合回路と、入出力端子が導通状態にある前記第２の信号
減衰器と、入出力端子が導通状態にある前記信号切り替
え回路を縦続接続した時の、前記信号切り替え回路の出
力端子の出力インピーダンスの複素共役値にほぼ等しく
なるようにしている。

【００４６】第３８の手段として、特許請求項３７のフ
ロントエンド回路の一部もしくは全部を半導体基板上に
集積化している。

【００４７】第３９の手段として、特許請求項３７にお
いて、前記信号切り替え回路と、前記第２の信号減衰回
路を、信号切り替え機能と信号減衰機能を併せ持つ信号
切り替え減衰回路で置き換えている。

【００４８】第４０の手段として、特許請求項３９のフ
ロントエンド回路の一部もしくは全部を半導体基板上に
集積化している。

【００４９】第４１の手段として、１つの入力端子と２
つの出力端子を有する第１の信号切り替え回路と、１つ
の入力端子と１つの出力端子を有する第２の信号切り替
え回路と、第１及び第２の信号減衰器と、第１ないし第
３の整合回路と、低雑音増幅器と、周波数混合器を備
え、前記第１の信号切り替え回路の第２の出力端子に、
前記第１の信号減衰器と、前記第１の整合回路と、前記
低雑音増幅器と、前記周波数混合器と、第２の整合回路
を縦続接続し、前記第２の信号減衰器と、前記第３の整
合回路と、前記第２の信号切り替え回路を縦続接続し、
前記第２の信号減衰器の入力端子を前記信号切り替え回
路の第１の出力端子に接続し、前記第２の信号切り替え
回路の出力端子を前記低雑音増幅器と前記周波数混合器
との接続点に接続した構成において、前記低雑音増幅器
と前記周波数混合器との接続点におけるインピーダンス
が、特性インピーダンスを有する伝送線路と、入力端子
と第１の出力端子が導通状態にある第１の信号切り替え
回路と、入力端子と出力端子が導通状態にある第２の信
号減衰器と、入力端子と出力端子が導通状態にある第２
の信号切り替え回路とを縦続接続した時の、前記第２の
信号切り替え回路の出力端子の出力インピーダンスが整
合させている。

【００５０】第４２の手段として、特許請求項４１のフ
ロントエンド回路の一部もしくは全部を半導体基板上に
集積化している。

【００５１】第４３の手段として、１つの入力端子と２
つの出力端子を有する信号切り替え回路と、第１及び第
２の信号減衰器と、第１ないし第３の整合回路と、低雑
音増幅器と、周波数混合器を備え、前記信号切り替え回
路の第２の出力端子に、前記第１の信号減衰器と、前記
第１の整合回路と、前記低雑音増幅器と、前記周波数混
合器と、第２の整合回路を縦続接続し、前記第２の信号
減衰器と、前記第３の整合回路とを縦続接続し、前記第
２の信号減衰器の入力端子を前記信号切り替え回路の第
１の出力端子に接続し、前記第３の整合回路の出力端子
を前記低雑音増幅器と前記周波数混合器との接続点に接
続した構成において、前記低雑音増幅器と前記周波数混
合器との接続点におけるインピーダンスが、特性インピ
ーダンスを有する伝送線路と、入力端子と第１の出力端
子が導通状態にある第１の信号切り替え回路と、入力端
子と出力端子が導通状態にある第２の信号減衰器とを縦
続接続した時の、前記第３の整合回路の出力端子の出力
インピーダンスが整合させている。

【００５２】第４４の手段として、特許請求項４３のフ
ロントエンド回路の一部もしくは全部を半導体基板上に
集積化している。

【００５３】第４５の手段として、１つの入力端子と２
つの出力端子を有し、信号切り替え機能と信号減衰機能
を併せ持つ信号切り替え減衰回路と、１つの入力端子と
１つの出力端子を有する信号切り替え回路と、第１ない
し第３の整合回路と、低雑音増幅器と、周波数混合器を
備え、前記信号切り替え減衰回路の第２の出力端子に、
前記第１の整合回路と、前記低雑音増幅器と、前記周波
数混合器と、前記第２の整合回路を縦続接続し、前記第
３の整合回路と前記信号切り替え回路を縦続接続し、前
記第３の整合回路の入力端子を前記信号切り替え減衰回
路の第１の出力端子に接続し、前記信号切り替え回路の
出力端子を前記低雑音増幅器と前記周波数混合器との接
続点に接続した構成において、前記低雑音増幅器と前記
周波数混合器との接続点におけるインピーダンスが、特
性インピーダンスを有する伝送線路と、入力端子と第１
の出力端子が導通状態にある第１の信号切り替え減衰回
路と、第３の整合回路と、入力端子と出力端子が導通状
態にある第２の信号切り替え回路とを縦続接続した時
の、前記第２の信号切り替え回路の出力端子の出力イン
ピーダンスに整合させている。

【００５４】第４６の手段として、特許請求項４５のフ
ロントエンド回路の一部もしくは全部を半導体基板上に
集積化している。

【００５５】第４７の手段として、１つの入力端子と２
つの出力端子を有し、信号切り替え機能と信号減衰機能
を併せ持つ信号切り替え減衰回路と、第１ないし第３の
整合回路と、低雑音増幅器と、周波数混合器を備え、前
記信号切り替え減衰回路の第２の出力端子に、前記第１
の整合回路と、前記低雑音増幅器と、前記周波数混合器
と、前記第２の整合回路を縦続接続し、前記第３の整合
回路と前記信号切り替え回路を縦続接続し、前記第３の
整合回路の入力端子を前記信号切り替え減衰回路の第１
の出力端子に接続し、前記第３の整合回路の出力端子を
前記低雑音増幅器と前記周波数混合器との接続点に接続
した構成において、前記低雑音増幅器と前記周波数混合
器との接続点におけるインピーダンスが、特性インピー
ダンスを有する伝送線路と、入力端子と第１の出力端子
が導通状態にある第１の信号切り替え減衰回路と、第３
の整合回路とを縦続接続した時の、前記第３の整合回路
の出力端子の出力インピーダンスに整合させている。

【００５６】第４８の手段として、特許請求項４７のフ
ロントエンド回路の一部もしくは全部を半導体基板上に
集積化している。

【００５７】第４９の手段として、１つの入力端子と１
つの出力端子を有する信号切り替え減衰回路と、１つの
入力端子と１つの出力端子を有する信号切り替え回路
と、信号減衰器と、第１ないし第３の整合回路と、低雑
音増幅器と、周波数混合器を備え、前記信号切り替え減
衰回路と、前記第１の整合回路と、前記低雑音増幅器
と、前記周波数混合器と、前記第２の整合回路を縦続接
続し、前記信号減衰器と、前記第３の整合回路と、前記
信号切り替え回路を縦続接続し、前記信号減衰器の入力
端子を前記信号切り替え減衰回路の入力端子に接続し、
前記信号切り替え回路の出力端子を前記低雑音増幅器と
前記周波数混合器との接続点に接続した構成において、
前記低雑音増幅器と前記周波数混合器との接続点におけ
るインピーダンスが、前記信号減衰器の入力端子と出力
端子が遮断状態において、特性インピーダンスを有する
伝送線路と、入力端子と出力端子が導通状態にある信号
減衰器と、第３の整合回路と、入力端子と出力端子が導
通状態にある信号切り替え回路とを縦続接続した時の、
前記信号切り替え回路の出力端子の出力インピーダンス
に整合させている。

【００５８】第５０の手段として、特許請求項４９のフ
ロントエンド回路の一部もしくは全部を半導体基板上に
集積化している。

【００５９】第５１の手段として、１つの入力端子と１
つの出力端子を有する第１及び第２の信号切り替え減衰
回路と、第１ないし第３の整合回路と、低雑音増幅器
と、周波数混合器を備え、前記第１の信号切り替え減衰
回路と、前記第１の整合回路と、前記低雑音増幅器と、
前記周波数混合器と、前記第２の整合回路を縦続接続
し、前記第３の整合回路と、前記第２の信号切り替え減
衰回路を縦続接続し、前記第３の整合回路の入力端子を
前記第１の信号切り替え減衰回路の入力端子に接続し、
前記第２の信号切り替え減衰回路の出力端子を前記低雑
音増幅器と前記周波数混合器との接続点に接続した構成
において、前記低雑音増幅器と前記周波数混合器との接
続点におけるインピーダンスが、前記第１の信号減衰器
の入力端子と出力端子が遮断状態において、特性インピ
ーダンスを有する伝送線路と、第３の整合回路と、入力
端子と出力端子が導通状態にある前記第２の信号切り替
え回路とを縦続接続した時の、前記第２の信号切り替え
減衰回路の出力端子の出力インピーダンスに整合させて
いる。

【００６０】第５２の手段として、特許請求項５１のフ
ロントエンド回路の一部もしくは全部を半導体基板上に
集積化している。

【００６１】第５３の手段として、１つの入力端子と２
つの出力端子を有する第１の信号切り替え回路と、１つ
の入力端子と１つの出力端子を有する第２の信号切り替
え回路と、第１及び第２の信号減衰器と、第１ないし第
３の整合回路と、低雑音増幅器と、周波数混合器を備
え、前記第１の整合回路の出力端子に前記第１の信号切
り替え回路の入力端子を接続し、前記第１の信号切り替
え回路の第２の出力端子に、前記第１の信号減衰器と、
前記低雑音増幅器と、前記周波数混合器と、第２の整合
回路を縦続接続し、前記第２の信号減衰器と、前記第３
の整合回路と、前記第２の信号切り替え回路を縦続接続
し、前記第２の信号減衰器の入力端子を前記第１の信号
切り替え回路の第１の出力端子に接続し、前記第２の信
号切り替え回路の出力端子を前記低雑音増幅器と前記周
波数混合器との接続点に接続した構成において、前記低
雑音増幅器と前記周波数混合器との接続点におけるイン
ピーダンスが、特性インピーダンスを有する伝送線路
と、前記第１の整合回路と、入力端子と第１の出力端子
が導通状態にある第１の信号切り替え回路と、入力端子
と出力端子が導通状態にある第２の信号減衰器と、入力
端子と出力端子が導通状態にある第２の信号切り替え回
路とを縦続接続した時の、前記第２の信号切り替え回路
の出力端子の出力インピーダンスに整合させている。

【００６２】第５４の手段として、特許請求項５３のフ
ロントエンド回路の一部もしくは全部を半導体基板上に
集積化している。

【００６３】第５５の手段として、１つの入力端子と２
つの出力端子を有し、信号切り替え機能と信号減衰機能
を有する信号切り替え減衰回路と、１つの入力端子と１
つの出力端子を有する信号切り替え回路と、第１ないし
第３の整合回路と、低雑音増幅器と、周波数混合器を備
え、前記第１の整合回路の出力端子に前記信号切り替え
減衰回路の入力端子を接続し、前記信号切り替え減衰回
路の第２の出力端子に、前記低雑音増幅器と、前記周波
数混合器と、第２の整合回路を縦続接続し、前記第３の
整合回路と、前記信号切り替え回路を縦続接続し、前記
第３の整合回路の入力端子を前記信号切り替え減衰回路
の第１の出力端子に接続し、前記信号切り替え回路の出
力端子を前記低雑音増幅器と前記周波数混合器との接続
点に接続した構成において、前記低雑音増幅器と前記周
波数混合器との接続点におけるインピーダンスが、特性
インピーダンスを有する伝送線路と、前記第１の整合回
路と、入力端子と第１の出力端子が導通状態にある信号
切り替え減衰回路と、第３の整合回路と、入力端子と出
力端子が導通状態にある信号切り替え回路とを縦続接続
した時の、前記信号切り替え回路の出力端子の出力イン
ピーダンスに整合させている。

【００６４】第５６の手段として、特許請求項５５のフ
ロントエンド回路の一部もしくは全部を半導体基板上に
集積化している。

【００６５】第５７の手段として、１つの入力端子と２
つの出力端子を有する信号切り替え回路と、第１及び第
２の信号減衰器と、第１ないし第３の整合回路と、低雑
音増幅器と、周波数混合器を備え、前記第１の整合回路
の出力端子に前記信号切り替え回路の入力端子を接続
し、前記信号切り替え回路の第２の出力端子に、前記第
１の信号減衰器と、前記低雑音増幅器と、前記周波数混
合器と、第２の整合回路を縦続接続し、前記第２の信号
減衰器と前記第３の整合回路の入力端子を縦続接続し、
前記第２の信号減衰器の入力端子を前記信号切り替え回
路の第１の出力端子に接続し、前記第３の整合回路の出
力端子を前記低雑音増幅器と前記周波数混合器との接続
点に接続した構成において、前記低雑音増幅器と前記周
波数混合器との接続点におけるインピーダンスが、特性
インピーダンスを有する伝送線路と、前記第１の整合回
路と、入力端子と第１の出力端子が導通状態にある前記
信号切り替え回路と、入力端子と出力端子が導通状態に
ある前記第２の信号減衰器と、第３の整合回路とを縦続
接続した時の、前記第３の整合回路の出力端子の出力イ
ンピーダンスに整合させている。

【００６６】第５８の手段として、特許請求項５７のフ
ロントエンド回路の一部もしくは全部を半導体基板上に
集積化している。

【００６７】第５９の手段として、１つの入力端子と２
つの出力端子を有し、信号切り替え機能と信号減衰機能
を併せ持つ信号切り替え減衰回路と、第１ないし第３の
整合回路と、低雑音増幅器と、周波数混合器を備え、前
記第１の整合回路の出力端子に前記信号切り替え減衰回
路の入力端子を接続し、前記信号切り替え減衰回路の第
２の出力端子に、前記低雑音増幅器と、前記周波数混合
器と、第２の整合回路を縦続接続し、前記第３の整合回
路の入力端子を前記信号切り替え回路の第１の出力端子
に接続し、前記第３の整合回路の出力端子を前記低雑音
増幅器と前記周波数混合器との接続点に接続した構成に
おいて、前記低雑音増幅器と前記周波数混合器との接続
点におけるインピーダンスが、特性インピーダンスを有
する伝送線路と、前記第１の整合回路と、入力端子と第
１の出力端子が導通状態にある前記信号切り替え回路
と、第３の整合回路とを縦続接続した時の、前記第３の
整合回路の出力端子の出力インピーダンスに整合させて
いる。

【００６８】第６０の手段として、特許請求項５９のフ
ロントエンド回路の一部もしくは全部を半導体基板上に
集積化したことを特徴とする半導体装置。

【００６９】第６１の手段として、１つの入力端子と１
つの出力端子を有する第１及び第２の信号切り替え回路
と、第１及び第２の信号減衰器と、第１ないし第３の整
合回路と、低雑音増幅器と、周波数混合器を備え、前記
第１の整合回路と、前記第１の信号切り替え回路と、前
記第１の信号減衰器と、前記低雑音増幅器と、前記周波
数混合器と、前記第２の整合回路を縦続接続し、前記第
２の信号減衰器と、前記第３の整合回路と、前記第２の
信号切り替え回路を縦続接続し、前記第２の信号減衰器
の入力端子を前記第１の信号切り替え回路の入力端子に
接続し、前記第２の信号切り替え回路の出力端子を前記
低雑音増幅器と前記周波数混合器との接続点に接続した
構成において、前記低雑音増幅器と前記周波数混合器と
の接続点におけるインピーダンスが、前記第１の信号切
り替え回路の入力端子と出力端子が遮断状態において、
特性インピーダンスを有する伝送線路と、第１の整合回
路と、入力端子と出力端子が導通状態にある前記第２の
信号減衰器と、前記第３の整合回路と、入力端子と出力
端子が導通状態にある前記第２の信号切り替え回路とを
縦続接続した時の、前記第２の信号切り替え回路の出力
端子の出力インピーダンスに整合させている。

【００７０】第６２の手段として、特許請求項６１のフ
ロントエンド回路の一部もしくは全部を半導体基板上に
集積化している。

【００７１】第６３の手段として、１つの入力端子と１
つの出力端子を有し、信号切り替え機能と信号減衰機能
を併せ持つ第１及び第２の信号切り替え回路と、第１な
いし第３の整合回路と、低雑音増幅器と、周波数混合器
とを備え、前記第１の整合回路と、前記第１の信号切り
替え減衰回路と、前記低雑音増幅器と、前記周波数混合
器と、前記第２の整合回路を縦続接続し、前記第３の整
合回路と、前記第２の信号切り替え減衰回路を縦続接続
し、前記第３の整合回路の入力端子を前記第１の信号切
り替え減衰回路の入力端子に接続し、前記第２の信号切
り替え減衰回路の出力端子を前記低雑音増幅器と前記周
波数混合器との接続点に接続した構成において、前記低
雑音増幅器と前記周波数混合器との接続点におけるイン
ピーダンスが、前記第１の信号切り替え減衰回路の入力
端子と出力端子が遮断状態において、特性インピーダン
スを有する伝送線路と、前記第３の整合回路と、入力端
子と出力端子が導通状態にある前記第２の信号切り替え
減衰回路とを縦続接続した時の、前記第２の信号切り替
え減衰回路の出力端子の出力インピーダンスに整合させ
ている。

【００７２】第６４の手段として、特許請求項６３のフ
ロントエンド回路の一部もしくは全部を半導体基板上に
集積化している。

【００７３】

【発明の実施の形態】以下本発明の実施の形態につい
て、図１から図４０１までを用いて説明する。

【００７４】（実施の形態１）図１は本発明の第１の実
施の形態を表す高周波フロントエンド回路のＲＦ出力端
子までの回路ブロック図を示すものである。また、図２
は本発明の第１の実施の形態を表す高周波フロントエン
ド回路のＲＦ出力端子までの回路図を示すものである。

【００７５】図１及び図２において、１はＬＮＡ、２、
３はアッテネータ、４は１入力２出力型スイッチ回路、
５は２入力１出力型スイッチ回路、６は入力整合回路、
７は出力整合回路、８はＲＦ入力端子、９はＲＦ出力端
子である。入力整合回路６はＬＮＡ１の入力インピーダ
ンスに整合し、出力整合回路７はＬＮＡ１の出力インピ
ーダンスに整合している。

【００７６】以上のように構成された高周波フロントエ
ンド回路について、以下その動作を述べる。

【００７７】まず、ＲＦ入力端子８からの入力電力が、
ＬＮＡ１の入力飽和電力よりも十分に小さい場合、ＲＦ
信号は経路１を通る。すなわち、図１においては、スイ
ッチ４の１−３端子間は短絡、１−２端子間は開放、ま
たスイッチ５の５−６端子間は短絡、４−６端子間は開
放であり、アッテネータ２は最小の減衰量に設定されて
いる。このときＲＦ信号は、スイッチ４、アッテネータ
２及び入力整合回路６を経てＬＮＡ１で増幅され、出力
整合回路７及びスイッチ５を経て出力される。また、図
２においては、スイッチ４において制御端子２３１、２
３２の電位を制御することにより、ＦＥＴ１１０、１１
３をオン状態、ＦＥＴ１１１、１１２をオフ状態にす
る。同様にスイッチ５において制御端子２３３、２３４
の電位を制御することにより、ＦＥＴ１１４、１１７を
オン状態、ＦＥＴ１１５、１１６をオフ状態にする。ま
た、アッテネータ２は制御端子２３５、２３６の電位を
制御することによりＦＥＴ１３０をオン状態、ＦＥＴ１
３１、１３２をオフ状態にする。ＬＮＡ１は逆方向アイ
ソレーションを考慮してカスコード接続としている。こ
のとき、入力電力をＰｉｎ１（ｄＢｍ）、ＬＮＡの利得
をＧ（ｄＢ）、出力電力をＰｏｕｔ１（ｄＢｍ）とすれ
ば、Ｐｏｕｔ１＝Ｐｉｎ１＋Ｇで表される。尚、上式において、スイッチ４及び５とア
ッテネータ２の損失は十分に小さいとして無視してい
る。

【００７８】次に、ＲＦ入力電力が十分に大きくなり、
上記方法では出力電力Ｐｏｕｔが上限値Ｐｍａｘを越え
る場合、図１においては、アッテネータ２の減衰量を入
力電力に応じて増加させ、出力電力がＰｏｕｔ以下にな
るようアッテネータの損失を調整する。この場合もＲＦ
信号は経路１を通る。また、図２においては、制御端子
２３５の電圧を制御することにより、ＦＥＴ１３０の抵
抗値を変化させて減衰量を調整すると同時に、制御端子
１３１の電圧を制御することによりＦＥＴ１３１及び１
３２の抵抗値を変化させ、アッテネータ２の入出力イン
ピーダンスを調整する。

【００７９】このとき、入力電力をＰｉｎ２（ｄＢ
ｍ）、ＬＮＡの利得をＧ（ｄＢ）、アッテネータ１の損
失をＬ１、出力電力をＰｏｕｔ２（ｄＢｍ）とすれば、Ｐｏｕｔ２＝Ｐｉｎ２−Ｌ１＋Ｇで表される。尚、上式において、スイッチ４及び５の損
失は十分に小さいとして無視している。

【００８０】さらにＲＦ入力電力が大きくなり、アッテ
ネータの最大減衰量を用いても出力電力がＰｍａｘを越
える場合、ＲＦ信号を経路２に通す。すなわち、図１に
おいては、スイッチ４の端子１−２間を短絡、端子１−
３間を開放とし、スイッチ５の４−６間を短絡、５−６
間を開放とする。アッテネータ３は後段のミキサが飽和
しないようにその減衰量を調整する。また、図２におい
ては、スイッチ４において制御端子２３１、２３２の電
位を制御することにより、ＦＥＴ１１０、１１３をオフ
状態、ＦＥＴ１１１、１１２をオン状態にする。同様に
スイッチ５において制御端子２３３、２３４の電位を制
御することにより、ＦＥＴ１１４、１１７をオフ状態、
ＦＥＴ１１５、１１６をオン状態にする。また、アッテ
ネータ３は制御端子２３７、２３８の電位を制御するこ
とによりその減衰量を調整する。このとき、入力電力を
Ｐｉｎ３（ｄＢｍ）、アッテネータ２の損失をＬ２、出
力電力をＰｏｕｔ３（ｄＢｍ）とすれば、Ｐｏｕｔ３＝Ｐｉｎ３−Ｌ２で表される。尚、上式において、スイッチ４及び５の損
失は十分に小さいとして無視している。これにより、過
大入力時においてもＲＦ出力を設定された範囲に保つこ
とができる。

【００８１】（実施の形態２）図４は本発明の第２の実
施の形態を表す高周波フロントエンド回路の、ＲＦ出力
端子までの回路ブロック図を示すものである。また、図
５は本発明の第２の実施の形態を表す高周波フロントエ
ンド回路のＲＦ出力端子までの回路図を示すものであ
る。

【００８２】図４及び図５において、１はＬＮＡ、２、
３はアッテネータ、４は１入力２出力型スイッチ回路、
６は入力整合回路、７は出力整合回路、８はＲＦ入力端
子、９はＲＦ出力端子である。入力整合回路６はＬＮＡ
１の入力インピーダンスに整合し、出力整合回路７はＬ
ＮＡ１の出力インピーダンスに整合している。

【００８３】以上のように構成された高周波フロントエ
ンド回路について、以下その動作を述べる。

【００８４】基本的な動作は実施の形態１と同様である
が、実施の形態２が実施の形態１と異なる点は、実施の
形態２ではスイッチ５を省略した点であり、これにより
回路の小型化を図ることができる。

【００８５】まず、ＲＦ入力端子８からの入力電力が十
分に小さい場合、図１においては、ＲＦ信号は経路１を
通り、スイッチ４の端子１−３間を短絡、端子１−２間
を開放とし、さらにアッテネータ３を最大減衰量に設定
する。これによりスイッチ４の端子２側の影響を最小限
に抑えることができる。また、図５においては、スイッ
チ４において制御端子２３１、２３２の電位を制御する
ことにより、ＦＥＴ１１０、１１３をオン状態、ＦＥＴ
１１１、１１２をオフ状態にする。また、アッテネータ
２は制御端子２３５、２３６の電位を制御することによ
りＦＥＴ１３０をオン状態、ＦＥＴ１３１、１３２をオ
フ状態にする。ＲＦ入力電力が増大した場合の動作は実
施の形態１と同様である。

【００８６】（実施の形態３）図６は本発明の第３の実
施の形態を表す高周波フロントエンド回路のＲＦ出力端
子までの回路ブロック図を示すものである。また図７は
本発明の第３の実施の形態を表す高周波フロントエンド
回路のＲＦ出力端子までの回路図を示すものである。

【００８７】図６及び図７において、１はＬＮＡ、６は
入力整合回路、７は出力整合回路、８はＲＦ入力端子、
９はＲＦ出力端子、１０は１入力２出力型スイッチアッ
テネータ回路、１１は２入力１出力型スイッチアッテネ
ータ回路である。図６及び図７において、入力整合回路
６はＬＮＡ１の入力インピーダンスに整合し、出力整合
回路７はＬＮＡ１の出力インピーダンスに整合してい
る。スイッチアッテネータ回路とは、スイッチ機能とア
ッテネータ機能を併せ持つ回路であり、スイッチアッテ
ネータ１０については端子１−２間、及び端子１−３間
の減衰量を、短絡と開放の間の任意の値に設定できる
上、入出力インピーダンスは常に一定に保たれる回路で
ある。スイッチアッテネータ１１についても、端子４−
６間、及び端子５−６間で同様の機能を有する。

【００８８】以上のように構成された高周波フロントエ
ンド回路について、以下その動作を述べる。

【００８９】図６において、まず、ＲＦ入力端子８から
の入力電力が、ＬＮＡ１の入力飽和電力よりも十分に小
さい場合、ＲＦ信号は経路１を通る。すなわち、スイッ
チアッテネータ１０は端子１−３間が短絡、端子１−２
間が開放であり、スイッチアッテネータ１１は端子５−
６間が短絡、端子４−６間が開放である。このときＲＦ
信号は、スイッチアッテネータ１０から入力整合回路６
を経てＬＮＡ１で増幅され、出力整合回路７及びスイッ
チアッテネータ１１を経て出力される。図７において
は、スイッチアッテネータ１０において制御端子２４０
ａ〜２４０ｅの電位を制御することにより、ＦＥＴ１４
１、１４４をオン状態、ＦＥＴ１４０、１４２、１４３
をオフ状態にする。同様にスイッチ５において制御端子
２４１ａ、２４１ｅの電位を制御することにより、ＦＥ
Ｔ１４６、１４９をオン状態、ＦＥＴ１４５、１４７、
１４８をオフ状態にする。

【００９０】このとき、入力電力をＰｉｎ１（ｄＢ
ｍ）、ＬＮＡの利得をＧ（ｄＢ）、出力電力をＰｏｕｔ
１（ｄＢｍ）とすれば、Ｐｏｕｔ１＝Ｐｉｎ１＋Ｇで表される。尚、上式において、スイッチアッテネータ
１０及び１１の最小損失は十分に小さいとして無視して
いる。

【００９１】次に、ＲＦ入力電力が十分に大きく、かつ
ＬＮＡ１の入力飽和電力以下であり、上記方法では出力
電力Ｐｏｕｔが上限値Ｐｍａｘを越える場合、図６にお
いては、スイッチアッテネータ１１をアッテネータとし
て使用し、その減衰量を入力電力に応じて増加させ、出
力電力がＰｍａｘ以下になるように調整する。図７にお
いては、ＦＥＴ１４６で減衰を行い、ＦＥＴ１４５及び
１４７で入出力インピーダンスを調整する。この場合も
ＲＦ信号は経路１を通る。

【００９２】このとき、入力電力をＰｉｎ２（ｄＢ
ｍ）、ＬＮＡの利得をＧ（ｄＢ）、スイッチアッテネー
タ１１の損失をＬ１、出力電力をＰｏｕｔ２（ｄＢｍ）
とすれば、Ｐｏｕｔ２＝Ｐｉｎ２−Ｌ１＋Ｇで表される。尚、上式において、スイッチアッテネータ
１０の最小損失は十分に小さいとして無視している。

【００９３】ＲＦ入力電力がさらに大きくなり、かつＬ
ＮＡ１の入力飽和電力を越える場合、図６においては、
スイッチアッテネータ１０をアッテネータとして使用
し、その減衰量を入力電力に応じて増加させ、出力電力
がＰｍａｘ以下になるよう減衰量を調整する。図１２４
においては、ＦＥＴ１４１で減衰を行い、ＦＥＴ１４０
及び１４２で入出力インピーダンスを調整する。この場
合もＲＦ信号は経路１を通る。

【００９４】このとき、入力電力をＰｉｎ３（ｄＢ
ｍ）、ＬＮＡの利得をＧ（ｄＢ）、スイッチアッテネー
タ１１の損失をＬ１、スイッチアッテネータ１０の損失
をＬ２、出力電力をＰｏｕｔ３（ｄＢｍ）とすれば、Ｐｏｕｔ３＝Ｐｉｎ３−Ｌ１−Ｌ２＋Ｇで表される。このように、増幅器の後段から減衰を行う
ことはごく一般的であり、これはＲＦ信号のＳ／Ｎ比の
劣化による増幅器の雑音指数劣化を防ぐことを目的とし
ている。

【００９５】さらにＲＦ入力電力が大きくなり、スイッ
チアッテネータ１０及び１１の最大減衰量を用いても出
力電力がＰｍａｘを越える場合、ＲＦ信号を経路２に通
す。すなわち、図６においては、スイッチアッテネータ
１０の端子１−２間を短絡、端子１−３間を開放とし、
スイッチアッテネータ１１の４−６間を短絡、５−６間
を開放とする。このとき、後段のミキサが飽和しないよ
うにスイッチアッテネータ１０及び１１の減衰量を任意
に設定することができる。図７においては、スイッチア
ッテネータ１０において制御端子２４０ａ〜２４０ｅの
電位を制御することにより、ＦＥＴ１４０、１４１、１
４４をオフ状態、ＦＥＴ１４２、１４３をオン状態にす
る。同様にスイッチ５において制御端子２４１ａ、２４
１ｅの電位を制御することにより、ＦＥＴ１４５、１４
６、１４９をオフ状態、ＦＥＴ１４７、１４８をオン状
態にする。また、入力電力に応じて、ＦＥＴ１４３、１
４８の減衰量を調整し、同時にＦＥＴ１４０、１４４、
１４５、１４９の抵抗値を制御することにより入出力イ
ンピーダンスを調整する。

【００９６】このとき、入力電力をＰｉｎ４（ｄＢ
ｍ）、スイッチアッテネータ１１の損失をＬ１、スイッ
チアッテネータ１０の損失をＬ２、出力電力をＰｏｕｔ
４（ｄＢｍ）とすれば、Ｐｏｕｔ４＝Ｐｉｎ４−Ｌ１−Ｌ２で表される。これにより、過大入力時においてもＲＦ出
力を設定された範囲に保つことができる。

【００９７】（実施の形態４）図８は本発明の第４の実
施の形態を表す高周波フロントエンド回路の、ＲＦ出力
端子までの回路ブロック図を示すものである。また、図
９は本発明の第４の実施の形態を表す高周波フロントエ
ンド回路のＲＦ出力端子までの回路図を示すものであ
る。図８及び図９において、１はＬＮＡ、１０は１入力
２出力型スイッチアッテネータ回路、６は入力整合回
路、７は出力整合回路、８はＲＦ入力端子、９はＲＦ出
力端子である。入力整合回路６はＬＮＡ１の入力インピ
ーダンスに整合し、出力整合回路７はＬＮＡ１の出力イ
ンピーダンスに整合している。

【００９８】以上のように構成された高周波フロントエ
ンド回路について、以下その動作を述べる。

【００９９】基本的な動作は実施の形態３と同様である
が、実施の形態４が実施の形態３と異なる点は、実施の
形態４ではスイッチアッテネータ１１を省略した点であ
り、これにより回路の小型化を図ることができる。

【０１００】まず、ＲＦ入力端子８からの入力電力が十
分に小さい場合には、図８において、ＲＦ信号は経路１
を通り、スイッチ４の端子１−３間を短絡、端子１−２
間を開放とする。図９においては、スイッチアッテネー
タ１０において制御端子２４０ａ〜２４０ｅの電位を制
御することにより、ＦＥＴ１４１、１４４をオン状態、
ＦＥＴ１４０、１４２、１４３をオフ状態にする。

【０１０１】ＲＦ入力電力が増大した場合の動作は実施
の形態３と同様であるが、ＲＦ信号が経路２を通る場合
は、ＬＮＡ１の動作を停止させる。

【０１０２】（実施の形態５）図１０は本発明の第５の
実施の形態を表す高周波フロントエンド回路の、ＲＦ出
力端子までの回路ブロック図を示すものである。また、
図１１は本発明の第５の実施の形態を表す高周波フロン
トエンド回路のＲＦ出力端子までの回路図を示すもので
ある。図１０及び図１１において、１はＬＮＡ、２、３
はアッテネータ、６は入力整合回路、７は出力整合回
路、８はＲＦ入力端子、９はＲＦ出力端子、１２は１入
力１出力型スイッチ回路である。

【０１０３】以上のように構成された高周波フロントエ
ンド回路について、以下その動作を述べる。

【０１０４】まず、ＲＦ入力端子８からの入力電力が、
ＬＮＡ１の入力飽和電力よりも十分に小さい場合、ＲＦ
信号は経路１を通る。すなわち、図１０においては、ス
イッチ１２の入出力端子間は開放でありアッテネータ２
は最小の減衰量に設定されている。ＲＦ信号は、アッテ
ネータ２及び入力整合回路６を経てＬＮＡ１で増幅さ
れ、出力整合回路７を経て出力される。図１１において
は、制御端子２４０の電圧を制御することによりスイッ
チ１２のＦＥＴ１２０をオフすると同時に、アッテネー
タ２のＦＥＴ１３０をオン、ＦＥＴ１３１及び１３２を
オフにする。このとき、入力電力をＰｉｎ１（ｄＢ
ｍ）、ＬＮＡの利得をＧ（ｄＢ）、出力電力をＰｏｕｔ
１（ｄＢｍ）とすれば、Ｐｏｕｔ１＝Ｐｉｎ１＋Ｇで表される。尚、上式において、アッテネータ２の損失
は十分に小さいとして無視している。

【０１０５】次に、ＲＦ入力電力が十分に大きくなり、
上記方法では出力電力Ｐｏｕｔが上限値Ｐｍａｘを越え
る場合、アッテネータ２の減衰量を入力電力に応じて増
加させ、出力電力がＰｏｕｔ以下になるようアッテネー
タの損失を調整する。この場合もＲＦ信号は経路１を通
る。図１１においては、ＦＥＴ１３０で減衰を行うと同
時に、ＦＥＴ１３１、１３２で入出力インピーダンスを
調整する。

【０１０６】このとき、入力電力をＰｉｎ２（ｄＢ
ｍ）、ＬＮＡの利得をＧ（ｄＢ）、アッテネータ２の損
失をＬ１、出力電力をＰｏｕｔ２（ｄＢｍ）とすれば、Ｐｏｕｔ２＝Ｐｉｎ２−Ｌ１＋Ｇで表される。

【０１０７】さらにＲＦ入力電力が大きくなり、アッテ
ネータの最大減衰量を用いても出力電力がＰｍａｘを越
える場合、ＲＦ信号を経路２に通す。すなわち、図１０
においては、スイッチ１２の入出力端子間を短絡とし、
アッテネータ３は後段のミキサが飽和しないようにその
減衰量を調整する。図１１においては、ＦＥＴ１３０、
１３１をオフ、ＦＥＴ１３２をオンとし、ＦＥＴ１３
３、１３４、１３５の減衰量を調整する。

【０１０８】このとき、入力電力をＰｉｎ３（ｄＢ
ｍ）、アッテネータ３の損失をＬ３、出力電力をＰｏｕ
ｔ３（ｄＢｍ）とすれば、Ｐｏｕｔ３＝Ｐｉｎ３−Ｌ３で表される。尚、上式において、スイッチ１２の最小損
失は十分に小さいとして無視している。これにより、過
大入力時においてもＲＦ出力を設定された範囲に保ち、
増幅器、ミキサ等の非線形素子が飽和するのを防ぐこと
ができる。

【０１０９】（実施の形態６）図１２は本発明の第６の
実施の形態を表す高周波フロントエンド回路のＲＦ出力
端子までの回路ブロック図を示すものである。また図１
３は本発明の第６の実施の形態を表す高周波フロントエ
ンド回路のＲＦ出力端子までの回路図を示すものであ
る。図１２及び図１３において、１はＬＮＡ、２はアッ
テネータ、６は入力整合回路、７は出力整合回路、８は
ＲＦ入力端子、９はＲＦ出力端子、１３は１入力１出力
型スイッチアッテネータ回路である。

【０１１０】以上のように構成された高周波フロントエ
ンド回路について、以下その動作を述べる。

【０１１１】まず、ＲＦ入力端子８からの入力電力が、
ＬＮＡ１の入力飽和電力よりも十分に小さい場合、ＲＦ
信号は経路１を通る。すなわち、図１２においては、ス
イッチアッテネータ１３の入出力端子間は開放でありア
ッテネータ２は最小の減衰量に設定されている。このと
きＲＦ信号は、アッテネータ２及び入力整合回路６を経
てＬＮＡ１で増幅され、出力整合回路７を経て出力され
る。図１３においては、制御端子２３７、２３８の電圧
を制御することによりスイッチアッテネータ３のＦＥＴ
１３３、１３４、１３５をオフすると同時に、アッテネ
ータ２のＦＥＴ１３０をオン、ＦＥＴ１３１及び１３２
をオフにする。

【０１１２】このとき、入力電力をＰｉｎ１（ｄＢ
ｍ）、ＬＮＡの利得をＧ（ｄＢ）、出力電力をＰｏｕｔ
１（ｄＢｍ）とすれば、Ｐｏｕｔ１＝Ｐｉｎ１＋Ｇで表される。尚、上式において、アッテネータ２の損失
は十分に小さいとして無視している。

【０１１３】次に、ＲＦ入力電力が十分に大きくなり、
上記方法では出力電力Ｐｏｕｔが上限値Ｐｍａｘを越え
る場合、アッテネータ２の減衰量を入力電力に応じて増
加させ、出力電力がＰｏｕｔ以下になるよう調整する。
図１３においては、ＦＥＴ１３０で信号を減衰させると
同時に、ＦＥＴ１３１、１３２でインピーダンス調整を
行う。この場合もＲＦ信号は経路１を通る。

【０１１４】入力電力をＰｉｎ２（ｄＢｍ）、ＬＮＡの
利得をＧ（ｄＢ）、アッテネータ２の損失をＬ１、出力
電力をＰｏｕｔ２（ｄＢｍ）とすれば、Ｐｏｕｔ２＝Ｐｉｎ２−Ｌ１＋Ｇで表される。

【０１１５】さらにＲＦ入力電力が大きくなり、アッテ
ネータの最大減衰量を用いても出力電力がＰｍａｘを越
える場合、ＲＦ信号を経路２に通す。すなわち、図１２
においては、スイッチアッテネータ１３の入出力端子間
を導通状態にすると同時にその減衰量を、後段のミキサ
が飽和しないように調整する図３においては、ＦＥＴ１
３３で減衰を行い、ＦＥＴ１３４、１３５でインピーダ
ンス整合を行う。

【０１１６】このとき、入力電力をＰｉｎ３（ｄＢ
ｍ）、スイッチアッテネータ１３の損失をＬ３（ｄ
Ｂ）、出力電力をＰｏｕｔ３（ｄＢｍ）とすれば、Ｐｏｕｔ３＝Ｐｉｎ３−Ｌ３で表される。これにより、過大入力時においてもＲＦ出
力を設定された範囲に保ち、増幅器、ミキサ等の非線形
素子が飽和するのを防ぐことができる。

【０１１７】（実施の形態７）図１４は本発明の第７の
実施の形態を表す高周波フロントエンド回路のＲＦ出力
端子までの回路ブロック図を示すものである。また、図
１５は本発明の第７の実施の形態を表す高周波フロント
エンド回路のＲＦ出力端子までの回路図を示すものであ
る。図１４及び図１５において、１はＬＮＡ、２、３は
アッテネータ、４は１入力２出力型スイッチ回路、５は
２入力１出力型スイッチ回路、６は入力整合回路、７は
出力整合回路、８はＲＦ入力端子、９はＲＦ出力端子、
１４は整合補正回路である。

【０１１８】以上のように構成された高周波フロントエ
ンド回路について、以下その動作を述べる。

【０１１９】まず、ＲＦ入力端子８からの入力電力が、
ＬＮＡ１の入力飽和電力よりも十分に小さい場合、ＲＦ
信号は経路１を通る。すなわち、図１４においては、ス
イッチ４の１−３端子間は短絡、１−２端子間は開放、
またスイッチ５の５−６端子間は短絡、４−６端子間は
開放であり、アッテネータ２は最小の減衰量に設定され
ている。入力整合回路６はＬＮＡ１の入力インピーダン
スに整合し、出力整合回路７はＬＮＡ１の出力インピー
ダンスに整合している。このときＲＦ信号は、スイッチ
４、アッテネータ２及び入力整合回路６を経てＬＮＡ１
で増幅され、出力整合回路７及びスイッチ５を経て出力
される。図１５においては、スイッチ４においてはＦＥ
Ｔ１１０、１１３がオン、ＦＥＴ１１１、１１２がオ
フ、アッテネータ２においてはＦＥＴ１３０がオン、Ｆ
ＥＴ１３１、１３２がオフ、スイッチ５においてはＦＥ
Ｔ１１４、１１７がオン、ＦＥＴ１１５、１１６がオフ
となる。

【０１２０】このとき入力電力をＰｉｎ１（ｄＢｍ）、
ＬＮＡの利得をＧ（ｄＢ）、出力電力をＰｏｕｔ１（ｄ
Ｂｍ）とすれば、Ｐｏｕｔ１＝Ｐｉｎ１＋Ｇで表される。尚、上式において、スイッチ４及び５とア
ッテネータ２の損失は十分に小さいとして無視してい
る。

【０１２１】次に、ＲＦ入力電力が十分に大きくなり、
上記方法では出力電力Ｐｏｕｔが上限値Ｐｍａｘを越え
る場合、アッテネータ２の減衰量を入力電力に応じて増
加させ、出力電力がＰｏｕｔ以下になるようアッテネー
タの損失を調整する。図１５においては、ＦＥＴ１３０
で減衰を行い、ＦＥＴ１３１、１３２でインピーダンス
整合を行う。この場合もＲＦ信号は経路１を通る。

【０１２２】入力電力をＰｉｎ２（ｄＢｍ）、ＬＮＡの
利得をＧ（ｄＢ）、アッテネータ２の損失をＬ１、出力
電力をＰｏｕｔ２（ｄＢｍ）とすれば、Ｐｏｕｔ２＝Ｐｉｎ２−Ｌ１＋Ｇで表される。尚、上式において、スイッチ４及び５の損
失は十分に小さいとして無視している。

【０１２３】さらにＲＦ入力電力が大きくなり、アッテ
ネータの最大減衰量を用いても出力電力がＰｍａｘを越
える場合、ＲＦ信号を経路２に通す。すなわち、図１４
においては、スイッチ４の端子１−２間を短絡、端子１
−３間を開放とし、スイッチ５の４−６間を短絡、５−
６間を開放とする。このとき、入力整合回路６の出力イ
ンピーダンスと出力整合回路７の入力インピーダンスが
異なるため、これを補正する目的で整合回路１４を挿入
している。また、アッテネータ３は後段のミキサが飽和
しないようにその減衰量を調整する。図１５において
は、スイッチ４のＦＥＴ１１０、１１３をオフ、ＦＥＴ
１１１、１１２をオン、スイッチ５のＦＥＴ１１５、１
１６をオン、ＦＥＴ１１４、１１７をオフとし、アッテ
ネータ３のＦＥＴ１３３の減衰量を入力電力に応じて調
整する。

【０１２４】このとき、入力電力をＰｉｎ３（ｄＢ
ｍ）、アッテネータ２の損失をＬ２、出力電力をＰｏｕ
ｔ３（ｄＢｍ）とすれば、Ｐｏｕｔ３＝Ｐｉｎ３−Ｌ２で表される。尚、上式において、スイッチ４及び５の損
失は十分に小さいとして無視している。これにより、過
大入力時においてもＲＦ出力を設定された範囲に保つこ
とができる。

【０１２５】実施の形態７の特徴は、半導体基板上に集
積化することが比較的容易なＬＮＡ、スイッチ、アッテ
ネータ整合回路を整合回路６、７の「内側」に配置した
ことであり、これにより回路の小型化が容易になる。

【０１２６】（実施の形態８）図１６は本発明の第８の
実施の形態を表す高周波フロントエンド回路の、ＲＦ出
力端子までの回路ブロック図を示すものである。また図
１７は本発明の第８の実施の形態を表す高周波フロント
エンド回路のＲＦ出力端子までの回路図を示すものであ
る。図１６及び図１７において、１はＬＮＡ、４は１入
力２出力型スイッチアッテネータ回路、５は２入力１出
力型スイッチアッテネータ回路、６は入力整合回路、７
は出力整合回路、８はＲＦ入力端子、９はＲＦ出力端
子、１４は整合補正回路である。

【０１２７】以上のように構成された高周波フロントエ
ンド回路について、以下その動作を述べる。

【０１２８】まず、ＲＦ入力端子８からの入力電力が、
ＬＮＡ１の入力飽和電力よりも十分に小さい場合、ＲＦ
信号は経路１を通る。すなわち、スイッチアッテネータ
１０の１−３端子間は短絡、１−２端子間は開放、また
スイッチアッテネータ１１の５−６端子間は短絡、４−
６端子間は開放である。入力整合回路６はＬＮＡ１の入
力インピーダンスに整合し、出力整合回路７はＬＮＡ１
の出力インピーダンスに整合している。このときＲＦ信
号は、入力整合回路６及びスイッチアッテネータ１０を
経てＬＮＡ１で増幅され、スイッチアッテネータ１１及
び出力整合回路７を経て出力される。

【０１２９】入力電力をＰｉｎ１（ｄＢｍ）、ＬＮＡの
利得をＧ（ｄＢ）、出力電力をＰｏｕｔ１（ｄＢｍ）と
すれば、Ｐｏｕｔ１＝Ｐｉｎ１＋Ｇで表される。尚、上式において、スイッチアッテネータ
１０及び１１の最小損失は十分に小さいとして無視して
いる。

【０１３０】次に、ＲＦ入力電力が十分に大きくなり、
上記方法では出力電力Ｐｏｕｔが上限値Ｐｍａｘを越え
る場合、スイッチアッテネータ１０の減衰量を入力電力
に応じて増加させ、出力電力がＰｏｕｔ以下になるよう
アッテネータの損失を調整する。この場合もＲＦ信号は
経路１を通る。

【０１３１】入力電力をＰｉｎ２（ｄＢｍ）、ＬＮＡの
利得をＧ（ｄＢ）、スイッチアッテネータ１０の損失を
Ｌ１、出力電力をＰｏｕｔ２（ｄＢｍ）とすれば、Ｐｏｕｔ２＝Ｐｉｎ２−Ｌ１＋Ｇで表される。尚、上式において、スイッチアッテネータ
１１の損失は十分に小さいとして無視している。

【０１３２】さらにＲＦ入力電力が大きくなり、スイッ
チアッテネータ１０の最大減衰量を用いても出力電力が
Ｐｍａｘを越える場合、ＲＦ信号を経路２に通す。すな
わち、スイッチアッテネータ１０の端子１−２間を短
絡、端子１−３間を開放とし、スイッチアッテネータ１
１の４−６間を短絡、５−６間を開放とする。このと
き、入力整合回路６の出力インピーダンスと出力整合回
路７の入力インピーダンスのが異なるため、これを補正
する目的で整合回路１４を挿入している。また、スイッ
チアッテネータ１０及び１１により、後段のミキサが飽
和しないようにその減衰量を調整する。このとき、入力
電力をＰｉｎ３（ｄＢｍ）、スイッチアッテネータ１０
及び１１の損失をそれぞれＬ２及びＬ３、出力電力をＰ
ｏｕｔ３（ｄＢｍ）とすれば、Ｐｏｕｔ３＝Ｐｉｎ３−Ｌ２−Ｌ３で表される。これにより、過大入力時においてもＲＦ出
力を設定された範囲に保つことができる。

【０１３３】実施の形態８の特徴は、スイッチ回路とア
ッテネータ回路を一体化した点であり、これにより回路
の小型化が容易になる。

【０１３４】（実施の形態９）図１８は本発明の第９の
実施の形態を表す高周波フロントエンド回路のＲＦ出力
端子までの回路ブロック図を示すものである。また図１
９は本発明の第９の実施の形態を表す高周波フロントエ
ンド回路のＲＦ出力端子までの回路図を示すものであ
る。図１８及び図１９において、１はＬＮＡ、２、３は
アッテネータ、４は１入力２出力型スイッチ回路、５は
２入力１出力型スイッチ回路、６は入力整合回路、７は
出力整合回路、８はＲＦ入力端子、９はＲＦ出力端子、
１５は整合補正回路である。

【０１３５】以上のように構成された高周波フロントエ
ンド回路について、以下その動作を述べる。

【０１３６】まず、ＲＦ入力端子８からの入力電力が、
ＬＮＡ１の入力飽和電力よりも十分に小さい場合、ＲＦ
信号は経路１を通る。すなわち、スイッチ４の１−３端
子間は短絡、１−２端子間は開放、またスイッチ５の５
−６端子間は短絡、４−６端子間は開放であり、アッテ
ネータ２は最小の減衰量に設定されている。入力整合回
路６はＬＮＡ１の入力インピーダンスに整合し、出力整
合回路７及び整合補正回路１５の縦続接続回路はＬＮＡ
１の出力インピーダンスに整合している。また、入力整
合回路６の出力インピーダンスは出力整合回路７の入力
インピーダンスと一致するように設定されており、ＬＮ
Ａの出力インピーダンスと整合させる目的で整合補正回
路１５を挿入している。このときＲＦ信号は、スイッチ
４、アッテネータ２及び入力整合回路６を経てＬＮＡ１
で増幅され、整合補正回路１５、スイッチ５及び出力整
合回路７を経て出力される。

【０１３７】入力電力をＰｉｎ１（ｄＢｍ）、ＬＮＡの
利得をＧ（ｄＢ）、出力電力をＰｏｕｔ１（ｄＢｍ）と
すれば、Ｐｏｕｔ１＝Ｐｉｎ１＋Ｇで表される。尚、上式において、スイッチ４及び５とア
ッテネータ２の損失は十分に小さいとして無視してい
る。

【０１３８】次に、ＲＦ入力電力が十分に大きくなり、
上記方法では出力電力Ｐｏｕｔが上限値Ｐｍａｘを越え
る場合、アッテネータ２の減衰量を入力電力に応じて増
加させ、出力電力がＰｏｕｔ以下になるようアッテネー
タの損失を調整する。この場合もＲＦ信号は経路１を通
る。

【０１３９】入力電力をＰｉｎ２（ｄＢｍ）、ＬＮＡの
利得をＧ（ｄＢ）、アッテネータ２の損失をＬ１、出力
電力をＰｏｕｔ２（ｄＢｍ）とすれば、Ｐｏｕｔ２＝Ｐｉｎ２−Ｌ１＋Ｇで表される。尚、上式において、スイッチ４及び５の損
失は十分に小さいとして無視している。

【０１４０】さらにＲＦ入力電力が大きくなり、アッテ
ネータの最大減衰量を用いても出力電力がＰｍａｘを越
える場合、ＲＦ信号を経路２に通す。すなわち、スイッ
チ４の端子１−２間を短絡、端子１−３間を開放とし、
スイッチ５の４−６間を短絡、５−６間を開放とする。
また、アッテネータ３は後段のミキサが飽和しないよう
にその減衰量を調整する。このとき、入力電力をＰｉｎ
３（ｄＢｍ）、アッテネータ２の損失をＬ２、出力電力
をＰｏｕｔ３（ｄＢｍ）とすれば、Ｐｏｕｔ３＝Ｐｉｎ３−Ｌ２で表される。尚、上式において、スイッチ４及び５の損
失は十分に小さいとして無視している。これにより、過
大入力時においてもＲＦ出力を設定された範囲に保つこ
とができる。

【０１４１】実施の形態９の特徴は、整合補正回路１５
をＬＮＡの出力側に設けることにより、経路２における
整合回路を省くことができ、これにより回路の集積化を
容易にすることができる。

【０１４２】（実施の形態１０）図２０は本発明の第１
０の実施の形態を表す高周波フロントエンド回路のＲＦ
出力端子までの回路ブロック図を示すものである。また
図２１は本発明の第１０の実施の形態を表す高周波フロ
ントエンド回路のＲＦ出力端子までの回路図を示すもの
である。図２０及び図２１において、１はＬＮＡ、２、
３はアッテネータ、４は１入力２出力型スイッチ回路、
６は入力整合回路、７は出力整合回路、８はＲＦ入力端
子、９はＲＦ出力端子、１５は整合補正回路である。

【０１４３】以上のように構成された高周波フロントエ
ンド回路について、以下その動作を述べる。

【０１４４】基本的な動作は実施の形態９と同様である
が、実施の形態１０が実施の形態９と異なる点は、実施
の形態９ではスイッチ５を省略した点であり、これによ
り回路の小型化を図ることができる。

【０１４５】まず、ＲＦ入力端子８からの入力電力が、
ＬＮＡ１の入力飽和電力よりも十分に小さい場合、ＲＦ
信号は経路１を通る。すなわち、スイッチ４の１−３端
子間は短絡、１−２端子間は開放であり、アッテネータ
２は最小の減衰量に設定されている。入力整合回路６は
ＬＮＡ１の入力インピーダンスに整合し、出力整合回路
７及び整合補正回路１５の縦続接続回路はＬＮＡ１の出
力インピーダンスに整合している。また、入力整合回路
６の出力インピーダンスは出力整合回路７の入力インピ
ーダンスと一致するように設定されており、ＬＮＡの出
力インピーダンスと整合させる目的で整合補正回路１５
を挿入している。このときＲＦ信号は、スイッチ４、ア
ッテネータ２及び入力整合回路６を経てＬＮＡ１で増幅
され、整合補正回路１５及び出力整合回路７を経て出力
される。

【０１４６】入力電力をＰｉｎ１（ｄＢｍ）、ＬＮＡの
利得をＧ（ｄＢ）、出力電力をＰｏｕｔ１（ｄＢｍ）と
すれば、Ｐｏｕｔ１＝Ｐｉｎ１＋Ｇで表される。尚、上式において、スイッチ４とアッテネ
ータ２の損失は十分に小さいとして無視している。

【０１４７】次に、ＲＦ入力電力が十分に大きくなり、
上記方法では出力電力Ｐｏｕｔが上限値Ｐｍａｘを越え
る場合、アッテネータ２の減衰量を入力電力に応じて増
加させ、出力電力がＰｏｕｔ以下になるようアッテネー
タの損失を調整する。この場合もＲＦ信号は経路１を通
る。

【０１４８】入力電力をＰｉｎ２（ｄＢｍ）、ＬＮＡの
利得をＧ（ｄＢ）、アッテネータ２の損失をＬ１、出力
電力をＰｏｕｔ２（ｄＢｍ）とすれば、Ｐｏｕｔ２＝Ｐｉｎ２−Ｌ１＋Ｇで表される。尚、上式において、スイッチ４の損失は十
分に小さいとして無視している。

【０１４９】さらにＲＦ入力電力が大きくなり、アッテ
ネータの最大減衰量を用いても出力電力がＰｍａｘを越
える場合、ＲＦ信号を経路２に通す。すなわち、スイッ
チ４の端子１−２間を短絡、端子１−３間を開放とす
る。また、アッテネータ３は後段のミキサが飽和しない
ようにその減衰量を調整する。このとき、入力電力をＰ
ｉｎ３（ｄＢｍ）、アッテネータ２の損失をＬ２、出力
電力をＰｏｕｔ３（ｄＢｍ）とすれば、Ｐｏｕｔ３＝Ｐｉｎ３−Ｌ２で表される。尚、上式において、スイッチ４の損失は十
分に小さいとして無視している。これにより、過大入力
時においてもＲＦ出力を設定された範囲に保つことがで
きる。

【０１５０】実施の形態１０の特徴は、スイッチ５を省
いた点であり、これにより回路の集積化をさらに容易に
することができる。

【０１５１】（実施の形態１１）図２２は本発明の第１
１の実施の形態を表す高周波フロントエンド回路のＲＦ
出力端子までの回路ブロック図を示すものである。また
図２３は本発明の第１１の実施の形態を表す高周波フロ
ントエンド回路のＲＦ出力端子までの回路図を示すもの
である図２２及び図２３において、１はＬＮＡ、２、３
はアッテネータ、４は１入力２出力型スイッチ回路、５
は２入力１出力型スイッチ回路、６は入力整合回路、７
は出力整合回路、８はＲＦ入力端子、９はＲＦ出力端
子、１６は整合補正回路である。

【０１５２】実施の形態１１の動作は実施の形態９と同
様である。実施の形態１１の特徴は、整合補正回路１５
をＬＮＡの入力側に設けた点である。

【０１５３】（実施の形態１２）図２４は本発明の第１
２の実施の形態を表す高周波フロントエンド回路のＲＦ
出力端子までの回路ブロック図を示すものである。また
図２５は本発明の第１２の実施の形態を表す高周波フロ
ントエンド回路のＲＦ出力端子までの回路図を示すもの
である。図２４及び図２５において、１はＬＮＡ、２、
３はアッテネータ、４は１入力２出力型スイッチ回路、
６は入力整合回路、７は出力整合回路、８はＲＦ入力端
子、９はＲＦ出力端子、１６は整合補正回路である。

【０１５４】以上のように構成された高周波フロントエ
ンド回路について、以下その動作を述べる。

【０１５５】基本的な動作は実施の形態１１と同様であ
るが、実施の形態１２が実施の形態１１と異なる点は、
実施の形態１２ではスイッチ５を省略した点であり、こ
れにより回路の小型化を図ることができる。

【０１５６】（実施の形態１３）図２６は本発明の第１
３の実施の形態を表す高周波フロントエンド回路のＲＦ
出力端子までの回路ブロック図を示すものである。また
図２７は本発明の第１３の実施の形態を表す高周波フロ
ントエンド回路のＲＦ出力端子までの回路図を示すもの
である。図２６において、１はＬＮＡ、１０は１入力２
出力型スイッチアッテネータ、１１は２入力１出力型ス
イッチアッテネータ、６は入力整合回路、７は出力整合
回路、８はＲＦ入力端子、９はＲＦ出力端子、１５は整
合補正回路である。

【０１５７】実施の形態１３の動作は実施の形態８と同
様である。実施の形態１３の特徴は、整合補正回路１５
をＬＮＡの出力側に設けた点である。

【０１５８】（実施の形態１４）図２８は本発明の第１
４の実施の形態を表す高周波フロントエンド回路のＲＦ
出力端子までの回路ブロック図を示すものである。また
図２９は本発明の第１４の実施の形態を表す高周波フロ
ントエンド回路のＲＦ出力端子までの回路図を示すもの
である。図２８及び図２９において、１はＬＮＡ、１０
は１入力２出力型スイッチアッテネータ、６は入力整合
回路、７は出力整合回路、８はＲＦ入力端子、９はＲＦ
出力端子、１５は整合補正回路である。

【０１５９】実施の形態１４の動作は実施の形態１３と
同様である。実施の形態１４の特徴は、スイッチアッテ
ネータ１１を省いた点であり、これによりさらに小型化
が可能になる。

【０１６０】（実施の形態１５）図３０は本発明の第１
５の実施の形態を表す高周波フロントエンド回路のＲＦ
出力端子までの回路ブロック図を示すものである。また
図３１は本発明の第１５の実施の形態を表す高周波フロ
ントエンド回路のＲＦ出力端子までの回路図を示すもの
である。図３０及び図３１において、１はＬＮＡ、１０
は１入力２出力型スイッチアッテネータ、１１は２入力
１出力型スイッチアッテネータ、６は入力整合回路、７
は出力整合回路、８はＲＦ入力端子、９はＲＦ出力端
子、１６は整合補正回路である。

【０１６１】実施の形態１５の動作は実施の形態１３と
同様である。実施の形態１５の特徴は、整合補正回路１
６をＬＮＡの入力側に設けた点である。

【０１６２】（実施の形態１６）図３２は本発明の第１
６の実施の形態を表す高周波フロントエンド回路のＲＦ
出力端子までの回路ブロック図を示すものである。また
図３３は本発明の第１６の実施の形態を表す高周波フロ
ントエンド回路のＲＦ出力端子までの回路図を示すもの
である。図３２及び図３３において、１はＬＮＡ、１０
は１入力２出力型スイッチアッテネータ、６は入力整合
回路、７は出力整合回路、８はＲＦ入力端子、９はＲＦ
出力端子、１６は整合補正回路である。

【０１６３】実施の形態１６の動作は実施の形態１５と
同様である。実施の形態１６の特徴は、スイッチアッテ
ネータ１１を省いた点であり、これによりさらに小型化
が可能になる。

【０１６４】（実施の形態１７）図３４は本発明の第１
７の実施の形態を表す高周波フロントエンド回路の、Ｒ
Ｆ出力端子までの回路ブロック図を示すものである。ま
た図３５は本発明の第１７の実施の形態を表す高周波フ
ロントエンド回路のＲＦ出力端子までの回路図を示すも
のである。図３４及び図３５において、１はＬＮＡ、
２、３はアッテネータ、６は入力整合回路、７は出力整
合回路、８はＲＦ入力端子、９はＲＦ出力端子、１２は
１入力１出力型スイッチ回路である。

【０１６５】以上のように構成された高周波フロントエ
ンド回路について、以下その動作を述べる。

【０１６６】まず、ＲＦ入力端子８からの入力電力が、
ＬＮＡ１の入力飽和電力よりも十分に小さい場合、ＲＦ
信号は経路１を通る。すなわち、スイッチ１２の入出力
端子間は開放でありアッテネータ２は最小の減衰量に設
定されている。このときＲＦ信号は、アッテネータ２及
び入力整合回路６を経てＬＮＡ１で増幅され、出力整合
回路７を経て出力される。

【０１６７】入力電力をＰｉｎ１（ｄＢｍ）、ＬＮＡの
利得をＧ（ｄＢ）、出力電力をＰｏｕｔ１（ｄＢｍ）と
すれば、Ｐｏｕｔ１＝Ｐｉｎ１＋Ｇで表される。尚、上式において、アッテネータ２の損失
は十分に小さいとして無視している。

【０１６８】次に、ＲＦ入力電力が十分に大きくなり、
上記方法では出力電力Ｐｏｕｔが上限値Ｐｍａｘを越え
る場合、アッテネータ２の減衰量を入力電力に応じて増
加させ、出力電力がＰｏｕｔ以下になるようアッテネー
タの損失を調整する。この場合もＲＦ信号は経路１を通
る。

【０１６９】入力電力をＰｉｎ２（ｄＢｍ）、ＬＮＡの
利得をＧ（ｄＢ）、アッテネータ２の損失をＬ１、出力
電力をＰｏｕｔ２（ｄＢｍ）とすれば、Ｐｏｕｔ２＝Ｐｉｎ２−Ｌ１＋Ｇで表される。

【０１７０】さらにＲＦ入力電力が大きくなり、アッテ
ネータ２の最大減衰量を用いても出力電力がＰｍａｘを
越える場合、ＲＦ信号を経路２に通す。すなわち、アッ
テネータ２の減衰量を最大に、スイッチ１２の入出力端
子間を短絡とし、アッテネータ３は後段のミキサが飽和
しないようにその減衰量を調整する。このとき、入力電
力をＰｉｎ３（ｄＢｍ）、アッテネータ３の損失をＬ
３、出力電力をＰｏｕｔ３（ｄＢｍ）とすれば、Ｐｏｕｔ３＝Ｐｉｎ３−Ｌ３で表される。尚、上式において、スイッチ１２の最小損
失は十分に小さいとして無視している。これにより、過
大入力時においてもＲＦ出力を設定された範囲に保ち、
増幅器、ミキサ等の非線形素子が飽和するのを防ぐこと
ができる。

【０１７１】実施例１７の回路の特徴は、スイッチ１２
を経路２側に挿入した点であり、これにより雑音指数の
劣化を防ぐことができると同時に、回路の小型化が可能
になる。

【０１７２】（実施の形態１８）図３６は本発明の第１
８の実施の形態を表す高周波フロントエンド回路の、Ｒ
Ｆ出力端子までの回路ブロック図を示すものである。ま
た図３７は本発明の第１８の実施の形態を表す高周波フ
ロントエンド回路のＲＦ出力端子までの回路図を示すも
のである。図３６及び図３７において、１はＬＮＡ、２
はアッテネータ、６は入力整合回路、７は出力整合回
路、８はＲＦ入力端子、９はＲＦ出力端子、１３は１入
力１出力型スイッチアッテネータである。

【０１７３】実施の形態１８の動作は実施の形態１７と
同様である。実施の形態１８の特徴は、スイッチ１２と
アッテネータ３を、スイッチとアッテネータ機能を有す
るスイッチアッテネータ１３で置き換えた点であり、こ
れによりさらに小型化が可能になる。

【０１７４】（実施の形態１９）図３８は本発明の第１
９の実施の形態を表す高周波フロントエンド回路の、Ｒ
Ｆ出力端子までの回路ブロック図を示すものである。ま
た図３９は本発明の第１９の実施の形態を表す高周波フ
ロントエンド回路のＲＦ出力端子までの回路図を示すも
のである。図３８及び図３９において、１はＬＮＡ、
２、３はアッテネータ、６は入力整合回路、７は出力整
合回路、８はＲＦ入力端子、９はＲＦ出力端子、１２は
１入力１出力型スイッチ回路、１５は整合補正回路であ
る。

【０１７５】実施の形態１９の回路の動作は、実施の形
態１７と同様であるが、実施の形態１９が実施の形態１
７と異なる点は、整合補正回路１５をＬＮＡの出力側に
接続した点であり、これにより整合回路６、７の設計を
容易に行うことができる。

【０１７６】（実施の形態２０）図４０は本発明の第２
０の実施の形態を表す高周波フロントエンド回路の、Ｒ
Ｆ出力端子までの回路ブロック図を示すものである。ま
た図４１は本発明の第２０の実施の形態を表す高周波フ
ロントエンド回路のＲＦ出力端子までの回路図を示すも
のである。図４０及び図４１において、１はＬＮＡ、２
はアッテネータ、６は入力整合回路、７は出力整合回
路、８はＲＦ入力端子、９はＲＦ出力端子、１３は１入
力１出力型スイッチアッテネータ、１５は整合補正回路
である。

【０１７７】実施の形態２０の動作は実施の形態１９と
同様である。実施の形態１９の特徴は、スイッチ１２と
アッテネータ３を、スイッチとアッテネータ機能を有す
るスイッチアッテネータ１３で置き換えた点であり、こ
れによりさらに小型化が可能になる。

【０１７８】（実施の形態２１）図４２は本発明の第２
１の実施の形態を表す高周波フロントエンド回路の、Ｉ
Ｆ出力端子までの回路ブロック図を示すものである。ま
た図４３は本発明の第２１の実施の形態を表す高周波フ
ロントエンド回路のＲＦ出力端子までの回路図を示すも
のである。図４２及び図４３において、１はＬＮＡ、
２、３はアッテネータ、４は１入力２出力型スイッチ回
路、１２は１入力１出力型スイッチ回路、６はＲＦ入力
整合回路、１７はＩＦ出力整合回路、１８はミキサ入力
整合回路、２０はミキサ、８はＲＦ入力端子、３０はＩ
Ｆ出力端子、３１はＬＯ入力端子である。ＲＦ入力整合
回路６はＲＦ周波数においてＬＮＡ１の入力インピーダ
ンスに整合し、ミキサ入力整合回路１８はＲＦ周波数に
おいてミキサ入力に整合し、ＩＦ出力整合回路７はＩＦ
周波数においてミキサ２０の出力インピーダンスに整合
している。

【０１７９】以上のように構成された高周波フロントエ
ンド回路について、以下その動作を述べる。

【０１８０】まず、ＲＦ入力端子８からの入力電力が、
ＬＮＡ１の入力飽和電力よりも十分に小さい場合、ＲＦ
信号を経路１に通す。すなわち、スイッチ４の１−３端
子間は短絡、１−２端子間は開放、またスイッチ１２の
入出力端子間は短絡であり、アッテネータ２は最小の減
衰量に設定されている。このときＲＦ信号は、スイッチ
４、アッテネータ２及び入力整合回路６を経てＬＮＡ１
で増幅された後、ミキサに入力され、ＬＯ信号入力端子
３１から入力されたＬＯ信号により周波数変換されて、
ＩＦ信号が出力され、ＩＦ整合回路１７を経てＩＦ出力
端子３０から出力される。このときＩＦ出力ＩＦｏｕｔ
は、後段のＩＦ増幅器の入力飽和電力、ＩＦｍａｘ以下
の値に設定する必要がある。

【０１８１】次に、ＲＦ入力電力が十分に大きくなり、
上記方法では出力電力ＩＦｏｕｔが上限値ＩＦｍａｘを
越える場合、アッテネータ２の減衰量を入力電力に応じ
て増加させ、出力電力がＩＦｏｕｔ以下になるようアッ
テネータの損失を調整する。この場合もＲＦ信号は経路
１を通る。

【０１８２】さらにＲＦ入力電力が大きくなり、アッテ
ネータの最大減衰量を用いても出力電力がＩＦｍａｘを
越える場合、ＲＦ信号を経路２に通す。すなわち、スイ
ッチ４の端子１−２間を短絡、端子１−３間を開放とす
る。また、アッテネータ３は後段のミキサが飽和しない
ようにその減衰量を調整する。これにより、過大入力時
においてもＩＦ出力を設定された範囲に保つことができ
る。

【０１８３】第２１の実施例の特徴は、ＬＮＡ１とミキ
サ２０を直結し、経路２の信号をその接続点に入力する
点であり、この構成により回路部品点数が大幅に削減さ
れ、回路の小型化、低コスト化が可能となる。

【０１８４】（実施の形態２２）図４４は本発明の第２
２の実施の形態を表す高周波フロントエンド回路の、Ｉ
Ｆ出力端子までの回路ブロック図を示すものである。ま
た図４５は本発明の第２２の実施の形態を表す高周波フ
ロントエンド回路のＲＦ出力端子までの回路図を示すも
のである。図４４及び図４５において、１はＬＮＡ、
２、３はアッテネータ、４は１入力２出力型スイッチ回
路、６はＲＦ入力整合回路、１７はＩＦ出力整合回路、
１８はミキサ入力整合回路、２０はミキサ、８はＲＦ入
力端子、３０はＩＦ出力端子、３１はＬＯ入力端子であ
る。ＲＦ入力整合回路６はＲＦ周波数においてＬＮＡ１
の入力インピーダンスに整合し、ミキサ入力整合回路１
８はＲＦ周波数においてミキサ入力に整合し、ＩＦ出力
整合回路７はＩＦ周波数においてミキサ２０の出力イン
ピーダンスに整合している。

【０１８５】実施の形態２２の回路の動作は、実施の形
態２１の回路の動作と同様であるが、実施の形態２２の
回路の特徴は、スイッチ１２を省いた点である。これに
より、回路の小型化、低コスト化が可能になる。

【０１８６】（実施の形態２３）図４６は本発明の第２
３の実施の形態を表す高周波フロントエンド回路の、Ｉ
Ｆ出力端子までの回路ブロック図を示すものである。ま
た図４７は本発明の第２３の実施の形態を表す高周波フ
ロントエンド回路のＲＦ出力端子までの回路図を示すも
のである。図４６及び図４７において、１はＬＮＡ、３
はアッテネータ、１０は１入力２出力型スイッチアッテ
ネータ回路、１１は１入力２出力型スイッチ回路、６は
ＲＦ入力整合回路、１７はＩＦ出力整合回路、１８はミ
キサ入力整合回路、２０はミキサ、８はＲＦ入力端子、
３０はＩＦ出力端子、３１はＬＯ入力端子である。ＲＦ
入力整合回路６はＲＦ周波数においてＬＮＡ１の入力イ
ンピーダンスに整合し、ミキサ入力整合回路１８はＲＦ
周波数においてミキサ入力に、ＩＦ出力整合回路７はＩ
Ｆ周波数においてミキサ２０の出力インピーダンスに整
合している。

【０１８７】実施の形態２３の回路の動作は、実施の形
態２１の回路の動作と同様であるが、実施の形態２３が
実施の形態２１と異なる点は、スイッチ４とアッテネー
タ２及び３を、スイッチアッテネータ１０で置き換えた
点である。これにより、回路の小型化、低コスト化が可
能になる。

【０１８８】（実施の形態２４）図４８は本発明の第２
４の実施の形態を表す高周波フロントエンド回路の、Ｉ
Ｆ出力端子までの回路ブロック図を示すものである。ま
た図４９は本発明の第２４の実施の形態を表す高周波フ
ロントエンド回路のＲＦ出力端子までの回路図を示すも
のである。図４８及び図４９において、１はＬＮＡ、
２、３はアッテネータ、１０は１入力２出力型スイッチ
アッテネータ回路、６はＲＦ入力整合回路、１７はＩＦ
出力整合回路、１８はミキサ入力整合回路、２０はミキ
サ、８はＲＦ入力端子、３０はＩＦ出力端子、３１はＬ
Ｏ入力端子である。ＲＦ入力整合回路６はＲＦ周波数に
おいてＬＮＡ１の入力インピーダンスに整合し、ミキサ
入力整合回路１８はＲＦ周波数においてミキサ入力に整
合し、ＩＦ出力整合回路７はＩＦ周波数においてミキサ
２０の出力インピーダンスに整合している。

【０１８９】実施の形態２４の回路の動作は、実施の形
態２２の回路の動作と同様であるが、実施の形態２４が
実施の形態２２と異なる点は、スイッチ４とアッテネー
タ２及び３を、スイッチアッテネータ１０で置き換えた
点である。これにより、回路のさらなる小型化、低コス
ト化が可能になる。

【０１９０】（実施の形態２５）図５０は本発明の第２
５の実施の形態を表す高周波フロントエンド回路の、Ｉ
Ｆ出力端子までの回路ブロック図を示すものである。ま
た図５１は本発明の第２５の実施の形態を表す高周波フ
ロントエンド回路のＲＦ出力端子までの回路図を示すも
のである。図５０及び図５１において、１はＬＮＡ、３
はアッテネータ、１２は１入力１出力型スイッチ、１３
は１入力１出力型スイッチアッテネータ回路、６はＲＦ
入力整合回路、１７はＩＦ出力整合回路、１８はミキサ
入力整合回路、２０はミキサ、８はＲＦ入力端子、３０
はＩＦ出力端子、３１はＬＯ入力端子である。ＲＦ入力
整合回路６はＲＦ周波数においてＬＮＡ１の入力インピ
ーダンスに整合し、ミキサ入力整合回路はＲＦ周波数に
おいてミキサ入力インピーダンスに整合し、ＩＦ出力整
合回路７はＩＦ周波数においてミキサ２０の出力インピ
ーダンスに整合している。

【０１９１】以上のように構成された高周波フロントエ
ンド回路について、以下その動作を述べる。

【０１９２】まず、ＲＦ入力端子８からの入力電力が、
ＬＮＡ１の入力飽和電力よりも十分に小さい場合、ＲＦ
信号を経路１に通す。すなわち、スイッチアッテネータ
１３の入出力端子間は短絡、スイッチ１２の入出力端子
間は開放であり、アッテネータ３は最小の減衰量に設定
されている。このときＲＦ信号は、スイッチアッテネー
タ１３、入力整合回路６を経てＬＮＡ１で増幅された
後、ミキサに入力され、ＬＯ信号入力端子３１から入力
されたＬＯ信号により周波数変換されたＩＦ信号がＩＦ
整合回路１７を経てＩＦ出力端子３０から出力される。
このときＩＦ出力ＩＦｏｕｔは、後段のＩＦ増幅器の入
力飽和電力ＩＦｍａｘ以下の値に設定する必要がある。

【０１９３】次に、ＲＦ入力電力が十分に大きくなり、
上記方法では出力電力ＩＦｏｕｔが上限値ＩＦｍａｘを
越える場合、スイッチアッテネータ１３の減衰量を入力
電力に応じて増加させ、出力電力がＩＦｏｕｔ以下にな
るよう調整する。この場合もＲＦ信号は経路１を通る。

【０１９４】さらにＲＦ入力電力が大きくなり、スイッ
チアッテネータ１３の最大減衰量を用いても出力電力が
ＩＦｍａｘを越える場合、ＲＦ信号を経路２に通す。す
なわち、スイッチ１２の入出力端子間を短絡、スイッチ
アッテネータ１３の入出力端子間を開放とする。また、
アッテネータ３は後段のミキサが飽和しないようにその
減衰量を調整する。これにより、過大入力時においても
ＩＦ出力を設定された範囲に保つことができる。

【０１９５】第２５の実施例の特徴は、１入力１出力型
スイッチアッテネータを用いた点であり、この構成によ
り回路部品点数が削減され、回路の小型化、低コスト化
が可能となる。

【０１９６】（実施の形態２６）図５２は本発明の第２
６の実施の形態を表す高周波フロントエンド回路の、Ｉ
Ｆ出力端子までの回路ブロック図を示すものである。ま
た図５３は本発明の第２６の実施の形態を表す高周波フ
ロントエンド回路のＲＦ出力端子までの回路図を示すも
のである。図５２及び図５３において、１はＬＮＡ、１
０は１入力２出力型スイッチアッテネータ回路、６はＲ
Ｆ入力整合回路、１７はＩＦ出力整合回路、１８はミキ
サ入力整合回路、２０はミキサ、８はＲＦ入力端子、３
０はＩＦ出力端子、３１はＬＯ入力端子である。ＲＦ入
力整合回路６はＲＦ周波数においてＬＮＡ１の入力イン
ピーダンスに整合し、ミキサ入力整合回路１８はＲＦ周
波数においてミキサ入力に整合し、ＩＦ出力整合回路７
はＩＦ周波数においてミキサ２０の出力インピーダンス
に整合している。

【０１９７】実施の形態２６の回路の動作は、実施の形
態２５の回路の動作と同様であるが、実施の形態２６が
実施の形態２５と異なる点は、スイッチ１２とアッテネ
ータ３を、スイッチアッテネータ３２で置き換えた点で
ある。これにより、回路のさらなる小型化、低コスト化
が可能になる。

【０１９８】（実施の形態２７）図５４は本発明の第２
７の実施の形態を表す高周波フロントエンド回路の、Ｉ
Ｆ出力端子までの回路ブロック図を示すものである。ま
た図５５は本発明の第２７の実施の形態を表す高周波フ
ロントエンド回路のＲＦ出力端子までの回路図を示すも
のである。図５４及び図５５において、１はＬＮＡ、
２、３はアッテネータ、４は１入力２出力型スイッチ回
路、１２は１入力１出力型スイッチ回路、６はＲＦ入力
整合回路、１７はＩＦ出力整合回路、１８はミキサ入力
整合回路、２０はミキサ、８はＲＦ入力端子、３０はＩ
Ｆ出力端子、３１はＬＯ入力端子である。ＲＦ入力整合
回路６はＲＦ周波数においてＬＮＡ１の入力インピーダ
ンスに整合し、ミキサ入力整合回路１８はＲＦ周波数に
おいてミキサ入力に整合し、ＩＦ出力整合回路７はＩＦ
周波数においてミキサ２０の出力インピーダンスに整合
している。

【０１９９】以上のように構成された高周波フロントエ
ンド回路について、以下その動作を述べる。

【０２００】まず、ＲＦ入力端子８からの入力電力が、
ＬＮＡ１の入力飽和電力よりも十分に小さい場合、ＲＦ
信号を経路１に通す。すなわち、スイッチ４の１−３端
子間は短絡、１−２端子間は開放、またスイッチ１２の
入出力端子間は短絡であり、アッテネータ２は最小の減
衰量に設定されている。このときＲＦ信号は、入力整合
回路６、スイッチ４、アッテネータ２を経てＬＮＡ１で
増幅された後、ミキサに入力され、ＬＯ信号入力端子３
１から入力されたＬＯ信号により周波数変換されたＩＦ
信号が、ＩＦ整合回路１７を経てＩＦ出力端子３０から
出力される。このときＩＦ出力ＩＦｏｕｔは、後段のＩ
Ｆ増幅器の入力飽和電力、ＩＦｍａｘ以下の値に設定す
る必要がある。

【０２０１】次に、ＲＦ入力電力が十分に大きくなり、
上記方法では出力電力ＩＦｏｕｔが上限値ＩＦｍａｘを
越える場合、アッテネータ２の減衰量を入力電力に応じ
て増加させ、出力電力がＩＦｏｕｔ以下になるようアッ
テネータの損失を調整する。この場合もＲＦ信号は経路
１を通る。

【０２０２】さらにＲＦ入力電力が大きくなり、アッテ
ネータの最大減衰量を用いても出力電力がＩＦｍａｘを
越える場合、ＲＦ信号を経路２に通す。すなわち、スイ
ッチ４の端子１−２間を短絡、端子１−３間を開放とす
る。また、アッテネータ３は後段のミキサが飽和しない
ようにその減衰量を調整する。これにより、過大入力時
においてもＩＦ出力を設定された範囲に保つことができ
る。

【０２０３】第２７の実施例の特徴は、スイッチ、アッ
テネータ、ＬＮＡ等の集積化が比較的容易な回路を入出
力整合回路の「内側」に配置する点である。これによ
り、回路の集積化が可能となり、小型化、低コスト化を
図ることができる。

【０２０４】（実施の形態２８）図５６は本発明の第２
８の実施の形態を表す高周波フロントエンド回路の、Ｉ
Ｆ出力端子までの回路ブロック図を示すものである。ま
た図５７は本発明の第２８の実施の形態を表す高周波フ
ロントエンド回路のＲＦ出力端子までの回路図を示すも
のである。図５６及び図５７において、１はＬＮＡ、
２、３はアッテネータ、４は１入力２出力型スイッチ回
路、１２は１入力１出力型スイッチ回路、６はＲＦ入力
整合回路、１７はＩＦ出力整合回路、１８はミキサ入力
整合回路、２０はミキサ、８はＲＦ入力端子、３０はＩ
Ｆ出力端子、３１はＬＯ入力端子である。ＲＦ入力整合
回路６はＲＦ周波数においてＬＮＡ１の入力インピーダ
ンスに整合し、ミキサ入力整合回路１８はＲＦ周波数に
おいてミキサ入力に整合し、ＩＦ出力整合回路７はＩＦ
周波数においてミキサ２０の出力インピーダンスに整合
している。

【０２０５】実施の形態２８の回路の動作は、実施の形
態２７の回路の動作と同様であるが、実施の形態２８が
実施の形態２７と異なる点は、スイッチ４とアッテネー
タ２を、スイッチアッテネータ１０で置き換えた点であ
る。これにより、回路のさらなる小型化、低コスト化が
可能になる。

【０２０６】（実施の形態２９）図５８は本発明の第２
９の実施の形態を表す高周波フロントエンド回路の、Ｉ
Ｆ出力端子までの回路ブロック図を示すものである。ま
た図５９は本発明の第２９の実施の形態を表す高周波フ
ロントエンド回路のＲＦ出力端子までの回路図を示すも
のである。図５８及び図５９において、１はＬＮＡ、
２、３はアッテネータ、４は１入力２出力型スイッチ回
路、６はＲＦ入力整合回路、１７はＩＦ出力整合回路、
１８はミキサ入力整合回路、２０はミキサ、８はＲＦ入
力端子、３０はＩＦ出力端子、３１はＬＯ入力端子であ
る。ＲＦ入力整合回路６はＲＦ周波数においてＬＮＡ１
の入力インピーダンスに整合し、ミキサ入力整合回路１
８はＲＦ周波数においてミキサ入力に整合し、ＩＦ出力
整合回路７はＩＦ周波数においてミキサ２０の出力イン
ピーダンスに整合している。

【０２０７】実施の形態２９の回路の動作は、実施の形
態２８の回路の動作と同様であるが、実施の形態２９が
実施の形態２８と異なる点は、スイッチ１２を省略した
点である。これにより、回路のさらなる小型化、低コス
ト化が可能になる。

【０２０８】（実施の形態３０）図６０は本発明の第３
０の実施の形態を表す高周波フロントエンド回路の、Ｉ
Ｆ出力端子までの回路ブロック図を示すものである。ま
た図６１は本発明の第３０の実施の形態を表す高周波フ
ロントエンド回路のＲＦ出力端子までの回路図を示すも
のである。図６０及び図６１において、１はＬＮＡ、
２、３はアッテネータ、４は１入力２出力型スイッチ回
路、６はＲＦ入力整合回路、１７はＩＦ出力整合回路、
１８はミキサ入力整合回路、２０はミキサ、８はＲＦ入
力端子、３０はＩＦ出力端子、３１はＬＯ入力端子であ
る。ＲＦ入力整合回路６はＲＦ周波数においてＬＮＡ１
の入力インピーダンスに整合し、ミキサ入力整合回路１
８はＲＦ周波数においてミキサ入力に整合し、ＩＦ出力
整合回路７はＩＦ周波数においてミキサ２０の出力イン
ピーダンスに整合している。

【０２０９】実施の形態３０の回路の動作は、実施の形
態２９の回路の動作と同様であるが、実施の形態３０が
実施の形態２９と異なる点は、スイッチ４とアッテネー
タ２及び３を、スイッチアッテネータ１０で置き換えた
点である。これにより、回路のさらなる小型化、低コス
ト化が可能になる。

【０２１０】（実施の形態３１）図６２は本発明の第３
１の実施の形態を表す高周波フロントエンド回路の、Ｉ
Ｆ出力端子までの回路ブロック図を示すものである。ま
た図６３は本発明の第３１の実施の形態を表す高周波フ
ロントエンド回路のＲＦ出力端子までの回路図を示すも
のである。図６２及び図６３において、１はＬＮＡ、
２、３はアッテネータ、１２、３３は１入力１出力型ス
イッチ、６はＲＦ入力整合回路、１７はＩＦ出力整合回
路、１８はミキサ入力整合回路、２０はミキサ、８はＲ
Ｆ入力端子、３０はＩＦ出力端子、３１はＬＯ入力端子
である。ＲＦ入力整合回路６はＲＦ周波数においてＬＮ
Ａ１の入力インピーダンスに整合し、ミキサ入力整合回
路はＲＦ周波数においてミキサ入力インピーダンスに整
合し、ＩＦ出力整合回路７はＩＦ周波数においてミキサ
２０の出力インピーダンスに整合している。

【０２１１】以上のように構成された高周波フロントエ
ンド回路について、以下その動作を述べる。

【０２１２】まず、ＲＦ入力端子８からの入力電力が、
ＬＮＡ１の入力飽和電力よりも十分に小さい場合、ＲＦ
信号を経路１に通す。すなわち、スイッチ３３の入出力
端子間は短絡、スイッチ１２の入出力端子間は開放であ
り、アッテネータ２は最小の減衰量に設定されている。
このときＲＦ信号は、入力整合回路６、スイッチ３３を
経てＬＮＡ１で増幅された後、ミキサに入力され、ＬＯ
信号入力端子３１から入力されたＬＯ信号によりＩＦ信
号に周波数変換され、ＩＦ整合回路１７を経てＩＦ出力
端子３０から出力される。このときＩＦ出力ＩＦｏｕｔ
は、後段のＩＦ増幅器の入力飽和電力ＩＦｍａｘ以下の
値に設定する必要がある。

【０２１３】次に、ＲＦ入力電力が十分に大きくなり、
上記方法では出力電力ＩＦｏｕｔが上限値ＩＦｍａｘを
越える場合、アッテネータ２の減衰量を入力電力に応じ
て増加させ、出力電力がＩＦｏｕｔ以下になるよう調整
する。この場合もＲＦ信号は経路１を通る。

【０２１４】さらにＲＦ入力電力が大きくなり、アッテ
ネータ２の最大減衰量を用いても出力電力がＩＦｍａｘ
を越える場合、ＲＦ信号を経路２に通す。すなわち、ス
イッチ１２の入出力端子間を短絡、スイッチ３３の入出
力端子間を開放とする。また、アッテネータ３は後段の
ミキサが飽和しないようにその減衰量を調整する。これ
により、過大入力時においてもＩＦ出力を設定された範
囲に保つことができる。

【０２１５】第３１の実施例の特徴は、１入力１出力型
スイッチ３３を用いた点であり、この構成により回路部
品点数が削減され、回路の小型化、低コスト化が可能と
なる。

【０２１６】（実施の形態３２）図６４は本発明の第３
２の実施の形態を表す高周波フロントエンド回路の、Ｉ
Ｆ出力端子までの回路ブロック図を示すものである。ま
た図６５は本発明の第３２の実施の形態を表す高周波フ
ロントエンド回路のＲＦ出力端子までの回路図を示すも
のである。図６４及び図６５において、１はＬＮＡ、１
３、３２は１入力１出力型スイッチアッテネータ回路、
６はＲＦ入力整合回路、１７はＩＦ出力整合回路、１８
はミキサ入力整合回路、２０はミキサ、８はＲＦ入力端
子、３０はＩＦ出力端子、３１はＬＯ入力端子である。
ＲＦ入力整合回路６はＲＦ周波数においてＬＮＡ１の入
力インピーダンスに整合し、ミキサ入力整合回路１８は
ＲＦ周波数においてミキサ入力に整合し、ＩＦ出力整合
回路７はＩＦ周波数においてミキサ２０の出力インピー
ダンスに整合している。

【０２１７】実施の形態３２の回路の動作は、実施の形
態３１の回路の動作と同様であるが、実施の形態３２が
実施の形態３１と異なる点は、スイッチ１２とアッテネ
ータ３を、スイッチアッテネータ３２で置き換え、スイ
ッチ３３とアッテネータ２を、スイッチアッテネータ１
３で置き換えた点である。これにより、回路のさらなる
小型化、低コスト化が可能になる。

【０２１８】

【発明の効果】以上のように本発明によれば、高周波フ
ロントエンド部において、大信号入力時においても歪み
特性の劣化を起こすことなく、機器の高性能化と小型化
が図れるという顕著な効果が得られる。以下、各発明内
容について具体的に示す。

【０２１９】第１の請求項の発明によれば、大入力時に
ＬＮＡを迂回させることにより、ＬＮＡによる歪みの発
生を防ぐことができ、機器の高性能化を図ることができ
る。

【０２２０】第２の請求項の発明によれば、半導体基板
上に回路を集積化することができ、機器の小型化を図る
ことができる。

【０２２１】第３の請求項の発明によれば、スイッチ回
路の数を削減することができ、機器の低コスト化を図る
ことができる。

【０２２２】第４の請求項の発明によれば、半導体基板
上に回路を集積化することができ、機器の小型化を図る
ことができる。

【０２２３】第５の請求項の発明によれば、アッテネー
タ回路を省略することができ、機器の小型・低コスト化
を図ることができる。

【０２２４】第６の請求項の発明によれば、半導体基板
上に回路を集積化することができ、機器の小型化を図る
ことができる。

【０２２５】第７の請求項の発明によれば、スイッチア
ッテネータ回路の数を削減することができ、機器の小型
・低コスト化を図ることができる。

【０２２６】第８の請求項の発明によれば、半導体基板
上に回路を集積化することができ、機器の小型化を図る
ことができる。

【０２２７】第９の請求項の発明によれば、スイッチ回
路による損失を防ぐことができ、機器の高性能化を図る
ことができる。

【０２２８】第１０の請求項の発明によれば、半導体基
板上に回路を集積化することができ、機器の小型化を図
ることができる。

【０２２９】第１１の請求項の発明によれば、アッテネ
ータの数を削減することができ、機器の小型・低コスト
化を図ることができる。

【０２３０】第１２の請求項の発明によれば、半導体基
板上に回路を集積化することができ、機器の小型化を図
ることができる。

【０２３１】第１３の請求項の発明によれば、半導体基
板上への集積化が容易になり、機器の小型・低コスト化
を図ることができる。

【０２３２】第１４の請求項の発明によれば、半導体基
板上に回路を集積化することができ、機器の小型化を図
ることができる。

【０２３３】第１５の請求項の発明によれば、アッテネ
ータ回路の数を削減することができ、機器の小型・低コ
スト化を図ることができる。

【０２３４】第１６の請求項の発明によれば、半導体基
板上に回路を集積化することができ、機器の小型化を図
ることができる。

【０２３５】第１７の請求項の発明によれば、整合回路
を簡略化することができ、機器の小型・低コスト化を図
ることができる。

【０２３６】第１８の請求項の発明によれば、半導体基
板上に回路を集積化することができ、機器の小型化を図
ることができる。

【０２３７】第１９の請求項の発明によれば、スイッチ
回路の数を削減することができ、機器の小型・低コスト
化を図ることができる。

【０２３８】第２０の請求項の発明によれば、半導体基
板上に回路を集積化することができ、機器の小型化を図
ることができる。

【０２３９】第２１の請求項の発明によれば、整合回路
を簡略化することができ、機器の小型・低コスト化を図
ることができる。

【０２４０】第２２の請求項の発明によれば、半導体基
板上に回路を集積化することができ、機器の小型化を図
ることができる。

【０２４１】第２３の請求項の発明によれば、スイッチ
回路の数を削減することができ、機器の小型・低コスト
化を図ることができる。

【０２４２】第２４の請求項の発明によれば、半導体基
板上に回路を集積化することができ、機器の小型化を図
ることができる。

【０２４３】第２５の請求項の発明によれば、アッテネ
ータ回路を削減することができ、機器の小型・低コスト
化を図ることができる。

【０２４４】第２６の請求項の発明によれば、半導体基
板上に回路を集積化することができ、機器の小型化を図
ることができる。

【０２４５】第２７の請求項の発明によれば、スイッチ
アッテネータ回路の数を削減することができ、機器の小
型・低コスト化を図ることができる。

【０２４６】第２８の請求項の発明によれば、半導体基
板上に回路を集積化することができ、機器の小型化を図
ることができる。

【０２４７】第２９の請求項の発明によれば、アッテネ
ータ回路を削減することができ、機器の小型・低コスト
化を図ることができる。

【０２４８】第３０の請求項の発明によれば、半導体基
板上に回路を集積化することができ、機器の小型化を図
ることができる。

【０２４９】第３１の請求項の発明によれば、スイッチ
アッテネータ回路の数を削減することができ、機器の小
型・低コスト化を図ることができる。

【０２５０】第３２の請求項の発明によれば、半導体基
板上に回路を集積化することができ、機器の小型化を図
ることができる。

【０２５１】第３３の請求項の発明によれば、スイッチ
回路による損失を防ぐことができ、機器の高性能化を図
ることができる。

【０２５２】第３４の請求項の発明によれば、半導体基
板上に回路を集積化することができ、機器の小型化を図
ることができる。

【０２５３】第３５の請求項の発明によれば、アッテネ
ータ回路の数を削減することができ、機器の小型・低コ
スト化を図ることができる。

【０２５４】第３６の請求項の発明によれば、半導体基
板上に回路を集積化することができ、機器の小型化を図
ることができる。

【０２５５】第３７の請求項の発明によれば、半導体基
板上への回路の集積化が容易になり、機器の小型・低コ
スト化を図ることができる。

【０２５６】第３８の請求項の発明によれば、半導体基
板上に回路を集積化することができ、機器の小型化を図
ることができる。

【０２５７】第３９の請求項の発明によれば、アッテネ
ータの数を削減することができ、機器の小型・低コスト
化を図ることができる。

【０２５８】第４０の請求項の発明によれば、半導体基
板上に回路を集積化することができ、機器の小型化を図
ることができる。

【０２５９】第４１の請求項の発明によれば、ＬＮＡと
ミキサを直結することができ、機器の小型・低コスト化
を図ることができる。

【０２６０】第４２の請求項の発明によれば、半導体基
板上に回路を集積化することができ、機器の小型化を図
ることができる。

【０２６１】第４３の請求項の発明によれば、スイッチ
回路の数を削減することができ、機器の小型・低コスト
化を図ることができる。

【０２６２】第４４の請求項の発明によれば、半導体基
板上に回路を集積化することができ、機器の小型化を図
ることができる。

【０２６３】第４５の請求項の発明によれば、アッテネ
ータ回路を削減することができ、機器の小型・低コスト
化を図ることができる。

【０２６４】第４６の請求項の発明によれば、半導体基
板上に回路を集積化することができ、機器の小型化を図
ることができる。

【０２６５】第４７の請求項の発明によれば、スイッチ
回路を削減することができ、機器の小型・低コスト化を
図ることができる。

【０２６６】第４８の請求項の発明によれば、半導体基
板上に回路を集積化することができ、機器の小型化を図
ることができる。

【０２６７】第４９の請求項の発明によれば、スイッチ
回路を簡略化することができ、機器の小型・低コスト化
を図ることができる。

【０２６８】第５０の請求項の発明によれば、半導体基
板上に回路を集積化することができ、機器の小型化を図
ることができる。

【０２６９】第５１の請求項の発明によれば、アッテネ
ータ回路を削減することができ、機器の小型・低コスト
化を図ることができる。

【０２７０】第５２の請求項の発明によれば、半導体基
板上に回路を集積化することができ、機器の小型化を図
ることができる。

【０２７１】第５３の請求項の発明によれば、回路を集
積化することが容易になるため、機器の小型・低コスト
化を図ることができる。

【０２７２】第５４の請求項の発明によれば、半導体基
板上に回路を集積化することができ、機器の小型化を図
ることができる。

【０２７３】第５５の請求項の発明によれば、アッテネ
ータ回路を削減することができ、機器の小型・低コスト
化を図ることができる。

【０２７４】第５６の請求項の発明によれば、半導体基
板上に回路を集積化することができ、機器の小型化を図
ることができる。

【０２７５】第５７の請求項の発明によれば、スイッチ
回路を削減することができ、機器の小型・低コスト化を
図ることができる。

【０２７６】第５８の請求項の発明によれば、半導体基
板上に回路を集積化することができ、機器の小型化を図
ることができる。

【０２７７】第５９の請求項の発明によれば、スイッチ
回路を削減することができ、機器の小型・低コスト化を
図ることができる。

【０２７８】第６０の請求項の発明によれば、半導体基
板上に回路を集積化することができ、機器の小型化を図
ることができる。

【０２７９】第６１の請求項の発明によれば、半導体基
板上への集積化が容易になり、機器の小型・低コスト化
を図ることができる。

【０２８０】第６２の請求項の発明によれば、半導体基
板上に回路を集積化することができ、機器の小型化を図
ることができる。

【０２８１】第６３の請求項の発明によれば、アッテネ
ータ回路を削減することができ、機器の小型・低コスト
化を図ることができる。

【０２８２】第６４の請求項の発明によれば、半導体基
板上に回路を集積化することができ、機器の小型化を図
ることができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態による高周波フロントエ
ンド回路の回路ブロック図

【図２】本発明の一実施の形態による高周波フロントエ
ンド回路の回路図

【図３】本発明の一実施の形態による高周波フロントエ
ンド回路を集積化した半導体装置のマスクレイアウト図

【図４】本発明の一実施の形態による高周波フロントエ
ンド回路の回路ブロック図

【図５】本発明の一実施の形態による高周波フロントエ
ンド回路の回路図

【図６】本発明の一実施の形態による高周波フロントエ
ンド回路の回路ブロック図

【図７】本発明の一実施の形態による高周波フロントエ
ンド回路の回路図

【図８】本発明の一実施の形態による高周波フロントエ
ンド回路の回路ブロック図

【図９】本発明の一実施の形態による高周波フロントエ
ンド回路の回路図

【図１０】本発明の一実施の形態による高周波フロント
エンド回路の回路ブロック図

【図１１】本発明の一実施の形態による高周波フロント
エンド回路の回路図

【図１２】本発明の一実施の形態による高周波フロント
エンド回路の回路ブロック図

【図１３】本発明の一実施の形態による高周波フロント
エンド回路の回路図

【図１４】本発明の一実施の形態による高周波フロント
エンド回路の回路ブロック図

【図１５】本発明の一実施の形態による高周波フロント
エンド回路の回路図

【図１６】本発明の一実施の形態による高周波フロント
エンド回路の回路ブロック図

【図１７】本発明の一実施の形態による高周波フロント
エンド回路の回路図

【図１８】本発明の一実施の形態による高周波フロント
エンド回路の回路ブロック図

【図１９】本発明の一実施の形態による高周波フロント
エンド回路の回路図

【図２０】本発明の一実施の形態による高周波フロント
エンド回路の回路ブロック図

【図２１】本発明の一実施の形態による高周波フロント
エンド回路の回路図

【図２２】本発明の一実施の形態による高周波フロント
エンド回路の回路ブロック図

【図２３】本発明の一実施の形態による高周波フロント
エンド回路の回路図

【図２４】本発明の一実施の形態による高周波フロント
エンド回路の回路ブロック図

【図２５】本発明の一実施の形態による高周波フロント
エンド回路の回路図

【図２６】本発明の一実施の形態による高周波フロント
エンド回路の回路ブロック図

【図２７】本発明の一実施の形態による高周波フロント
エンド回路の回路図

【図２８】本発明の一実施の形態による高周波フロント
エンド回路の回路ブロック図

【図２９】本発明の一実施の形態による高周波フロント
エンド回路の回路図

【図３０】本発明の一実施の形態による高周波フロント
エンド回路の回路ブロック図

【図３１】本発明の一実施の形態による高周波フロント
エンド回路の回路図

【図３２】本発明の一実施の形態による高周波フロント
エンド回路の回路ブロック図

【図３３】本発明の一実施の形態による高周波フロント
エンド回路の回路図

【図３４】本発明の一実施の形態による高周波フロント
エンド回路の回路ブロック図

【図３５】本発明の一実施の形態による高周波フロント
エンド回路の回路図

【図３６】本発明の一実施の形態による高周波フロント
エンド回路の回路ブロック図

【図３７】本発明の一実施の形態による高周波フロント
エンド回路の回路図

【図３８】本発明の一実施の形態による高周波フロント
エンド回路の回路ブロック図

【図３９】本発明の一実施の形態による高周波フロント
エンド回路の回路図

【図４０】本発明の一実施の形態による高周波フロント
エンド回路の回路ブロック図

【図４１】本発明の一実施の形態による高周波フロント
エンド回路の回路図

【図４２】本発明の一実施の形態による高周波フロント
エンド回路の回路ブロック図

【図４３】本発明の一実施の形態による高周波フロント
エンド回路の回路図

【図４４】本発明の一実施の形態による高周波フロント
エンド回路の回路ブロック図

【図４５】本発明の一実施の形態による高周波フロント
エンド回路の回路図

【図４６】本発明の一実施の形態による高周波フロント
エンド回路の回路ブロック図

【図４７】本発明の一実施の形態による高周波フロント
エンド回路の回路図

【図４８】本発明の一実施の形態による高周波フロント
エンド回路の回路ブロック図

【図４９】本発明の一実施の形態による高周波フロント
エンド回路の回路図

【図５０】本発明の一実施の形態による高周波フロント
エンド回路の回路ブロック図

【図５１】本発明の一実施の形態による高周波フロント
エンド回路の回路図

【図５２】本発明の一実施の形態による高周波フロント
エンド回路の回路ブロック図

【図５３】本発明の一実施の形態による高周波フロント
エンド回路の回路図

【図５４】本発明の一実施の形態による高周波フロント
エンド回路の回路ブロック図

【図５５】本発明の一実施の形態による高周波フロント
エンド回路の回路図

【図５６】本発明の一実施の形態による高周波フロント
エンド回路の回路ブロック図

【図５７】本発明の一実施の形態による高周波フロント
エンド回路の回路図

【図５８】本発明の一実施の形態による高周波フロント
エンド回路の回路ブロック図

【図５９】本発明の一実施の形態による高周波フロント
エンド回路の回路図

【図６０】本発明の一実施の形態による高周波フロント
エンド回路の回路ブロック図

【図６１】本発明の一実施の形態による高周波フロント
エンド回路の回路図

【図６２】本発明の一実施の形態による高周波フロント
エンド回路の回路ブロック図

【図６３】本発明の一実施の形態による高周波フロント
エンド回路の回路図

【図６４】本発明の一実施の形態による高周波フロント
エンド回路の回路ブロック図

【図６５】本発明の一実施の形態による高周波フロント
エンド回路の回路図

【図６６】従来の高周波フロントエンド回路の回路ブロ
ック図の第１の例を示す回路図

【図６７】従来の高周波フロントエンド回路の回路ブロ
ック図の第２の例を示す回路図

【符号の説明】

１低雑音増幅器２，３アッテネータ４，５，１２，３３高周波スイッチ６，７，１４，１５，１６，１７，１８，１００４，１
００５，１００６，１００７，１００８整合回路８，１０１０ＲＦ入力端子９，１０１２ＲＦ出力端子３０，１０１１ＩＦ出力端子３１ＬＯ入力端子１０，１１，１３，３２高周波スイッチアッテネータ２０ミキサ１００，１０１，１０２，１０３，１１０，１１１，１
１２，１１３，１１４，１１５，１１６，１１７，１２
０，１３０，１３１，１３２，１３３，１３４，１３
５，１４０，１４１，１４２，１４３，１４４，１４
５，１４６，１４７，１４８，１４９，１１００，１１
０１，１１０２，１１０３ＦＥＴ１６０，１６１，１６２，１６３，１６４，１６５，１
６６，１６７，１６８，１６９，１７０，１７１，１７
２，１７３，１７４，１１１０，１１１１，１１１２，
１１１３，１１１４，１１１５，１１１６，１１１７
インダクタ１８０，１８１，１８２，１８３，１８４，１８５，１
８６，１８７，１８８，１８９，１９０，１９１，１９
２，１９３，１９４，１９５，１９６，１９７，１９
８，１９９，２００，２００ａ，２００ｂ，２００ｃ，
２００ｄ，２００ｅ，２００ｆ，２００ｇ，２００ｈ，
２０１，２０１ａ，２０１ｂ，２０１ｃ，２０１ｄ，２
０１ｅ，２０１ｆ，２０１ｇ，２０１ｈ，２０２，２０
３，２０４，２０５，２０６，２０７，２０８，２０
９，２１０，２１１，１１２０，１１２１，１１２２，
１１２３，１１２４，１１２５，１１２６，１１２７，
１１２８，１１２９，１１３０抵抗器２１０，２１１，２１２，２１３，２１４，２１５，２
１６，２１７，２１８，２１９，２２０，２２１，２２
２，２２３，２２４，２２５コンデンサ２３０電源端子２３１，２３２，２３３，２３４高周波スイッチ制御
端子２３５，２３６，２３７，２３８アッテネータ制御端
子２４０ａ，２４０ｂ，２４０ｃ，２４０ｄ，２４０ｅ，
２４１ａ，２４１ｂ，２４１ｃ，２４１ｄ，２４１ｅ
スイッチアッテネータ制御端子２５０接地

Claims

【特許請求の範囲】

【請求項１】１つの入力端子と２つの出力端子を有する
第１の信号切り替え回路と、２つの入力端子と１つの出
力端子を有する第２の信号切り替え回路と、第１及び第
２の信号減衰器と、第１及び第２の整合回路と、低雑音
増幅器とを備え、前記第１の信号切り替え回路の第１の
出力端子を、前記第２の信号減衰器の入力端子に接続
し、前記第２の信号減衰器の出力端子を、前記第２の信
号切り替え回路の第１の入力端子に接続し、前記第１の
信号切り替え回路の第２の出力端子に、前記信号減衰器
と、前記第１の整合回路と、前記低雑音増幅器と、前記
第２の整合回路を任意の順序で縦続接続し、前記第２の
整合回路の出力端子を、前記第２の信号切り替え回路の
第２の入力端子に接続したことを特徴とする高周波フロ
ントエンド回路。
【請求項２】請求項１のフロントエンド回路の一部もし
くは全部を半導体基板上に集積化したことを特徴とする
半導体装置。
【請求項３】前記請求項１の構成において、第２の信号
切り替え回路を有せず、前記第２の信号減衰器の出力端
子と前記第２の整合回路の出力端子と、前記第２の信号
切り替え回路の入力端子を接続した高周波フロントエン
ド回路。
【請求項４】請求項３のフロントエンド回路の一部もし
くは全部を半導体基板上に集積化したことを特徴とする
半導体装置。
【請求項５】１つの入力端子と２つの出力端子を有し、
信号切り替え機能と信号減衰機能とを併せ持つ第１の信
号切り替え減衰回路と、第１の整合回路と、低雑音増幅
器と、第２の整合回路と、２つの入力端子と１つの出力
端子を有する第２の信号切り替え減衰回路を備え、前記
第１の信号切り替え減衰回路の第１の出力端子を前記第
２の信号切り替え減衰回路の第１の入力端子に接続し、
前記第１の信号切り替え減衰回路の第２の出力端子に、
前記第１の整合回路と、前記低雑音増幅器と、前記第２
の整合回路を縦続接続し、前記第２の整合回路の出力端
子を、前記第２の信号切り替え減衰回路の第２の入力端
子に接続したことを特徴とする高周波フロントエンド回
路。
【請求項６】請求項５のフロントエンド回路の一部もし
くは全部を半導体基板上に集積化したことを特徴とする
半導体装置。
【請求項７】前記請求項３の構成において、第２の信号
切り替え減衰回路を有せず、前記第１の信号切り替え減
衰回路の第１の出力端子と前記第２の整合回路の出力端
子を接続した高周波フロントエンド回路。
【請求項８】請求項７のフロントエンド回路の一部もし
くは全部を半導体基板上に集積化したことを特徴とする
半導体装置。
【請求項９】信号切り替え回路と、第１及び第２の信号
減衰器と、第１の整合回路と、低雑音増幅器と、第２の
整合回路とを備え、前記第１の信号減衰器と、第１の整
合回路と、低雑音増幅器と、第２の整合回路とを任意の
順序で縦続接続し、前記第１の信号減衰器の入力端子に
前記第２の信号減衰器の入力端子を接続し、前記第２の
整合回路の出力端子に前記信号切り替え回路の出力端子
を接続した高周波フロントエンド回路。
【請求項１０】請求項９のフロントエンド回路の一部も
しくは全部を半導体基板上に集積化したことを特徴とす
る半導体装置。
【請求項１１】請求項９において、第２の信号減衰器と
信号切り替え回路とを、信号切り替え機能と信号減衰機
能を併せ持つ一つの信号切り替え減衰回路で置き換えた
ことを特徴とする高周波フロントエンド回路。
【請求項１２】特許請求項１１のフロントエンド回路の
一部もしくは全部を半導体基板上に集積化したことを特
徴とする半導体装置。
【請求項１３】１つの入力端子と２つの出力端子を有す
る第１の信号切り替え回路と、２つの入力端子と１つの
出力端子を有する第２の信号切り替え回路と、第１及び
第２の信号減衰器と、第１ないし第３の整合回路と、低
雑音増幅器とを備え、前記第１の整合回路の出力端子に
前記第１の信号切り替え回路の入力端子を接続し、前記
第１の信号切り替え回路の前記第２の出力端子に前記信
号減衰器と前記低雑音増幅器を縦続接続し、前記低雑音
増幅器の出力端子を前記第２の信号切り替え回路の前記
第２の入力端子に接続し、前記第２の信号減衰回路と前
記第３の整合回路を縦続接続し、前記第１の信号切り替
え回路の前記第１の出力端子を前記第２の信号減衰器の
入力端子に接続し、前記第３の整合回路の出力端子を前
記第２の信号切り替え回路の前記第１の入力端子に接続
した構成において、前記第３の整合回路と、前記第１の入力端子と前記出力
端子が導通状態にある前記第２の信号切り替え回路と、
前記第２の整合回路を特性インピーダンスを持つ伝送線
路に縦続接続した時の前記第３の整合回路の入力インピ
ーダンスが、特性インピーダンスを有する伝送線路と、
前記第１の整合回路と、前記入力端子と前記第１の出力
端子が導通状態にある前記第１の信号切り替え回路と、
前記入力端子と前記出力端子が導通状態にある前記第２
の信号減衰器とを縦続接続した時の、前記第１の信号減
衰器の出力端子の出力インピーダンスの複素共役値にほ
ぼ等しくなることを特徴とする高周波フロントエンド回
路。
【請求項１４】請求項１３のフロントエンド回路の一部
もしくは全部を半導体基板上に集積化したことを特徴と
する半導体装置。
【請求項１５】１つの入力端子と２つの出力端子を有
し、信号切り替え機能と信号減衰機能とを併せ持つ第１
の信号切り替え減衰回路と、２つの入力端子と１つの出
力端子を有する第２の信号切り替え減衰回路と、第１な
いし第３の整合回路と、低雑音増幅器とを備え、前記第
１の整合回路の出力端子に前記第１の信号切り替え減衰
回路の入力端子を接続し、前記第１の信号切り替え減衰
回路の前記第１の出力端子に前記低雑音増幅器を接続
し、前記低雑音増幅器の出力端子を前記第２の信号切り
替え減衰回路の前記第２の入力端子に接続し、前記第１
の信号切り替え減衰回路の前記第２の出力端子を前記第
３の整合回路の入力端子に接続し、前記第３の整合回路
の出力端子を前記第２の信号切り替え減衰回路の前記第
１の入力端子に接続した構成において、前記第３の整合回路と、前記第１の入力端子と前記出力
端子が導通状態にある前記第２の信号切り替え減衰回路
と、前記第２の整合回路を特性インピーダンスを持つ伝
送線路に縦続接続した時の前記第３の整合回路の入力イ
ンピーダンスが、特性インピーダンスを有する伝送線路
と、前記第１の整合回路と、前記入力端子と前記第１の
出力端子が導通状態にある前記第１の信号切り替え減衰
回路とを縦続接続した時の、前記第１信号切り替え減衰
回路の前記第１の出力端子の出力インピーダンスの複素
共役値にほぼ等しくなることを特徴とする高周波フロン
トエンド回路。
【請求項１６】請求項１５のフロントエンド回路の一部
もしくは全部を半導体基板上に集積化したことを特徴と
する半導体装置。
【請求項１７】１つの入力端子と２つの出力端子を有す
る第１の信号切り替え回路と、２つの入力端子と１つの
出力端子を有する第２の信号切り替え回路と、第１及び
第２の信号減衰器と、第１ないし第３の整合回路と、低
雑音増幅器とを備え、前記第１の整合回路の出力端子に
前記第１の信号切り替え回路の入力端子を接続し、前記
第１の信号切り替え回路の前記第２の出力端子に前記第
１の信号減衰器と前記低雑音増幅器と第３の整合回路を
縦続接続し、前記第３の整合回路の出力端子を前記第２
の信号切り替え回路の前記第２の入力端子に接続し、前
記第１の信号切り替え回路の前記第１の出力端子を前記
第２の信号減衰器の入力端子に接続し、前記第２の信号
減衰器の出力端子を、前記第２の信号切り替え回路の前
記第１の入力端子に接続した構成において、前記第３の整合回路と、前記第２の入力端子と前記出力
端子が導通状態にある前記第２の信号切り替え回路と、
前記第２の整合回路を特性インピーダンスを持つ伝送線
路に縦続接続した時の前記第３の整合回路の入力インピ
ーダンスが、前記低雑音増幅器の出力インピーダンスほ
ぼ等しく、前記第１の入力端子と前記出力端子が導通状態にある前
記第２の信号切り替え回路と、前記第２の整合回路を特
性インピーダンスを持つ伝送線路に縦続接続した時の前
記信号切り替え回路の入力インピーダンスが、特性イン
ピーダンスを有する伝送線路と、前記第１の整合回路
と、前記入力端子と前記第１の出力端子が導通状態にあ
る前記第１の信号切り替え回路とを縦続接続した時の、
前記第１の信号切り替え回路の第１の出力端子の出力イ
ンピーダンスの複素共役値にほぼ等しくなることを特徴
とする高周波フロントエンド回路。
【請求項１８】請求項１７のフロントエンド回路の一部
もしくは全部を半導体基板上に集積化したことを特徴と
する半導体装置。
【請求項１９】１つの入力端子と２つの出力端子を有す
る信号切り替え回路と、第１及び第２の信号減衰器と、
第１ないし第３の整合回路と、低雑音増幅器とを備え、
前記第１の整合回路の出力端子に前記信号切り替え回路
の入力端子を接続し、前記信号切り替え回路の前記第２
の出力端子に前記信号減衰器と前記低雑音増幅器と前記
第３の整合回路と前記第２の整合回路を縦続接続し、前
記第２の信号減衰器の入力端子を、前記信号切り替え回
路の第１の出力端子に接続し、前記第２の信号減衰器の
出力端子を、前記第２の整合回路の入力端子に接続した
構成において、前記第３の整合回路と、前記第２の整合回路とを特性イ
ンピーダンスを持つ伝送線路に縦続接続した時の前記第
３の整合回路の入力インピーダンスが、前記低雑音増幅
器の出力インピーダンスにほぼ等しく、前記第２の整合回路を特性インピーダンスを持つ伝送線
路に縦続接続した時の前記第２の整合回路の入力インピ
ーダンスが、特性インピーダンスを有する伝送線路と、
前記第１の整合回路と、前記入力端子と前記第１の出力
端子が導通状態にある前記信号切り替え回路とを縦続接
続した時の、前記信号切り替え回路の第１の出力端子の
出力インピーダンスの複素共役値にほぼ等しくなること
を特徴とする高周波フロントエンド回路。
【請求項２０】請求項１９のフロントエンド回路の一部
もしくは全部を半導体基板上に集積化したことを特徴と
する半導体装置。
【請求項２１】１つの入力端子と２つの出力端子を有す
る第１の信号切り替え回路と、２つの入力端子と１つの
出力端子を有する第２の信号切り替え回路と、信号減衰
器と、第１ないし第３の整合回路と、低雑音増幅器とを
備え、前記第１の整合回路の出力端子に前記第１の信号
切り替え回路の入力端子を接続し、前記第１の信号切り
替え回路の前記第２の出力端子に前記第３の整合回路と
前記第１の信号減衰器と前記低雑音増幅器を縦続接続
し、前記低雑音増幅器の出力端子を前記第２の信号切り
替え回路の前記第２の入力端子に接続し、前記第１の信
号切り替え回路の前記第１の出力端子を前記第２の信号
減衰器の入力端子に接続し、前記第２の信号減衰器の出
力端子を、前記第２の信号切り替え回路の前記第１の入
力端子に接続した構成において、特性インピーダンスを持つ伝送線路と、前記第１の整合
回路と、前記入力端子と前記第２の出力端子が導通状態
にある前記第１の信号切り替え回路と、前記第３の整合
回路を縦続接続した時の前記第３の整合回路の出力イン
ピーダンスが、前記低雑音増幅器の入力インピーダンス
にほぼ等しく、前記第１の入力端子と前記出力端子が導通状態にある前
記第２の信号切り替え回路と、前記第２の整合回路を特
性インピーダンスを持つ伝送線路に縦続接続した時の前
記信号切り替え回路の入力インピーダンスが、特性イン
ピーダンスを有する伝送線路と、前記第１の整合回路
と、前記入力端子と前記第１の出力端子が導通状態にあ
る前記第１の信号切り替え回路とを縦続接続した時の、
前記第１の信号切り替え回路の第１の出力端子の出力イ
ンピーダンスの複素共役値にほぼ等しくなることを特徴
とする高周波フロントエンド回路。
【請求項２２】請求項２１のフロントエンド回路の一部
もしくは全部を半導体基板上に集積化したことを特徴と
する半導体装置。
【請求項２３】１つの入力端子と２つの出力端子を有す
る信号切り替え回路と、信号減衰器と、第１ないし第３
の整合回路と、低雑音増幅器とを備え、前記第１の整合
回路の出力端子に前記信号切り替え回路の入力端子を接
続し、前記信号切り替え回路の前記第２の出力端子に第
３の整合回路と前記第１の信号減衰器と前記低雑音増幅
器と前記第２の整合回路を縦続接続し、前記第２の信号
減衰器の入力端子を、前記信号切り替え回路の第１の出
力端子に接続し、前記第２の信号減衰器の出力端子を、
前記第２の整合回路の入力端子に接続した構成におい
て、特性インピーダンスを持つ伝送線路と、前記第１の整合
回路と、前記信号切り替え回路の前記第２の出力端子
と、前記第３の整合回路とを縦続接続した時の前記第３
の整合回路の出力インピーダンスが、前記低雑音増幅器
の入力インピーダンスにほぼ等しく、前記第２の整合回路を特性インピーダンスを持つ伝送線
路に縦続接続した時の前記第２の整合回路の入力インピ
ーダンスが、特性インピーダンスを有する伝送線路と、
前記第１の整合回路と、前記入力端子と前記第１の出力
端子が導通状態にある前記信号切り替え回路とを縦続接
続した時の、前記信号切り替え回路の第１の出力端子の
出力インピーダンスの複素共役値にほぼ等しくなること
を特徴とする高周波フロントエンド回路。
【請求項２４】請求項２３のフロントエンド回路の一部
もしくは全部を半導体基板上に集積化したことを特徴と
する半導体装置。
【請求項２５】１つの入力端子と２つの出力端子を有
し、信号切り替え機能と信号減衰機能とを併せ持つ第１
の信号切り替え減衰回路と、２つの入力端子と１つの出
力端子を有する第２の信号切り替え減衰回路と、第１な
いし第３の整合回路と、低雑音増幅器とを備え、前記第
１の整合回路の出力端子に前記第１の信号切り替え減衰
回路の入力端子を接続し、前記第１の信号切り替え減衰
回路の前記第２の出力端子に前記低雑音増幅器と第３の
整合回路を縦続接続し、前記第３の整合回路の出力端子
を前記第２の信号切り替え減衰回路の前記第２の入力端
子に接続し、前記第１の信号切り替え減衰回路の前記第
１の出力端子を前記第２の信号切り替え減衰回路の前記
第１の入力端子に接続した構成において、前記第３の整合回路と、前記入力端子と前記第２の出力
端子が導通状態にある前記第２の信号切り替え減衰回路
と、前記第２の整合回路を、特性インピーダンスを持つ
伝送線路に縦続接続した時の前記第３の整合回路の入力
インピーダンスが、前記低雑音増幅器の出力インピーダ
ンスにほぼ等しく、前記第１の入力端子と前記出力端子が導通状態にある前
記第２の信号切り替え減衰回路と、前記第２の整合回路
を特性インピーダンスを持つ伝送線路に縦続接続した時
の前記第２の信号切り替え減衰回路の入力インピーダン
スが、特性インピーダンスを有する伝送線路と、前記第
１の整合回路と、前記入力端子と前記第１の出力端子が
導通状態にある前記第１の信号切り替え減衰回路とを縦
続接続した時の、前記第１の信号切り替え減衰回路の第
１の出力端子の出力インピーダンスの複素共役値にほぼ
等しくなることを特徴とする高周波フロントエンド回
路。
【請求項２６】請求項２５のフロントエンド回路の一部
もしくは全部を半導体基板上に集積化したことを特徴と
する半導体装置。
【請求項２７】１つの入力端子と２つの出力端子を有
し、信号切り替え機能と信号減衰機能とを併せ持つ信号
切り替え減衰回路と、第１ないし第３の整合回路と、低
雑音増幅器とを備え、前記第１の整合回路の出力端子に
前記第１の信号切り替え減衰回路の入力端子を接続し、
前記第１の信号切り替え減衰回路の前記第２の出力端子
に前記低雑音増幅器と第３の整合回路を縦続接続し、前
記第３の整合回路の出力端子と、前記第１の信号切り替
え減衰回路の前記第１の出力端子と、前記第２の整合回
路の入力端子を接続した構成において、前記第３の整合回路と、前記第２整合回路と、特性イン
ピーダンスを持つ伝送線路とを縦続接続した時の前記第
３の整合回路の出力端子の入力インピーダンスが、前記
低雑音増幅器の出力インピーダンスにほぼ等しく、前記第２の整合回路を特性インピーダンスを持つ伝送線
路に縦続接続した時の前記第２の整合回路の入力インピ
ーダンスが、特性インピーダンスを有する伝送線路と、
前記第１の整合回路と、前記入力端子と前記第１の出力
端子が導通状態にある前記信号切り替え減衰回路とを縦
続接続した時の、前記信号切り替え減衰回路の第１の出
力端子の出力インピーダンスの複素共役値にほぼ等しく
なることを特徴とする高周波フロントエンド回路。
【請求項２８】請求項２７のフロントエンド回路の一部
もしくは全部を半導体基板上に集積化したことを特徴と
する半導体装置。
【請求項２９】１つの入力端子と２つの出力端子を有
し、信号切り替え機能と信号減衰機能とを併せ持つ第１
の信号切り替え減衰回路と、２つの入力端子と１つの出
力端子を有する第２の信号切り替え減衰回路と、第１な
いし第３の整合回路と、低雑音増幅器とを備え、前記第
１の整合回路の出力端子に前記第１の信号切り替え減衰
回路の入力端子を接続し、前記第１の信号切り替え減衰
回路の前記第２の出力端子に前記第３の整合回路と前記
低雑音増幅器とを縦続接続し、前記低雑音増幅器の出力
端子を前記第２の信号切り替え減衰回路の前記第２の入
力端子に接続し、前記第１の信号切り替え減衰回路の前
記第１の出力端子を前記第２の信号切り替え減衰回路の
前記第１の入力端子に接続した構成において、特性インピーダンスを持つ伝送線路と、前記第１の整合
回路と、前記入力端子と前記第２の出力端子が導通状態
にある前記第１の信号切り替え減衰回路と、前記第３の
整合回路を縦続接続した時の前記第３の整合回路の出力
インピーダンスが、前記低雑音増幅器の入力インピーダ
ンスにほぼ等しく、前記第１の入力端子と前記出力端子が導通状態にある前
記第２の信号切り替え減衰回路と、前記第２の整合回路
を特性インピーダンスを持つ伝送線路に縦続接続した時
の前記信号切り替え減衰回路の第１の入力端子の入力イ
ンピーダンスが、特性インピーダンスを有する伝送線路
と、前記第１の整合回路と、前記入力端子と前記第１の
出力端子が導通状態にある前記第１の信号切り替え減衰
回路とを縦続接続した時の、前記第１の信号切り替え減
衰回路の第１の出力端子の出力インピーダンスの複素共
役値にほぼ等しくなることを特徴とする高周波フロント
エンド回路。
【請求項３０】請求項２９のフロントエンド回路の一部
もしくは全部を半導体基板上に集積化したことを特徴と
する半導体装置。
【請求項３１】１つの入力端子と２つの出力端子を有
し、信号切り替え機能と信号減衰機能とを併せ持つ信号
切り替え減衰回路と、第１ないし第３の整合回路と、低
雑音増幅器とを備え、前記第１の整合回路の出力端子に
前記第１の信号切り替え減衰回路の入力端子を接続し、
前記第１の信号切り替え減衰回路の前記第２の出力端子
に前記第３の整合回路と前記低雑音増幅器とを縦続接続
し、前記低雑音増幅器の出力端子と、前記第２の整合回
路の入力端子と、前記第１の信号切り替え減衰回路の前
記第１の出力端子を接続した構成において、特性インピーダンスを持つ伝送線路と、前記第１の整合
回路と、前記入力端子と前記第２の出力端子が導通状態
にある前記第１の信号切り替え減衰回路と、前記第３の
整合回路を縦続接続した時の前記第３の整合回路の出力
インピーダンスが、前記低雑音増幅器の入力インピーダ
ンスにほぼ等しく、前記第２の整合回路を特性インピーダンスを持つ伝送線
路に縦続接続した時の前記第２の整合回路の入力端子の
入力インピーダンスが、特性インピーダンスを有する伝
送線路と、前記第１の整合回路と、前記入力端子と前記
第１の出力端子が導通状態にある前記第１の信号切り替
え減衰回路とを縦続接続した時の、前記第１の信号切り
替え減衰回路の第１の出力端子の出力インピーダンスの
複素共役値にほぼ等しくなることを特徴とする高周波フ
ロントエンド回路。
【請求項３２】請求項３１のフロントエンド回路の一部
もしくは全部を半導体基板上に集積化したことを特徴と
する半導体装置。
【請求項３３】信号切り替え回路と、第１及び第２の信
号減衰器と、第１ないし第３の整合回路と、低雑音増幅
器とを備え、前記信号減衰器と、前記第２の信号減衰器
と、前記低雑音増幅器とを縦続接続し、前記信号切り替
え回路と前記第３の整合回路を縦続接続し、前記第１の
信号減衰器の入力端子と、前記信号切り替え回路の入力
端子と、前記第１の整合回路の出力端子を接続し、前記
低雑音増幅器の出力端子と、前記第３の整合回路の出力
端子と、前記第２の整合回路の入力端子を接続した構成
において、前記第３の整合回路と、前記第２の整合回路を、特性イ
ンピーダンスを有する伝送線路に縦続接続した時の、前
記第３の整合回路の入力インピーダンスが、特性インピ
ーダンスを有する伝送線路と、第１の整合回路と、入出
力が導通状態にある前記信号切り替え回路と入出力が導
通状態にある前記第２の信号減衰器とを縦続接続した時
の、前記第２の信号減衰器の出力端子の出力インピーダ
ンスの複素共役値にほぼ等しいことを特徴とする高周波
フロントエンド回路。
【請求項３４】請求項３３のフロントエンド回路の一部
もしくは全部を半導体基板上に集積化したことを特徴と
する半導体装置。
【請求項３５】請求項３３において、前記信号切り替え
回路と、前記第２の信号減衰回路を、信号切り替え機能
と信号減衰機能を併せ持つ信号切り替え減衰回路で置き
換えたことを特徴とする半導体装置。
【請求項３６】請求項３５のフロントエンド回路の一部
もしくは全部を半導体基板上に集積化したことを特徴と
する半導体装置。
【請求項３７】信号切り替え回路と、第１及び第２の信
号減衰器と、第１ないし第３の整合回路と、低雑音増幅
器とを備え、前記第１の信号減衰器と前記低雑音増幅器
と第３の整合回路とを縦続接続し、前記第１の信号減衰
器の入力端子と、前記第２の信号減衰回路の入力端子
と、前記第１の整合回路の出力端子とを接続し、前記第
３の整合回路の出力端子と、前記信号切り替え回路の出
力端子と、前記第２の整合回路の入力端子を接続した構
成において、前記第３の整合回路と、前記第２の整合回路を、特性イ
ンピーダンスを有する伝送線路に縦続接続した時の、前
記第３の整合回路の入力インピーダンスが、前記低雑音
増幅器の出力インピーダンスの複素共役値にほぼ等し
く、前記第２の整合回路を、特性インピーダンスを有す
る伝送線路に縦続接続した時の、前記第２の整合回路の
入力インピーダンスが、特性インピーダンスを有する伝
送線路と、第１の整合回路と、入出力端子が導通状態に
ある前記第２の信号減衰器と、入出力端子が導通状態に
ある前記信号切り替え回路を縦続接続した時の、前記信
号切り替え回路の出力端子の出力インピーダンスの複素
共役値にほぼ等しいことを特徴とする高周波フロントエ
ンド回路。
【請求項３８】請求項３７のフロントエンド回路の一部
もしくは全部を半導体基板上に集積化したことを特徴と
する半導体装置。
【請求項３９】請求項３７において、前記信号切り替え
回路と、前記第２の信号減衰回路を、信号切り替え機能
と信号減衰機能を併せ持つ信号切り替え減衰回路で置き
換えたことを特徴とする半導体装置。
【請求項４０】特許請求項３９のフロントエンド回路の
一部もしくは全部を半導体基板上に集積化したことを特
徴とする半導体装置。
【請求項４１】１つの入力端子と２つの出力端子を有す
る第１の信号切り替え回路と、１つの入力端子と１つの
出力端子を有する第２の信号切り替え回路と、第１及び
第２の信号減衰器と、第１ないし第３の整合回路と、低
雑音増幅器と、周波数混合器を備え、前記第１の信号切
り替え回路の第２の出力端子に、前記第１の信号減衰器
と、前記第１の整合回路と、前記低雑音増幅器と、前記
周波数混合器と、第２の整合回路を縦続接続し、前記第
２の信号減衰器と、前記第３の整合回路と、前記第２の
信号切り替え回路を縦続接続し、前記第２の信号減衰器
の入力端子を前記信号切り替え回路の第１の出力端子に
接続し、前記第２の信号切り替え回路の出力端子を前記
低雑音増幅器と前記周波数混合器との接続点に接続した
構成において、前記低雑音増幅器と前記周波数混合器との接続点におけ
るインピーダンスが、特性インピーダンスを有する伝送
線路と、入力端子と第１の出力端子が導通状態にある第
１の信号切り替え回路と、入力端子と出力端子が導通状
態にある第２の信号減衰器と、入力端子と出力端子が導
通状態にある第２の信号切り替え回路とを縦続接続した
時の、前記第２の信号切り替え回路の出力端子の出力イ
ンピーダンスが整合していることを特徴とする高周波フ
ロントエンド回路。
【請求項４２】請求項４１のフロントエンド回路の一部
もしくは全部を半導体基板上に集積化したことを特徴と
する半導体装置。
【請求項４３】１つの入力端子と２つの出力端子を有す
る信号切り替え回路と、第１及び第２の信号減衰器と、
第１ないし第３の整合回路と、低雑音増幅器と、周波数
混合器を備え、前記信号切り替え回路の第２の出力端子
に、前記第１の信号減衰器と、前記第１の整合回路と、
前記低雑音増幅器と、前記周波数混合器と、第２の整合
回路を縦続接続し、前記第２の信号減衰器と、前記第３
の整合回路とを縦続接続し、前記第２の信号減衰器の入
力端子を前記信号切り替え回路の第１の出力端子に接続
し、前記第３の整合回路の出力端子を前記低雑音増幅器
と前記周波数混合器との接続点に接続した構成におい
て、前記低雑音増幅器と前記周波数混合器との接続点におけ
るインピーダンスが、特性インピーダンスを有する伝送
線路と、入力端子と第１の出力端子が導通状態にある第
１の信号切り替え回路と、入力端子と出力端子が導通状
態にある第２の信号減衰器とを縦続接続した時の、前記
第３の整合回路の出力端子の出力インピーダンスが整合
していることを特徴とする高周波フロントエンド回路。
【請求項４４】請求項４３のフロントエンド回路の一部
もしくは全部を半導体基板上に集積化したことを特徴と
する半導体装置。
【請求項４５】１つの入力端子と２つの出力端子を有
し、信号切り替え機能と信号減衰機能を併せ持つ信号切
り替え減衰回路と、１つの入力端子と１つの出力端子を
有する信号切り替え回路と、第１ないし第３の整合回路
と、低雑音増幅器と、周波数混合器を備え、前記信号切
り替え減衰回路の第２の出力端子に、前記第１の整合回
路と、前記低雑音増幅器と、前記周波数混合器と、前記
第２の整合回路を縦続接続し、前記第３の整合回路と前
記信号切り替え回路を縦続接続し、前記第３の整合回路
の入力端子を前記信号切り替え減衰回路の第１の出力端
子に接続し、前記信号切り替え回路の出力端子を前記低
雑音増幅器と前記周波数混合器との接続点に接続した構
成において、前記低雑音増幅器と前記周波数混合器との接続点におけ
るインピーダンスが、特性インピーダンスを有する伝送
線路と、入力端子と第１の出力端子が導通状態にある第
１の信号切り替え減衰回路と、第３の整合回路と、入力
端子と出力端子が導通状態にある第２の信号切り替え回
路とを縦続接続した時の、前記第２の信号切り替え回路
の出力端子の出力インピーダンスに整合していることを
特徴とする高周波フロントエンド回路。
【請求項４６】請求項４５のフロントエンド回路の一部
もしくは全部を半導体基板上に集積化したことを特徴と
する半導体装置。
【請求項４７】１つの入力端子と２つの出力端子を有
し、信号切り替え機能と信号減衰機能を併せ持つ信号切
り替え減衰回路と、第１ないし第３の整合回路と、低雑
音増幅器と、周波数混合器を備え、前記信号切り替え減
衰回路の第２の出力端子に、前記第１の整合回路と、前
記低雑音増幅器と、前記周波数混合器と、前記第２の整
合回路を縦続接続し、前記第３の整合回路と前記信号切
り替え回路を縦続接続し、前記第３の整合回路の入力端
子を前記信号切り替え減衰回路の第１の出力端子に接続
し、前記第３の整合回路の出力端子を前記低雑音増幅器
と前記周波数混合器との接続点に接続した構成におい
て、前記低雑音増幅器と前記周波数混合器との接続点におけ
るインピーダンスが、特性インピーダンスを有する伝送
線路と、入力端子と第１の出力端子が導通状態にある第
１の信号切り替え減衰回路と、第３の整合回路とを縦続
接続した時の、前記第３の整合回路の出力端子の出力イ
ンピーダンスに整合していることを特徴とする高周波フ
ロントエンド回路。
【請求項４８】請求項４７のフロントエンド回路の一部
もしくは全部を半導体基板上に集積化したことを特徴と
する半導体装置。
【請求項４９】１つの入力端子と１つの出力端子を有す
る信号切り替え減衰回路と、１つの入力端子と１つの出
力端子を有する信号切り替え回路と、信号減衰器と、第
１ないし第３の整合回路と、低雑音増幅器と、周波数混
合器を備え、前記信号切り替え減衰回路と、前記第１の
整合回路と、前記低雑音増幅器と、前記周波数混合器
と、前記第２の整合回路を縦続接続し、前記信号減衰器
と、前記第３の整合回路と、前記信号切り替え回路を縦
続接続し、前記信号減衰器の入力端子を前記信号切り替
え減衰回路の入力端子に接続し、前記信号切り替え回路
の出力端子を前記低雑音増幅器と前記周波数混合器との
接続点に接続した構成において、前記低雑音増幅器と前記周波数混合器との接続点におけ
るインピーダンスが、前記信号減衰器の入力端子と出力
端子が遮断状態において、特性インピーダンスを有する
伝送線路と、入力端子と出力端子が導通状態にある信号
減衰器と、第３の整合回路と、入力端子と出力端子が導
通状態にある信号切り替え回路とを縦続接続した時の、
前記信号切り替え回路の出力端子の出力インピーダンス
に整合していることを特徴とする高周波フロントエンド
回路。
【請求項５０】請求項４９のフロントエンド回路の一部
もしくは全部を半導体基板上に集積化したことを特徴と
する半導体装置。
【請求項５１】１つの入力端子と１つの出力端子を有す
る第１及び第２の信号切り替え減衰回路と、第１ないし
第３の整合回路と、低雑音増幅器と、周波数混合器を備
え、前記第１の信号切り替え減衰回路と、前記第１の整
合回路と、前記低雑音増幅器と、前記周波数混合器と、
前記第２の整合回路を縦続接続し、前記第３の整合回路
と、前記第２の信号切り替え減衰回路を縦続接続し、前
記第３の整合回路の入力端子を前記第１の信号切り替え
減衰回路の入力端子に接続し、前記第２の信号切り替え
減衰回路の出力端子を前記低雑音増幅器と前記周波数混
合器との接続点に接続した構成において、前記低雑音増幅器と前記周波数混合器との接続点におけ
るインピーダンスが、前記第１の信号減衰器の入力端子
と出力端子が遮断状態において、特性インピーダンスを
有する伝送線路と、第３の整合回路と、入力端子と出力
端子が導通状態にある前記第２の信号切り替え回路とを
縦続接続した時の、前記第２の信号切り替え減衰回路の
出力端子の出力インピーダンスに整合していることを特
徴とする高周波フロントエンド回路。
【請求項５２】請求項５１のフロントエンド回路の一部
もしくは全部を半導体基板上に集積化したことを特徴と
する半導体装置。
【請求項５３】１つの入力端子と２つの出力端子を有す
る第１の信号切り替え回路と、１つの入力端子と１つの
出力端子を有する第２の信号切り替え回路と、第１及び
第２の信号減衰器と、第１ないし第３の整合回路と、低
雑音増幅器と、周波数混合器を備え、前記第１の整合回路の出力端子に前記第１の信号切り替
え回路の入力端子を接続し、前記第１の信号切り替え回
路の第２の出力端子に、前記第１の信号減衰器と、前記
低雑音増幅器と、前記周波数混合器と、第２の整合回路
を縦続接続し、前記第２の信号減衰器と、前記第３の整
合回路と、前記第２の信号切り替え回路を縦続接続し、
前記第２の信号減衰器の入力端子を前記第１の信号切り
替え回路の第１の出力端子に接続し、前記第２の信号切
り替え回路の出力端子を前記低雑音増幅器と前記周波数
混合器との接続点に接続した構成において、前記低雑音増幅器と前記周波数混合器との接続点におけ
るインピーダンスが、特性インピーダンスを有する伝送
線路と、前記第１の整合回路と、入力端子と第１の出力
端子が導通状態にある第１の信号切り替え回路と、入力
端子と出力端子が導通状態にある第２の信号減衰器と、
入力端子と出力端子が導通状態にある第２の信号切り替
え回路とを縦続接続した時の、前記第２の信号切り替え
回路の出力端子の出力インピーダンスに整合しているこ
とを特徴とする高周波フロントエンド回路。
【請求項５４】請求項５３のフロントエンド回路の一部
もしくは全部を半導体基板上に集積化したことを特徴と
する半導体装置。
【請求項５５】１つの入力端子と２つの出力端子を有
し、信号切り替え機能と信号減衰機能を有する信号切り
替え減衰回路と、１つの入力端子と１つの出力端子を有
する信号切り替え回路と、第１ないし第３の整合回路
と、低雑音増幅器と、周波数混合器を備え、前記第１の整合回路の出力端子に前記信号切り替え減衰
回路の入力端子を接続し、前記信号切り替え減衰回路の
第２の出力端子に、前記低雑音増幅器と、前記周波数混
合器と、第２の整合回路を縦続接続し、前記第３の整合
回路と、前記信号切り替え回路を縦続接続し、前記第３
の整合回路の入力端子を前記信号切り替え減衰回路の第
１の出力端子に接続し、前記信号切り替え回路の出力端
子を前記低雑音増幅器と前記周波数混合器との接続点に
接続した構成において、前記低雑音増幅器と前記周波数混合器との接続点におけ
るインピーダンスが、特性インピーダンスを有する伝送
線路と、前記第１の整合回路と、入力端子と第１の出力
端子が導通状態にある信号切り替え減衰回路と、第３の
整合回路と、入力端子と出力端子が導通状態にある信号
切り替え回路とを縦続接続した時の、前記信号切り替え
回路の出力端子の出力インピーダンスに整合しているこ
とを特徴とする高周波フロントエンド回路。
【請求項５６】請求項５５のフロントエンド回路の一部
もしくは全部を半導体基板上に集積化したことを特徴と
する半導体装置。
【請求項５７】１つの入力端子と２つの出力端子を有す
る信号切り替え回路と、第１及び第２の信号減衰器と、
第１ないし第３の整合回路と、低雑音増幅器と、周波数
混合器を備え、前記第１の整合回路の出力端子に前記信号切り替え回路
の入力端子を接続し、前記信号切り替え回路の第２の出
力端子に、前記第１の信号減衰器と、前記低雑音増幅器
と、前記周波数混合器と、第２の整合回路を縦続接続
し、前記第２の信号減衰器と前記第３の整合回路の入力
端子を縦続接続し、前記第２の信号減衰器の入力端子を
前記信号切り替え回路の第１の出力端子に接続し、前記
第３の整合回路の出力端子を前記低雑音増幅器と前記周
波数混合器との接続点に接続した構成において、前記低雑音増幅器と前記周波数混合器との接続点におけ
るインピーダンスが、特性インピーダンスを有する伝送
線路と、前記第１の整合回路と、入力端子と第１の出力
端子が導通状態にある前記信号切り替え回路と、入力端
子と出力端子が導通状態にある前記第２の信号減衰器
と、第３の整合回路とを縦続接続した時の、前記第３の
整合回路の出力端子の出力インピーダンスに整合してい
ることを特徴とする高周波フロントエンド回路。
【請求項５８】請求項５７のフロントエンド回路の一部
もしくは全部を半導体基板上に集積化したことを特徴と
する半導体装置。
【請求項５９】１つの入力端子と２つの出力端子を有
し、信号切り替え機能と信号減衰機能を併せ持つ信号切
り替え減衰回路と、第１ないし第３の整合回路と、低雑
音増幅器と、周波数混合器を備え、前記第１の整合回路の出力端子に前記信号切り替え減衰
回路の入力端子を接続し、前記信号切り替え減衰回路の
第２の出力端子に、前記低雑音増幅器と、前記周波数混
合器と、第２の整合回路を縦続接続し、前記第３の整合
回路の入力端子を前記信号切り替え回路の第１の出力端
子に接続し、前記第３の整合回路の出力端子を前記低雑
音増幅器と前記周波数混合器との接続点に接続した構成
において、前記低雑音増幅器と前記周波数混合器との接続点におけ
るインピーダンスが、特性インピーダンスを有する伝送
線路と、前記第１の整合回路と、入力端子と第１の出力
端子が導通状態にある前記信号切り替え回路と、第３の
整合回路とを縦続接続した時の、前記第３の整合回路の
出力端子の出力インピーダンスに整合していることを特
徴とする高周波フロントエンド回路。
【請求項６０】請求項５９のフロントエンド回路の一部
もしくは全部を半導体基板上に集積化したことを特徴と
する半導体装置。
【請求項６１】１つの入力端子と１つの出力端子を有す
る第１及び第２の信号切り替え回路と、第１及び第２の
信号減衰器と、第１ないし第３の整合回路と、低雑音増
幅器と、周波数混合器を備え、前記第１の整合回路と、
前記第１の信号切り替え回路と、前記第１の信号減衰器
と、前記低雑音増幅器と、前記周波数混合器と、前記第
２の整合回路を縦続接続し、前記第２の信号減衰器と、
前記第３の整合回路と、前記第２の信号切り替え回路を
縦続接続し、前記第２の信号減衰器の入力端子を前記第
１の信号切り替え回路の入力端子に接続し、前記第２の
信号切り替え回路の出力端子を前記低雑音増幅器と前記
周波数混合器との接続点に接続した構成において、前記低雑音増幅器と前記周波数混合器との接続点におけ
るインピーダンスが、前記第１の信号切り替え回路の入
力端子と出力端子が遮断状態において、特性インピーダ
ンスを有する伝送線路と、第１の整合回路と、入力端子
と出力端子が導通状態にある前記第２の信号減衰器と、
前記第３の整合回路と、入力端子と出力端子が導通状態
にある前記第２の信号切り替え回路とを縦続接続した時
の、前記第２の信号切り替え回路の出力端子の出力イン
ピーダンスに整合していることを特徴とする高周波フロ
ントエンド回路。
【請求項６２】請求項６１のフロントエンド回路の一部
もしくは全部を半導体基板上に集積化したことを特徴と
する半導体装置。
【請求項６３】１つの入力端子と１つの出力端子を有
し、信号切り替え機能と信号減衰機能を併せ持つ第１及
び第２の信号切り替え回路と、第１ないし第３の整合回
路と、低雑音増幅器と、周波数混合器とを備え、前記第
１の整合回路と、前記第１の信号切り替え減衰回路と、
前記低雑音増幅器と、前記周波数混合器と、前記第２の
整合回路を縦続接続し、前記第３の整合回路と、前記第
２の信号切り替え減衰回路を縦続接続し、前記第３の整
合回路の入力端子を前記第１の信号切り替え減衰回路の
入力端子に接続し、前記第２の信号切り替え減衰回路の
出力端子を前記低雑音増幅器と前記周波数混合器との接
続点に接続した構成において、前記低雑音増幅器と前記周波数混合器との接続点におけ
るインピーダンスが、前記第１の信号切り替え減衰回路
の入力端子と出力端子が遮断状態において、特性インピ
ーダンスを有する伝送線路と、前記第３の整合回路と、
入力端子と出力端子が導通状態にある前記第２の信号切
り替え減衰回路とを縦続接続した時の、前記第２の信号
切り替え減衰回路の出力端子の出力インピーダンスに整
合していることを特徴とする高周波フロントエンド回
路。
【請求項６４】請求項６３のフロントエンド回路の一部
もしくは全部を半導体基板上に集積化したことを特徴と
する半導体装置。