JPH1082873A - 電波修正時計 - Google Patents

Abstract

(57)【要約】 【課題】 ゆらぎが含まれている可能性のある受信した
矩形パルスとクロックパルスとを確実に同期させる。 【解決手段】 受信回路２の動作により秒信号が制御回
路４に入力すると、制御回路４は１秒クロックパルスに
対する秒信号の遅れ時間を複数回（例えば、１０回程
度）測定し、そのずれを差分データメモリ６に格納す
る。ずれの平均値が所定範囲（本例では、２００ｍｓか
ら８００ｍｓとする。）からはずれていると、秒信号に
ゆらぎが存在している場合、正確に同期をとることが困
難であると判断し、１秒クロックパルスの発生タイミン
グを５００ｍｓ（特定時間）だけ遅らせ、ずれの平均が
２００ｍｓから８００ｍｓの範囲に収まるようにし、上
記と同様の動作を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の技術分野】本発明は、電波修正時計に関するも
のである。

【０００２】

【従来の技術】現在、日本国内において、郵政省の管轄
下で試験的に長波標準電波に時刻コードを重畳して送信
している。この信号は１分間を１フレームとして１月１
日からの累積日数から時、分までの時刻データをバイナ
リーコードで直列に送出している。具体的には、１ビッ
トを１Ｈｚの矩形パルスとし、“１”、“０”の重みづ
けはそれぞれパルス幅を５００ｍｓ、８００ｍｓとする
ことにより表し、さらにポジションマーカとして２００
ｍｓのパルスを用い、搬送波としては４０ｋＨｚが用い
られている。

【０００３】この時刻コードを用いて時刻修正を行うい
わゆる電波修正時計は、時刻コードを読み取る際、受信
したパルスを復調して得られた矩形パルスと同一周期
（１秒周期）のクロックパルス（電波修正時計が内蔵し
ているクロックパルス発生器が出力）をこの矩形パルス
に同期させ、そのクロックパルスに同期してその矩形パ
ルスからビット情報を読み取り、その読み取った情報に
基づいて時刻情報を検出し、その検出した時刻情報に応
じて表示時刻を修正している。

【０００４】矩形パルスとクロックパルスとの同期の取
り方としては、クロックパルスの立ち上がりから矩形パ
ルスの立ち上がりまでの時間をずれ時間として検出し、
そのずれの分だけクロックパルスにオフセットをかける
方法が一般的である。

【０００５】

【発明が解決しようとする課題】上記時刻コードを重畳
した信号は、受信アンテナの向きや外界の状況および受
信回路周辺のアナログ的な要素、例えば電子レンジ等か
ら出力される電磁波等によりに、一時的に時間軸方向に
ゆらいだりすることが多々ある。例えば、送信時には１
秒周期で矩形パルスが送出されているのにもかかわら
ず、受信してみると一時的に１秒より短い周期で矩形パ
ルスが検出されていたり、１秒よりも長い周期で検出さ
れたりすることがある。

【０００６】このようなゆらぎが存在する場合、上記の
ような方法で単純に同期をとろうとするとうまくいかな
いケースがある。このケースとしては、矩形パルスとク
ロックパルスとのずれが少ない場合である。具体的な例
としては、例えば図５に示したように矩形パルス５ｂが
クロックパルス５ａに対して時間ｔ１だけ遅れている状
態で一時的に矩形パルス５ｂ１がゆらいでその立ち上が
りが遅れて、次のクロックパルスの立ち上がりより僅か
に後になると、周期Ｔ１においては矩形パルスの立ち上
がりは存在せず、判定不能あるいは誤差０と判定され、
周期Ｔ２においては時間ｔ２（ｔ２<<ｔ１）の遅れと判
定されてしまうことになる。

【０００７】また、検出精度を上げるためにクロックパ
ルス５ａと矩形パルス５ｂとのずれを複数回検出し、そ
のずれの平均値を用いて同期させる場合も、上記のよう
に矩形パルスとクロックパルスとのずれが少なくてゆら
ぎが発生した場合、上記平均値に含まれる誤差が大きく
なり、正確な同期がとれなくなる。

【０００８】

【課題を解決するための手段】本発明では、所定時間毎
に出力される矩形パルスのパルス幅により規定されるビ
ット情報に基づいた時刻情報を含む信号を受信する受信
手段と、その矩形パルスと同一周期のクロックパルスを
上記矩形パルスと同期させ、そのクロックパルスに同期
して上記矩形パルスからビット情報を読み取り、その読
み取った情報に基づいて上記時刻情報を検出し、その検
出した時刻情報に応じて表示時刻を修正する制御手段と
を備えた電波修正時計において、上記クロックパルスを
上記矩形パルスに同期させる際、上記クロックパルスと
上記矩形パルスとの出力タイミングのずれが所定範囲か
らはずれている場合、上記クロックパルスの出力タイミ
ングを特定時間ずらすことにより上記所定範囲内のずれ
となるよう補正し、この補正後のずれ時間だけ上記クロ
ックパルスにオフセットを与えることにより、上記クロ
ックパルスと上記矩形パルスの同期をとるので、時刻情
報を含む矩形パルスにゆらぎが生じても確実にクロック
パルスと矩形パルスの同期をとることができる。

【０００９】また、上記クロックパルスと上記矩形パル
スとの出力タイミングのずれを複数回検出し、そのずれ
の平均値が所定の範囲からはずれている場合、上記クロ
ックパルスの出力タイミングを上記特定時間ずらすこと
により上記所定範囲内のずれとなるように補正し、この
補正後のずれを複数回検出し、その補正後のずれの平均
値だけ上記クロックパルスにオフセットを与えることに
より、上記クロックパルスと上記矩形パルスの同期をと
るので、時刻情報を含む矩形パルスにゆらぎが生じて
も、より確実にクロックパルスと矩形パルスの同期をと
ることが可能となる。

【００１０】

【発明の実施の形態】本願の請求項１に係る発明は、所
定時間毎に出力される矩形パルスのパルス幅により規定
されるビット情報に基づいた時刻情報を含む信号を受信
する受信手段と、上記矩形パルスと同一周期のクロック
パルスを上記矩形パルスと同期させ、そのクロックパル
スに同期して上記矩形パルスからビット情報を読み取
り、その読み取った情報に基づいて上記時刻情報を検出
し、その検出した時刻情報に応じて表示時刻を修正する
制御手段とを備えた電波修正時計において、上記制御手
段を、上記クロックパルスを上記矩形パルスに同期させ
る際、上記クロックパルスと上記矩形パルスとの出力タ
イミングのずれが所定範囲からはずれている場合、上記
クロックパルスの出力タイミングを特定時間ずらすこと
により上記所定範囲内のずれとなるよう補正し、この補
正後のずれ時間だけ上記クロックパルスにオフセットを
与えることにより、上記クロックパルスと上記矩形パル
スの同期をとるものとしている。

【００１１】本願の請求項２に係る発明は、請求項１に
おいて、上記制御手段を、上記クロックパルスと上記矩
形パルスとの出力タイミングのずれを複数回検出し、そ
のずれの平均値が所定の範囲からはずれている場合、上
記クロックパルスの出力タイミングを上記特定時間ずら
すことにより上記所定範囲内のずれとなるように補正
し、この補正後のずれを複数回検出し、その補正後のず
れの平均値だけ上記クロックパルスにオフセットを与え
ることにより、上記クロックパルスと上記矩形パルスの
同期をとるものとしている。

【００１２】

【実施例】以下、本発明を図面に示す実施例に基づいて
具体的に説明する。

【００１３】図１において、１は発振回路で、基準クロ
ック信号を出力する。２は受信手段を構成する受信回路
で、アンテナ、検波回路および復調回路等からなり、上
記の郵政省の管轄下で長波標準電波に時刻コードを重畳
している信号を受信し、波形整形し、復調して時刻コー
ドを表す矩形パルス（以下、秒信号という。）をシリア
ルに出力する。なお、本例では受信回路２の動作時間、
すなわち受信時間はＡＭ０：５８からＡＭ１：０６に設
定してある。この動作時間は時刻表示部３の時刻指針と
連動して回転するカム（図示せず。）および検出スイッ
チ（図示せず。）により設定される。時刻表示部３は現
在時刻を表示する。４は制御手段を構成する制御回路
で、ＣＰＵ、ＲＯＭ、ＲＡＭ等からなり、各種の動作を
制御する。なお、制御回路４は、発振回路１から入力す
る基準クロックを分周して秒信号と同一周期すなわち１
秒周期の１秒クロックパルスと秒信号をサンプリングす
るためのサンプリング用クロックパルス（１ｍｓ周期）
とを発生する。５は秒信号同期クロックパルス出力回路
で、秒信号と同期し秒信号と同一周期の同期クロックパ
ルスを出力する。６は差分データメモリで、ＲＡＭ等か
らなり、１秒クロックパルスに対する秒信号の遅れ時間
を複数記憶する。７はオフセット値メモリで、ＲＡＭ等
からなり、１秒クロックパルスを秒信号に同期させるた
めのオフセット値を記憶する。８はサンプリングデータ
メモリで、ＲＡＭ等からなり、秒信号のサンプリングデ
ータを記憶する。９は集計メモリで、ＲＡＭ等からな
り、サンプリングされたデータに基づいたデューティー
比を記憶する。１０はデータメモリで、ＲＡＭ等からな
り、秒信号のビット判定結果を記憶する。１１はマーカ
カウンタである。１２はデータ再配置メモリで、ＲＡＭ
等からなり、記憶している複数のビット判定結果をＢＣ
Ｄ時系列データとして扱えるように再配置して記憶す
る。１３はデコードデータメモリで、ＲＡＭ等からな
り、デコードされた時刻情報を記憶する。１４は汎用タ
イマである。次に、図２、３および４に基づいて動作を
説明する。なお、マーカカウンタ１１はクリヤされてお
り、それぞれのメモリ６、７、８、９、１０、１２、１
３は初期化されているものとする。

【００１４】時刻表示部３の表示時刻がＡＭ０：５８に
なって受信回路２が動作を開始すると、制御回路４は秒
信号と同期した同期クロックパルスを秒信号同期クロッ
クパルス出力回路５から出力させる（ステップ２ａ）。

【００１５】ステップ２ａの具体的な動作を図３を参照
して具体的に説明する。

【００１６】受信回路２の動作により秒信号が制御回路
４に入力すると、制御回路４は１秒クロックパルスに対
する秒信号の遅れ時間（出力タイミングのずれ）を複数
回（例えば、１０回程度）測定し、その出力タイミング
のずれ（以下、ずれという。）を差分データメモリ６に
格納する（ステップ３ａ）。

【００１７】ずれの平均値が所定範囲（本例では、２０
０ｍｓから８００ｍｓの間とする。）からはずれている
と（ステップ３ｂ）、すなわちずれが小さい場合には、
秒信号にゆらぎが生じたときに、正確に同期をとること
が困難であると判断して、１秒クロックパルスの発生タ
イミングを５００ｍｓ（特定時間）だけ遅らせ、ずれの
平均が２００ｍｓから８００ｍｓの範囲に収まるように
するとともに（ステップ３ｃ）、差分データメモリ６を
初期化し、ステップ３ａに戻り、上記と同様の動作を行
う。

【００１８】ずれの平均値が２００ｍｓから８００ｍｓ
までの範囲に収まっていると（ステップ３ｂ）、差分デ
ータメモリ６に格納されているずれの値は、その平均値
をとることによって秒信号のゆらぎを吸収できるもので
あると判断し、ずれの平均値を算出して、この算出した
値に基づいたオフセット値をオフセット値メモリ７に格
納する（ステップ３ｄ）。そして、１秒クロックパルス
の発生タイミングをこのオフセット値に応じた時間だけ
遅延させることにより秒信号に同期した信号が出力可能
となる。制御回路４はこの同期した信号（以下、同期ク
ロックパルスという）を秒信号同期クロックパルス出力
回路５から制御回路４へ出力させる（ステップ３ｅ）。

【００１９】上記のようにずれの平均値を２００ｍｓか
ら８００ｍｓの範囲とする理由について説明する。図５
の５ｃで示すように５ａのクロックパルスの立ち上がり
から矩形パルスの立ち上がりまでのずれがｔ３（２００
ｍｓ＜ｔ３＜８００ｍｓ）とすると、周期Ｔ１において
ゆらぎによってｔ４（ｔ４＞ｔ３）になったとしても、
矩形パルスの立ち上がりとクロックパルスの立ち上がり
との前後関係が逆転することはない。つまり、５ｂで示
したように矩形パルスの方がクロックパルスより僅かに
進んでいる状態で、ゆらぎにより矩形パルスの方がクロ
ックパルスより僅かに遅れ、両パルスの立ち上がりの前
後関係が逆転するということがない。そのためゆらぎが
あっても、それによるずれの変動はその分だけであり、
図５ｂのように大きな変動となって表れることはない。

【００２０】このように、秒信号と１秒クロックパルス
の同期を取る際、そのずれが小さく秒信号のゆらぎによ
る影響を著しく受ける可能性のある場合には、ゆらぎに
よる影響を大きく受けない領域に１秒クロックパルスの
発生タイミングをずらすので、同期をとる際に、ゆらぎ
の影響を少なくできる。

【００２１】図２に戻って、上述したようなステップ２
ａの動作が終了すると、すなわち秒信号と同期する同期
クロックパルスが秒信号同期クロックパルス出力回路５
から出力され始めると、この同期クロックパルスの発生
タイミングに同期して秒信号からビット情報を読み取る
（ステップ２ｂ、２ｃ）。

【００２２】ステップ２ｃの具体的な動作を図４を参照
して具体的に説明する前に、ビット判定について説明す
る。

【００２３】上述した秒信号のビット情報は１秒周期に
おけるパルス幅により“１”、“０”、“マーカ”と規
定されるものであるが、これらのビット情報は１秒周期
内の所定時間領域におけるパルス幅により判定可能であ
る。具体的に説明すると、上述したように秒信号は
“１”、“０”の重みづけをそれぞれパルス幅５００ｍ
ｓ、８００ｍｓとし、さらにポジションマーカとして２
００ｍｓのパルスを用いているので、パルスの立ち上が
りから５００ｍｓ経過した時点前後における時間領域内
のパルス幅が小さいもしくは存在しない場合“マーカ”
と判定でき、パルス幅が大きい場合“０”と、パルス幅
がその中間である場合“１”と判定できる。例えば、ゆ
らぎが存在しない秒信号を正確に検出できている場合
は、５００ｍｓから前後数ｍｓの時間領域において、パ
ルスが存在しない場合“マーカ”と、デューティ比１／
２程度のパルスの場合“１”と、全てパルスが存在する
場合“０”と判定できる。また、ゆらぎが存在しない場
合、秒信号はいかなるビット情報であっても最初の２０
０ｍｓは“１”となり、最後の２００ｍｓは“０”とな
る。これから説明するステップ２ｃの動作は、これらの
特性を利用したものである。

【００２４】制御回路４は同期クロックパルスが発生し
てから２５０ｍｓ経過した時点から次の同期クロックパ
ルスが発生するまでの間、サンプリング用クロックパル
ス（１ｍｓ周期）により秒信号をサンプリングし、その
結果をサンプリングメモリ８へ格納する（ステップ４
ａ、４ｂ、４ｃ、４ｄ）。すなわち、ゆらぎやノイズが
存在しない場合に全て“１”となる最初の２００ｍｓを
除いてサンプリングを開始する。

【００２５】サンプリングが終了すると、サンプリング
したデータの後ろの所望部分（本例では、２００ｍｓと
する。）を除去する補正を行い（ステップ４ｅ）、補正
したデータを集計してデューティー比を求め、集計メモ
リ９へ格納する（ステップ４ｆ）。すなわち、ゆらぎや
ノイズが存在しない場合に全て“０”となる後ろの２０
０ｍｓ部分のサンプリングデータを除去してデューティ
ー比を求める。

【００２６】制御回路４は格納されているデューティー
比を予め定めてある比率と比較してビット判定を行う
（ステップ４ｇ）。なお、本例ではゆらぎやノイズを考
慮して“マーカ”と判断する比率を０〜０．１とし、
“１”と判断する比率を０．４〜０．５、“０”と判断
する比率を０．９〜１．０とし、これらに該当しない場
合、“エラー”と判断する。

【００２７】ビット判定結果は２ビットで構成し、上述
したように“１”、“０”、“マーカ”、“エラー”の
４種類に分けられデータメモリ１０へ格納される（ステ
ップ４ｈ）。

【００２８】このように、ビット判定を行う際、ビット
判定に必要の無い部分のサンプリングデータを削除する
ので、この削除部分にノイズが混在してもその影響を受
けることがなく、結果的にノイズによる影響を受ける確
率を低減できる。

【００２９】また、ゆらぎが存在していない場合にビッ
ト判定を行える５００ｍｓから前後数ｍｓの時間領域よ
りも長い時間領域のサンプリングデータを用いているの
で、ゆらぎによる影響も低減できる。

【００３０】図２に戻って、上述したようなステップ２
ｃの動作が終了すると、すなわち秒信号のビット情報の
読み取りが終了すると、読み取ったビット情報が“マー
カ”の場合、マーカカウンタ１１をインクリメントし、
２秒連続して“マーカ”が入力したら、マーカカウンタ
１１をクリヤする（ステップ２ｄ、２ｅ、２ｆ、２
ｇ）。このマーカカウンタ１１のクリヤにより１分を１
フレームとする時刻情報の時刻コードの格納を開始す
る。

【００３１】ステップ２ｃからステップ２ｇまでの動作
を繰り返すことにより１フレーム（１分）の時刻情報が
記憶されると（ステップ２ｈ）、データメモリ１０に格
納されている１分間のビット情報をＢＣＤ時系列データ
として扱えるようにデータ再配置メモリ１２へ再配置
し、デコードしてそのデコード結果をデコーダデータメ
モリ１３へ格納する（ステップ２ｉ）。

【００３２】上記の動作を繰り返して、連続する２分間
の時刻情報をデコードデータメモリ１３に格納すると
（ステップ２ｊ）、連続する時刻情報の時間差が１分と
なっているか判断し（ステップ２ｋ）、１分になってい
ればそのデコードした時刻に経過したぶんの時間を加算
してこれを新たなる現在時刻とし（ステップ２ｍ）、こ
の現在時刻に基づいて時刻表示部３の表示時刻を修正す
る（ステップ２ｎ）。

【００３３】ステップ２ｋにおいて、連続する時刻情報
の時間差が１分となっていないと、ゆらぎ等により正確
に受信が行われなかったと判断し、受信を開始してから
６分以上経過していない場合（ステップ２ｐ）、サンプ
リングデータの除去部分を少なくして（ステップ２ｑ）
ステップ２ｃに戻り、上記と同様の動作を行う。なお、
本例ではステップ２ｑの具体的な動作としては、除去し
ていく部分を最後の２００ｍｓから最後の１９０ｍｓ、
最後の１８０ｍｓ・・・へとステップ２ｑを繰り返すごと
に１０ｍｓずつ除去領域を少なくしていく。なお、ビッ
ト情報を判定するためのデューティ比の比較値はサンプ
リングデータの利用部分の大きさに応じて変更すること
は言うまでもない。

【００３４】ステップ２ｐにおいて、受信を開始してか
ら６分以上経過している場合、これ以上受信を行っても
正確な受信は行えないと判断して動作を終了する。

【００３５】このように受信が正確に行えなかった場
合、サンプリング領域を大きくすることにより、ゆらぎ
の影響を小さくでき、正確な受信が可能となる。

【００３６】なお、上記では受信回路２の動作時間をＡ
Ｍ０：５８からＡＭ１：０６に設定してあるが、これは
適宜変更可能である。

【００３７】また、上記では時刻情報が正確に受信でき
たかどうか判断するのに、連続する２つのフレームの時
系列的内容を利用しているが、これも２分に限るもので
はなく、適宜変更可能である。

【００３８】また、上記では、１秒クロックパルスに対
する秒信号の遅れ時間のずれの平均値が所定範囲（本例
では、２００ｍｓから８００ｍｓ）からはずれている場
合、１秒クロックパルスの発生タイミングを５００ｍｓ
だけ遅らせて所定範囲に収まるようにしたが、遅らせる
時間は５００ｍｓに限るものではなく、所定範囲に収ま
るような時間であれば、適宜変更可能である。また、２
００ｍｓから８００ｍｓの所定範囲も適宜変更可能であ
る。

【００３９】また、上記では、最初にビット判定を行う
ための比率をそれぞれ０〜０．１、０．４〜０．５、
０．９〜１．０としたが、この比率は適宜変更可能であ
る。

【００４０】また、時刻情報が正確に受信できなかった
場合、サンプリングデータの除去領域を１０ｍｓずつ少
なくするようにしたが、この量も適宜変更可能である。

【００４１】

【発明の効果】本発明によれば、矩形パルスとクロック
パルスの同期を取る際、そのずれが小さく矩形パルスの
ゆらぎによる影響を著しく受ける可能性のある場合に
は、ゆらぎによる影響を大きく受けない領域にクロック
パルスの発生タイミングをずらすので、正確に同期をと
ることができる。

【図面の簡単な説明】

【図１】本発明の実施例を示したブロック回路図。

【図２】図１の動作説明のためのフローチャート。

【図３】図１の動作説明のためのフローチャート。

【図４】図１の動作説明のためのフローチャート。

【図５】ゆらぎによる問題点を説明するための説明図。

【符号の説明】

２ 受信手段 ４ 制御手段

Claims (2)

【特許請求の範囲】
1. 【請求項１】 所定時間毎に出力される矩形パルスのパ
   ルス幅により規定されるビット情報に基づいた時刻情報
   を含む信号を受信する受信手段と、上記矩形パルスと同
   一周期のクロックパルスを上記矩形パルスと同期させ、
   そのクロックパルスに同期して上記矩形パルスからビッ
   ト情報を読み取り、その読み取った情報に基づいて上記
   時刻情報を検出し、その検出した時刻情報に応じて表示
   時刻を修正する制御手段とを備えた電波修正時計におい
   て、 上記制御手段は、上記クロックパルスを上記矩形パルス
   に同期させる際、上記クロックパルスと上記矩形パルス
   との出力タイミングのずれが所定範囲からはずれている
   場合、上記クロックパルスの出力タイミングを特定時間
   ずらすことにより上記所定範囲内のずれとなるよう補正
   し、この補正後のずれ時間だけ上記クロックパルスにオ
   フセットを与えることにより、上記クロックパルスと上
   記矩形パルスの同期をとるものであることを特徴とする
   電波修正時計。
2. 【請求項２】 請求項１において、上記制御手段は、上
   記クロックパルスと上記矩形パルスとの出力タイミング
   のずれを複数回検出し、そのずれの平均値が所定の範囲
   からはずれている場合、上記クロックパルスの出力タイ
   ミングを上記特定時間ずらすことにより上記所定範囲内
   のずれとなるように補正し、この補正後のずれを複数回
   検出し、その補正後のずれの平均値だけ上記クロックパ
   ルスにオフセットを与えることにより、上記クロックパ
   ルスと上記矩形パルスの同期をとるものであることを特
   徴とする電波修正時計。