JPH1082822A - 半導体試験装置用リレー制御回路 - Google Patents
半導体試験装置用リレー制御回路Info
- Publication number
- JPH1082822A JPH1082822A JP8235369A JP23536996A JPH1082822A JP H1082822 A JPH1082822 A JP H1082822A JP 8235369 A JP8235369 A JP 8235369A JP 23536996 A JP23536996 A JP 23536996A JP H1082822 A JPH1082822 A JP H1082822A
- Authority
- JP
- Japan
- Prior art keywords
- relay
- stage
- circuit
- output
- relay control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 被測定デバイスと測定ユニットとの間を接
続する測定経路を切り替える前段リレーの動作回数を低
減したリレー制御回路を提供する。 【解決手段】 被測定デバイスＤＵＴの入出力電流電
圧特性を測定する測定ユニットＤＣと被測定デバイスＤ
ＵＴの間の測定経路を、測定ユニットを切り替える複数
の前段リレー１、４、６、７と被測定デバイスＤＵＴの
端子ピンＰ１、Ｐ２、Ｐ３を切り替える複数の後段リレ
ー２、３、５とにより切り替える半導体試験装置用リレ
ー制御回路において、複数の前段リレーの各々に対して
複数の後段リレーがそれぞれ直列接続しており、後段リ
レーのＯＮ動作に対応して前段リレーのＯＦＦ動作を、
後段リレーの所定回数のＯＮ／ＯＦＦ動作の間、禁止す
る禁止回路を具備する半導体試験装置用リレー制御回
路。
続する測定経路を切り替える前段リレーの動作回数を低
減したリレー制御回路を提供する。 【解決手段】 被測定デバイスＤＵＴの入出力電流電
圧特性を測定する測定ユニットＤＣと被測定デバイスＤ
ＵＴの間の測定経路を、測定ユニットを切り替える複数
の前段リレー１、４、６、７と被測定デバイスＤＵＴの
端子ピンＰ１、Ｐ２、Ｐ３を切り替える複数の後段リレ
ー２、３、５とにより切り替える半導体試験装置用リレ
ー制御回路において、複数の前段リレーの各々に対して
複数の後段リレーがそれぞれ直列接続しており、後段リ
レーのＯＮ動作に対応して前段リレーのＯＦＦ動作を、
後段リレーの所定回数のＯＮ／ＯＦＦ動作の間、禁止す
る禁止回路を具備する半導体試験装置用リレー制御回
路。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体試験装置
用リレー制御回路に関し、特に、半導体試験装置におい
て被測定デバイスと測定ユニットとの間を接続する測定
経路を切り替える前段リレーの動作回数を低減した半導
体試験装置用リレー制御回路に関する。
用リレー制御回路に関し、特に、半導体試験装置におい
て被測定デバイスと測定ユニットとの間を接続する測定
経路を切り替える前段リレーの動作回数を低減した半導
体試験装置用リレー制御回路に関する。
【０００２】
【従来の技術】半導体試験装置用リレー制御回路を図３
を参照して説明する。図３において、ＤＣは直流電圧測
定ユニット或は直流電流測定ユニットである測定ユニッ
トを示す。ＤＵＴは被測定デバイスである。ここで、第
１リレー１、第６リレー６、第４リレー４、第７リレー
７は、測定ユニットＤＣから被測定デバイスＤＵＴに到
る測定経路を切り替える「前段リレー」である。そし
て、第２リレー２、第３リレー３、第５リレー５は、被
測定デバイスＤＵＴの端子ピンＰ１ないし端子ピンＰ４
に測定ユニットＤＣ１ないしＤＣ３を切り替え接続する
「後段リレー」である。これら後段リレーは後で説明さ
れる通り、制御信号が“Ｈ”の時にＯＮするリレーであ
る。「前段リレー」と「後段リレー」相互の関係につい
ては前段リレーである第１リレー１は後段リレーである
第２リレー２或は第３リレー３が動作したとき動作す
る。前段リレーである第４リレー４は後段リレーである
第５リレー５が動作したとき動作する。
を参照して説明する。図３において、ＤＣは直流電圧測
定ユニット或は直流電流測定ユニットである測定ユニッ
トを示す。ＤＵＴは被測定デバイスである。ここで、第
１リレー１、第６リレー６、第４リレー４、第７リレー
７は、測定ユニットＤＣから被測定デバイスＤＵＴに到
る測定経路を切り替える「前段リレー」である。そし
て、第２リレー２、第３リレー３、第５リレー５は、被
測定デバイスＤＵＴの端子ピンＰ１ないし端子ピンＰ４
に測定ユニットＤＣ１ないしＤＣ３を切り替え接続する
「後段リレー」である。これら後段リレーは後で説明さ
れる通り、制御信号が“Ｈ”の時にＯＮするリレーであ
る。「前段リレー」と「後段リレー」相互の関係につい
ては前段リレーである第１リレー１は後段リレーである
第２リレー２或は第３リレー３が動作したとき動作す
る。前段リレーである第４リレー４は後段リレーである
第５リレー５が動作したとき動作する。
【０００３】図４は半導体試験装置用リレー制御回路の
従来例を示す図である。図４において、Ｉ／Ｆボード４
０は、第２リレー制御用データＤＡＴ１、第３リレー制
御用データＤＡＴ２、第５リレー制御用データＤＡＴ
３、書き込み信号ＷＣＭＤ、クロック信号ＤＣＲＬを出
力する。２１は第１ラッチ回路であり、信号ＷＣＭＤに
同期して第２リレー制御用データＤＡＴ１が書き込まれ
る。２２は第２ラッチ回路であり、信号ＷＣＭＤに同期
して第３リレー制御用データＤＡＴ２が書き込まれる。
２３は第３ラッチ回路であり、信号ＷＣＭＤに同期して
第５リレー制御用データＤＡＴ３が書き込まれる。３１
は第１ＯＲ回路であり、第１ラッチ回路２１の出力と第
２ラッチ回路２２の出力とを入力する。３２も第１ＯＲ
回路３１と同様の第２ＯＲ回路である。
従来例を示す図である。図４において、Ｉ／Ｆボード４
０は、第２リレー制御用データＤＡＴ１、第３リレー制
御用データＤＡＴ２、第５リレー制御用データＤＡＴ
３、書き込み信号ＷＣＭＤ、クロック信号ＤＣＲＬを出
力する。２１は第１ラッチ回路であり、信号ＷＣＭＤに
同期して第２リレー制御用データＤＡＴ１が書き込まれ
る。２２は第２ラッチ回路であり、信号ＷＣＭＤに同期
して第３リレー制御用データＤＡＴ２が書き込まれる。
２３は第３ラッチ回路であり、信号ＷＣＭＤに同期して
第５リレー制御用データＤＡＴ３が書き込まれる。３１
は第１ＯＲ回路であり、第１ラッチ回路２１の出力と第
２ラッチ回路２２の出力とを入力する。３２も第１ＯＲ
回路３１と同様の第２ＯＲ回路である。
【０００４】図５は図４のリレー制御回路の従来例のタ
イミングチャートである。ここで、図４および図５を参
照して被測定デバイスＤＵＴの端子ピン１ないし端子ピ
ン３をこの順に測定ユニットＤＣ１に接続してＤＣ試験
を実施する場合について説明する。 １．サイクル１において、端子ピンＰ１に第１測定ユニ
ットＤＣ１を接続して試験を実施する。
イミングチャートである。ここで、図４および図５を参
照して被測定デバイスＤＵＴの端子ピン１ないし端子ピ
ン３をこの順に測定ユニットＤＣ１に接続してＤＣ試験
を実施する場合について説明する。 １．サイクル１において、端子ピンＰ１に第１測定ユニ
ットＤＣ１を接続して試験を実施する。
【０００５】Ｉ／Ｆボード４０は第２リレー制御用デー
タＤＡＴ１を“Ｈ”出力し、第１ラッチ回路２１は書き
込み信号ＷＣＭＤに同期してこの“Ｈ”出力を書き込
む。ここで、第１ラッチ回路２１の出力ＤＴ１は“Ｈ”
になり、「後段リレー」である第２リレー２はＯＮす
る。第１ラッチ回路２１の出力ＤＴ１が“Ｈ”になる
と、第１ＯＲ回路３１のＯＲ信号ＤＣＭＲＬ１が“Ｈ”
になり、「前段リレー」である第１リレー１はＯＮす
る。第２リレー２および第１リレー１がＯＮしたところ
で、端子ピンＰ１に第１測定ユニットＤＣ１を接続する
測定経路が形成され、試験が実施されることになる。
タＤＡＴ１を“Ｈ”出力し、第１ラッチ回路２１は書き
込み信号ＷＣＭＤに同期してこの“Ｈ”出力を書き込
む。ここで、第１ラッチ回路２１の出力ＤＴ１は“Ｈ”
になり、「後段リレー」である第２リレー２はＯＮす
る。第１ラッチ回路２１の出力ＤＴ１が“Ｈ”になる
と、第１ＯＲ回路３１のＯＲ信号ＤＣＭＲＬ１が“Ｈ”
になり、「前段リレー」である第１リレー１はＯＮす
る。第２リレー２および第１リレー１がＯＮしたところ
で、端子ピンＰ１に第１測定ユニットＤＣ１を接続する
測定経路が形成され、試験が実施されることになる。
【０００６】２．サイクル２において、第１測定ユニッ
トＤＣ１を端子ピンＰ１から切り離す。第２リレー制御
用データＤＡＴ１を“Ｌ”にして、書き込み信号ＷＣＭ
Ｄに同期してこの“Ｌ”を第１ラッチ回路２１に書き込
む。第１ラッチ回路２１の出力ＤＴ１が“Ｌ”になるの
で、第２リレー２はＯＦＦする。第１ラッチ回路２１の
出力ＤＴ１が“Ｌ”になると、第１ＯＲ回路３１のＯＲ
信号ＤＣＭＲＬ１が“Ｌ”になり、第１リレー１はＯＦ
Ｆする。第２リレー２および第１リレー１がＯＦＦした
ところで、第１測定ユニットＤＣ１は端子ピンＰ１から
切り離されたことになる。
トＤＣ１を端子ピンＰ１から切り離す。第２リレー制御
用データＤＡＴ１を“Ｌ”にして、書き込み信号ＷＣＭ
Ｄに同期してこの“Ｌ”を第１ラッチ回路２１に書き込
む。第１ラッチ回路２１の出力ＤＴ１が“Ｌ”になるの
で、第２リレー２はＯＦＦする。第１ラッチ回路２１の
出力ＤＴ１が“Ｌ”になると、第１ＯＲ回路３１のＯＲ
信号ＤＣＭＲＬ１が“Ｌ”になり、第１リレー１はＯＦ
Ｆする。第２リレー２および第１リレー１がＯＦＦした
ところで、第１測定ユニットＤＣ１は端子ピンＰ１から
切り離されたことになる。
【０００７】３．サイクル３において、端子ピンＰ２に
第１測定ユニットＤＣ１を接続して試験を実施する。Ｉ
／Ｆボード４０は第３リレー制御用データＤＡＴ２を
“Ｈ”出力し、第２ラッチ回路２２は書き込み信号ＷＣ
ＭＤに同期してこの“Ｈ”出力を書き込む。ここで、第
２ラッチ回路２２の出力ＤＴ２は“Ｈ”になり、「後段
リレー」である第３リレー３はＯＮする。第２ラッチ回
路２２の出力ＤＴ２が“Ｈ”になると、第１ＯＲ回路３
１のＯＲ信号ＤＣＭＲＬ１が“Ｈ”になり、「前段リレ
ー」である第１リレー１はＯＮする。第３リレー３およ
び第１リレー１がＯＮしたところで、端子ピンＰ２に第
１測定ユニットＤＣ１を接続する測定経路が形成され、
試験が実施されることになる。
第１測定ユニットＤＣ１を接続して試験を実施する。Ｉ
／Ｆボード４０は第３リレー制御用データＤＡＴ２を
“Ｈ”出力し、第２ラッチ回路２２は書き込み信号ＷＣ
ＭＤに同期してこの“Ｈ”出力を書き込む。ここで、第
２ラッチ回路２２の出力ＤＴ２は“Ｈ”になり、「後段
リレー」である第３リレー３はＯＮする。第２ラッチ回
路２２の出力ＤＴ２が“Ｈ”になると、第１ＯＲ回路３
１のＯＲ信号ＤＣＭＲＬ１が“Ｈ”になり、「前段リレ
ー」である第１リレー１はＯＮする。第３リレー３およ
び第１リレー１がＯＮしたところで、端子ピンＰ２に第
１測定ユニットＤＣ１を接続する測定経路が形成され、
試験が実施されることになる。
【０００８】４．サイクル４において、第１測定ユニッ
トＤＣ１を端子ピンＰ２から切り離す。第３リレー制御
用データＤＡＴ２を“Ｌ”にして、書き込み信号ＷＣＭ
Ｄに同期してこの“Ｌ”を第２ラッチ回路２２に書き込
む。第２ラッチ回路２２の出力ＤＴ２が“Ｌ”になるの
で、第３リレー３はＯＦＦする。第２ラッチ回路２２の
出力ＤＴ２が“Ｌ”になると、第１ＯＲ回路３１のＯＲ
信号ＤＣＭＲＬ１が“Ｌ”になり、第１リレー１はＯＦ
Ｆする。第３リレー３および第１リレー１がＯＦＦした
ところで、第１測定ユニットＤＣ１は端子ピンＰ２から
切り離されたことになる。
トＤＣ１を端子ピンＰ２から切り離す。第３リレー制御
用データＤＡＴ２を“Ｌ”にして、書き込み信号ＷＣＭ
Ｄに同期してこの“Ｌ”を第２ラッチ回路２２に書き込
む。第２ラッチ回路２２の出力ＤＴ２が“Ｌ”になるの
で、第３リレー３はＯＦＦする。第２ラッチ回路２２の
出力ＤＴ２が“Ｌ”になると、第１ＯＲ回路３１のＯＲ
信号ＤＣＭＲＬ１が“Ｌ”になり、第１リレー１はＯＦ
Ｆする。第３リレー３および第１リレー１がＯＦＦした
ところで、第１測定ユニットＤＣ１は端子ピンＰ２から
切り離されたことになる。
【０００９】５．サイクル５において、端子ピンＰ３に
第１測定ユニットＤＣ１を接続して試験を実施する。Ｉ
／Ｆボード４０は第５リレー制御用データＤＡＴ３を
“Ｈ”出力し、第３ラッチ回路２３は書き込み信号ＷＣ
ＭＤに同期してこの“Ｈ”出力を書き込む。ここで、第
３ラッチ回路２３の出力ＤＴ３は“Ｈ”になり、「後段
リレー」である第５リレー５はＯＮする。第３ラッチ回
路２３の出力ＤＴ３が“Ｈ”になると、第２ＯＲ回路３
２のＯＲ信号ＤＣＭＲＬ２が“Ｈ”になり、「前段リレ
ー」である第４リレー４はＯＮする。第５リレー５およ
び第４リレー４がＯＮしたところで、端子ピンＰ３に第
１測定ユニットＤＣ１を接続する測定経路が形成され、
試験が実施されることになる。
第１測定ユニットＤＣ１を接続して試験を実施する。Ｉ
／Ｆボード４０は第５リレー制御用データＤＡＴ３を
“Ｈ”出力し、第３ラッチ回路２３は書き込み信号ＷＣ
ＭＤに同期してこの“Ｈ”出力を書き込む。ここで、第
３ラッチ回路２３の出力ＤＴ３は“Ｈ”になり、「後段
リレー」である第５リレー５はＯＮする。第３ラッチ回
路２３の出力ＤＴ３が“Ｈ”になると、第２ＯＲ回路３
２のＯＲ信号ＤＣＭＲＬ２が“Ｈ”になり、「前段リレ
ー」である第４リレー４はＯＮする。第５リレー５およ
び第４リレー４がＯＮしたところで、端子ピンＰ３に第
１測定ユニットＤＣ１を接続する測定経路が形成され、
試験が実施されることになる。
【００１０】
【発明が解決しようとする課題】ここで、サイクル１な
いしサイクル４の動作において、被測定デバイスＤＵＴ
の端子ピンＰ１および端子ピンＰ２のＤＣ試験を実施す
る時のリレーの動作回数を比較してみると、「後段リレ
ー」である第２リレー２および第３リレー３は１回だけ
ＯＮ／ＯＦＦ動作をしているが、「前段リレー」である
第１リレー１は２回のＯＮ／ＯＦＦ動作をしている。こ
の場合、サイクル２およびサイクル４において第１リレ
ー１をＯＦＦしているが、直列接続している第２リレー
２或は第３リレー３をＯＦＦすれば端子ピンと第１測定
ユニットＤＣ１を切り離すことができるので、必ずしも
第１リレー１をＯＦＦする必要はない。「前段リレー」
である第１リレー１の動作回数は「後段リレー」である
第２リレー２および第３リレー３の動作回数と比較して
２倍になるところから、第１リレー１の寿命は第２リレ
ー２および第３リレー３の１／２になる。ここで、ｎ個
のリレーが互に並列に第１リレー１に対して直列接続さ
れている場合、第１リレー１の動作回数は他のｎ個のリ
レーの動作回数のｎ倍となり、寿命は１／ｎということ
になる。
いしサイクル４の動作において、被測定デバイスＤＵＴ
の端子ピンＰ１および端子ピンＰ２のＤＣ試験を実施す
る時のリレーの動作回数を比較してみると、「後段リレ
ー」である第２リレー２および第３リレー３は１回だけ
ＯＮ／ＯＦＦ動作をしているが、「前段リレー」である
第１リレー１は２回のＯＮ／ＯＦＦ動作をしている。こ
の場合、サイクル２およびサイクル４において第１リレ
ー１をＯＦＦしているが、直列接続している第２リレー
２或は第３リレー３をＯＦＦすれば端子ピンと第１測定
ユニットＤＣ１を切り離すことができるので、必ずしも
第１リレー１をＯＦＦする必要はない。「前段リレー」
である第１リレー１の動作回数は「後段リレー」である
第２リレー２および第３リレー３の動作回数と比較して
２倍になるところから、第１リレー１の寿命は第２リレ
ー２および第３リレー３の１／２になる。ここで、ｎ個
のリレーが互に並列に第１リレー１に対して直列接続さ
れている場合、第１リレー１の動作回数は他のｎ個のリ
レーの動作回数のｎ倍となり、寿命は１／ｎということ
になる。
【００１１】以上の通り、被測定デバイスＤＵＴのＤＣ
試験を実施する際に使用する測定ユニットＤＣと被測定
デバイスＤＵＴの端子ピン間の測定経路を切り替えるこ
れらリレーにおいて、ＤＣ測定経路を切り替える前段リ
レーに接続されているＤＵＴの端子ピンに測定ユニット
ＤＣを接続する後段リレーが動作したとき、前段リレー
も共に動作する従来例は、前段リレーの動作回数が多く
なってその寿命を大きく短縮することとなる。
試験を実施する際に使用する測定ユニットＤＣと被測定
デバイスＤＵＴの端子ピン間の測定経路を切り替えるこ
れらリレーにおいて、ＤＣ測定経路を切り替える前段リ
レーに接続されているＤＵＴの端子ピンに測定ユニット
ＤＣを接続する後段リレーが動作したとき、前段リレー
も共に動作する従来例は、前段リレーの動作回数が多く
なってその寿命を大きく短縮することとなる。
【００１２】この発明は、測定経路切り替える前段リレ
ーの動作を制御し、その動作回数をより少なくする半導
体試験装置用リレー制御回路を提供するものである。
ーの動作を制御し、その動作回数をより少なくする半導
体試験装置用リレー制御回路を提供するものである。
【００１３】
【課題を解決するための手段】被測定デバイスの入出力
電流電圧特性を測定する測定ユニットＤＣと被測定デバ
イスＤＵＴの間の測定経路を、測定ユニットを切り替え
る複数の前段リレー１、４、６、７と被測定デバイスＤ
ＵＴの端子ピンＰ１、Ｐ２、Ｐ３を切り替える複数の後
段リレー２、３、５とにより切り替える半導体試験装置
用リレー制御回路において、複数の前段リレーの各々に
対して複数の後段リレーがそれぞれ直列接続しており、
後段リレーのＯＮ動作に対応して前段リレーのＯＦＦ動
作を、後段リレーの所定回数のＯＮ／ＯＦＦ動作の間、
禁止する禁止回路を具備する半導体試験装置用リレー制
御回路を構成した。
電流電圧特性を測定する測定ユニットＤＣと被測定デバ
イスＤＵＴの間の測定経路を、測定ユニットを切り替え
る複数の前段リレー１、４、６、７と被測定デバイスＤ
ＵＴの端子ピンＰ１、Ｐ２、Ｐ３を切り替える複数の後
段リレー２、３、５とにより切り替える半導体試験装置
用リレー制御回路において、複数の前段リレーの各々に
対して複数の後段リレーがそれぞれ直列接続しており、
後段リレーのＯＮ動作に対応して前段リレーのＯＦＦ動
作を、後段リレーの所定回数のＯＮ／ＯＦＦ動作の間、
禁止する禁止回路を具備する半導体試験装置用リレー制
御回路を構成した。
【００１４】そして、禁止回路はフリップフロップＦ／
Ｆ１により構成され、後段リレーのＯＮ動作に対応して
動作し、その状態を保持するものである半導体試験装置
用リレー制御回路を構成した。また、後段リレー制御用
データＤＡＴ、書き込み信号ＷＣＭＤ、クロック信号Ｄ
ＣＲＬを出力するＩ／Ｆボード４０を具備し、書き込み
信号ＷＣＭＤに同期して後段リレー制御用データＤＡＴ
が書き込まれ、その出力により後段リレーを制御するラ
ッチ回路２１、２２、２３を複数個具備し、複数個のラ
ッチ回路に接続するＯＲ回路３１、３２を具備し、クロ
ック信号ＤＣＲＬに同期してＯＲ回路の出力ＤＣＭＲＬ
が書き込まれ、その出力により後段リレーに接続する前
段リレーを制御するフリップフロップＦ／Ｆ１、Ｆ／Ｆ
２を具備する半導体試験装置用リレー制御回路を構成し
た。
Ｆ１により構成され、後段リレーのＯＮ動作に対応して
動作し、その状態を保持するものである半導体試験装置
用リレー制御回路を構成した。また、後段リレー制御用
データＤＡＴ、書き込み信号ＷＣＭＤ、クロック信号Ｄ
ＣＲＬを出力するＩ／Ｆボード４０を具備し、書き込み
信号ＷＣＭＤに同期して後段リレー制御用データＤＡＴ
が書き込まれ、その出力により後段リレーを制御するラ
ッチ回路２１、２２、２３を複数個具備し、複数個のラ
ッチ回路に接続するＯＲ回路３１、３２を具備し、クロ
ック信号ＤＣＲＬに同期してＯＲ回路の出力ＤＣＭＲＬ
が書き込まれ、その出力により後段リレーに接続する前
段リレーを制御するフリップフロップＦ／Ｆ１、Ｆ／Ｆ
２を具備する半導体試験装置用リレー制御回路を構成し
た。
【００１５】更に、複数個のラッチ回路、ＯＲ回路およ
びフリップフロップにより形成される回路を複数組具備
する半導体試験装置用リレー制御回路を構成した。
びフリップフロップにより形成される回路を複数組具備
する半導体試験装置用リレー制御回路を構成した。
【００１６】
【発明の実施の形態】この発明の実施の形態を図１およ
び図２を参照して説明する。図１において、図３および
図４における参照数字と共通する参照数字は互いに共通
する部材を示すものとする。この発明は、前段リレーの
ＯＦＦ動作を禁止するＯＦＦ動作禁止用第１フリップフ
ロップＦ／Ｆ１を第１ＯＲ回路３１の後に接続すると共
に、第２ＯＲ回路３２の後にもこれと同一の第２フリッ
プフロップＦ／Ｆ２を接続する。Ｉ／Ｆボード４０より
第１フリップフロップＦ／Ｆ１および第２フリップフロ
ップＦ／Ｆ２に対して、後段リレーである第２リレー
２、第３リレー３、第５リレー５をＯＮするとき、即ち
後段リレー制御用データＤＡＴの内の何れかが“Ｈ”の
とき、クロック信号ＤＣＲＬが書き込み信号ＷＣＭＤよ
り少し遅延したタイミングで供給される。
び図２を参照して説明する。図１において、図３および
図４における参照数字と共通する参照数字は互いに共通
する部材を示すものとする。この発明は、前段リレーの
ＯＦＦ動作を禁止するＯＦＦ動作禁止用第１フリップフ
ロップＦ／Ｆ１を第１ＯＲ回路３１の後に接続すると共
に、第２ＯＲ回路３２の後にもこれと同一の第２フリッ
プフロップＦ／Ｆ２を接続する。Ｉ／Ｆボード４０より
第１フリップフロップＦ／Ｆ１および第２フリップフロ
ップＦ／Ｆ２に対して、後段リレーである第２リレー
２、第３リレー３、第５リレー５をＯＮするとき、即ち
後段リレー制御用データＤＡＴの内の何れかが“Ｈ”の
とき、クロック信号ＤＣＲＬが書き込み信号ＷＣＭＤよ
り少し遅延したタイミングで供給される。
【００１７】１．サイクル１において、端子ピンＰ１に
第１測定ユニットＤＣ１を接続して試験を実施する。Ｉ
／Ｆボード４０は第２リレー制御用データＤＡＴ１を
“Ｈ”出力し、第１ラッチ回路２１は書き込み信号ＷＣ
ＭＤに同期してこの“Ｈ”出力を書き込む。ここで、第
１ラッチ回路２１の出力ＤＴ１は“Ｈ”になり、「後段
リレー」である第２リレー２はＯＮする。第１ラッチ回
路２１の出力ＤＴ１が“Ｈ”になると、第１ＯＲ回路３
１のＯＲ信号ＤＣＭＲＬ１が“Ｈ”になる。ここで、後
段リレー制御用データＤＡＴ１が“Ｈ”であるので、Ｉ
／Ｆボード４０より第１フリップフロップＦ／Ｆ１に対
してクロック信号ＤＣＲＬが供給され、これに同期して
第１ＯＲ回路３１のＯＲ信号ＤＣＭＲＬ１の“Ｈ”が第
１フリップフロップＦ／Ｆ１に書き込まれる。第１フリ
ップフロップＦ／Ｆ１の出力が“Ｈ”になり、これがそ
のまま保持されるので、第１リレー１もＯＮのままであ
る。第２リレー２および第１リレー１がＯＮしたところ
で、端子ピンＰ１に第１測定ユニットＤＣ１を接続する
測定経路が形成され、試験が実施されることになる。
第１測定ユニットＤＣ１を接続して試験を実施する。Ｉ
／Ｆボード４０は第２リレー制御用データＤＡＴ１を
“Ｈ”出力し、第１ラッチ回路２１は書き込み信号ＷＣ
ＭＤに同期してこの“Ｈ”出力を書き込む。ここで、第
１ラッチ回路２１の出力ＤＴ１は“Ｈ”になり、「後段
リレー」である第２リレー２はＯＮする。第１ラッチ回
路２１の出力ＤＴ１が“Ｈ”になると、第１ＯＲ回路３
１のＯＲ信号ＤＣＭＲＬ１が“Ｈ”になる。ここで、後
段リレー制御用データＤＡＴ１が“Ｈ”であるので、Ｉ
／Ｆボード４０より第１フリップフロップＦ／Ｆ１に対
してクロック信号ＤＣＲＬが供給され、これに同期して
第１ＯＲ回路３１のＯＲ信号ＤＣＭＲＬ１の“Ｈ”が第
１フリップフロップＦ／Ｆ１に書き込まれる。第１フリ
ップフロップＦ／Ｆ１の出力が“Ｈ”になり、これがそ
のまま保持されるので、第１リレー１もＯＮのままであ
る。第２リレー２および第１リレー１がＯＮしたところ
で、端子ピンＰ１に第１測定ユニットＤＣ１を接続する
測定経路が形成され、試験が実施されることになる。
【００１８】２．サイクル２において、第１測定ユニッ
トＤＣ１を端子ピンＰ１から切り離す。第２リレー制御
用データＤＡＴ１を“Ｌ”にして、書き込み信号ＷＣＭ
Ｄに同期してこの“Ｌ”を第１ラッチ回路２１に書き込
む。第１ラッチ回路２１の出力ＤＴ１が“Ｌ”になるの
で、第２リレー２はＯＦＦする。第１ラッチ回路２１の
出力ＤＴ１が“Ｌ”になると、第１ＯＲ回路３１のＯＲ
信号ＤＣＭＲＬ１が“Ｌ”になる。後段リレー制御用デ
ータＤＡＴが“Ｌ”であるので、クロック信号ＤＣＲＬ
はＩ／Ｆボード４０より出力されず第１フリップフロッ
プＦ／Ｆ１は書き変えられない。第１フリップフロップ
Ｆ／Ｆ１の出力は“Ｈ”のままであり、第１リレー１も
ＯＮのままである。第１リレー１はＯＮのままである
が、第２リレー２はＯＦＦしているので、第１測定ユニ
ットＤＣ１は端子ピンＰ１から切り離されたことにな
る。
トＤＣ１を端子ピンＰ１から切り離す。第２リレー制御
用データＤＡＴ１を“Ｌ”にして、書き込み信号ＷＣＭ
Ｄに同期してこの“Ｌ”を第１ラッチ回路２１に書き込
む。第１ラッチ回路２１の出力ＤＴ１が“Ｌ”になるの
で、第２リレー２はＯＦＦする。第１ラッチ回路２１の
出力ＤＴ１が“Ｌ”になると、第１ＯＲ回路３１のＯＲ
信号ＤＣＭＲＬ１が“Ｌ”になる。後段リレー制御用デ
ータＤＡＴが“Ｌ”であるので、クロック信号ＤＣＲＬ
はＩ／Ｆボード４０より出力されず第１フリップフロッ
プＦ／Ｆ１は書き変えられない。第１フリップフロップ
Ｆ／Ｆ１の出力は“Ｈ”のままであり、第１リレー１も
ＯＮのままである。第１リレー１はＯＮのままである
が、第２リレー２はＯＦＦしているので、第１測定ユニ
ットＤＣ１は端子ピンＰ１から切り離されたことにな
る。
【００１９】３．サイクル３において、端子ピンＰ２に
第１測定ユニットＤＣ１を接続して試験を実施する。Ｉ
／Ｆボード４０は第３リレー制御用データＤＡＴ２を
“Ｈ”出力し、第２ラッチ回路２２は書き込み信号ＷＣ
ＭＤに同期してこの“Ｈ”出力を書き込む。ここで、第
２ラッチ回路２２の出力ＤＴ２は“Ｈ”になり、「後段
リレー」である第３リレー３はＯＮする。第２ラッチ回
路２２の出力ＤＴ２が“Ｈ”になると、第１ＯＲ回路３
１のＯＲ信号ＤＣＭＲＬ１が“Ｈ”になる。ここで、後
段リレー制御用データＤＡＴ２が“Ｈ”であるので、Ｉ
／Ｆボード４０より第１フリップフロップＦ／Ｆ１に対
してクロック信号ＤＣＲＬが供給され、これに同期して
第１ＯＲ回路３１のＯＲ信号ＤＣＭＲＬ１の“Ｈ”が第
１フリップフロップＦ／Ｆ１に書き込まれる。第１フリ
ップフロップＦ／Ｆ１の出力が“Ｈ”になり、これがそ
のまま保持されるので、第１リレー１もＯＮのままであ
る。第３リレー３および第１リレー１がＯＮしたところ
で、端子ピンＰ２に第１測定ユニットＤＣ１を接続する
測定経路が形成され、試験が実施されることになる。
第１測定ユニットＤＣ１を接続して試験を実施する。Ｉ
／Ｆボード４０は第３リレー制御用データＤＡＴ２を
“Ｈ”出力し、第２ラッチ回路２２は書き込み信号ＷＣ
ＭＤに同期してこの“Ｈ”出力を書き込む。ここで、第
２ラッチ回路２２の出力ＤＴ２は“Ｈ”になり、「後段
リレー」である第３リレー３はＯＮする。第２ラッチ回
路２２の出力ＤＴ２が“Ｈ”になると、第１ＯＲ回路３
１のＯＲ信号ＤＣＭＲＬ１が“Ｈ”になる。ここで、後
段リレー制御用データＤＡＴ２が“Ｈ”であるので、Ｉ
／Ｆボード４０より第１フリップフロップＦ／Ｆ１に対
してクロック信号ＤＣＲＬが供給され、これに同期して
第１ＯＲ回路３１のＯＲ信号ＤＣＭＲＬ１の“Ｈ”が第
１フリップフロップＦ／Ｆ１に書き込まれる。第１フリ
ップフロップＦ／Ｆ１の出力が“Ｈ”になり、これがそ
のまま保持されるので、第１リレー１もＯＮのままであ
る。第３リレー３および第１リレー１がＯＮしたところ
で、端子ピンＰ２に第１測定ユニットＤＣ１を接続する
測定経路が形成され、試験が実施されることになる。
【００２０】４．サイクル４において、第１測定ユニッ
トＤＣ１を端子ピンＰ２から切り離す。第３リレー制御
用データＤＡＴ２を“Ｌ”にして、書き込み信号ＷＣＭ
Ｄに同期してこの“Ｌ”を第２ラッチ回路２２に書き込
む。第２ラッチ回路２２の出力ＤＴ２が“Ｌ”になるの
で、第３リレー３はＯＦＦする。第２ラッチ回路２２の
出力ＤＴ２が“Ｌ”になると、第１ＯＲ回路３１のＯＲ
信号ＤＣＭＲＬ１が“Ｌ”になる。後段リレー制御用デ
ータＤＡＴが“Ｌ”であるので、クロック信号ＤＣＲＬ
はＩ／Ｆボード４０より出力されず第１フリップフロッ
プＦ／Ｆ１は書き変えられない。第１フリップフロップ
Ｆ／Ｆ１の出力は“Ｈ”のままであり、第１リレー１も
ＯＮのままである。第１リレー１はＯＮのままである
が、第３リレー３はＯＦＦしているので、第１測定ユニ
ットＤＣ１は端子ピンＰ２から切り離されたことにな
る。
トＤＣ１を端子ピンＰ２から切り離す。第３リレー制御
用データＤＡＴ２を“Ｌ”にして、書き込み信号ＷＣＭ
Ｄに同期してこの“Ｌ”を第２ラッチ回路２２に書き込
む。第２ラッチ回路２２の出力ＤＴ２が“Ｌ”になるの
で、第３リレー３はＯＦＦする。第２ラッチ回路２２の
出力ＤＴ２が“Ｌ”になると、第１ＯＲ回路３１のＯＲ
信号ＤＣＭＲＬ１が“Ｌ”になる。後段リレー制御用デ
ータＤＡＴが“Ｌ”であるので、クロック信号ＤＣＲＬ
はＩ／Ｆボード４０より出力されず第１フリップフロッ
プＦ／Ｆ１は書き変えられない。第１フリップフロップ
Ｆ／Ｆ１の出力は“Ｈ”のままであり、第１リレー１も
ＯＮのままである。第１リレー１はＯＮのままである
が、第３リレー３はＯＦＦしているので、第１測定ユニ
ットＤＣ１は端子ピンＰ２から切り離されたことにな
る。
【００２１】５．サイクル５において、端子ピンＰ３に
第１測定ユニットＤＣ１を接続して試験を実施する。Ｉ
／Ｆボード４０は第５リレー制御用データＤＡＴ３を
“Ｈ”出力し、第３ラッチ回路２３は書き込み信号ＷＣ
ＭＤに同期してこの“Ｈ”出力を書き込む。ここで、第
３ラッチ回路２３の出力ＤＴ３は“Ｈ”になり、「後段
リレー」である第５リレー５はＯＮする。第３ラッチ回
路２３の出力ＤＴ３が“Ｈ”になると、第２ＯＲ回路３
２のＯＲ信号ＤＣＭＲＬ２が“Ｈ”になる。後段リレー
制御用データＤＡＴ３が“Ｈ”であるので、Ｉ／Ｆボー
ド４０より第２フリップフロップＦ／Ｆ２に対してクロ
ック信号ＤＣＲＬが供給され、これに同期して第２ＯＲ
回路３２のＯＲ信号ＤＣＭＲＬ２の“Ｈ”が第２フリッ
プフロップＦ／Ｆ２に書き込まれる。第２フリップフロ
ップＦ／Ｆ２の出力が“Ｈ”になり、これがそのまま保
持されるので、第４リレー４もＯＮのままである。な
お、このとき、出力ＤＡＴ１および出力２は“Ｌ”であ
り、そして第１ＯＲ回路３１のＯＲ信号ＤＣＭＲＬ１は
“Ｌ”になっており、更にＩ／Ｆボード４０よりクロッ
ク信号ＤＣＲＬが出力されているので、第１フリップフ
ロップＦ／Ｆ１に“Ｌ”が書き込まれることとなり、第
１リレー１がＯＦＦするに到る。第５リレー５および第
４リレー４がＯＮしたところで、端子ピンＰ３に第１測
定ユニットＤＣ１を接続する測定経路が形成され、試験
が実施されることになる。
第１測定ユニットＤＣ１を接続して試験を実施する。Ｉ
／Ｆボード４０は第５リレー制御用データＤＡＴ３を
“Ｈ”出力し、第３ラッチ回路２３は書き込み信号ＷＣ
ＭＤに同期してこの“Ｈ”出力を書き込む。ここで、第
３ラッチ回路２３の出力ＤＴ３は“Ｈ”になり、「後段
リレー」である第５リレー５はＯＮする。第３ラッチ回
路２３の出力ＤＴ３が“Ｈ”になると、第２ＯＲ回路３
２のＯＲ信号ＤＣＭＲＬ２が“Ｈ”になる。後段リレー
制御用データＤＡＴ３が“Ｈ”であるので、Ｉ／Ｆボー
ド４０より第２フリップフロップＦ／Ｆ２に対してクロ
ック信号ＤＣＲＬが供給され、これに同期して第２ＯＲ
回路３２のＯＲ信号ＤＣＭＲＬ２の“Ｈ”が第２フリッ
プフロップＦ／Ｆ２に書き込まれる。第２フリップフロ
ップＦ／Ｆ２の出力が“Ｈ”になり、これがそのまま保
持されるので、第４リレー４もＯＮのままである。な
お、このとき、出力ＤＡＴ１および出力２は“Ｌ”であ
り、そして第１ＯＲ回路３１のＯＲ信号ＤＣＭＲＬ１は
“Ｌ”になっており、更にＩ／Ｆボード４０よりクロッ
ク信号ＤＣＲＬが出力されているので、第１フリップフ
ロップＦ／Ｆ１に“Ｌ”が書き込まれることとなり、第
１リレー１がＯＦＦするに到る。第５リレー５および第
４リレー４がＯＮしたところで、端子ピンＰ３に第１測
定ユニットＤＣ１を接続する測定経路が形成され、試験
が実施されることになる。
【００２２】
【発明の効果】以上の通りであって、この発明に依れ
ば、サイクル１ないしサイクル５の動作において、測定
経路を切り替える前段リレーである第１リレーについて
みると、これに接続されている被測定デバイスＤＵＴの
端子ピンに測定ユニットを接続する後段リレーである第
２リレーおよび第３リレーがＯＮ／ＯＦＦしている間は
第１リレーを動作させないこととした。この結果、サイ
クル１ないしサイクル４の動作におて、後段リレーであ
る第２リレーおよび第３リレーが１回のＯＮ／ＯＦＦ動
作をするのに対して、前段リレーである第１リレーも同
様に１回しかＯＮ／ＯＦＦ動作をしていない。従って、
前段リレーの動作回数は後段リレーの動作回数と同じに
なり、前段リレーの寿命は後段リレーの寿命より短くな
るという従来の半導体試験装置用リレー制御回路の欠点
を解消することができる。
ば、サイクル１ないしサイクル５の動作において、測定
経路を切り替える前段リレーである第１リレーについて
みると、これに接続されている被測定デバイスＤＵＴの
端子ピンに測定ユニットを接続する後段リレーである第
２リレーおよび第３リレーがＯＮ／ＯＦＦしている間は
第１リレーを動作させないこととした。この結果、サイ
クル１ないしサイクル４の動作におて、後段リレーであ
る第２リレーおよび第３リレーが１回のＯＮ／ＯＦＦ動
作をするのに対して、前段リレーである第１リレーも同
様に１回しかＯＮ／ＯＦＦ動作をしていない。従って、
前段リレーの動作回数は後段リレーの動作回数と同じに
なり、前段リレーの寿命は後段リレーの寿命より短くな
るという従来の半導体試験装置用リレー制御回路の欠点
を解消することができる。
【図１】実施例を説明する図。
【図２】従来例の動作フローチャート。
【図３】測定ユニットと端子ピンの接続を説明する図。
【図４】従来例を説明する図。
【図５】従来例の動作フローチャート。
１ 第１リレー ２ 第２リレー ３ 第３リレー ４ 第４リレー ５ 第５リレー ６ 第６リレー ７ 第７リレー ２１ 第１ラッチ回路 ２２ 第２ラッチ回路 ２３ 第３ラッチ回路 ３１ 第１ＯＲ回路 ３２ 第２ＯＲ回路 ４０ Ｉ／Ｆボード ＤＣ１ 第１測定ユニット ＤＣ２ 第２測定ユニット ＤＣ３ 第３測定ユニット ＤＵＴ 被測定デバイス Ｆ／Ｆ１ 第１フリップフロップ Ｆ／Ｆ２ 第２フリップフロップ Ｐ１ 端子ピン Ｐ２ 端子ピン Ｐ３ 端子ピン Ｐ４ 端子ピン
Claims (4)
- 【請求項１】 被測定デバイスの入出力電流電圧特性を
測定する測定ユニットと被測定デバイスの間の測定経路
を、測定ユニットを切り替える複数の前段リレーと被測
定デバイスの端子ピンを切り替える複数の後段リレーと
により切り替える半導体試験装置用リレー制御回路にお
いて、 複数の前段リレーの各々に対して複数の後段リレーがそ
れぞれ直列接続しており、 後段リレーのＯＮ動作に対応して前段リレーのＯＦＦ動
作を、後段リレーの所定回数のＯＮ／ＯＦＦ動作の間、
禁止する禁止回路を具備することを特徴とする半導体試
験装置用リレー制御回路。 - 【請求項２】 請求項１に記載される半導体試験装置用
リレー制御回路において、 禁止回路はフリップフロップにより構成され、後段リレ
ーのＯＮ動作に対応して動作し、その状態を保持するも
のであることを特徴とする半導体試験装置用リレー制御
回路。 - 【請求項３】 請求項２に記載される半導体試験装置用
リレー制御回路において、 後段リレー制御用データ、書き込み信号、クロック信号
を出力するＩ／Ｆボードを具備し、 書き込み信号に同期して後段リレー制御用データが書き
込まれ、その出力により後段リレーを制御するラッチ回
路を複数個具備し、 複数個のラッチ回路に接続するＯＲ回路を具備し、 クロック信号に同期してＯＲ回路の出力が書き込まれ、
その出力により後段リレーに接続する前段リレーを制御
するフリップフロップを具備することを特徴とする半導
体試験装置用リレー制御回路。 - 【請求項４】 請求項３に記載される半導体試験装置用
リレー制御回路において、 複数個のラッチ回路、ＯＲ回路およびフリップフロップ
により形成される回路を複数組具備することを特徴とす
る半導体試験装置用リレー制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8235369A JPH1082822A (ja) | 1996-09-05 | 1996-09-05 | 半導体試験装置用リレー制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8235369A JPH1082822A (ja) | 1996-09-05 | 1996-09-05 | 半導体試験装置用リレー制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1082822A true JPH1082822A (ja) | 1998-03-31 |
Family
ID=16985073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8235369A Withdrawn JPH1082822A (ja) | 1996-09-05 | 1996-09-05 | 半導体試験装置用リレー制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1082822A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020165905A (ja) * | 2019-03-29 | 2020-10-08 | 新東工業株式会社 | テストシステム及び通信方法 |
-
1996
- 1996-09-05 JP JP8235369A patent/JPH1082822A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020165905A (ja) * | 2019-03-29 | 2020-10-08 | 新東工業株式会社 | テストシステム及び通信方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7941720B2 (en) | Scan test circuit and scan test control method | |
| US8055965B2 (en) | Semiconductor integrated circuit and method of testing the same | |
| US9891279B2 (en) | Managing IR drop | |
| JPH1082822A (ja) | 半導体試験装置用リレー制御回路 | |
| CN115236493A (zh) | Dft测试电路、测试系统以及测试方法 | |
| US20100164535A1 (en) | Semiconductor device and semiconductor testing method | |
| JP3963158B2 (ja) | 半導体回路装置及びそのテスト方法 | |
| JP4234357B2 (ja) | 半導体集積回路の故障解析方法 | |
| JP3116834B2 (ja) | 論理回路 | |
| KR100536466B1 (ko) | Ｊｔａｇ을 이용한 테스트 시스템의 성능 향상 방법 및이를 수행하기 위한 시스템 | |
| JP3116832B2 (ja) | Ｌｓｉ検査方式 | |
| JPH1114702A (ja) | Ｉｃ試験装置および方法 | |
| JP2962213B2 (ja) | 半導体集積回路のテスト回路およびテスト方法 | |
| JP3223924B2 (ja) | Ｉｃ試験装置用論理比較器 | |
| JPH10135790A (ja) | 自己活性化機能付きフリップフロップ回路及び半導体集積回路 | |
| EP2030030B1 (en) | Device and method for testing integrated circuits | |
| JP2001296334A (ja) | 集積回路および故障検出方法 | |
| JP2598580Y2 (ja) | Ｉｃ試験装置 | |
| JP2000338188A (ja) | 半導体集積回路の試験回路 | |
| JP2004361098A (ja) | 半導体集積回路、及び半導体集積回路装置 | |
| JP2924521B2 (ja) | 並列パタン圧縮器 | |
| JPH07294606A (ja) | 半導体集積回路の自己検査回路 | |
| JP2014089055A (ja) | 半導体装置およびそのテスト方法 | |
| JP2003255024A (ja) | 半導体装置 | |
| JP2001167141A (ja) | 故障シミュレータおよび故障シミュレーション方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031202 |