KR100536466B1 - Ｊｔａｇ을 이용한 테스트 시스템의 성능 향상 방법 및이를 수행하기 위한 시스템 - Google Patents

Ｊｔａｇ을 이용한 테스트 시스템의 성능 향상 방법 및이를 수행하기 위한 시스템 Download PDF

Info

Publication number
KR100536466B1
KR100536466B1 KR10-2004-0021248A KR20040021248A KR100536466B1 KR 100536466 B1 KR100536466 B1 KR 100536466B1 KR 20040021248 A KR20040021248 A KR 20040021248A KR 100536466 B1 KR100536466 B1 KR 100536466B1
Authority
KR
South Korea
Prior art keywords
state
input
command
pin
tap controller
Prior art date
Application number
KR10-2004-0021248A
Other languages
English (en)
Other versions
KR20050096006A (ko
Inventor
윤연상
김승열
최종화
권순열
이선영
박진섭
한선경
김용대
유영갑
Original Assignee
충북대학교 산학협력단
한국소프트웨어진흥원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충북대학교 산학협력단, 한국소프트웨어진흥원 filed Critical 충북대학교 산학협력단
Priority to KR10-2004-0021248A priority Critical patent/KR100536466B1/ko
Publication of KR20050096006A publication Critical patent/KR20050096006A/ko
Application granted granted Critical
Publication of KR100536466B1 publication Critical patent/KR100536466B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318555—Control logic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318594—Timing aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

JTAG 기반의 테스트 진행과정에서 명령어저장과정에서 불필요한 클럭소모를 제거하여 JTAG기반의 테스트 시스템의 성능을 향상시키기 위한 JTAG을 이용한 테스트 시스템의 성능 향상 방법 및 이를 수행하기 위한 시스템이 개시된다. 본 발명은, TAP 콘트롤러의 전단에 명령어 처리모듈을 포함하여 형성되는 JTAG 기반의 테스트 시스템의 제어방법에 있어서, 명령어 처리모듈에서 TMS 핀의 입력을 내부의 이네이블 핀으로 입력받아 TMS 핀의 입력이 '1' 상태일 때에는 TDI 핀를 통하여 입력되는 신호가 명령어임을 인식하고 이를 명령레지스터에 저장하도록 동작되는 단계; 및 TMS 핀의 입력이 '0' 상태일 때에는 이를 무시하도록 동작되는 단계를 포함하는 명령어 저장과정을 TAP 콘트롤러가 제어신호를 발생시키기 이전에 수행하도록 동작되는 것이다.

Description

ＪＴＡＧ을 이용한 테스트 시스템의 성능 향상 방법 및 이를 수행하기 위한 시스템{method for improving efficiency of test system using JTAG and system for performing the same}
본 발명은 JTAG을 이용한 테스트 시스템의 성능 향상 방법 및 이를 수행하기 위한 시스템에 관한 것으로, 특히 JTAG 기반의 테스트 진행과정에서 명령어저장과정에서 불필요한 클럭소모를 제거하여 JTAG기반의 테스트 시스템의 성능을 향상시키기 위한 JTAG을 이용한 테스트 시스템의 성능 향상 방법 및 이를 수행하기 위한 시스템에 관한 것이다.
일반적으로, 집적 회로(IC) 칩내에 구현되는 복잡한 집적 회로를 테스트 하는 방법으로는 최근에 널리 사용되는 국제 공동 테스트 액션 그룹(JTAG:Joint Test Action Group)에 의해 만들어진 IEEE 1149.1 경계-스캔 표준(boundary-scannedstandard)이다.
JTAG를 이용하여 직렬 테스트하는 일반적인 개념은 집적 회로 소자 내부에 내장된 회로로부터 소정의 출력 신호들을 발생시키기 위해 다수개의 집적회로 소자들 내부로 직렬 데이터를 쉬프트 시키는 것이다. 그런다음, 집적 회로 소자들에 의해 발생되거나, 집적 회로 소자의 입력핀들로 받아들여지는 데이터는 집적회로 소자에서 JTAG 마스터 테스트 회로로 쉬프트된다.
만약, JTAG 마스터 테스트 회로로 돌아온 데이터 스트림이 예상된 것과 다른 편차가 존재한다면, 테스트 회로에 의해 회로 내의 오동작이 검출되므로, 소프트 웨어의 제어하에 데이터 스트림에 존재하는 편차들을 신중하게 분석하면 회로내에 존재하는 어떠한 오동작도 분리해낼 수 있다.
첨부된 도 1은 종래의 JTAG을 이용한 테스트 시스템에서 명령어 저장회로를 설명하기 위한 블럭도이고, 도 2는 도 1에 도시된 명령어 저장회로에서 TAP 콘트롤러의 동작을 설명하기 위한 흐름도이다.
이와 같은 종래의 JTAG을 이용한 테스트 시스템은 도 1에서 보는 바와 같이, TCK 핀(Pin)을 통하여 JTAG 회로의 클럭신호인 TCK를 인가받고, TMS 핀(Pin)을 통하여 TAP콘트롤러(110)의 상태를 결정하는 TMS(test mode select)신호를 인가받은 TAP 콘트롤러(110)는 명령레지스터 스캔체인(scan chain)(120)에 테스트를 위한 제어신호를 출력한다. 명령레지스터 스캔체인(scan chain)(120)은 4개의 스캔셀(scan cell)로 구성되어 있으며, TAP 콘트롤러(110)의 제어신호에 따라 명령레지스터스캔체인(120)은 4비트로 구성된 명령레지스터(130)에 명령어를 저장한다.
이와 더불어, TDI 핀(Pin)을 통하여 테스트를 위한 반도체등의 타겟 회로에 입력시킬 데이터 또는 어떤 정보를 스캔할지를 결정하는 명령어가 명령레지스터스캔체인(120)에 입력되면 명령레지스터스캔체인(120)은 TAP 콘트롤러(110)에서 입력된 제어신호 및 TDI 핀(Pin)을 통하여 입력된 신호에 따라 테스트를 진행하는 것이다.
이를 상세하게 설명하면 도 2에서 보는 바와 같이 TAP 콘트롤러(110)는 테스트 로직 리셋 상태(210)에서 모든 내용을 초기화 하여, TMS 신호가 1인 동안은 그 상태를 유지한다. TMS 신호가 0인 경우는 JTAG을 동작상태로 진입시키는 런 테스트/아이들 상태(211)가 된다. TMS 신호가 하이이고 상승 엣지가 TCK 신호에 인가되면, TAP 제어기(110)는 현재의 명령어에 의해 선택된 모든 데스트 데이터 레지스터들이 그들의 전 상태를 유지하는 데이터 레지스터 선택 스캔 상태(212)로 이동한다. TCK 신호에 상승 엣지가 인가되는 동안 TMS 신호가 로우로 유지되는 경우에는 TAP 제어기(110)는 데이터 레지스터 캡쳐 상태(213)로 천이하고, TMS 신호가 하이로 유지되고 상승 엣지가 TCK 신호에 적용되는 경우에는 TAP 콘트롤러(110)는 명령 레지스터 선택 스캔 상태(219)로 천이한다.
TAP 콘트롤러(110)가 데이터 레지스터 캡쳐 상태(212)로 천이하면, 데이터 레지스터 캡쳐 상태(212)에서는 도1 의 명령레지스터(130)에 의하여 선택된 경계스캔셀(boundary scan cell)을 제어할 것인지를 선택하게 된다. 이 상태에서 TMS 신호가 로우가 되면 TAP 콘트롤러(110)가 데이터 레지스터 캡쳐 상태(213)으로 천이되어 명령레지스터(130)에 의하여 선택된 경계스캔셀(boundary scan cell)에 스캔할 내용을 저장하게 된다. 이 상태에서 상승 엣지가 TCK 신호에 적용되는 동안에 TAP 제어기(110)가 데이터 레지스터 켑쳐 상태(213)에 있을 때에는, 제어기는 데이터 레지스터 쉬프트 상태(214)로 들어간다. 그렇지만, 상승 엣지가 TCK 신호에 적용되는 동안 TMS 신호가 하이로 유지된다면, TAP 콘트롤러(110)는 데이터 레지스터 캡쳐 상태(213)에서 곧바로 데이터 레지스터 출구 상태(215)로 천이한다. 데이터 레지스터 쉬프트 상태(214)에서는 경계스캔셀(boundary scan cell)에 저장된 데이터를 최종적으로 출력하기 위하여 이동되는 것이다.
TAP 콘트롤러(110)가 데이터 레지스터 쉬프트 상태(214)에 있고 TMS 신호가 하이로 유지되며 상승 엣지가 TCK 신호에 인가될 때, TAP 콘트롤러(110)는 상태변이용 중간상태인 출구 데이터 레지스터 상태(215)로 천이된다. 출구 데이터 레지스터 상태(215)에서 TMS 신호가 하이로 유지되고, TCK 신호에 상승 엣지가 인가되면 TAP 콘트롤러(110)는 경계스캔셀(boundary scan cell)에 저장된 데이터를 테스트가 필요한 타겟회로에 입력시키기 위한 데이터 레지스터 갱신 상태(218)로 천이되도록 하고, TMS 신호가 로우를 유지하면 TAP 콘트롤러(110)는 상태변이용 중간상태인 데이터 레지스터 중지 상태(216)로 천이된다. 데이터 레지스터 중지 상태(216)에서 TMS 신호가 하이를 유지하고 상승 엣지가 TCK 신호에 인가되면, TAP 콘트롤러(110)는 마찬가지로 상태변이용 중간상태인 제2 데이터 레지스터 출구 상태(217)로 천이된다. 이상태에서 TMS 신호가 로우를 유지하고 상승 엣지가 TCK 신호에 인가된다면, TAP 콘트롤러(110)는 데이터 레지스터 쉬프트 상태(214)로 되돌아 간다. 그렇지만, TMS 신호가 하이를 유지한다면, TAP 콘트롤러(110)는 제2 데이터 레지스터 출구 상태(217)에서 데이터 레지스터 갱신 상태(218)로 천이한다.
여기서, TAP 콘트롤러(110)가 데이터 레지스터 선택 스캔 상태(212)에 있는 동안 TMS 신호가 하이를 유지하고 상승엣지가 TCK 신호에 인가된다면, TAP 콘트롤러(110)는 도 1의 명령레지스터(130)에 제어를 할 것인지를 결정하는 명령어 레지스터 선택 스캔 상태(219)로 천이한다. TAP 콘트롤러(110)가 명령어 레지스터 캡쳐 상태(220)로 천이되면, 명령 레지스터(130)는 명령어 시프트를위한 준비상태로 되고 TAP 콘트롤러(110)가 명령어 레지스터 쉬프트 상태(221)로 천이되면 명령레지스터(130)에 입력되는 4비트의 명령어를 쉬프트 한다. 명령어 레지스터 캡쳐 상태(220)에서 TMS 신호가 하이로 유지된다면, TAP 콘트롤러(110)는 상태변이용 중간상태인 명령어 레지스터 출구 상태(222)로 천이한다. 명령어 레지스터 출구 상태(222)에서 TMS 신호가 하이를 유지하는 경우, TCK 신호에 인가되는 상승엣지는 TAP 콘트롤러(110)가 명령어 레지스터 갱신 상태(225)로 들어가도록 하고, 반면에 상승 엣지가 TCK 신호에 인가되는 동안 TMS 신호가 로우를 유지하는 경우에는 TAP 콘트롤러(110)는 상태변이용 중간상태인 명령어 레지스터 중지 상태(223)에 들어간다.
명령어 레지스터 중지 상태(223)에서 TMS 신호가 하이를 유지하고 상승 엣지가 TCK 신호에 인가되면, TAP 콘트롤러(110)는 역시 상태변이용 중간단계인 제2 명령 레지스터 출구 상태(224)로 들어간다. TMS 신호가 로우를 유지하는 동안 상승엣지가 TCK 신호에 인가되는 경우에는, TAP 콘트롤러(110)는 명령어 레지스터 쉬프트 상태(221)로 되돌아간다. 그렇지만, 상승 엣지가 TCK 신호에 인가되는 동안 TMS 신호가 하이를 유지한다면, TAP 콘트롤러(110)는 제2 명령어 레지스터 출구 상태(224)로부터 시프트된 명령어를 명령레지스터(130)로 저장하는 명령어 레지스터 갱신 상태(225)로 천이한다. TAP 콘트롤러(110)가 명령어 레지스터 갱신 상태(225)에 있고 상승 엣지가 TCK 신호에 인가될 때, TAP 콘트롤러(110)는 TMS 신호가 하이를 유지할 때에는 데이터 레지스터 선택 스캔 상태(212)에 들어가고 TMS 신호가 로우를 유지할 때에는 아이들 상태(211)로 들어간다.
이와 같이 동작하는 종래의 JTAG을 이용한 테스트 시스템에서는 명령어저장과정에서 8회의 상태천이가 발생한다. 즉, 도 2에서 보는 바와 같이 직렬 입력인 4비트의 명령어를 도 1의 명령레지스터(130)에 4비트로 저장하기 위하여 테스트 로직 리셋(210)상태에서 런 테스트/ 아이들(211)로 천이되고 여기서 데이터 레지스터 선택 스캔 상태(212)로 천이되며, 여기서 명령어 레지스터 선택 스캔 상태(219)로 천이되고, 여기서 명령어 레지스터 캡쳐 상태(220)로 천이되며, 여기서, 명령어 레지스터 쉬프트 상태(221)로 천이되며, 여기서 명령어 레지스터 출구 상태(222)를 거쳐 명령어 레지스터 갱신 상태(225)로 천이되는 총 8회의 상태천이가 발생하는 것이다.
이러한 명령어 저장과정은 직렬로 입력되는 4비트 데이터를 저장하기 위한 과정이므로 이론적으로는 5클럭이 소모되는 것이 타당하나 위의 설명과 같이 명령어 저장과정에서 총 8회의 상태천이가 발생하므로 실제적으로 본 출원인의 실험결과 명령어저장과정에서 10클럭을 소모하는 것으로 밝혀졌다. 테스트 진행과정에서 불필요하게 5클럭을 더 소모하고 있는 문제점이 발생되었다. 이와 같은 불필요한 클럭소모는 다음과 같이 런 테스트/ 아이들(211), 데이터 레지스터 선택 스캔 상태(212), 명령어 레지스터 선택 스캔 상태(219), 명령어 레지스터 캡쳐 상태(220) 및 명령어 레지스터 쉬프트 상태(221)순으로 천이하며 발생된다. 이러한 불필요한 클럭소모로 인하여 JTAG을 이용한 테스트 시스템의 테스트 속도 지연등 성능저하가 발생되는 문제점이 있었다.
본 발명은 상기의 문제점을 해소하기 위하여 발명된 것으로, JTAG을 기반으로하는 테스트 시스템상의 TAP 콘트롤러의 진행과정에서 명령어 저장과정을 명령어저장과정을 삭제함으로서 불필요한 클럭소모를 제거하기 위하여 TAP 콘트롤러 의 전단에 명령어 저장과정을 처리할 수 있는 명령어 처리모듈을 설계하고, 이 명령어 처리모듈에서 TAP 콘트롤러의 상태를 결정하는 외부 TMS 신호에 따라 자체적으로 TMS신호를 발생시켜 명령어 저장과정을 수행하도록 하여 불필요한 클럭소모를 방지하여 JTAG을 이용한 테스트 시스템의 테스트 속도 지연등을 방지하여 성능을 향상시키기 위한 JTAG을 이용한 테스트 시스템의 성능 향상 방법을 제공하는 데 제 1목적이 있다.
또한, 본 발명의 제 2 목적은 상기한 제 1목적을 수행하기 위한 시스템을 제공하는 것이다.
이와 같은 제 1 목적을 달성하기 위한 본 발명은,
TAP 콘트롤러의 전단에 명령어 처리모듈을 포함하여 형성되는 JTAG 기반의 테스트 시스템의 제어방법에 있어서,
명령어 처리모듈에서 TMS 핀의 입력을 내부의 이네이블 핀으로 입력받아 TMS 핀의 입력이 '1' 상태일 때에는 TDI 핀를 통하여 입력되는 신호가 명령어임을 인식하고 이를 명령레지스터에 저장하도록 동작되는 단계; 및 TMS 핀의 입력이 '0' 상태일 때에는 이를 무시하도록 동작되는 단계를 포함하는 명령어 저장과정을 TAP 콘트롤러가 제어신호를 발생시키기 이전에 수행하도록 동작되는 것이다.
또한, 본 발명의 제 2 목적을 수행하기 위한 시스템은,
TAP 콘트롤러를 포함하는 JTAG 기반의 테스트 시스템에 있어서, TCK 핀을 통하여 클럭신호인 TCK를 인가받고, TDI 핀을 통하여 테스트될 목표 회로에 입력시킬 테이터 또는 특정 정보를 스캔할 지를 결정하기 위한 명령어를 입력받으며, TAP콘트롤러의 상태를 결정하는 TMS 핀의 입력을 이네이블핀으로 입력받아 TMS 핀의 입력이 '1' 상태일 때에만 TDI 핀를 통하여 인가되는 신호가 명령어임을 인식하고 이를 명령레지스터에 저장하도록 동작되는 명령어 처리모듈을 포함한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
첨부된 도면중 도 3은 본 발명에 따른 JTAG을 이용한 테스트 시스템에서 명령어 처리 모듈 및 TAP 콘트롤러의 구조 및 동작을 설명하기 위한 회로도이고, 도 4는 도 2에 도시된 TAP 콘트롤러의 동작을 설명하기 위한 흐름도이며, 도 5는 본 발명에 따른 JTAG을 이용한 테스트 시스템에서 불필요한 클럭 소모의 경감을 보여주기 위한 시물레이션 결과를 보여주기 위한 클럭도이다.
본 발명에 따른 JTAG을 이용한 테스트 시스템은 도 3에서 보는 바와 같이, 종래의 시스템에 존재하지 않는 명령어 처리모듈(310)이 포함된다. 명령어 처리모듈(310)은 TCK 핀(302)을 통하여 클럭신호인 TCK를 인가받고, TDI 핀(304)을 통하여 테스트될 목표 회로에 입력시킬 테이터 또는 특정 정보를 스캔할 지를 결정하기 위한 명령어를 입력받으며, TMS 핀(306)을 통하여 TAP콘트롤러(320)의 상태를 결정하는 TMS(test mode select)신호를 인가받도록 구성된다.
명령어 처리모듈(310)은 TMS 핀(306)의 입력을 이네이블(enable)핀(311)으로 입력받아 TMS 핀(306)의 입력이 '1' 상태일 때에만 즉, 이네이블(enable)핀(311)으로 입력된 신호가 '하이'일 경우에만 TDI 핀(304)를 통하여 인가되는 신호가 명령어임을 인식하고 이를 명령레지스터(340)에 이 명령어를 저장하도록 동작한다. 그러므로, TMS 핀(306)의 입력이 '1' 상태일 경우에만 TDI 핀(304)를 통하여 인가되는 명령어를 명령레지스터(340)에 저장시키며, TMS 핀(306)의 입력이 '0' 상태일 때일 경우에는 즉, 이네이블(enable)핀(311)으로 입력된 신호가 '로우'일 경우에는 이를 무시한다.
즉, TCK 핀(302)에서 동일한 클럭신호가 명령어 처리모듈(310) 및 TAP콘트롤러(320)에 입력되므로, 이 클럭신호와 동기화하여 TAP콘트롤러(320)에 내부 TMS 핀(312)를 통하여 TMS 핀(306)의 입력이 '1' 상태일 때에만 TDI 핀(304)를 통하여 인가되는 명령어를 명령레지스터(340)에 저장시키는 것이다.
또한, 명령어 처리모듈(310)은 내부 TMS 핀(312)를 통하여 TAP 콘트롤러(320)의 제어신호를 발생시키며, 4비트로 구성된 명령레지스터(340)에 명령어를 저장하도록 구성된다. 즉, 명령어 처리모듈(310)은 TDI 핀(304)을 통하여 테스트를 위한 반도체등의 타겟 회로에 입력시킬 데이터 또는 어떤 정보를 스캔할지를 결정하는 명령어가 입력되면 이에 따라 TAP 콘트롤러(320)의 제어신호를 발생시키며, 명령 레지스터(340)에 이 명령어를 저장하게 되는 것이다.
그러므로, 명령어 처리모듈(310)은 종래의 JTAG 기반의 테스트 시스템에서 명령어 저장과정을 TAP 콘트롤러(320)에 제어신호를 발생시키키 이전에 수행하도록 동작되어 불필요한 클럭소모를 제거하는 것이다. 명령어 처리모듈(310)이 TAP 콘트롤러(320)에 제어신호를 발생시키기 이전에 수행하도록 동작됨으로서 본 발명에 따른 TAP 콘트롤러(320)의 동작은 도 4에서 보는 바와 같이 명령어 저장과정이 삭제되며, 이 명령어 저장과정을 수행하기 위하여 소모되는 클럭소모를 획기적으로 경감시키는 것이다.
이를 상세하게 설명하면 명령어 처리모듈(310)은 TMS 핀(306)의 입력이 '1' 상태일 때에만 TDI 핀(304)를 통하여 인가되는 신호가 명령어임을 인식하므로, TMS 핀(306)의 입력이 '1' 이 되는 경우에 명령어 처리모듈(310)은 TDI 핀(304)을 통하여 입력되는 테스트를 위한 반도체등의 타겟 회로에 입력시킬 데이터 또는 어떤 정보를 스캔할지를 결정하는 명령어를 명령레지스터(340)에 저장함으로 명령어 저장과정을 종료시키며, TAP 콘트롤러(320)에 하이 신호를 출력하여 모든 내용을 초기화 하는 테스트 로직 리셋 상태(410)로 진입시킨 다음 명령어 처리과정을 수행하도록 한다.
명령어 처리과정은 도 4에서 보는 바와 같이 종래의 방식과 동일하다. 즉, TAP 콘트롤러(320)는 TMS 핀(306)의 입력이 0인 경우는 JTAG을 동작상태로 진입시키는 런 테스트/아이들 상태(411)가 되도록 제어하고, TMS 신호가 하이이고 상승 엣지가 TCK 신호에 인가되면, TAP콘트롤러(320)는 현재의 명령어에 의해 선택된 모든 데스트 데이터 레지스터들이 그들의 전 상태를 유지하는 데이터 레지스터 선택 스캔 상태(412)로 이동한다.
TCK 신호에 상승 엣지가 인가되는 동안 TMS 신호가 로우로 유지되는 경우에는 TAP 콘트롤러(320)는 데이터 레지스터 캡쳐 상태(413)로 천이하여 명령레지스터(340)에 의하여 선택된 경계스캔셀(boundary scan cell)을 제어할 것인지를 선택하게 된다. 이 상태에서 TMS 신호가 로우가 되면 TAP 콘트롤러(320)가 데이터 레지스터 캡쳐 상태(413)으로 천이되어 명령레지스터(340)에 의하여 선택된 경계스캔셀(boundary scan cell)에 스캔할 내용을 저장하게 된다. 이 상태에서 TMS 신호가 로우가 되면 경계스캔셀(boundary scan cell)에 저장된 데이터를 최종출력인 TDO핀으로 직렬 출력하기 위하여 이동시키는 데이터 레지스터 쉬프트 상태(214)로 천이되고, TMS 신호가 하이로 유지된다면, TAP 콘트롤러(320)는 데이터 레지스터 캡쳐 상태(413)에서 곧바로 데이터 레지스터 출구 상태(415)로 천이한다.
TAP 콘트롤러(320)가 데이터 레지스터 쉬프트 상태(414)에 있고 TMS 신호가 하이로 유지되며 상승 엣지가 TCK 신호에 인가될 때, TAP 콘트롤러(320)는 상태변이용 중간상태인 출구 데이터 레지스터 상태(415)로 천이된다. 출구 데이터 레지스터 상태(415)에서 TMS 신호가 하이로 유지되고, TCK 신호에 상승 엣지가 인가되면 TAP 콘트롤러(320)는 경계스캔셀(boundary scan cell)에 저장된 데이터를 테스트가 필요한 타겟회로에 입력시키기 위한 데이터 레지스터 갱신 상태(418)로 천이되도록 하고, TMS 신호가 로우를 유지하면 TAP 콘트롤러(320)는 상태변이용 중간상태인 데이터 레지스터 중지 상태(416)로 천이된다. 데이터 레지스터 중지 상태(416)에서 TMS 신호가 하이를 유지하고 상승 엣지가 TCK 신호에 인가되면, TAP 콘트롤러(320)는 마찬가지로 상태변이용 중간상태인 제2 데이터 레지스터 출구 상태(417)로 천이된다. 이상태에서 TMS 신호가 로우를 유지하고 상승 엣지가 TCK 신호에 인가된다면, TAP 콘트롤러(320)는 데이터 레지스터 쉬프트 상태(414)로 되돌아 간다. 그렇지만, TMS 신호가 하이를 유지한다면, TAP 콘트롤러(320)는 제2 데이터 레지스터 출구 상태(417)에서 데이터 레지스터 갱신 상태(418)로 천이하는 것이다.
이와 같이 동작하는 본 발명에 따른 JATG을 이용한 테스트 시스템은 도 5에서 보는 바와 명령어 처리모듈(310)이 TAP 콘트롤러(320)에서 제어신호를 발생시키기 이전에 명령어저장과정을 수행하도록 동작됨으로서 테스트 시스템의 성능개선효과가 있는 데 시뮬레이션 결과 클럭 소비를 50%로 감소시켰다. 즉, 명령어저장과정에서 도 5A에서 보는 종래의 방식이 명령어 저장과정에서 10클럭을 소모하는 데 비하여 도 5B의 본 발명에 따른 JTAG 기반의 테스트 시스템은 명령어 저장과정에서 5 클럭을 소모함으로서 결과적으로 클럭 소비를 50%로 감소시키는 성능을 나타내었다.
상술한 바와 같이, 본 발명에 따른 JTAG을 이용한 테스트 시스템은 명령어 처리모듈(310)이 TAP 콘트롤러(320)에서 제어신호를 발생시키기 이전에 명령어저장과정을 수행하도록 동작됨으로서 불필요한 클럭소모를 방지하여 JTAG을 이용한 테스트 시스템의 테스트 속도 지연등 성능을 향상시키는 효과가 있다.
이상에서 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하였으나, 본 발명은 이에 한정되는 것이 아니며 본 발명의 기술적 사상의 범위내에서 당업자에 의해 그 개량이나 변형이 가능하다.
도 1은 종래의 JTAG을 이용한 테스트 시스템에서 명령어 저장회로를 설명하기 위한 블럭도이다.
도 2는 도 1에 도시된 명령어 저장회로에서 TAP 콘트롤러의 동작을 설명하기 위한 흐름도이다.
도 3은 본 발명에 따른 JTAG을 이용한 테스트 시스템에서 명령어 처리 모듈 및 TAP 콘트롤러의 구조 및 동작을 설명하기 위한 회로도이다.
도 4는 도 2에 도시된 TAP 콘트롤러의 동작을 설명하기 위한 흐름도이다.
도 5(A)와 (B)는 종래의 JTAG을 이용한 테스트 시스템과 비교하여 본 발명에 따른 JTAG을 이용한 테스트 시스템에서 불필요한 클럭 소모의 경감을 보여주기 위한 시믈레이션 결과를 보여주기 위한 클럭도이다.
<도면의 주요 부분에 대한 부호의 설명>
302 : TCK 핀 304 : TDI 핀
306 : TMS 핀 310 : 명령어 처리모듈
311 : 이네이블핀 320 : TAP 콘트롤러
340 : 명령레지스터

Claims (2)

  1. TAP 콘트롤러(320)의 전단에 명령어 처리모듈(310)을 포함하여 형성되는 JTAG 기반의 테스트 시스템의 제어방법에 있어서,
    상기 명령어 처리모듈(310)에서 TMS 핀(306)의 입력을 내부의 이네이블 핀(311)으로 입력받아 상기 TMS 핀(306)의 입력이 '1' 상태일 때에는 TDI 핀(304)를 통하여 입력되는 신호가 명령어임을 인식하고 이를 명령레지스터(340)에 저장하도록 동작되는 단계; 및 상기 TMS 핀(306)의 입력이 '0' 상태일 때에는 이를 무시하도록 동작되는 단계를 포함하는 명령어 저장과정을 상기 TAP 콘트롤러(320)가 제어신호를 발생시키기 이전에 수행하도록 동작되는 것을 특징으로 하는 JTAG을 이용한 테스트 시스템의 성능 향상 방법.
  2. TAP 콘트롤러(320)를 포함하는 JTAG 기반의 테스트 시스템에 있어서,
    TCK 핀(302)을 통하여 클럭신호인 TCK를 인가받고, TDI 핀(304)을 통하여 테스트될 목표 회로에 입력시킬 테이터 또는 특정 정보를 스캔할 지를 결정하기 위한 명령어를 입력받으며, 상기 TAP콘트롤러(320)의 상태를 결정하는 TMS 핀(306)의 입력을 이네이블핀(311)으로 입력받아 상기 TMS 핀(306)의 입력이 '1' 상태일 때에만 상기 TDI 핀(304)를 통하여 인가되는 신호가 명령어임을 인식하고 이를 명령레지스터(340)에 저장하도록 동작되는 명령어 처리모듈(310)을 포함하는 JTAG을 이용한 테스트 시스템.
KR10-2004-0021248A 2004-03-29 2004-03-29 Ｊｔａｇ을 이용한 테스트 시스템의 성능 향상 방법 및이를 수행하기 위한 시스템 KR100536466B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2004-0021248A KR100536466B1 (ko) 2004-03-29 2004-03-29 Ｊｔａｇ을 이용한 테스트 시스템의 성능 향상 방법 및이를 수행하기 위한 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2004-0021248A KR100536466B1 (ko) 2004-03-29 2004-03-29 Ｊｔａｇ을 이용한 테스트 시스템의 성능 향상 방법 및이를 수행하기 위한 시스템

Publications (2)

Publication Number Publication Date
KR20050096006A KR20050096006A (ko) 2005-10-05
KR100536466B1 true KR100536466B1 (ko) 2005-12-14

Family

ID=37276241

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-0021248A KR100536466B1 (ko) 2004-03-29 2004-03-29 Ｊｔａｇ을 이용한 테스트 시스템의 성능 향상 방법 및이를 수행하기 위한 시스템

Country Status (1)

Country Link
KR (1) KR100536466B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100707297B1 (ko) * 2005-12-01 2007-04-12 (주)알파칩스 시스템 버스를 이용한 제이티에이지 테스트 장치
CN107290656B (zh) * 2017-06-15 2019-08-27 西安微电子技术研究所 一种集成双向crc校验功能的可扩展jtag调试结构

Also Published As

Publication number Publication date
KR20050096006A (ko) 2005-10-05

Similar Documents

Publication Publication Date Title
CN101644742B (zh) 测试低功率系统中的状态保留逻辑
US7581151B2 (en) Method and apparatus for affecting a portion of an integrated circuit
US7952390B2 (en) Logic circuit having gated clock buffer
US6539491B1 (en) Method and apparatus for implementing IEEE 1149.1 compliant boundary scan
US9341674B2 (en) Scan test circuit, test pattern generation control circuit, and scan test control method
US7346820B2 (en) Testing of data retention latches in circuit devices
US11073552B2 (en) Design-for-test for asynchronous circuit elements
US7721170B2 (en) Apparatus and method for selectively implementing launch off scan capability in at speed testing
JP2007240414A (ja) 半導体集積回路及びその設計装置
US20020162065A1 (en) Scan test circuit
US9891279B2 (en) Managing IR drop
US8145963B2 (en) Semiconductor integrated circuit device and delay fault testing method thereof
US8832510B2 (en) Circuit to reduce peak power during transition fault testing of integrated circuit
US7080299B2 (en) Resetting latch circuits within a functional circuit and a test wrapper circuit
US20240012051A1 (en) Scan circuit and method
CN116224045B (zh) 一种测试电路及降低扫描测试中捕获阶段功耗的方法
US20110181331A1 (en) Integrated circuit with leakage reduction in static nets
US20040153806A1 (en) Technique for testability of semiconductor integrated circuit
US7877653B2 (en) Address and TMS gating circuitry for TAP control circuit
KR100536466B1 (ko) Ｊｔａｇ을 이용한 테스트 시스템의 성능 향상 방법 및이를 수행하기 위한 시스템
US20030135803A1 (en) Scan cell circuit and scan chain consisting of same for test purpose
US8587356B2 (en) Recoverable and reconfigurable pipeline structure for state-retention power gating
US20130055040A1 (en) Output control scan flip-flop, semiconductor integrated circuit including the same, and design method for semiconductor integrated circuit
US7237163B2 (en) Leakage current reduction system and method
US20080215941A1 (en) Double-edge triggered scannable pulsed flip-flop for high frequency and/or low power applications

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111208

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20121203

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee