JPH1074150A - プロセススケジューリング方法ならびにそのためのプロセススケジューリング装置およびプログラム記憶媒体 - Google Patents
プロセススケジューリング方法ならびにそのためのプロセススケジューリング装置およびプログラム記憶媒体Info
- Publication number
- JPH1074150A JPH1074150A JP17217197A JP17217197A JPH1074150A JP H1074150 A JPH1074150 A JP H1074150A JP 17217197 A JP17217197 A JP 17217197A JP 17217197 A JP17217197 A JP 17217197A JP H1074150 A JPH1074150 A JP H1074150A
- Authority
- JP
- Japan
- Prior art keywords
- parallel
- program
- time
- execution
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 並列プロセスと他のプロセスとを時分割によ
り同一プロセッサで動作させるときのシステム効率の低
下を防止することを目的とする。 【解決手段】 複数のプロセッサ（ＣＰＵ）上で動作す
る並列プログラム０の並列プロセスと、他のプロセス
（例えば並列プログラム１の並列プロセス）とを、時分
割により実行するに際して、一つの並列プログラムの並
列プロセスそれぞれのフェイズ単位の動作をその実行プ
ロセッサ（ＣＰＵ０およびＣＰＵ１）上で同時に開始す
るとともに、これら各プロセッサ上で当該動作を同時に
停止してその使用権を他のプロセスに譲る。並列プログ
ラムの実行プロセッサの割り当てはフェイズごとに行な
い、また、前記動作の開始および停止に際してはフェイ
ズごとに対象プロセスの実行優先度を変更している。
り同一プロセッサで動作させるときのシステム効率の低
下を防止することを目的とする。 【解決手段】 複数のプロセッサ（ＣＰＵ）上で動作す
る並列プログラム０の並列プロセスと、他のプロセス
（例えば並列プログラム１の並列プロセス）とを、時分
割により実行するに際して、一つの並列プログラムの並
列プロセスそれぞれのフェイズ単位の動作をその実行プ
ロセッサ（ＣＰＵ０およびＣＰＵ１）上で同時に開始す
るとともに、これら各プロセッサ上で当該動作を同時に
停止してその使用権を他のプロセスに譲る。並列プログ
ラムの実行プロセッサの割り当てはフェイズごとに行な
い、また、前記動作の開始および停止に際してはフェイ
ズごとに対象プロセスの実行優先度を変更している。
Description
【０００１】
【発明の属する技術分野】本発明は、複数のプロセッサ
上で動作する並列プログラムの並列プロセスと、他のプ
ロセスとを、時分割により実行する情報処理システムに
おけるプロセススケジューリングに関する。
上で動作する並列プログラムの並列プロセスと、他のプ
ロセスとを、時分割により実行する情報処理システムに
おけるプロセススケジューリングに関する。
【０００２】一般に、一つの並列プログラムは並行して
実行することが可能な並列プロセスからなり、これらの
並列プロセスは互いにデ−タをやりとりしながら全体と
して一つの結果を導き出している。
実行することが可能な並列プロセスからなり、これらの
並列プロセスは互いにデ−タをやりとりしながら全体と
して一つの結果を導き出している。
【０００３】このとき、あるチェックポイントに到達し
たプロセスは、相手プロセスがこれに対応のチェックポ
イントに到達するまでの間、相手プロセスとの間のデ−
タ送受信を行なえず、いわば同期待ちの状態になる（図
１１参照）。
たプロセスは、相手プロセスがこれに対応のチェックポ
イントに到達するまでの間、相手プロセスとの間のデ−
タ送受信を行なえず、いわば同期待ちの状態になる（図
１１参照）。
【０００４】そして、並列プロセスを、時分割によって
他のプロセスと時間軸上で混在する形で実行する場合
（図１２参照）にも、その並列プログラムからは、実行
主体のプロセッサが自らの並列プロセスのみを最高の優
先度で実行しているように見えることが望ましく、本発
明はこのような要請に応えるものである。
他のプロセスと時間軸上で混在する形で実行する場合
（図１２参照）にも、その並列プログラムからは、実行
主体のプロセッサが自らの並列プロセスのみを最高の優
先度で実行しているように見えることが望ましく、本発
明はこのような要請に応えるものである。
【０００５】なお、本明細書で用いる「プロセッサ」は
ＣＰＵやＭＰＵなどの処理装置のことであり、以下の記
載では、説明の便宜上、必要に応じてその一例としての
ＣＰＵを用いることにする。
ＣＰＵやＭＰＵなどの処理装置のことであり、以下の記
載では、説明の便宜上、必要に応じてその一例としての
ＣＰＵを用いることにする。
【０００６】
【従来の技術】図１１は、一般的な、同期待ちとデ−タ
通信を繰り返す並列プログラムの処理例であり、一つの
並列プログラムの構成要素である並列プロセスＡと並列
プロセスＢの中、前者がＣＰＵ０で処理され、後者がＣ
ＰＵ１で処理されている状態を示している。
通信を繰り返す並列プログラムの処理例であり、一つの
並列プログラムの構成要素である並列プロセスＡと並列
プロセスＢの中、前者がＣＰＵ０で処理され、後者がＣ
ＰＵ１で処理されている状態を示している。
【０００７】並列プロセスＡの有意な処理１１が進んで
チエックポイント１２に到達すると、この時点では並列
プロセスＢはまだ処理中であるためいったん同期待ち１
３となり、続いて並列プロセスＢの処理１４が進んでチ
エックポイント１５に到達した時点でＣＰＵ１は並列プ
ロセスＡからのデ−タを受信して当該処理を継続し、Ｃ
ＰＵ０は並列プロセスＡの処理１１を再開することにな
る。
チエックポイント１２に到達すると、この時点では並列
プロセスＢはまだ処理中であるためいったん同期待ち１
３となり、続いて並列プロセスＢの処理１４が進んでチ
エックポイント１５に到達した時点でＣＰＵ１は並列プ
ロセスＡからのデ−タを受信して当該処理を継続し、Ｃ
ＰＵ０は並列プロセスＡの処理１１を再開することにな
る。
【０００８】その後は、並列プロセスＢの次のチエック
ポイント１６の方が並列プロセスＡの次のチエックポイ
ント１７よりも早い時刻に到来するので、並列プロセス
Ｂの処理１４が同期待ち１８となる。
ポイント１６の方が並列プロセスＡの次のチエックポイ
ント１７よりも早い時刻に到来するので、並列プロセス
Ｂの処理１４が同期待ち１８となる。
【０００９】この同期待ちのときのＣＰＵ動作として
は、 ・意味のないループ処理を実行する、 ・他のプロセス（並列プロセスであるかどうかは任意）
にシステム資源などのコンテキストを切り替えて当該プ
ロセスの処理を実行する、 などがあり、ＣＰＵの利用効率からみれば後者の方が優
れている。
は、 ・意味のないループ処理を実行する、 ・他のプロセス（並列プロセスであるかどうかは任意）
にシステム資源などのコンテキストを切り替えて当該プ
ロセスの処理を実行する、 などがあり、ＣＰＵの利用効率からみれば後者の方が優
れている。
【００１０】一方、コンテキストの切り替えには時間が
かかる（例えば 100μsec ）ことから、通常は、予想さ
れる同期待ちの時間がコンテキスト切替時間より長い場
合には後者のコンテキスト切替えが用いられ、また逆に
短い場合には前者のループ処理が用いられている。
かかる（例えば 100μsec ）ことから、通常は、予想さ
れる同期待ちの時間がコンテキスト切替時間より長い場
合には後者のコンテキスト切替えが用いられ、また逆に
短い場合には前者のループ処理が用いられている。
【００１１】図１２は、従来の、並列プロセスおよび他
のプロセスの時分割による処理例であり、並列プロセス
Ａの処理１１の途中に他のプロセスの処理２１が、また
並列プロセスＢの処理１４の途中に他のプロセスの処理
２２が行なわれている。
のプロセスの時分割による処理例であり、並列プロセス
Ａの処理１１の途中に他のプロセスの処理２１が、また
並列プロセスＢの処理１４の途中に他のプロセスの処理
２２が行なわれている。
【００１２】ここで、各並列プロセスの同期待ちの時間
をみると、 ・並列プロセスＡの待ち時間１３′は、並列プロセスＢ
の処理１４の途中に他のプロセスの処理２２が入ったた
めに、図１１の場合の待ち時間１３よりも長くなり、 ・並列プロセスＢの待ち時間１８′も、並列プロセスＡ
の処理１１の途中に他のプロセスの処理２１が入ったた
めに、図１１の場合の待ち時間１８よりも長くなってい
る。なお、図１１および図１２の同期待ちの間は前記の
ループ処理が実行される。
をみると、 ・並列プロセスＡの待ち時間１３′は、並列プロセスＢ
の処理１４の途中に他のプロセスの処理２２が入ったた
めに、図１１の場合の待ち時間１３よりも長くなり、 ・並列プロセスＢの待ち時間１８′も、並列プロセスＡ
の処理１１の途中に他のプロセスの処理２１が入ったた
めに、図１１の場合の待ち時間１８よりも長くなってい
る。なお、図１１および図１２の同期待ちの間は前記の
ループ処理が実行される。
【００１３】
【発明が解決しようとする課題】このように、従来の、
複数のプロセッサ上で動作する並列プログラムの並列プ
ロセスと、他のプロセスとを、時分割により、それぞれ
飛び飛びの形で実行する情報処理システムでは、他のプ
ロセスの処理のために並列プロセス実行時の同期待ちの
時間が長くなることがあり、そのためにシステム効率の
低下を招きやすいという問題点があった。
複数のプロセッサ上で動作する並列プログラムの並列プ
ロセスと、他のプロセスとを、時分割により、それぞれ
飛び飛びの形で実行する情報処理システムでは、他のプ
ロセスの処理のために並列プロセス実行時の同期待ちの
時間が長くなることがあり、そのためにシステム効率の
低下を招きやすいという問題点があった。
【００１４】そこで、本発明では、並列プロセスおよび
他のプロセスの動作開始／動作停止を各プロセッサ上の
所定の期間単位（フェイズ）で行なう、すなわちフェイ
ズごとに並列プロセスまたは他のプロセスのいずれかを
実行し、並列プロセス実行時の同期待ちの長さの程度が
それ単独でプロセッサを用いた場合と同じになるように
して、並列プロセスと他のプロセスとを時分割により同
一プロセッサで動作させるときのシステム効率の低下を
防止することを目的とする。
他のプロセスの動作開始／動作停止を各プロセッサ上の
所定の期間単位（フェイズ）で行なう、すなわちフェイ
ズごとに並列プロセスまたは他のプロセスのいずれかを
実行し、並列プロセス実行時の同期待ちの長さの程度が
それ単独でプロセッサを用いた場合と同じになるように
して、並列プロセスと他のプロセスとを時分割により同
一プロセッサで動作させるときのシステム効率の低下を
防止することを目的とする。
【００１５】
【課題を解決するための手段】これを達成するために、
本発明では、次の構成からなるプロセススケジューリン
グ方法を用いている。 ・複数のプロセッサ上で動作する並列プログラムの並列
プロセスと、他のプロセスとを、時分割により実行する
情報処理システムにおいて、一つの並列プログラムの並
列プロセスそれぞれの前記時分割による所定の単位期間
での動作を当該並列プロセスに対応した各プロセッサ上
で同時に開始するとともに、当該動作をこれら各プロセ
ッサ上で同時に停止するようにしたことを特徴とするプ
ロセススケジューリング方法 ・前記動作の開始および停止を、前記並列プロセスに対
する前記単位期間での実行優先度の変更に基づいて行な
うことを特徴とするプロセススケジューリング方法
本発明では、次の構成からなるプロセススケジューリン
グ方法を用いている。 ・複数のプロセッサ上で動作する並列プログラムの並列
プロセスと、他のプロセスとを、時分割により実行する
情報処理システムにおいて、一つの並列プログラムの並
列プロセスそれぞれの前記時分割による所定の単位期間
での動作を当該並列プロセスに対応した各プロセッサ上
で同時に開始するとともに、当該動作をこれら各プロセ
ッサ上で同時に停止するようにしたことを特徴とするプ
ロセススケジューリング方法 ・前記動作の開始および停止を、前記並列プロセスに対
する前記単位期間での実行優先度の変更に基づいて行な
うことを特徴とするプロセススケジューリング方法
【００１６】また、次の構成からなるプロセススケジュ
ーリング装置を用いている。 ・複数のプロセッサ上で動作する並列プログラムの並列
プロセスと、他のプロセスとを、時分割により実行する
情報処理システムにおいて、一つの並列プログラムの並
列プロセスそれぞれの前記時分割による所定の単位期間
での動作を当該並列プロセスに対応した各プロセッサ上
で同時に開始するとともに、当該動作をこれら各プロセ
ッサ上で同時に停止する処理を行なうプロセス実行手段
を持つことを特徴とするプロセススケジューリング装置 ・前記並列プロセスに対する前記単位期間での実行優先
度の変更処理を行なうとともに、その変更結果を前記プ
ロセス実行手段に通知する優先度処理手段を併せ持つこ
とを特徴とするプロセススケジューリング装置
ーリング装置を用いている。 ・複数のプロセッサ上で動作する並列プログラムの並列
プロセスと、他のプロセスとを、時分割により実行する
情報処理システムにおいて、一つの並列プログラムの並
列プロセスそれぞれの前記時分割による所定の単位期間
での動作を当該並列プロセスに対応した各プロセッサ上
で同時に開始するとともに、当該動作をこれら各プロセ
ッサ上で同時に停止する処理を行なうプロセス実行手段
を持つことを特徴とするプロセススケジューリング装置 ・前記並列プロセスに対する前記単位期間での実行優先
度の変更処理を行なうとともに、その変更結果を前記プ
ロセス実行手段に通知する優先度処理手段を併せ持つこ
とを特徴とするプロセススケジューリング装置
【００１７】さらには、次の構成からなるプログラム記
憶媒体を用いている。 ・複数のプロセッサ上で動作する並列プログラムの並列
プロセスと、他のプロセスとを、時分割により実行する
に際し、一つの並列プログラムの並列プロセスそれぞれ
の前記時分割による所定の単位期間での動作を当該並列
プロセスに対応した各プロセッサ上で同時に開始すると
ともに、当該動作をこれら各プロセッサ上で同時に停止
する機能を実現するためのプログラムを格納したことを
特徴とするプログラム記憶媒体 ・前記プログラムは、前記動作の開始および停止を、前
記並列プロセスに対する前記単位期間での実行優先度の
変更に基づいて行なう内容のものであることを特徴とす
るプログラム記憶媒体
憶媒体を用いている。 ・複数のプロセッサ上で動作する並列プログラムの並列
プロセスと、他のプロセスとを、時分割により実行する
に際し、一つの並列プログラムの並列プロセスそれぞれ
の前記時分割による所定の単位期間での動作を当該並列
プロセスに対応した各プロセッサ上で同時に開始すると
ともに、当該動作をこれら各プロセッサ上で同時に停止
する機能を実現するためのプログラムを格納したことを
特徴とするプログラム記憶媒体 ・前記プログラムは、前記動作の開始および停止を、前
記並列プロセスに対する前記単位期間での実行優先度の
変更に基づいて行なう内容のものであることを特徴とす
るプログラム記憶媒体
【００１８】本発明は、このような構成をとっているの
で、並列プロセスおよび他のプロセスの動作開始／動作
停止が各プロセッサ上の所定の期間単位（フェイズ）で
行なわれる、すなわちフェイズごとに並列プロセスまた
は他のプロセスのいずれかが実行されることになる。
で、並列プロセスおよび他のプロセスの動作開始／動作
停止が各プロセッサ上の所定の期間単位（フェイズ）で
行なわれる、すなわちフェイズごとに並列プロセスまた
は他のプロセスのいずれかが実行されることになる。
【００１９】
【発明の実施の形態】図１乃至図１０を参照して本発明
の実施の形態を説明する。なお、本発明で対象とする
「他のプロセス」は並列プロセスに限られないが、以下
の記載では、説明の便宜上、「他のプロセス」として並
列プロセスを用いることにする。
の実施の形態を説明する。なお、本発明で対象とする
「他のプロセス」は並列プロセスに限られないが、以下
の記載では、説明の便宜上、「他のプロセス」として並
列プロセスを用いることにする。
【００２０】図１は本発明のプロセススケジューリング
の概要であり、ＣＰＵ０およびＣＰＵ１は、フェイズ０
のときは二つの並列プロセスからなる並列プログラム０
を実行し、またフェイズ１のときは二つの並列プロセス
からなる並列プログラム１を実行することを示してい
る。
の概要であり、ＣＰＵ０およびＣＰＵ１は、フェイズ０
のときは二つの並列プロセスからなる並列プログラム０
を実行し、またフェイズ１のときは二つの並列プロセス
からなる並列プログラム１を実行することを示してい
る。
【００２１】ここで、並列プログラム０および並列プロ
グラム１の並列プロセスはそれぞれのフェイズの始まり
／終わりごとに同時にその動作の開始／停止を行ない、
停止に際しては他の並列プログラムの並列プロセスにＣ
ＰＵの使用権を譲り渡すことになる。また、フェイズの
時間幅は数100msec であり、同期待ちのＣＰＵは前記の
ループ処理を行なっている。
グラム１の並列プロセスはそれぞれのフェイズの始まり
／終わりごとに同時にその動作の開始／停止を行ない、
停止に際しては他の並列プログラムの並列プロセスにＣ
ＰＵの使用権を譲り渡すことになる。また、フェイズの
時間幅は数100msec であり、同期待ちのＣＰＵは前記の
ループ処理を行なっている。
【００２２】このプロセススケジューリングにより、シ
ステムの任意の時点で動作している並列プログラムをみ
るとき、その並列プロセスがＩ／Ｏ完了待ちなどの特別
の場合を除き、対応の各ＣＰＵがこの並列プログラムだ
けを処理するといった環境、すなわちこの並列プログラ
ムを単独で実行した場合と同様の環境にすることがで
き、並列プログラム０および並列プログラム１それぞれ
の並列プロセスの同期待ち時間の長さは単独実行の場合
と同じになる。
ステムの任意の時点で動作している並列プログラムをみ
るとき、その並列プロセスがＩ／Ｏ完了待ちなどの特別
の場合を除き、対応の各ＣＰＵがこの並列プログラムだ
けを処理するといった環境、すなわちこの並列プログラ
ムを単独で実行した場合と同様の環境にすることがで
き、並列プログラム０および並列プログラム１それぞれ
の並列プロセスの同期待ち時間の長さは単独実行の場合
と同じになる。
【００２３】図２は、本発明のプロセススケジューリン
グシステムの概要であり、１は優先度制御部、２は実行
優先度変更部、３はプロセス実行部、４はＣＰＵをそれ
ぞれ示している。
グシステムの概要であり、１は優先度制御部、２は実行
優先度変更部、３はプロセス実行部、４はＣＰＵをそれ
ぞれ示している。
【００２４】実行優先度変更部２およびプロセス実行部
３は各ＣＰＵごとに用意し、優先度制御部１については
システムに一つ用意すればよく、これを特定ＣＰＵに設
けるか複数のＣＰＵに分散させるかは任意である。
３は各ＣＰＵごとに用意し、優先度制御部１については
システムに一つ用意すればよく、これを特定ＣＰＵに設
けるか複数のＣＰＵに分散させるかは任意である。
【００２５】ここで、優先度制御部１は、時間経過を監
視して適切な時刻に、個々の並列プログラムの実行主体
となる各ＣＰＵ４に対応の実行優先度変更部２にフェイ
ズ単位での当該プログラムの実行優先度の変更を指示す
るとともに、この各ＣＰＵ４のプロセス実行部３に当該
プログラムの実行優先度の変更を通知する。
視して適切な時刻に、個々の並列プログラムの実行主体
となる各ＣＰＵ４に対応の実行優先度変更部２にフェイ
ズ単位での当該プログラムの実行優先度の変更を指示す
るとともに、この各ＣＰＵ４のプロセス実行部３に当該
プログラムの実行優先度の変更を通知する。
【００２６】この変更指示の内容は、 ・動作を開始する並列プログラムの実行優先度を高くす
る指示 ・動作を停止する並列プログラムの実行優先度を低くす
る指示 である。
る指示 ・動作を停止する並列プログラムの実行優先度を低くす
る指示 である。
【００２７】実行優先度変更部２は、優先度制御部１か
らの指示に基づいて、その並列プログラムを構成する並
列プロセスの、フェイズ単位での実行優先度を変更す
る。
らの指示に基づいて、その並列プログラムを構成する並
列プロセスの、フェイズ単位での実行優先度を変更す
る。
【００２８】プロセス実行部３は、この実行優先度に基
づき、そのＣＰＵ上で実行優先度がもっとも高いプロセ
スを選択して実行する。このとき、必要に応じてコンテ
キストの切り替えを行なう。
づき、そのＣＰＵ上で実行優先度がもっとも高いプロセ
スを選択して実行する。このとき、必要に応じてコンテ
キストの切り替えを行なう。
【００２９】このプロセススケジューリングシステムに
おいて、例えば並列プログラムＡおよび並列プログラム
Ｂそれぞれの並列プロセスをＣＰＵ０、ＣＰＵ１、ＣＰ
Ｕ２が三並列で実行しているときに、優先度制御部１か
ら、500msec ごとに両プログラムの実行優先度を交互に
高くする指示をこれらのＣＰＵに出すと、３台の当該Ｃ
ＰＵは500msec ごとにこの二つの並列プログラムの実行
を同時に開始する。
おいて、例えば並列プログラムＡおよび並列プログラム
Ｂそれぞれの並列プロセスをＣＰＵ０、ＣＰＵ１、ＣＰ
Ｕ２が三並列で実行しているときに、優先度制御部１か
ら、500msec ごとに両プログラムの実行優先度を交互に
高くする指示をこれらのＣＰＵに出すと、３台の当該Ｃ
ＰＵは500msec ごとにこの二つの並列プログラムの実行
を同時に開始する。
【００３０】図３は、本発明のプロセススケジューリン
グシステムの全体構成であり、１は優先度制御部（Ｃ0
〜Ｃn ）、２は実行優先度変更部（Ｐ0 〜Ｐn ）、３は
プロセス実行部（Ｅ0 〜Ｅn ）、４はＣＰＵ（ＣＰＵ0
〜ＣＰＵn ）、５は並列プログラム割当部、６は並列プ
ログラム割当表、７はフェイズ割当表（Ａ0 〜Ａn ）、
８はタイムテーブル（Ｔ0 〜Ｔn ）、９はＣＰＵのクロ
ック（Ｌ0 〜Ｌn ）をそれぞれ示している。
グシステムの全体構成であり、１は優先度制御部（Ｃ0
〜Ｃn ）、２は実行優先度変更部（Ｐ0 〜Ｐn ）、３は
プロセス実行部（Ｅ0 〜Ｅn ）、４はＣＰＵ（ＣＰＵ0
〜ＣＰＵn ）、５は並列プログラム割当部、６は並列プ
ログラム割当表、７はフェイズ割当表（Ａ0 〜Ａn ）、
８はタイムテーブル（Ｔ0 〜Ｔn ）、９はＣＰＵのクロ
ック（Ｌ0 〜Ｌn ）をそれぞれ示している。
【００３１】ＣＰＵ４およびクロック９を除いて、それ
ぞれＣＰＵの動作しているＯＳ上のものであり、優先度
制御部１、実行優先度変更部２、プロセス実行部３、フ
ェイズ割当表７およびタイムテーブル８は各ＯＳ上に設
定されている。
ぞれＣＰＵの動作しているＯＳ上のものであり、優先度
制御部１、実行優先度変更部２、プロセス実行部３、フ
ェイズ割当表７およびタイムテーブル８は各ＯＳ上に設
定されている。
【００３２】図４は、本発明の並列プログラム割当表で
あり、〔ＣＰＵの個数（ｎ＋１）×各ＣＰＵ上で同時に
実行可能な並列プログラムの個数（ｋ）〕の数だけの格
納領域を持ち、この格納領域のそれぞれには、各ＣＰＵ
が各フェイズにおいて実行する並列プログラムの識別子
が入っている。
あり、〔ＣＰＵの個数（ｎ＋１）×各ＣＰＵ上で同時に
実行可能な並列プログラムの個数（ｋ）〕の数だけの格
納領域を持ち、この格納領域のそれぞれには、各ＣＰＵ
が各フェイズにおいて実行する並列プログラムの識別子
が入っている。
【００３３】図示の並列プログラム割当表は、 ・フェイズ番号０の期間の並列処理対象は識別子ａの並
列プログラムであり、それらの実行主体はＣＰＵ０、Ｃ
ＰＵ１およびＣＰＵ２であること ・フェイズ番号１の期間の並列処理対象は識別子ｂの並
列プログラムであり、それらの実行主体はＣＰＵ１、Ｃ
ＰＵ２およびＣＰＵｎであること などを示し、「ＮＵＬＬ」は並列処理対象プログラムが
そのフェイズには存在しないことを示している。
列プログラムであり、それらの実行主体はＣＰＵ０、Ｃ
ＰＵ１およびＣＰＵ２であること ・フェイズ番号１の期間の並列処理対象は識別子ｂの並
列プログラムであり、それらの実行主体はＣＰＵ１、Ｃ
ＰＵ２およびＣＰＵｎであること などを示し、「ＮＵＬＬ」は並列処理対象プログラムが
そのフェイズには存在しないことを示している。
【００３４】図５は、本発明のフェイズ割当表であり、
フェイズ番号に対応したｋ個の格納領域を持ち、そこに
は一つのＣＰＵが各フェイズにおいて並列処理するプロ
グラムの識別子が格納されている。なお、このフェイズ
割当表は、図４の並列プログラム割当表の一つのＣＰＵ
の識別子デ−タを取り出した形式になっている。
フェイズ番号に対応したｋ個の格納領域を持ち、そこに
は一つのＣＰＵが各フェイズにおいて並列処理するプロ
グラムの識別子が格納されている。なお、このフェイズ
割当表は、図４の並列プログラム割当表の一つのＣＰＵ
の識別子デ−タを取り出した形式になっている。
【００３５】図６は、本発明のタイムテーブルであり、
フェイズ番号に対応したｋ個の格納領域を持ち、そこに
は各フェイズのオフセットタイムが格納されている。な
お、同じフェイズ番号に対応のオフセット格納領域に格
納されるオフセットタイムの内容はタイムテ−ブルＴ0
からＴn まですべて同じとし、またフェイズ番号０に対
応するオフセットタイムは必ず「＋０msec」から始ま
り、フェイズ番号が大きくなるに従って対応するオフセ
ットタイムも必ず大きくなり、その値は「＋1000msec」
以上にならないものとする。
フェイズ番号に対応したｋ個の格納領域を持ち、そこに
は各フェイズのオフセットタイムが格納されている。な
お、同じフェイズ番号に対応のオフセット格納領域に格
納されるオフセットタイムの内容はタイムテ−ブルＴ0
からＴn まですべて同じとし、またフェイズ番号０に対
応するオフセットタイムは必ず「＋０msec」から始ま
り、フェイズ番号が大きくなるに従って対応するオフセ
ットタイムも必ず大きくなり、その値は「＋1000msec」
以上にならないものとする。
【００３６】図７は、本発明の並列プログラム割当部に
おける処理手順であり、その内容は次のようになってい
る。なお、識別子ｐの並列プログラムがｊ個のＣＰＵを
必要とし、フェイズの数がｋである場合を前提とする。 (1) フェイズ番号を示す変数ｉに「１」を設定して、次
のステップに進む。 (2) ＣＰＵの区別番号を示す変数ｘ、およびフェイズ番
号ｉが空いているＣＰＵの個数を示す変数ｅに「０」を
設定して、次のステップに進む。 (3) 並列プログラム割当表において、ＣＰＵｘのフェイ
ズ番号ｉに対応する識別子格納領域が「ＮＵＬＬ」であ
るかどうかを判断し、「YES 」の場合は次のステップに
進み、「NO」の場合はステップ(5) に進む。 (4) 「ｅ＝ｅ＋１」として、次のステップに進む。 (5) 「ｘ＝ｘ＋１」として、次のステップに進む。 (6) ｘの値がＣＰＵの総数より小さいかどうかを判断
し、「YES 」の場合はステップ(3) に戻り、「NO」の場
合は次のステップに進む。
おける処理手順であり、その内容は次のようになってい
る。なお、識別子ｐの並列プログラムがｊ個のＣＰＵを
必要とし、フェイズの数がｋである場合を前提とする。 (1) フェイズ番号を示す変数ｉに「１」を設定して、次
のステップに進む。 (2) ＣＰＵの区別番号を示す変数ｘ、およびフェイズ番
号ｉが空いているＣＰＵの個数を示す変数ｅに「０」を
設定して、次のステップに進む。 (3) 並列プログラム割当表において、ＣＰＵｘのフェイ
ズ番号ｉに対応する識別子格納領域が「ＮＵＬＬ」であ
るかどうかを判断し、「YES 」の場合は次のステップに
進み、「NO」の場合はステップ(5) に進む。 (4) 「ｅ＝ｅ＋１」として、次のステップに進む。 (5) 「ｘ＝ｘ＋１」として、次のステップに進む。 (6) ｘの値がＣＰＵの総数より小さいかどうかを判断
し、「YES 」の場合はステップ(3) に戻り、「NO」の場
合は次のステップに進む。
【００３７】ステップ(6) で「NO」となることにより、
各ＣＰＵの中でフェイズ番号ｉが空いているものの総数
ｅが求まり、以下の処理に移行する。 (7) 「ｅ≧ｊ」であるかどうかを判断し、「YES 」の場
合はステップ(10)に進み「NO」の場合は次のステップに
進む。 (8) 「ｉ＝ｉ＋１」として、次のステップに進む。これ
は、次のフェイズ番号の各識別子を調べるためである。 (9) 「ｉ＜ｋ」であるかどうかを判断し、「YES 」の場
合はステップ(2) に戻り、「NO」の場合は一連の処理を
終了する。
各ＣＰＵの中でフェイズ番号ｉが空いているものの総数
ｅが求まり、以下の処理に移行する。 (7) 「ｅ≧ｊ」であるかどうかを判断し、「YES 」の場
合はステップ(10)に進み「NO」の場合は次のステップに
進む。 (8) 「ｉ＝ｉ＋１」として、次のステップに進む。これ
は、次のフェイズ番号の各識別子を調べるためである。 (9) 「ｉ＜ｋ」であるかどうかを判断し、「YES 」の場
合はステップ(2) に戻り、「NO」の場合は一連の処理を
終了する。
【００３８】ステップ(7) で「YES 」の場合はフェイズ
番号ｉに識別子ｐの並列プログラムを割り当てることが
でき、以下の処理に移行する。 (10)「ｘ＝０、ｅ＝０」として、次のステップに進む。 (11)並列プログラム割当表において、ＣＰＵｘのフェイ
ズ番号ｉに対応する識別子格納領域が「ＮＵＬＬ」であ
るかどうかを判断し、「YES 」の場合は次のステップに
進み、「NO」の場合はステップ(17)に進む。 (12)「ｅ＝ｅ＋１」として、次のステップに進む。 (13)ＣＰＵｘを識別子ｐの並列プログラムに割り当て、
次のステップに進む。 (14)並列プログラム割当表の、ＣＰＵｘのフェイズ番号
ｉに対応する識別子格納領域に識別子ｐを格納して、次
のステップに進む。 (15)ＣＰＵｘのフェイズ割当表を参照し、フェイズ番号
ｉに対応する識別子格納領域に識別子ｐを格納して、次
のステップに進む。 (16)「ｅ＝ｊ」であるかどうかを判断し、「YES 」の場
合は一連の処理を終了し、「NO」の場合は次のステップ
に進む。 (17)「ｘ＝ｘ＋１」として、ステップ(11)に戻る。
番号ｉに識別子ｐの並列プログラムを割り当てることが
でき、以下の処理に移行する。 (10)「ｘ＝０、ｅ＝０」として、次のステップに進む。 (11)並列プログラム割当表において、ＣＰＵｘのフェイ
ズ番号ｉに対応する識別子格納領域が「ＮＵＬＬ」であ
るかどうかを判断し、「YES 」の場合は次のステップに
進み、「NO」の場合はステップ(17)に進む。 (12)「ｅ＝ｅ＋１」として、次のステップに進む。 (13)ＣＰＵｘを識別子ｐの並列プログラムに割り当て、
次のステップに進む。 (14)並列プログラム割当表の、ＣＰＵｘのフェイズ番号
ｉに対応する識別子格納領域に識別子ｐを格納して、次
のステップに進む。 (15)ＣＰＵｘのフェイズ割当表を参照し、フェイズ番号
ｉに対応する識別子格納領域に識別子ｐを格納して、次
のステップに進む。 (16)「ｅ＝ｊ」であるかどうかを判断し、「YES 」の場
合は一連の処理を終了し、「NO」の場合は次のステップ
に進む。 (17)「ｘ＝ｘ＋１」として、ステップ(11)に戻る。
【００３９】ステップ(13)、(14)、(15)の処理により、
フェイズ番号ｉが「ＮＵＬＬ」であるｊ個のＣＰＵを識
別子ｐの並列プログラムに割り当てるとともに、並列プ
ログラム割当表およびＣＰＵｘのフェイズ割当表それぞ
れの対応する識別子格納領域に識別子ｐを格納してい
る。
フェイズ番号ｉが「ＮＵＬＬ」であるｊ個のＣＰＵを識
別子ｐの並列プログラムに割り当てるとともに、並列プ
ログラム割当表およびＣＰＵｘのフェイズ割当表それぞ
れの対応する識別子格納領域に識別子ｐを格納してい
る。
【００４０】なお、いままで実行していた並列プログラ
ムが削除される場合は、並列プログラム割当表、および
当該並列プログラムに割り当てられていたＣＰＵのフェ
イズ割当表それぞれの対応する識別子格納領域に「ＮＵ
ＬＬ」を格納する。
ムが削除される場合は、並列プログラム割当表、および
当該並列プログラムに割り当てられていたＣＰＵのフェ
イズ割当表それぞれの対応する識別子格納領域に「ＮＵ
ＬＬ」を格納する。
【００４１】図８は、優先度制御部（Ｃ0 〜Ｃn ）にお
ける処理手順であり、その内容は次のようになってい
る。ここで、優先度制御部は、各ＣＰＵ上に並列プログ
ラムが存在するか否かにかかわらず、各ＣＰＵのＯＳ上
では定期的に起動される。 (21)クロック９より現在の時刻ｔを得て、次のステップ
に進む。 (22)あらかじめ設定されている時刻ｃｋｐと当該時刻ｔ
とを比較して「ｃｋｐ＞ｔ」であるかどうかを判断し、
「YES 」の場合は次のステップに進み、「NO」の場合は
ステップ(24)に進む。 (23)時刻ｃｋｐに、優先度制御部自身が起動されるよう
にして一連の処理を終了する。 (24)フェイズ割当表７を参照し、フェイズ番号nowphase
に対応の識別子を取り出して、次のステップに進む。な
お、このときのnowphaseは現時点のフェイズ番号であ
る。 (25)この識別子が「ＮＵＬＬ」であるかどうかを判断
し、「YES 」の場合はステップ(27)に進み、「NO」の場
合は次のステップに進む。 (26)優先度変更部に当該識別子の並列プログラムの実行
優先度を下げるよう指示して、次のステップに進む。 (27)「nowphase＝nowphase＋１」として、次のステップ
に進む。 (28)「nowphase＜ｋ」であるかどうかを判断し、「YES
」の場合はステップ(31)に進み、「NO」の場合は次の
ステップに進む。ｋはフェイズ総数である。 (29)nowphaseを０にリセットして、次のステップに進
む。 (30)あらかじめ設定されている時刻ｔｏｐに１秒加え
て、次のステップに進む。
ける処理手順であり、その内容は次のようになってい
る。ここで、優先度制御部は、各ＣＰＵ上に並列プログ
ラムが存在するか否かにかかわらず、各ＣＰＵのＯＳ上
では定期的に起動される。 (21)クロック９より現在の時刻ｔを得て、次のステップ
に進む。 (22)あらかじめ設定されている時刻ｃｋｐと当該時刻ｔ
とを比較して「ｃｋｐ＞ｔ」であるかどうかを判断し、
「YES 」の場合は次のステップに進み、「NO」の場合は
ステップ(24)に進む。 (23)時刻ｃｋｐに、優先度制御部自身が起動されるよう
にして一連の処理を終了する。 (24)フェイズ割当表７を参照し、フェイズ番号nowphase
に対応の識別子を取り出して、次のステップに進む。な
お、このときのnowphaseは現時点のフェイズ番号であ
る。 (25)この識別子が「ＮＵＬＬ」であるかどうかを判断
し、「YES 」の場合はステップ(27)に進み、「NO」の場
合は次のステップに進む。 (26)優先度変更部に当該識別子の並列プログラムの実行
優先度を下げるよう指示して、次のステップに進む。 (27)「nowphase＝nowphase＋１」として、次のステップ
に進む。 (28)「nowphase＜ｋ」であるかどうかを判断し、「YES
」の場合はステップ(31)に進み、「NO」の場合は次の
ステップに進む。ｋはフェイズ総数である。 (29)nowphaseを０にリセットして、次のステップに進
む。 (30)あらかじめ設定されている時刻ｔｏｐに１秒加え
て、次のステップに進む。
【００４２】ステップ(30)の処理を実行するのは、この
システムの前提として、すべてのフェイズの長さの合計
を常に１秒に固定しており、あるフェイズｘの開始時刻
は常に前回のフェイズｘの開始時刻の１秒後となるから
である。
システムの前提として、すべてのフェイズの長さの合計
を常に１秒に固定しており、あるフェイズｘの開始時刻
は常に前回のフェイズｘの開始時刻の１秒後となるから
である。
【００４３】以上の手順によって、各ＣＰＵが実行中の
並列プログラムの実行優先度を下げる旨の指示が実行優
先度変更部に送られることになり、続いて、次のフェイ
ズで各ＣＰＵが実行予定の並列プログラムの実行優先度
を上げる処理に移行する。 (31)フェイズ割当表７を参照し、フェイズ番号nowphase
に対応の識別子を取り出して、次のステップに進む。 (32)この識別子が「ＮＵＬＬ」であるかどうかを判断
し、「YES 」の場合はステップ(34)に進み、「NO」の場
合は次のステップに進む。 (33)実行優先度変更部に当該識別子の並列プログラムの
実行優先度を上げるよう指示して、次のステップに進
む。 (34)タイムテーブル８を参照し、フェイズ番号nowphase
に対応のオフセットタイムｏｆｆを取り出して、次のス
テップに進む。 (35)「時刻ｃｋｐ＝時刻ｔｏｐ＋ｏｆｆ」として、次の
ステップに進む。この時刻ｃｋｐの値が次の処理のとき
のステップ(22)で用いられる。 (36)時刻ｃｋｐに、優先度制御部自身が起動されるよう
にして、次のステップに進む。 (37)プロセス実行部３に並列プログラムの実行優先度の
変更を通知して、一連の処理を終了する。
並列プログラムの実行優先度を下げる旨の指示が実行優
先度変更部に送られることになり、続いて、次のフェイ
ズで各ＣＰＵが実行予定の並列プログラムの実行優先度
を上げる処理に移行する。 (31)フェイズ割当表７を参照し、フェイズ番号nowphase
に対応の識別子を取り出して、次のステップに進む。 (32)この識別子が「ＮＵＬＬ」であるかどうかを判断
し、「YES 」の場合はステップ(34)に進み、「NO」の場
合は次のステップに進む。 (33)実行優先度変更部に当該識別子の並列プログラムの
実行優先度を上げるよう指示して、次のステップに進
む。 (34)タイムテーブル８を参照し、フェイズ番号nowphase
に対応のオフセットタイムｏｆｆを取り出して、次のス
テップに進む。 (35)「時刻ｃｋｐ＝時刻ｔｏｐ＋ｏｆｆ」として、次の
ステップに進む。この時刻ｃｋｐの値が次の処理のとき
のステップ(22)で用いられる。 (36)時刻ｃｋｐに、優先度制御部自身が起動されるよう
にして、次のステップに進む。 (37)プロセス実行部３に並列プログラムの実行優先度の
変更を通知して、一連の処理を終了する。
【００４４】図９は、実行優先度変更部（Ｐ0 〜Ｐn ）
における処理手順であり、その内容は次のようになって
いる。 (41)優先度制御部からの指示が並列プログラムの実行優
先度を上げるものであるかどうかを判断し、「YES 」の
場合はステップ(43)に進み、「NO」の場合は次のステッ
プに進む。 (42)指示された並列プログラムに属するすべての並列プ
ロセスの実行優先度を最も低くして一連の処理を終了す
る。 (43)指示された並列プログラムに属するすべての並列プ
ロセスの実行優先度を最も高くして一連の処理を終了す
る。
における処理手順であり、その内容は次のようになって
いる。 (41)優先度制御部からの指示が並列プログラムの実行優
先度を上げるものであるかどうかを判断し、「YES 」の
場合はステップ(43)に進み、「NO」の場合は次のステッ
プに進む。 (42)指示された並列プログラムに属するすべての並列プ
ロセスの実行優先度を最も低くして一連の処理を終了す
る。 (43)指示された並列プログラムに属するすべての並列プ
ロセスの実行優先度を最も高くして一連の処理を終了す
る。
【００４５】図10は、プロセス実行部（Ｅ0 〜Ｅn ）に
おける処理手順であり、その内容は次のようになってい
る。当該処理の起動のタイミングは実行優先度の変更時
である。 (51)ＣＰＵ上で最も実行優先度の高い並列プロセスを選
択して、次のステップに進む。 (52)現在実行している並列プロセスが選択プロセスに等
しいかどうかを判断し、「YES 」の場合は一連の処理を
終了し、「NO」の場合は次のステップに進む。 (53)現在実行中の並列プロセスから選択プロセスにコン
テキストの切り替えを行なって、一連の処理を終了す
る。
おける処理手順であり、その内容は次のようになってい
る。当該処理の起動のタイミングは実行優先度の変更時
である。 (51)ＣＰＵ上で最も実行優先度の高い並列プロセスを選
択して、次のステップに進む。 (52)現在実行している並列プロセスが選択プロセスに等
しいかどうかを判断し、「YES 」の場合は一連の処理を
終了し、「NO」の場合は次のステップに進む。 (53)現在実行中の並列プロセスから選択プロセスにコン
テキストの切り替えを行なって、一連の処理を終了す
る。
【００４６】
【発明の効果】本発明は、このように、並列プロセスお
よび他のプロセスの動作開始／動作停止を各プロセッサ
上の所定の期間単位（フェイズ）で行なう、すなわちフ
ェイズごとに並列プロセスまたは他のプロセスのいずれ
かを実行し、並列プロセス実行時の同期待ちの長さの程
度がそれ単独でプロセッサを用いた場合と同じになるよ
うにしているので、並列プロセスと他のプロセスとを時
分割により同一プロセッサで動作させるときのシステム
効率の低下を防止することができる。
よび他のプロセスの動作開始／動作停止を各プロセッサ
上の所定の期間単位（フェイズ）で行なう、すなわちフ
ェイズごとに並列プロセスまたは他のプロセスのいずれ
かを実行し、並列プロセス実行時の同期待ちの長さの程
度がそれ単独でプロセッサを用いた場合と同じになるよ
うにしているので、並列プロセスと他のプロセスとを時
分割により同一プロセッサで動作させるときのシステム
効率の低下を防止することができる。
【図１】本発明の、プロセススケジューリングの概要を
示す説明図である。
示す説明図である。
【図２】本発明の、プロセススケジューリングシステム
の概要を示す説明図である。
の概要を示す説明図である。
【図３】本発明の、プロセススケジューリングシステム
の全体構成を示す説明図である。
の全体構成を示す説明図である。
【図４】本発明の、並列プログラム割当表を示す説明図
である。
である。
【図５】本発明の、フェイズ割当表を示す説明図であ
る。
る。
【図６】本発明の、タイムテーブルを示す説明図であ
る。
る。
【図７】本発明の、並列プログラム割当部における処理
手順を示す説明図である。
手順を示す説明図である。
【図８】本発明の、優先度制御部（Ｃ0 〜Ｃn ）におけ
る処理手順を示す説明図である。
る処理手順を示す説明図である。
【図９】本発明の、実行優先度変更部（Ｐ0 〜Ｐn ）に
おける処理手順を示す説明図である。
おける処理手順を示す説明図である。
【図１０】本発明の、プロセス実行部（Ｅ0 〜Ｅn ）に
おける処理手順を示す説明図である。
おける処理手順を示す説明図である。
【図１１】一般的な、同期待ちとデ−タ通信を繰り返す
並列プログラムの処理例を示す説明図である。
並列プログラムの処理例を示す説明図である。
【図１２】従来の、並列プロセスおよび他のプロセスの
時分割による処理例を示す説明図である。
時分割による処理例を示す説明図である。
１・・・優先度制御部 ２・・・実行優先度変更部 ３・・・プロセス実行部 ４・・・ＣＰＵ ５・・・並列プログラム割当部 ６・・・並列プログラム割当表 ７・・・フェイズ割当表 ８・・・タイムテーブル ９・・・クロック 11・・・並列プロセスＡの処理 12・・・並列プロセスＡのチェックポイント 13・・・並列プロセスＡの同期待ち 13′・・並列プロセスＡの同期待ち 14・・・並列プロセスＢの処理 15・・・並列プロセスＢのチェックポイント 16・・・並列プロセスＢのチェックポイント 17・・・並列プロセスＡのチェックポイント 18・・・並列プロセスＢの同期待ち 18′・・並列プロセスＢの同期待ち 21・・・並列プロセスＡに対応の他のプロセス 22・・・並列プロセスＢに対応の他のプロセス
Claims (6)
- 【請求項１】 複数のプロセッサ上で動作する並列プロ
グラムの並列プロセスと、他のプロセスとを、時分割に
より実行する情報処理システムにおいて、 一つの並列プログラムの並列プロセスそれぞれの前記時
分割による所定の単位期間での動作を当該並列プロセス
に対応した各プロセッサ上で同時に開始するとともに、
当該動作をこれら各プロセッサ上で同時に停止するよう
にしたことを特徴とするプロセススケジューリング方
法。 - 【請求項２】 前記動作の開始および停止を、前記並列
プロセスに対する前記単位期間での実行優先度の変更に
基づいて行なうことを特徴とする請求項１記載のプロセ
ススケジューリング方法。 - 【請求項３】 複数のプロセッサ上で動作する並列プロ
グラムの並列プロセスと、他のプロセスとを、時分割に
より実行する情報処理システムにおいて、 一つの並列プログラムの並列プロセスそれぞれの前記時
分割による所定の単位期間での動作を当該並列プロセス
に対応した各プロセッサ上で同時に開始するとともに、
当該動作をこれら各プロセッサ上で同時に停止する処理
を行なうプロセス実行手段を持つことを特徴とするプロ
セススケジューリング装置。 - 【請求項４】 前記並列プロセスに対する前記単位期間
での実行優先度の変更処理を行なうとともに、その変更
結果を前記プロセス実行手段に通知する優先度処理手段
を併せ持つことを特徴とする請求項３記載のプロセスス
ケジューリング装置。 - 【請求項５】 複数のプロセッサ上で動作する並列プロ
グラムの並列プロセスと、他のプロセスとを、時分割に
より実行するに際し、 一つの並列プログラムの並列プロセスそれぞれの前記時
分割による所定の単位期間での動作を当該並列プロセス
に対応した各プロセッサ上で同時に開始するとともに、
当該動作をこれら各プロセッサ上で同時に停止する機能
を実現するためのプログラムを格納したことを特徴とす
るプログラム記憶媒体。 - 【請求項６】 前記プログラムは、前記動作の開始およ
び停止を、前記並列プロセスに対する前記単位期間での
実行優先度の変更に基づいて行なう内容のものであるこ
とを特徴とする請求項５記載のプログラム記憶媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17217197A JPH1074150A (ja) | 1996-06-28 | 1997-06-27 | プロセススケジューリング方法ならびにそのためのプロセススケジューリング装置およびプログラム記憶媒体 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8-169991 | 1996-06-28 | ||
| JP16999196 | 1996-06-28 | ||
| JP17217197A JPH1074150A (ja) | 1996-06-28 | 1997-06-27 | プロセススケジューリング方法ならびにそのためのプロセススケジューリング装置およびプログラム記憶媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1074150A true JPH1074150A (ja) | 1998-03-17 |
Family
ID=26493146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17217197A Withdrawn JPH1074150A (ja) | 1996-06-28 | 1997-06-27 | プロセススケジューリング方法ならびにそのためのプロセススケジューリング装置およびプログラム記憶媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1074150A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1365328A1 (en) * | 2001-02-28 | 2003-11-26 | Fujitsu Limited | Method for executing parallel process, and multi-processor computer |
| JP2004110249A (ja) * | 2002-09-17 | 2004-04-08 | Hitachi Ltd | プログラム割当制御方法とプログラムおよびプログラム割当制御システム |
| WO2012093496A1 (ja) * | 2011-01-07 | 2012-07-12 | 富士通株式会社 | マルチタスクスケジューリング方法、およびマルチコアプロセッサシステム |
| JP2013511784A (ja) * | 2009-11-23 | 2013-04-04 | ベックホフ オートメーション ゲーエムベーハー | 並列プログラム制御 |
-
1997
- 1997-06-27 JP JP17217197A patent/JPH1074150A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1365328A1 (en) * | 2001-02-28 | 2003-11-26 | Fujitsu Limited | Method for executing parallel process, and multi-processor computer |
| EP1365328A4 (en) * | 2001-02-28 | 2005-12-07 | Fujitsu Ltd | PROCESS FOR PERMECTING PROCESS AND MULTI-PROCESSOR COMPUTER |
| US7406688B2 (en) | 2001-02-28 | 2008-07-29 | Fujitsu Limited | Parallel process execution method and multiprocessor computer |
| JP2004110249A (ja) * | 2002-09-17 | 2004-04-08 | Hitachi Ltd | プログラム割当制御方法とプログラムおよびプログラム割当制御システム |
| JP2013511784A (ja) * | 2009-11-23 | 2013-04-04 | ベックホフ オートメーション ゲーエムベーハー | 並列プログラム制御 |
| WO2012093496A1 (ja) * | 2011-01-07 | 2012-07-12 | 富士通株式会社 | マルチタスクスケジューリング方法、およびマルチコアプロセッサシステム |
| JP5720699B2 (ja) * | 2011-01-07 | 2015-05-20 | 富士通株式会社 | マルチタスクスケジューリング方法、およびマルチコアプロセッサシステム |
| US9563465B2 (en) | 2011-01-07 | 2017-02-07 | Fujitsu Limited | Multi-task scheduling method for assigning threads based on time slices to multi-core processors and multi-core processor system therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3891936B2 (ja) | 並列プロセス実行方法、及びマルチプロセッサ型コンピュータ | |
| CN108984267B (zh) | 工业服务器的微内核架构控制系统及工业服务器 | |
| EP2388699A1 (en) | Information processing device and information processing method | |
| EP0491342A2 (en) | Method for fast communication between user program and operating system | |
| WO2006059543A1 (ja) | スケジューリング方法、スケジューリング装置およびマルチプロセッサシステム | |
| WO2000057297A1 (en) | Interstream control and communications for multi-streaming digital processors | |
| JP2003256221A (ja) | 並列プロセス実行方法、及びマルチプロセッサ型コンピュータ | |
| US11347546B2 (en) | Task scheduling method and device, and computer storage medium | |
| US20090183153A1 (en) | Method and computer for synchronous scheduling of multiple virtual CPUs | |
| CN111158875B (zh) | 基于多模块的多任务处理方法、装置及系统 | |
| JPH07281911A (ja) | 並列処理における資源割振り同期化方法およびシステム | |
| JPH1074150A (ja) | プロセススケジューリング方法ならびにそのためのプロセススケジューリング装置およびプログラム記憶媒体 | |
| JP2904483B2 (ja) | 周期的プロセスのスケジューリング方法 | |
| JPH07160656A (ja) | 外部割込み制御方法 | |
| JPH02210542A (ja) | 仮想計算機システムにおける実行制御方式 | |
| JPH11249917A (ja) | 並列型計算機及びそのバッチ処理方法及び記録媒体 | |
| JPH11184828A (ja) | マルチプロセッサシステムのテスト方式 | |
| JP2836468B2 (ja) | 並列ジョブの協調スケジューリング方式 | |
| JP2000322278A (ja) | プロセス実行制御方法 | |
| KR100241356B1 (ko) | 분산 시스템에서 동적 동기화를 위한 다단계 스케줄링 구조 및 그 방법 | |
| JP2000029850A (ja) | オペレーティングシステムのプロセッサ間通信を使用したタスク制御方法 | |
| JPH07114518A (ja) | マルチプロセッサシステムにおけるタスクスケジューリング方式 | |
| JPH06230982A (ja) | 業務処理管理システム | |
| JP2001249821A (ja) | ジョブスケジューリング方法 | |
| JPH0793267A (ja) | コンピュータシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040907 |