JPH1074122A - プリンタ用ｉｃの過電圧保護回路 - Google Patents
プリンタ用ｉｃの過電圧保護回路Info
- Publication number
- JPH1074122A JPH1074122A JP8230891A JP23089196A JPH1074122A JP H1074122 A JPH1074122 A JP H1074122A JP 8230891 A JP8230891 A JP 8230891A JP 23089196 A JP23089196 A JP 23089196A JP H1074122 A JPH1074122 A JP H1074122A
- Authority
- JP
- Japan
- Prior art keywords
- printer
- terminal
- power supply
- signal
- protection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
Abstract
(57)【要約】
【課題】 正・負過電圧からプリンタ用ＩＣを保護する
とともに、信号端子で入力するインタフェース信号が正
電源端子側へ流入することによる上位コンピュータの誤
動作を防止する。 【解決手段】 過電圧保護回路１０は、正電源端子５
２、負電源端子５４、上位コンピュータ５６（図２）か
らのインタフェース信号Ｉ／Ｆを入力する信号端子５８
等を有するプリンタ用ＩＣ６０に設けられ、信号端子５
８と負電源端子５４との間に接続されたツェナーダイオ
ード１２からなる。ツェナーダイオード１２は、アノー
ド１２Ａが負電源端子５４に接続され、カソード１２Ｋ
が信号端子５８に接続されている。ツェナーダイオード
１２のツェナー電圧Ｖｚは、信号端子５８に印加される
ハイレベル信号の電圧にほぼ等しく設定されている。
とともに、信号端子で入力するインタフェース信号が正
電源端子側へ流入することによる上位コンピュータの誤
動作を防止する。 【解決手段】 過電圧保護回路１０は、正電源端子５
２、負電源端子５４、上位コンピュータ５６（図２）か
らのインタフェース信号Ｉ／Ｆを入力する信号端子５８
等を有するプリンタ用ＩＣ６０に設けられ、信号端子５
８と負電源端子５４との間に接続されたツェナーダイオ
ード１２からなる。ツェナーダイオード１２は、アノー
ド１２Ａが負電源端子５４に接続され、カソード１２Ｋ
が信号端子５８に接続されている。ツェナーダイオード
１２のツェナー電圧Ｖｚは、信号端子５８に印加される
ハイレベル信号の電圧にほぼ等しく設定されている。
Description
【０００１】
【発明の属する技術分野】本発明は、上位コンピュータ
からのインタフェース信号を入力するプリンタ用ＩＣに
設けられる過電圧保護回路に関する。
からのインタフェース信号を入力するプリンタ用ＩＣに
設けられる過電圧保護回路に関する。
【０００２】
【０００３】図３は、従来のプリンタ用ＩＣの過電圧保
護回路を示す回路図である。以下、この図面に基づき説
明する。
護回路を示す回路図である。以下、この図面に基づき説
明する。
【０００４】従来の過電圧保護回路５０は、正電源端子
５２、負電源端子５４、上位コンピュータ５６（図４）
からのインタフェース信号Ｉ／Ｆを入力する信号端子５
８等を有するプリンタ用ＩＣ６０に設けられ、信号端子
５８と負電源端子５４との間に接続されたダイオード６
２と、信号端子５８と正電源端子５２との間に接続され
たダイオード６４とからなる。過電圧保護回路５０は、
所定の回路機能を有する内部回路６６とともにプリンタ
用ＩＣ６０内に作り込まれ、静電気等から内部回路６６
を保護している。
５２、負電源端子５４、上位コンピュータ５６（図４）
からのインタフェース信号Ｉ／Ｆを入力する信号端子５
８等を有するプリンタ用ＩＣ６０に設けられ、信号端子
５８と負電源端子５４との間に接続されたダイオード６
２と、信号端子５８と正電源端子５２との間に接続され
たダイオード６４とからなる。過電圧保護回路５０は、
所定の回路機能を有する内部回路６６とともにプリンタ
用ＩＣ６０内に作り込まれ、静電気等から内部回路６６
を保護している。
【０００５】次に、過電圧保護回路５０の動作を説明す
る。
る。
【０００６】負電源端子５４（接地電圧ＧＮＤ）を基準
にして正の過電圧が信号端子５８に印加されると、ダイ
オード６４に順方向電圧が印加される。そのため、ダイ
オード６４が導通することにより、正の過電圧は正電源
端子５２（電源電圧Ｖｃｃ）側へ流れる電流によって消
滅する。また、信号端子５８に負の過電圧が印加される
と、ダイオード６２に順方向電圧が印加される。そのた
め、ダイオード６２が導通することにより、負の過電圧
は負電源端子５４側から流れる電流によって消滅する。
このようにして、過電圧保護回路５０は、静電気等によ
る正・負過電圧からプリンタ用ＩＣ６０を保護してい
る。
にして正の過電圧が信号端子５８に印加されると、ダイ
オード６４に順方向電圧が印加される。そのため、ダイ
オード６４が導通することにより、正の過電圧は正電源
端子５２（電源電圧Ｖｃｃ）側へ流れる電流によって消
滅する。また、信号端子５８に負の過電圧が印加される
と、ダイオード６２に順方向電圧が印加される。そのた
め、ダイオード６２が導通することにより、負の過電圧
は負電源端子５４側から流れる電流によって消滅する。
このようにして、過電圧保護回路５０は、静電気等によ
る正・負過電圧からプリンタ用ＩＣ６０を保護してい
る。
【０００７】
【発明が解決しようとする課題】図４は、過電圧保護回
路５０の動作を示す回路図である。以下、図３及び図４
に基づき、過電圧保護回路５０の問題点を説明する。
路５０の動作を示す回路図である。以下、図３及び図４
に基づき、過電圧保護回路５０の問題点を説明する。
【０００８】図４において、上位コンピュータ５６は、
出力ＩＣ７０、出力信号チェックＩＣ７２、入力ＩＣ７
４等を備えている。プリンタ８０は、プリンタ用ＩＣ６
０の他に、正電源端子５２と負電源端子５４との間（電
源電圧Ｖｃｃと接地電圧ＧＮＤとの間）の等価抵抗８
２、出力ＩＣ８４等を備えている。
出力ＩＣ７０、出力信号チェックＩＣ７２、入力ＩＣ７
４等を備えている。プリンタ８０は、プリンタ用ＩＣ６
０の他に、正電源端子５２と負電源端子５４との間（電
源電圧Ｖｃｃと接地電圧ＧＮＤとの間）の等価抵抗８
２、出力ＩＣ８４等を備えている。
【０００９】ここで、上位コンピュータ５６の電源がオ
ン、プリンタ８０の電源がオフ、等価抵抗８２が低抵抗
値、上位コンピュータ５６の出力ＩＣ７０がハイレベル
を出力、という条件であるとする。このとき、上位コン
ピュータ５６の出力信号チェックＩＣ７２で、インタフ
ェース信号Ｉ／Ｆをチェックするとローレベルが検知さ
れる。その結果、上位コンピュータ５６側で出力信号が
不一致とみなされることにより、インタフェース異常と
誤って判断されてしまう。
ン、プリンタ８０の電源がオフ、等価抵抗８２が低抵抗
値、上位コンピュータ５６の出力ＩＣ７０がハイレベル
を出力、という条件であるとする。このとき、上位コン
ピュータ５６の出力信号チェックＩＣ７２で、インタフ
ェース信号Ｉ／Ｆをチェックするとローレベルが検知さ
れる。その結果、上位コンピュータ５６側で出力信号が
不一致とみなされることにより、インタフェース異常と
誤って判断されてしまう。
【００１０】その理由は、プリンタ８０内の等価抵抗８
２が低抵抗値であるため、上位コンピュータ５６からの
洩れ電流ＩL が流入しても、プリンタ８０内のＶｃｃラ
インがほぼ０〔Ｖ〕を示すからである。このとき、イン
タフェース信号Ｉ／Ｆの電位は、ダイオード６４のＶF
（順方向降下電圧）≒１〔Ｖ〕にクランプされる。その
ため、上位コンピュータ５６内の出力信号チェックＩＣ
７２から見ると、インタフェース信号Ｉ／Ｆが１〔Ｖ〕
すなわちローレベルであると検知されてしまう。
２が低抵抗値であるため、上位コンピュータ５６からの
洩れ電流ＩL が流入しても、プリンタ８０内のＶｃｃラ
インがほぼ０〔Ｖ〕を示すからである。このとき、イン
タフェース信号Ｉ／Ｆの電位は、ダイオード６４のＶF
（順方向降下電圧）≒１〔Ｖ〕にクランプされる。その
ため、上位コンピュータ５６内の出力信号チェックＩＣ
７２から見ると、インタフェース信号Ｉ／Ｆが１〔Ｖ〕
すなわちローレベルであると検知されてしまう。
【００１１】また、上位コンピュータ５６の電源がオ
ン、プリンタ８０の電源がオフ、等価抵抗８２が高抵抗
値、インタフェース信号Ｉ／Ｆ用配線が多数本存在、と
いう条件であるとする。このとき、上位コンピュータ５
６の大半の出力ＩＣ７０がハイレベルを出力すると、プ
リンタ８０がオフにもかかわらず、上位コンピュータ５
６はプリンタ８０から制御信号が送られてきたかのよう
な動作をしてしまう。
ン、プリンタ８０の電源がオフ、等価抵抗８２が高抵抗
値、インタフェース信号Ｉ／Ｆ用配線が多数本存在、と
いう条件であるとする。このとき、上位コンピュータ５
６の大半の出力ＩＣ７０がハイレベルを出力すると、プ
リンタ８０がオフにもかかわらず、上位コンピュータ５
６はプリンタ８０から制御信号が送られてきたかのよう
な動作をしてしまう。
【００１２】その理由は、上位コンピュータ５６から多
数本のインタフェース信号Ｉ／Ｆ用配線を介してプリン
タ８０内のＶｃｃラインに電流が流れ込むと、等価抵抗
８２が高抵抗値であるため、プリンタ８０内のＶｃｃラ
インの電位が洩れ電流ＩL により上昇するからである。
このとき、プリンタ８０内の出力ＩＣ８４のＶｃｃ端子
電圧が数Ｖのレベル迄上昇し、上位コンピュータ５６に
対し不確定なレベルの信号（情報）を出力してしまうこ
とになる。
数本のインタフェース信号Ｉ／Ｆ用配線を介してプリン
タ８０内のＶｃｃラインに電流が流れ込むと、等価抵抗
８２が高抵抗値であるため、プリンタ８０内のＶｃｃラ
インの電位が洩れ電流ＩL により上昇するからである。
このとき、プリンタ８０内の出力ＩＣ８４のＶｃｃ端子
電圧が数Ｖのレベル迄上昇し、上位コンピュータ５６に
対し不確定なレベルの信号（情報）を出力してしまうこ
とになる。
【００１３】このように、過電圧保護回路５０は、正・
負過電圧からプリンタ用ＩＣ６０を保護する一方、信号
端子５８で入力するインタフェース信号Ｉ／Ｆが正電源
端子５２側へ流入することを許容していた。そのため、
プリンタ用ＩＣ５２内の等価抵抗８２の抵抗値によっ
て、上位コンピュータ５６が誤動作を起こすことがあっ
た。
負過電圧からプリンタ用ＩＣ６０を保護する一方、信号
端子５８で入力するインタフェース信号Ｉ／Ｆが正電源
端子５２側へ流入することを許容していた。そのため、
プリンタ用ＩＣ５２内の等価抵抗８２の抵抗値によっ
て、上位コンピュータ５６が誤動作を起こすことがあっ
た。
【００１４】
【発明の目的】そこで、本発明の目的は、正・負過電圧
からプリンタ用ＩＣを保護するとともに、信号端子で入
力するインタフェース信号が正電源端子側へ流入するこ
とによる上位コンピュータの誤動作を防止できる、過電
圧保護回路を提供することを目的とする。
からプリンタ用ＩＣを保護するとともに、信号端子で入
力するインタフェース信号が正電源端子側へ流入するこ
とによる上位コンピュータの誤動作を防止できる、過電
圧保護回路を提供することを目的とする。
【００１５】
【課題を解決するための手段】本発明に係る過電圧保護
回路は、正電源端子、負電源端子、上位コンピュータか
らのインタフェース信号を入力する信号端子等を有する
プリンタ用ＩＣに設けられ、前記信号端子と前記負電源
端子との間に接続されたツェナーダイオードからなるも
のである。
回路は、正電源端子、負電源端子、上位コンピュータか
らのインタフェース信号を入力する信号端子等を有する
プリンタ用ＩＣに設けられ、前記信号端子と前記負電源
端子との間に接続されたツェナーダイオードからなるも
のである。
【００１６】ツェナーダイオードのツェナー電圧以上の
正の過電圧が信号端子に印加されると、ツェナーダイオ
ードが導通することにより、正の過電圧は負電源端子へ
流れる電流によって消滅する。また、ツェナーダイオー
ドの順方向降下電圧以上の負の過電圧が信号端子に印加
されると、ツェナーダイオードが導通することにより、
負の過電圧は負電源端子から流れる電流によって消滅す
る。このようにして、過電圧保護回路は、正・負過電圧
からプリンタ用ＩＣを保護する。
正の過電圧が信号端子に印加されると、ツェナーダイオ
ードが導通することにより、正の過電圧は負電源端子へ
流れる電流によって消滅する。また、ツェナーダイオー
ドの順方向降下電圧以上の負の過電圧が信号端子に印加
されると、ツェナーダイオードが導通することにより、
負の過電圧は負電源端子から流れる電流によって消滅す
る。このようにして、過電圧保護回路は、正・負過電圧
からプリンタ用ＩＣを保護する。
【００１７】また、信号端子と正電源端子とがダイオー
ド等で接続されずに開放されているため、信号端子で入
力するインタフェース信号が、正電源端子側へ流入する
ことはない。したがって、正電源端子と負電源端子との
間の等価抵抗の抵抗値に関係なく、この等価抵抗に起因
する上位コンピュータの誤動作は生じない。
ド等で接続されずに開放されているため、信号端子で入
力するインタフェース信号が、正電源端子側へ流入する
ことはない。したがって、正電源端子と負電源端子との
間の等価抵抗の抵抗値に関係なく、この等価抵抗に起因
する上位コンピュータの誤動作は生じない。
【００１８】なお、本発明に係る過電圧保護回路は、プ
リンタ用ＩＣに限らず、他の周辺機器用ＩＣやゲートア
レイＩＣ等にも適用可能である。また、ここでいう「ツ
ェナーダイオード」には、ツェナーダイオードと実質的
に同じ動作をする素子も含まれるものとする。
リンタ用ＩＣに限らず、他の周辺機器用ＩＣやゲートア
レイＩＣ等にも適用可能である。また、ここでいう「ツ
ェナーダイオード」には、ツェナーダイオードと実質的
に同じ動作をする素子も含まれるものとする。
【００１９】
【発明の実施の形態】図１は、本発明に係る過電圧保護
回路の一実施形態を示す回路図である。以下、この図面
に基づき説明する。ただし、図３と同一部分は同一符号
を付すことにより重複説明を省略する。
回路の一実施形態を示す回路図である。以下、この図面
に基づき説明する。ただし、図３と同一部分は同一符号
を付すことにより重複説明を省略する。
【００２０】過電圧保護回路１０は、正電源端子５２、
負電源端子５４、上位コンピュータ５６（図２）からの
インタフェース信号Ｉ／Ｆを入力する信号端子５８等を
有するプリンタ用ＩＣ６０に設けられ、信号端子５８と
負電源端子５４との間に接続されたツェナーダイオード
１２からなる。ツェナーダイオード１２は、アノード１
２Ａが負電源端子５４に接続され、カソード１２Ｋが信
号端子５８に接続されている。ツェナーダイオード１２
のツェナー電圧Ｖｚは、信号端子５８に印加されるハイ
レベル信号の電圧にほぼ等しく設定されている。過電圧
保護回路１０は、プリンタ用ＩＣ６０内に作り込まれて
いるが、プリンタ用ＩＣ６０の外付けとしてもよい。
負電源端子５４、上位コンピュータ５６（図２）からの
インタフェース信号Ｉ／Ｆを入力する信号端子５８等を
有するプリンタ用ＩＣ６０に設けられ、信号端子５８と
負電源端子５４との間に接続されたツェナーダイオード
１２からなる。ツェナーダイオード１２は、アノード１
２Ａが負電源端子５４に接続され、カソード１２Ｋが信
号端子５８に接続されている。ツェナーダイオード１２
のツェナー電圧Ｖｚは、信号端子５８に印加されるハイ
レベル信号の電圧にほぼ等しく設定されている。過電圧
保護回路１０は、プリンタ用ＩＣ６０内に作り込まれて
いるが、プリンタ用ＩＣ６０の外付けとしてもよい。
【００２１】次に、過電圧保護回路１０の動作を説明す
る。
る。
【００２２】ツェナーダイオード１２は、ツェナー電圧
Ｖｚが５〔Ｖ〕、順方向降下電圧ＶF が約１〔Ｖ〕とす
る。ここで、信号端子５８に入力されるインタフェース
信号Ｉ／Ｆに正の過電圧（＋５〔Ｖ〕以上）が発生する
と、ツェナーダイオード１２にツェナー電圧Ｖｚ以上の
逆方向電圧が印加される。そのため、ツェナーダイオー
ド１２が導通することにより、正の過電圧は負電源端子
５４側へ流れる電流Ｉ1 （図２）によって消滅する。ま
た、信号端子５８に入力されるインタフェース信号Ｉ／
Ｆに負の過電圧（−１〔Ｖ〕以下）が発生すると、ツェ
ナーダイオード１２に順方向降下電圧ＶF 以上の順方向
電圧が印加される。そのため、ツェナーダイオード１２
が導通することにより、負の過電圧は負電源端子５４側
から流れる電流Ｉ2 （図２）によって消滅する。このよ
うにして、過電圧保護回路１０は、正・負過電圧からプ
リンタ用ＩＣ６０を保護している。
Ｖｚが５〔Ｖ〕、順方向降下電圧ＶF が約１〔Ｖ〕とす
る。ここで、信号端子５８に入力されるインタフェース
信号Ｉ／Ｆに正の過電圧（＋５〔Ｖ〕以上）が発生する
と、ツェナーダイオード１２にツェナー電圧Ｖｚ以上の
逆方向電圧が印加される。そのため、ツェナーダイオー
ド１２が導通することにより、正の過電圧は負電源端子
５４側へ流れる電流Ｉ1 （図２）によって消滅する。ま
た、信号端子５８に入力されるインタフェース信号Ｉ／
Ｆに負の過電圧（−１〔Ｖ〕以下）が発生すると、ツェ
ナーダイオード１２に順方向降下電圧ＶF 以上の順方向
電圧が印加される。そのため、ツェナーダイオード１２
が導通することにより、負の過電圧は負電源端子５４側
から流れる電流Ｉ2 （図２）によって消滅する。このよ
うにして、過電圧保護回路１０は、正・負過電圧からプ
リンタ用ＩＣ６０を保護している。
【００２３】図２は、過電圧保護回路１０の動作を示す
回路図である。以下、図１及び図２に基づき、過電圧保
護回路１０によって従来の問題点を解決できることを説
明する。ただし、図４と同一部分は同一符号を付すこと
により重複説明を省略する。
回路図である。以下、図１及び図２に基づき、過電圧保
護回路１０によって従来の問題点を解決できることを説
明する。ただし、図４と同一部分は同一符号を付すこと
により重複説明を省略する。
【００２４】上位コンピュータ５６は電源がオン、プリ
ンタ８０は電源がオフ、プリンタ８０の電源電圧Ｖｃｃ
が０〔Ｖ〕であるとする。上位コンピュータ５６内の出
力ＩＣ７０から出力されるインタフェース信号Ｉ／Ｆ
は、ローレベル（０〔Ｖ〕）からハイレベル（５
〔Ｖ〕）を遷移する。このとき、プリンタ８０は電源が
オフで電源電圧Ｖｃｃが０〔Ｖ〕であるが、この遷移電
圧では順方向及び逆方向ともにツェナーダイオード１２
に電流は流れない。つまり、上位コンピュータ５６から
の洩れ電流は存在し得ない。
ンタ８０は電源がオフ、プリンタ８０の電源電圧Ｖｃｃ
が０〔Ｖ〕であるとする。上位コンピュータ５６内の出
力ＩＣ７０から出力されるインタフェース信号Ｉ／Ｆ
は、ローレベル（０〔Ｖ〕）からハイレベル（５
〔Ｖ〕）を遷移する。このとき、プリンタ８０は電源が
オフで電源電圧Ｖｃｃが０〔Ｖ〕であるが、この遷移電
圧では順方向及び逆方向ともにツェナーダイオード１２
に電流は流れない。つまり、上位コンピュータ５６から
の洩れ電流は存在し得ない。
【００２５】このため、プリンタ８０内には電流は流入
しないため、プリンタ８０内の等価抵抗８２の抵抗値に
関係なく電源電圧Ｖｃｃの電位は上昇せず０〔Ｖ〕を保
持する。これにより、プリンタ８０内の出力ＩＣ８４の
電源電圧Ｖｃｃが０〔Ｖ〕のため、出力ＩＣ８４から出
力されるインタフェース信号Ｉ／Ｆはハイインピーダン
ス状態を示し、上位コンピュータ５６から見るとプリン
タ８０が電源オフ又はプリンタ８０が接続されていない
ように見える。
しないため、プリンタ８０内の等価抵抗８２の抵抗値に
関係なく電源電圧Ｖｃｃの電位は上昇せず０〔Ｖ〕を保
持する。これにより、プリンタ８０内の出力ＩＣ８４の
電源電圧Ｖｃｃが０〔Ｖ〕のため、出力ＩＣ８４から出
力されるインタフェース信号Ｉ／Ｆはハイインピーダン
ス状態を示し、上位コンピュータ５６から見るとプリン
タ８０が電源オフ又はプリンタ８０が接続されていない
ように見える。
【００２６】また、上位コンピュータ５６内の出力ＩＣ
７０から出力されるインタフェース信号Ｉ／Ｆは、プリ
ンタ８０にて電源電圧Ｖｃｃや接地電圧ＧＮＤに引っぱ
られることなく正常な電位を保つ。したがって、上位コ
ンピュータ５６内の出力信号チェックＩＣ７２において
も、異常を示すアラームは生じない。
７０から出力されるインタフェース信号Ｉ／Ｆは、プリ
ンタ８０にて電源電圧Ｖｃｃや接地電圧ＧＮＤに引っぱ
られることなく正常な電位を保つ。したがって、上位コ
ンピュータ５６内の出力信号チェックＩＣ７２において
も、異常を示すアラームは生じない。
【００２７】
【発明の効果】本発明に係る過電圧保護回路によれば、
信号端子と負電源端子との間に接続されたツェナーダイ
オードによって構成したことにより、正・負過電圧から
プリンタ用ＩＣを保護できるとともに、信号端子で入力
するインタフェース信号が正電源端子側へ流入すること
を阻止できる。したがって、プリンタ用ＩＣの正電源端
子と負電源端子との間の等価抵抗の抵抗値に関係なく、
この等価抵抗に起因する上位コンピュータの誤動作を防
止できる。
信号端子と負電源端子との間に接続されたツェナーダイ
オードによって構成したことにより、正・負過電圧から
プリンタ用ＩＣを保護できるとともに、信号端子で入力
するインタフェース信号が正電源端子側へ流入すること
を阻止できる。したがって、プリンタ用ＩＣの正電源端
子と負電源端子との間の等価抵抗の抵抗値に関係なく、
この等価抵抗に起因する上位コンピュータの誤動作を防
止できる。
【００２８】しかも、従来二個のダイオードが必要であ
ったのに対して一個のツェナーダイオードでよいので、
部品点数を削減でき、これにより小型化、製造簡略化、
低価格化等を図ることができる。
ったのに対して一個のツェナーダイオードでよいので、
部品点数を削減でき、これにより小型化、製造簡略化、
低価格化等を図ることができる。
【図１】本発明に係る過電圧保護回路の一実施形態を示
す回路図である。
す回路図である。
【図２】図１の過電圧保護回路の動作を示す回路図であ
る。
る。
【図３】従来の過電圧保護回路を示す回路図である。
【図４】図３の過電圧保護回路の動作を示す回路図であ
る。
る。
１０ 過電圧保護回路 １２ ツェナーダイオード １２Ａ ツェナーダイオードのアノード １２Ｋ ツェナーダイオードのカソード ５２ 正電源端子 ５４ 負電源端子 ５６ 上位コンピュータ５６ ５８ 信号端子 ６０ プリンタ用ＩＣ Ｉ／Ｆ インタフェース信号
Claims (3)
- 【請求項１】 正電源端子、負電源端子、上位コンピュ
ータからのインタフェース信号を入力する信号端子等を
有するプリンタ用ＩＣに設けられ、 前記信号端子と前記負電源端子との間に接続されたツェ
ナーダイオードからなるプリンタ用ＩＣの過電圧保護回
路。 - 【請求項２】 前記ツェナーダイオードは、アノードが
前記負電源端子に接続され、カソードが前記信号端子に
接続された、請求項１記載のプリンタ用ＩＣの過電圧保
護回路。 - 【請求項３】 前記ツェナーダイオードのツェナー電圧
は、前記信号端子に印加されるハイレベル信号の電圧に
ほぼ等しく設定されている、請求項２記載の記載のプリ
ンタ用ＩＣの過電圧保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8230891A JPH1074122A (ja) | 1996-08-30 | 1996-08-30 | プリンタ用ｉｃの過電圧保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8230891A JPH1074122A (ja) | 1996-08-30 | 1996-08-30 | プリンタ用ｉｃの過電圧保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1074122A true JPH1074122A (ja) | 1998-03-17 |
Family
ID=16914929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8230891A Pending JPH1074122A (ja) | 1996-08-30 | 1996-08-30 | プリンタ用ｉｃの過電圧保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1074122A (ja) |
-
1996
- 1996-08-30 JP JP8230891A patent/JPH1074122A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2326035A (en) | Overvoltage and surge protection circuit for hard disk drive | |
| JPS6022571B2 (ja) | 地絡保護方式 | |
| US4589049A (en) | Protection circuit for integrated circuits | |
| JP4723505B2 (ja) | アクティブ保護回路装置 | |
| US5515225A (en) | Integrated circuit protected against electrostatic overvoltages | |
| KR0139400B1 (ko) | 오동작 방지회로 및 보호회로 | |
| JPH033971B2 (ja) | ||
| US5693973A (en) | Protection structure of semiconductor integrated circuit | |
| JP2008091808A (ja) | 半導体集積回路 | |
| JP2003273227A (ja) | 半導体集積回路装置 | |
| JPH1074122A (ja) | プリンタ用ｉｃの過電圧保護回路 | |
| US6101077A (en) | Electrostatic protection circuit of a semiconductor device | |
| JPH11113169A (ja) | 半導体回路の保護装置 | |
| EP1211809A1 (en) | Protection circuit for field effect transistor | |
| JP3334324B2 (ja) | 過電圧保護回路 | |
| JP3258869B2 (ja) | 集積回路の静電気保護回路 | |
| JP2871329B2 (ja) | 半導体集積回路 | |
| JP2004229365A (ja) | 電子装置 | |
| JP2007312460A (ja) | 電源保護回路 | |
| JPH07105333A (ja) | Ｉｃカード | |
| KR0174621B1 (ko) | 반도체장치의 정전기 보호장치 | |
| KR0170715B1 (ko) | 정전압 회로 | |
| JPH0576133A (ja) | 電源用ｉｃの短絡保護回路 | |
| JPH1146439A (ja) | サージ保護回路 | |
| JPH06178445A (ja) | 半導体装置の入出力保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000315 |