JPH1070206A - フラットパッケージ型ｉｃ及びその選別方法 - Google Patents
フラットパッケージ型ｉｃ及びその選別方法Info
- Publication number
- JPH1070206A JPH1070206A JP8224955A JP22495596A JPH1070206A JP H1070206 A JPH1070206 A JP H1070206A JP 8224955 A JP8224955 A JP 8224955A JP 22495596 A JP22495596 A JP 22495596A JP H1070206 A JPH1070206 A JP H1070206A
- Authority
- JP
- Japan
- Prior art keywords
- flat package
- product
- defective
- type
- mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 ＩＣの良品、不良品が判別できるとともに、
選別品か未選別品かも、確実に目視で判別できるフラッ
トパッケージ型ＩＣ及びその選別方法を提供する。 【解決手段】 外部リード２の他にＩＣの機能に必要の
ない外部リードである識別ピン３をフラットパッケージ
の四隅に少なくとも２本設け、押さえ治具をハンドラに
装着後、ＩＣをテストし、テスターから良品の信号を受
けた場合には、識別ピン３を全てピンカッターでカット
する。また、不良品の信号を受けた場合には、識別ピン
３を１本残して他をカットする。
選別品か未選別品かも、確実に目視で判別できるフラッ
トパッケージ型ＩＣ及びその選別方法を提供する。 【解決手段】 外部リード２の他にＩＣの機能に必要の
ない外部リードである識別ピン３をフラットパッケージ
の四隅に少なくとも２本設け、押さえ治具をハンドラに
装着後、ＩＣをテストし、テスターから良品の信号を受
けた場合には、識別ピン３を全てピンカッターでカット
する。また、不良品の信号を受けた場合には、識別ピン
３を１本残して他をカットする。
Description
【０００１】
【発明の属する技術分野】本発明は、フラットパッケー
ジ型ＩＣ（半導体集積回路装置）の組み立て及び選別す
る際に必要なフラットパッケージ型ＩＣ及びその選別方
法に関するものである。
ジ型ＩＣ（半導体集積回路装置）の組み立て及び選別す
る際に必要なフラットパッケージ型ＩＣ及びその選別方
法に関するものである。
【０００２】
【従来の技術】一般に、従来のＩＣは、電気的には良
品、不良品が判別できるが、目視による判別の手段は特
になかった。また、未選別品に関しても同じように目視
で判別する手段は特になかった。また、ＩＣの機能とは
関係がない、ピンを付加することに関しては、例えば、
特開昭５８−３７９４１号公報に記載されるように、少
なくとも２本のリードは、回路基板との位置決めのため
に使用されるものであり、最終出荷製品の１部となって
いる。
品、不良品が判別できるが、目視による判別の手段は特
になかった。また、未選別品に関しても同じように目視
で判別する手段は特になかった。また、ＩＣの機能とは
関係がない、ピンを付加することに関しては、例えば、
特開昭５８−３７９４１号公報に記載されるように、少
なくとも２本のリードは、回路基板との位置決めのため
に使用されるものであり、最終出荷製品の１部となって
いる。
【０００３】
【発明が解決しようとする課題】しかしながら、上記し
た従来のＩＣでは、その良品、不良品または選別、未選
別品を、目視によって判別できるＩＣを提供することは
できない。また、ＩＣ機能に不必要なピンを付加する方
法でも、上記構成では少なくとも２本のリードは回路基
板との位置決めのために使用されるため、製品の一部と
して使用されるものであり、ＩＣの機能に不必要なピン
とは言えないものである。
た従来のＩＣでは、その良品、不良品または選別、未選
別品を、目視によって判別できるＩＣを提供することは
できない。また、ＩＣ機能に不必要なピンを付加する方
法でも、上記構成では少なくとも２本のリードは回路基
板との位置決めのために使用されるため、製品の一部と
して使用されるものであり、ＩＣの機能に不必要なピン
とは言えないものである。
【０００４】本発明は、上記問題点に鑑みて、ＩＣの良
品、不良品が判別できるとともに、選別品か未選別品を
も確実に目視で判別できるフラットパッケージ型ＩＣ及
びその選別方法を提供することを目的とする。
品、不良品が判別できるとともに、選別品か未選別品を
も確実に目視で判別できるフラットパッケージ型ＩＣ及
びその選別方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 （１）フラットパッケージ型ＩＣにおいて、フラットパ
ッケージの外周に配置される外部リードと、前記フラッ
トパッケージの角に配置される２本以上の良品、不良
品、未選別品の識別ピンとを設けるようにしたものであ
る。
成するために、 （１）フラットパッケージ型ＩＣにおいて、フラットパ
ッケージの外周に配置される外部リードと、前記フラッ
トパッケージの角に配置される２本以上の良品、不良
品、未選別品の識別ピンとを設けるようにしたものであ
る。
【０００６】（２）フラットパッケージ型ＩＣにおい
て、ピングリッドアレイ型フラットパッケージと、この
パッケージのヘッダーには製造時マークを付さず、良品
に第１のマーク、不良品に第２のマーク、未選別品にマ
ークを付さないようにしたものである。 （３）フラットパッケージ型ＩＣの選別方法において、
フラットパッケージの角に２本以上の識別ピンを配置
し、テスターから良品の信号を受けると前記識別ピンを
全てカットし、テスターから不良品の信号を受けると前
記識別ピンの少なくとも１本を残してカットすることに
より、フラットパッケージの良品、不良品又は未選別品
かを選別するようにたものである。
て、ピングリッドアレイ型フラットパッケージと、この
パッケージのヘッダーには製造時マークを付さず、良品
に第１のマーク、不良品に第２のマーク、未選別品にマ
ークを付さないようにしたものである。 （３）フラットパッケージ型ＩＣの選別方法において、
フラットパッケージの角に２本以上の識別ピンを配置
し、テスターから良品の信号を受けると前記識別ピンを
全てカットし、テスターから不良品の信号を受けると前
記識別ピンの少なくとも１本を残してカットすることに
より、フラットパッケージの良品、不良品又は未選別品
かを選別するようにたものである。
【０００７】（４）フラットパッケージ型ＩＣの選別方
法において、ピングリッドアレイ型フラットパッケージ
のヘッダーにはマークを付さずにおき、テスターから良
品の信号を受けると、前記フラットパッケージのヘッダ
ーにはマークを１個付与し、テスターから不良品の信号
を受けると、前記フラットパッケージのヘッダーにはマ
ークを２個以上付与することにより、前記フラットパッ
ケージの良品、不良品又は未選別品かを選別するように
したものである。
法において、ピングリッドアレイ型フラットパッケージ
のヘッダーにはマークを付さずにおき、テスターから良
品の信号を受けると、前記フラットパッケージのヘッダ
ーにはマークを１個付与し、テスターから不良品の信号
を受けると、前記フラットパッケージのヘッダーにはマ
ークを２個以上付与することにより、前記フラットパッ
ケージの良品、不良品又は未選別品かを選別するように
したものである。
【０００８】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら詳細に説明する。図１は本発明の
第１実施例を示すフラットパッケージの斜視図である。
この図に示すように、フラットパッケージ１は、一般的
には外部リード２とよばれるものが４方向に多数のびて
いる。この実施例では、外部リード２の他にＩＣの機能
に必要のない外部リードである識別ピン３を、フラット
パッケージ１の四隅に少なくとも２本設ける。この識別
ピン３はリードフレームの材質と同じアルミニウムや４
２アロイ等の金属が製造上からも適している。
て図面を参照しながら詳細に説明する。図１は本発明の
第１実施例を示すフラットパッケージの斜視図である。
この図に示すように、フラットパッケージ１は、一般的
には外部リード２とよばれるものが４方向に多数のびて
いる。この実施例では、外部リード２の他にＩＣの機能
に必要のない外部リードである識別ピン３を、フラット
パッケージ１の四隅に少なくとも２本設ける。この識別
ピン３はリードフレームの材質と同じアルミニウムや４
２アロイ等の金属が製造上からも適している。
【０００９】次に、このＩＣの選別方法について述べ
る。この実施例のＩＣは一般的なフラットパッケージの
角に識別ピン３を設けるようにしたものである。したが
って、現型状での出荷は行えないため、出荷には識別ピ
ン３の切断が必要となる。一般的にフラットパッケージ
１の選別は、ハンドラを使用するため、これについての
説明を行う。
る。この実施例のＩＣは一般的なフラットパッケージの
角に識別ピン３を設けるようにしたものである。したが
って、現型状での出荷は行えないため、出荷には識別ピ
ン３の切断が必要となる。一般的にフラットパッケージ
１の選別は、ハンドラを使用するため、これについての
説明を行う。
【００１０】通常ハンドラには、図２に示すように、Ｉ
Ｃを押さえるためのＩＣ押さえ治具１１が付属してい
る。このＩＣ押さえ治具１１の四隅の少なくとも２箇所
にピンカッター１２を付属する。なお、１３はハンドラ
との接続部分である。このピンカッター１２は、ＩＣを
テストするテスターからの信号（ここでは、良品，不良
品の信号）を受けて動作するようにしておく。
Ｃを押さえるためのＩＣ押さえ治具１１が付属してい
る。このＩＣ押さえ治具１１の四隅の少なくとも２箇所
にピンカッター１２を付属する。なお、１３はハンドラ
との接続部分である。このピンカッター１２は、ＩＣを
テストするテスターからの信号（ここでは、良品，不良
品の信号）を受けて動作するようにしておく。
【００１１】このＩＣ押さえ治具１１をハンドラに装着
後、ＩＣをテストし、テスター（図示なし）から良品の
信号を受けた場合には、識別ピン３を全てピンカッター
１２でカットする。また、不良品の信号を受けた場合に
は、識別ピン３を１本残して他をカットするように動作
させる。このように、識別ピン３を全てカットするか、
１本残すかによって、そのＩＣが良品なのか、不良品な
のかを判別することができる。
後、ＩＣをテストし、テスター（図示なし）から良品の
信号を受けた場合には、識別ピン３を全てピンカッター
１２でカットする。また、不良品の信号を受けた場合に
は、識別ピン３を１本残して他をカットするように動作
させる。このように、識別ピン３を全てカットするか、
１本残すかによって、そのＩＣが良品なのか、不良品な
のかを判別することができる。
【００１２】更に、未選別品の場合には、識別ピン３が
全部残っていることになるので、未選別品であることを
目視で判別することができるようになる。本発明の第１
実施例により、これまで発生していた未選別品の出荷が
行われなくなるばかりでなく、出荷時の不良品混入がな
くなるという効果が得られる。次に、本発明の第２実施
例について説明する。
全部残っていることになるので、未選別品であることを
目視で判別することができるようになる。本発明の第１
実施例により、これまで発生していた未選別品の出荷が
行われなくなるばかりでなく、出荷時の不良品混入がな
くなるという効果が得られる。次に、本発明の第２実施
例について説明する。
【００１３】図３は本発明の第２実施例を示すフラット
パッケージとしてのＰＧＡ（ピングリッドアレイ）型Ｉ
Ｃソケットの斜視図である。図５は一般的なＰＧＡ型Ｉ
Ｃを示す斜視図であり、一般的にＰＧＡ型ＩＣ４１の場
合、ヘッダー４３と呼ばれる部分に１ピン（ｐｉｎ）方
向を示すマーク４４が設けられているが、この実施例で
は、このようなマークは予め設けないヘッダーを用いＰ
ＧＡ型ＩＣに組み立てる。なお、図５中、４２はピンで
ある。
パッケージとしてのＰＧＡ（ピングリッドアレイ）型Ｉ
Ｃソケットの斜視図である。図５は一般的なＰＧＡ型Ｉ
Ｃを示す斜視図であり、一般的にＰＧＡ型ＩＣ４１の場
合、ヘッダー４３と呼ばれる部分に１ピン（ｐｉｎ）方
向を示すマーク４４が設けられているが、この実施例で
は、このようなマークは予め設けないヘッダーを用いＰ
ＧＡ型ＩＣに組み立てる。なお、図５中、４２はピンで
ある。
【００１４】次に、このＰＧＡ型ＩＣの選別方法を示
す。この実施例による方法は、図３に示すように、ＰＧ
Ａ型ＩＣソケット２１にＰＧＡ型ＩＣのピンを差し込み
用穴２３に入れ、レバー２２を下に押すことにより、Ｐ
ＧＡ型ＩＣ２１を固定し、選別を行うような機能になっ
ている。図４は本発明の第２実施例で用いるマーキング
装置の構成図であり、図４（ａ）はその側面図、図４
（ｂ）はその正面図である。
す。この実施例による方法は、図３に示すように、ＰＧ
Ａ型ＩＣソケット２１にＰＧＡ型ＩＣのピンを差し込み
用穴２３に入れ、レバー２２を下に押すことにより、Ｐ
ＧＡ型ＩＣ２１を固定し、選別を行うような機能になっ
ている。図４は本発明の第２実施例で用いるマーキング
装置の構成図であり、図４（ａ）はその側面図、図４
（ｂ）はその正面図である。
【００１５】これらの図において、３１はテスター（図
示なし）からの信号を感知してマーカーを押す装置、３
２はテスターへ接続されるケーブル、３３はＰＧＡソケ
ットのレバー、３４はマーカー、３５はスプリングであ
る。テスターからの信号を受け（ここでは良品、不良品
を判別する信号）、マークを付与する機能をＰＧＡ用ソ
ケットのレバー３３に装着し、選別を行うようにする。
示なし）からの信号を感知してマーカーを押す装置、３
２はテスターへ接続されるケーブル、３３はＰＧＡソケ
ットのレバー、３４はマーカー、３５はスプリングであ
る。テスターからの信号を受け（ここでは良品、不良品
を判別する信号）、マークを付与する機能をＰＧＡ用ソ
ケットのレバー３３に装着し、選別を行うようにする。
【００１６】この場合、マーカー３４は市販されている
油性のものが適当である。また、このテスターからの信
号を受けマークを付与する装置は、図３に示すレバー２
２に脱着可能なものが適当である。そして、図４に示す
装置は、テスターから良品の信号を受けた場合は、ＰＧ
Ａ型ＩＣのヘッダーには１個マークを付与する。不良品
の信号を受けた場合には、ＰＧＡ型ＩＣのヘッダーには
２個のマークを付与する。
油性のものが適当である。また、このテスターからの信
号を受けマークを付与する装置は、図３に示すレバー２
２に脱着可能なものが適当である。そして、図４に示す
装置は、テスターから良品の信号を受けた場合は、ＰＧ
Ａ型ＩＣのヘッダーには１個マークを付与する。不良品
の信号を受けた場合には、ＰＧＡ型ＩＣのヘッダーには
２個のマークを付与する。
【００１７】以上のように、第２実施例によれば、マー
ク１個で良品、マーク２個で不良品、マーク無しで未選
別品というように、目視で良品、不良品、未選別品の区
別を行うことができるため、不良品混入や未選別品の出
荷を避けることができる。更に、一般的にヘッダーの時
点で示される１ピン方向を示すマーキングをする必要が
ないため、この費用を削減することが可能になる。
ク１個で良品、マーク２個で不良品、マーク無しで未選
別品というように、目視で良品、不良品、未選別品の区
別を行うことができるため、不良品混入や未選別品の出
荷を避けることができる。更に、一般的にヘッダーの時
点で示される１ピン方向を示すマーキングをする必要が
ないため、この費用を削減することが可能になる。
【００１８】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【００１９】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 （Ａ）フラットパッケージ型ＩＣの外部リードを全てカ
ットするか、１本残すかによって、そのＩＣが良品なの
か、不良品なのかを目視で選別でき、また、外部リード
が全て残っていることによって、未選別品であることが
判別できる。
よれば、以下のような効果を奏することができる。 （Ａ）フラットパッケージ型ＩＣの外部リードを全てカ
ットするか、１本残すかによって、そのＩＣが良品なの
か、不良品なのかを目視で選別でき、また、外部リード
が全て残っていることによって、未選別品であることが
判別できる。
【００２０】したがって、これまで発生していた未選別
品の出荷が行われなくなるばかりでなく、出荷時の不良
品混入がなくなる。 （Ｂ）ピングリッドアレイ型フラットパッケージにおい
て、マーク１個で良品、マーク２個で不良品、マーク無
しで未選別品というように、目視で良品、不良品、未選
別品の選別を行うことができるため、不良品混入や未選
別品出荷をさけることができる。
品の出荷が行われなくなるばかりでなく、出荷時の不良
品混入がなくなる。 （Ｂ）ピングリッドアレイ型フラットパッケージにおい
て、マーク１個で良品、マーク２個で不良品、マーク無
しで未選別品というように、目視で良品、不良品、未選
別品の選別を行うことができるため、不良品混入や未選
別品出荷をさけることができる。
【００２１】更に、一般的にヘッダーの時点で示される
１ピン方向を示すマーキングをする必要がないため、こ
の費用を削減することが可能になる。
１ピン方向を示すマーキングをする必要がないため、こ
の費用を削減することが可能になる。
【図１】本発明の第１実施例を示すフラットパッケージ
の斜視図である。
の斜視図である。
【図２】本発明の第１実施例を示すハンドラに付属する
ＩＣ押さえ治具の斜視図である。
ＩＣ押さえ治具の斜視図である。
【図３】本発明の第２実施例を示すピングリッドアレイ
型フラットパッケージ用ソケットの斜視図である。
型フラットパッケージ用ソケットの斜視図である。
【図４】本発明の第２実施例を示すテスターからの信号
を受けてマーキングする装置の構成図である。
を受けてマーキングする装置の構成図である。
【図５】従来のピングリッドアレイ型フラットパッケー
ジの斜視図である。
ジの斜視図である。
１ フラットパッケージ ２ 外部リード ３ 識別ピン １１ ＩＣ押さえ治具 １２ ピンカッター ２１ ＰＧＡ型ＩＣ用ソケット ２２ レバー ２３ ＰＧＡピン差し込み用穴 ３１ マーカーを押す装置 ３２ ケーブル ３３ ＰＧＡソケットのレバー ３４ マーカー ３５ スプリング
Claims (4)
- 【請求項１】（ａ）フラットパッケージの外周に配置さ
れる外部リードと、（ｂ）前記フラットパッケージの角
に配置される２本以上の良品、不良品、未選別品の識別
ピンとを具備するフラットパッケージ型ＩＣ。 - 【請求項２】（ａ）ピングリッドアレイ型フラットパッ
ケージと、（ｂ）該パッケージのヘッダーには製造時マ
ークを付さず、良品に第１のマーク、不良品に第２のマ
ーク、未選別品にマークを付さないことを特徴とするフ
ラットパッケージ型ＩＣ。 - 【請求項３】（ａ）フラットパッケージの角に２本以上
の識別ピンを配置し、（ｂ）テスターから良品の信号を
受けると前記識別ピンを全てカットし、テスターから不
良品の信号を受けると前記識別ピンの少なくとも１本を
残してカットすることにより、フラットパッケージの良
品、不良品又は未選別品かを選別することを特徴とする
フラットパッケージ型ＩＣの選別方法。 - 【請求項４】（ａ）ピングリッドアレイ型フラットパッ
ケージのヘッダーにはマークを付さないでおき、（ｂ）
テスターから良品の信号を受けると前記フラットパッケ
ージのヘッダーにはマークを１個付与し、テスターから
不良品の信号を受けると前記フラットパッケージのヘッ
ダーにマークを２個以上付与することにより、前記フラ
ットパッケージの良品、不良品又は未選別品かを選別す
ることを特徴とするフラットパッケージ型ＩＣの選別方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8224955A JPH1070206A (ja) | 1996-08-27 | 1996-08-27 | フラットパッケージ型ｉｃ及びその選別方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8224955A JPH1070206A (ja) | 1996-08-27 | 1996-08-27 | フラットパッケージ型ｉｃ及びその選別方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1070206A true JPH1070206A (ja) | 1998-03-10 |
Family
ID=16821817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8224955A Withdrawn JPH1070206A (ja) | 1996-08-27 | 1996-08-27 | フラットパッケージ型ｉｃ及びその選別方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1070206A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002190555A (ja) * | 2000-12-20 | 2002-07-05 | Ibiden Co Ltd | ヒートシンク集合体およびヒートシンク |
-
1996
- 1996-08-27 JP JP8224955A patent/JPH1070206A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002190555A (ja) * | 2000-12-20 | 2002-07-05 | Ibiden Co Ltd | ヒートシンク集合体およびヒートシンク |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7276672B2 (en) | Method for sorting integrated circuit devices | |
| US6703573B2 (en) | Method for sorting integrated circuit devices | |
| US7502659B2 (en) | Sorting a group of integrated circuit devices for those devices requiring special testing | |
| EP0578410B1 (en) | Programmable die identification circuits | |
| US7215132B2 (en) | Integrated circuit and circuit board | |
| JPH1070206A (ja) | フラットパッケージ型ｉｃ及びその選別方法 | |
| JPS60107852A (ja) | 半導体集積回路 | |
| JP2819369B2 (ja) | 画像ヘッドの組立方法 | |
| US6975945B2 (en) | System and method for indication of fuse defects based upon analysis of fuse test data | |
| JPS6247142A (ja) | 半導体装置のマ−キング法 | |
| JP2003309050A (ja) | 半導体装置の製造方法 | |
| US6557244B1 (en) | Wafer level board/card assembly apparatus | |
| JPS6222449A (ja) | 半導体ペレツトの選別方法 | |
| JP2002156404A (ja) | 半導体測定方法及び半導体測定装置 | |
| JPS6255572A (ja) | 半導体検査装置 | |
| US6473702B1 (en) | System and method for integrated singulation and inspection of semiconductor devices | |
| US7092836B2 (en) | Method for locating wiring swap in a hi-fix structure of a simultaneous multi-electronic device test system | |
| JPS60192344A (ja) | 半導体装置のウエハ−検査方法 | |
| JPS61134684A (ja) | Ｉｃテスタ | |
| JPS60247939A (ja) | 集積回路製造工程の自動化方法 | |
| JPS59108967A (ja) | 再テスト防止回路 | |
| JPS62291878A (ja) | 電子部品用ソケツト装置 | |
| JPH05215811A (ja) | 半導体集積回路の品名コード自動読み取り装置 | |
| JPH03212948A (ja) | マーク装置付ハンドラー装置 | |
| KR20000002077U (ko) | 테스트시스템의 핸들러 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031104 |