JPH1069471A - 並列計算機 - Google Patents

並列計算機

Info

Publication number
JPH1069471A
JPH1069471A JP8226396A JP22639696A JPH1069471A JP H1069471 A JPH1069471 A JP H1069471A JP 8226396 A JP8226396 A JP 8226396A JP 22639696 A JP22639696 A JP 22639696A JP H1069471 A JPH1069471 A JP H1069471A
Authority
JP
Japan
Prior art keywords
processor
external network
message
internal network
network
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8226396A
Other languages
English (en)
Inventor
Furederiko Mashieru
フレデリコ マシエル
Katsuyoshi Kitai
克佳 北井
Satoshi Yoshizawa
聡 吉澤
Toshiaki Tarui
俊明 垂井
Hideki Murahashi
英樹 村橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8226396A priority Critical patent/JPH1069471A/ja
Publication of JPH1069471A publication Critical patent/JPH1069471A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Computer And Data Communications (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】 【課題】 外部ネットワークENのメッセージMSを並
列計算機PPのプロセスへ直接ルーティング可能とし、
PPの内部ネットワークINとENを接続するプロセッ
サの負荷を低減する。 【解決手段】 ENとのゲートウェイGWの働きをする
PP内のプロセッサに、ENの論理コネクションの識別
子とPP内のプロセス(プロセッサ識別子とプロセッサ
内プログラム(プロセス)のアドレス)との対応表と、
対応表を参照しプロセスを宛先とするMSをENのMS
から作成する手段を設ける。 【効果】 PP内のプロセスとENのMS交換が効率的
になる。GWプロセッサのオーバヘッドが減り、PPの
処理能力が向上する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は並列計算機に関し、
特に、外部ネットワークと接続される並列計算機のイン
タフェースに関する。
【0002】
【従来の技術】並列コンピュータ、特に大規模並列処理
コンピュータは、内部ネットワークINと呼ぶネットワ
ークによって相互接続された多数のプロセッサから構成
されている。図1は、このような並列処理コンピュータ
のアーキテクチャーを概略的に示している。並列式マシ
ン1には、二つ以上のプロセッサ11が設けられてい
る。各プロセッサ11は、中央処理装置(CPU)11
1と、メモリ制御装置(MC)112と、メモリ113
と、入出力(I/O)バス(IOB)114を有してい
る。図1は、代表的なアーキテクチャを示しものであ
り、図1以外の種種の構成のものがある。プロセッサ1
1は、内部ネットワークインタフェース(INI)11
5によって内部ネットワーク12に接続されている。全
てのプロセッサには、INIが設けられている。
【0003】INI(115)は、内部ネットワーク1
2との一つ以上の接続117を有している。接続117
の数は、内部ネットワーク12のアーキテクチャーに左
右される。例えば、n次元の超立方体網では、各プロセ
ッサ11は、n個の他のプロセッサ11とn個の接続1
17を介して接続される。2次元のメッシュネットワー
クでは、各プロセッサ11は、4個の他のプロセッサ1
1と接続しており、従ってINI(115)は4個の接
続117を有していることになる。
【0004】このようなマシンは、メッセージの形で、
内部ネットワーク12を介してプロセッサ11間のデー
タ交換を行うことにより、並行した処理を行っている。
このネットワークに於けるメッセージの転送は、行き先
プロセッサ11を指定してメッセージを送るために、各
プロセッサ11は、全てのプロセッサ11を一意に識別
するための識別子を有している。メッセージ全体は、こ
の行き先プロセッサの識別子とデータから構成されてい
る(尚、メッセージには必要に応じてこれ以外の構成を
有する)。メッセージは、行き先プロセッサの識別子に
応じて内部ネットワーク12内で経路指定される。この
ような経路指定はINI(115)によって行われる。
メッセージは、内部ネットワーク12からINI(11
5)まで送られ、行き先プロセッサに到着するまで転送
(中継転送を含む)される。この送信処理は次のように
行われる。CPU111が内部ネットワーク(INI)
115に命令を送り、メモリ113内のメッセージの位
置を指定する。このメッセージは、MC112とI/O
バス114を介して、メモリ113からINIによって
読み取られ、内部ネットワーク12に送られて、行き先
プロセッサ内のINIによって受け取られる。そして、
MC112とI/Oバス(IOB)114を介して行き
先プロセッサ113のメモリに送られる。メッセージを
送るために用いられるプロトコルは、マシンに応じたも
のである。
【0005】また、並列式マシンは、外部ネットワーク
2を介して他のデータ処理装置5に接続されている。外
部ネットワーク2の例としては、イーサネット、Fib
erDistributed Data Interf
ace(FDDI)や、High−Performan
ce Parallel Interface(HIP
PI)や、Asynchronous Transfe
r Mode(ATM)ネットワーク等が挙げられる。
並列式マシン1のプロセッサ11は、外部ネットワーク
インタフェース(以下、ENIと呼ぶ)116を介して
外部ネットワーク2に接続されている。ここで、全ての
プロセッサが、ENIを有しているわけではない。言い
換えれば、少なくとも1個以上のプロセッサ(以下、ゲ
ートウェイプロセッサと呼ぶ)がENIを有している。
【0006】外部ネットワーク2と接続されているEN
I(116)が設けられたゲートウェイプロセッサは、
このネットワークを直接アクセスすることができる。他
のプロセッサは、内部ネットワーク12とこれらゲート
ウェイプロセッサを介して外部ネットワーク2にアクセ
スしなければならない。この処理を以下に詳細に説明す
る。
【0007】外部ネットワーク2に接続しているENI
(116)を持たないプロセッサがこのネットワークに
メッセージを送りたい場合、先ず、目標の外部ネットワ
ーク2と接続している外部ネットワークインタフェース
ENI(116)を有するゲートウェイプロセッサにメ
ッセージを送る。
【0008】ゲートウェイプロセッサは、外部ネットワ
ークへのメッセージを受信したINI(115)による
割り込みにより、コンテックストスイッチをオペレーテ
ィングシステムに切り替える。オペレーティングシステ
ムは、外部ネットワークへのメッセージを受け取り、そ
れを処理してENI(116)に送る。一方、外部ネッ
トワーク2からのメッセージをENI(116)が受信
し、割り込みを発生すると、当該ENIを有するゲート
ウェイプロセッサは、コンテックストをオペレーティン
グシステムに切り替える。オペレーティングシステム
は、メッセージを受け取り、それを処理して行き先プロ
セッサを確認する。行き先プロセッサがゲートウェイプ
ロセッサでない場合は、メッセージは、内部ネットワー
ク12を介して行き先プロセッサのメモリ113内のバ
ッファに送られる。行き先プロセッサが自ゲートウェイ
プロセッサである場合にはそのまま自ゲートウェイプロ
セッサ内で処理する。
【0009】外部ネットワーク2のプロトコルにおいて
は、データは物理ネットワーク上に設定された論理コネ
クションを介して転送される。このようなネットワーク
で使用されるプロトコルの例として、インターネットプ
ロトコル(IP)上の伝送制御プロトコル(TCP)お
よびユーザデータグラムプロトコル(UDP)、インタ
ーネットデータグラムプロトコル(IDP)、パケット
イクスチェンジプロトコル(PEX)、シーケンスドパ
ケットプロトコル(SPP)、非同期転送モード(AT
M)ネットワーク上のプロトコル等が挙げられる。論理
コネクションは、各パケットまたはセルのプロトコルヘ
ッダ内のデータによって識別することができる。なお、
UDPはコネクションレスプロトコルであるが、プロト
コル名と、ソースおよび行き先ネットワークアドレス
と、ソースおよび行き先ポートとによって形成される論
理結合もここでは論理コネクションと呼ばれて、PEX
に適用される。論理コネクションを識別する方法は、使
用されているプロトコルによって異なっている。また、
ゲートウェイプロセッサは、外部ネットワーク2からメ
ッセージが送られて来ると、該メッセージが所属する論
理コネクションから行き先プロセッサを決定する必要が
ある。
【0010】このようなゲートウェイでの外部ネットワ
ークと内部ネットワークでの宛先変換の例としては、例
えば、特開平3−18961号公報では、並列マシン内
で発行される内部メッセージのアドレスが、外部ネット
ワークであるか並列式マシン内のプロセッサであるかを
示すフラグを提案し、並列マシン内でのアドレッシング
と、外部ネットワークでのアドレッシングの柔軟性を高
めている例が示されている。また、特開平5−1818
19では、外部ネットワークから、内部ネットワークの
行き先プロセッサの行き先プロセッサ番号をデータに添
付することで、直接外部ネットワークから並列プロセッ
サ内のプロセッサへのメッセージへ変換する例が示され
ている。
【0011】
【発明が解決しようとする課題】並列式マシン1内のプ
ロセッサ11は、効率よくユーザプログラム(プロセ
ス)を実行することに時間を費やすことが望ましい。し
かしながら、現状のシステムでは、外部ネットワークか
らのメッセージは並列計算機内のプロセッサしか指定で
きず、プロセッサ内のどのプロセス(ユーザプログラ
ム)へのメッセージであるかは、メッセージを受信後、
データを解析して初めて知ることができた。このため、
各プロセッサではメッセージを受信してから実行までの
時間が多くかかっていた。
【0012】また、ゲートウェイプロセッサは、外部ネ
ットワーク2から送られてくる各メッセージによって割
り込まれて、オペレーティングシステムがコンテックス
トスイッチ切り換えをし、メッセージを送信するための
経路指定処理を行い、必要な場合には内部ネットワーク
12を介して他のプロセッサ11にメッセージを送る処
理を行う必要がある。また、外部ネットワーク2に送ら
れるメッセージが内部ネットワーク(12)からゲート
ウェイプロセッサに送られてきた場合にも、同様の処理
が行われる。このような割り込みや処理が行われる結
果、ゲートウェイプロセッサのオペレーティングシステ
ムにオーバーヘッドが生じ、ユーザプログラムを実行す
るのに利用できるゲートウェイプロセッサの時間が減少
する。しばしば、ゲートウェイプロセッサはI/Oに独
占的に使用され、このため、プロセッサの数を増やすこ
とになりシステムのコストがかさむ結果になる。
【0013】スループット、すなわち所定の時間内に伝
送されるデータの量は、ネットワークにとって一つの重
要な性能基準である。ゲートウェイプロセッサ内の処理
はスループットの向上を制限し、従って性能を低下させ
る。
【0014】伝送ソース(送信元)から行き先(宛先)
までメッセージを送るのに要する時間である待ち時間
は、外部ネットワークに関するもう一つの重要な性能基
準である。肯定応答メッセージを出す必要があるため、
スループットは、コネクション・オリエンテッド・プロ
トコル内の待ち時間に影響される。従って、インタフェ
ースを介したコミュニケーションの全体的性能を上げる
ため、待ち時間を減らすことはかなり重要なことであ
る。しかし、ゲートウェイ内の処理はコミュニケーショ
ンの待ち時間を増加させて、その結果スループットを減
少させる。
【0015】なお、特開平3−18961に記載されて
いる方法は、外部ネットワーク内のどのプロセッサへデ
ータを送信するかを示す方法がない。また、特開平5−
181819に提案されている方法は、メッセージ内に
宛先であるプロセッサ番号を含めなければならず、TC
P/IPやATM等の標準ネットワークプロトコルに使
用することができない。
【0016】本発明の目的は、外部ネットワークに接続
される並列計算機に於いて、外部ネットワークの論理コ
ネクションの識別子に、内部ネットワーク内でのプロセ
ッサのプロセスを指定する情報を含めることなく、外部
ネットワークからのメッセージを内部ネットワークのプ
ロセッサのプロセスへルーティング可能にすることにあ
る。また、プロセッサのプロセサからのメッセージを外
部ネットワークへルーティング可能とすることである。
また、上記ルーティングをゲートウェイでの中央処理装
置の介入無く上記ルーティングを可能にすることであ
る。
【0017】
【課題を解決するための手段】上記目的を達成するため
に、複数のプロセッサと内部ネットワークとから構成さ
れる並列計算機において、前記複数のプロセッサの内の
1つのプロセッサは、前記前記並列計算機に接続される
外部ネットワークを接続するための外部ネットワークイ
ンタフェースを持ち、前記外部ネットワークインタフェ
ースは、前記外部ネットワークでの論理コネクションの
識別子と、前記内部ネットワークでのプロセッサのプロ
セスとの対応表と、前記外部ネットワークからメッセー
ジを受信したときに前記メッセージ内の論理コネクショ
ン識別子で前記対応表を検索する手段と、検索手段によ
って得られた当該論理コネクション識別子に対応するプ
ロセッサ識別子を用いて内部ネットワーク用のメッセー
ジを作成する手段とを有し、前記1つのプロセッサは、
前記作成された内部ネットワーク用のメッセージを前記
内部ネットワークへ送信する内部ネットワークインタフ
ェースを有することによって達成される。
【0018】また、前記プロセスは、前記並列計算機内
でのプロセッサを識別する識別子と当該プロセッサ内の
メモリのアドレスで規定することにより達成される。
【0019】また、前記1つのプロセッサは、更に、中
央処理装置と、メモリと、メモリ制御部とを有し、前記
内部ネットワークインタフェースと前記外部ネットワー
クインタフェースが直接通信するための通信手段を有す
ることによって達成される。
【0020】次に、前記通信手段は、前記メモリ制御部
と、前記外部ネットワークインタフェースと、前記外部
ネットワークインタフェースを接続する入出力バスであ
ることによって達成される。
【0021】次に又、前記メモリ制御部と前記内部ネッ
トワークインタフェースが接続され、前記内部ネットワ
ークインタフェースと前記外部ネットワークインタフェ
ースが接続されることによって達成される。
【0022】
【発明の実施の形態】本発明では、プロセッサ11のハ
ードウェア構成に応じて、2通りの形状に形成すること
ができる。第1の構成は、外部ネットワークインタフェ
ースENI(116)をプロセッサ11のI/Oバス1
14に接続する方法、第2の構成は、プロセッサ11が
I/Oバス114を有していない場合に、INI(11
5)と内部ネットワーク12間の他の接続117と同様
の接続118により、外部ネットワークインタフェース
ENI(116)をINI(115)に接続する方法で
ある。所定の並列式プロセッサ(1)に関するこれら二
つの構成の内、どちらが適しているかは、この並列式プ
ロセッサ(1)のハードウェアの特異性によって左右さ
れる。これら両方のインタフェース構成を以下に説明す
る。
【0023】図1は、第1の構成、即ち、外部ネットワ
ークインタフェースENIがゲートウェイプロセッサの
I/OバスIOB(114)に付けられている例を示
す。論理コネクションの一つに属するパケットまたはセ
ルがENI(116)に到着すると、I/Oバス114
を介してINI(115)に直接送られる。このメッセ
ージは、メモリ113からINI(115)に送られる
メッセージと同じ方法で、INI(115)によって受
け取られる。メッセージは、その後、INI(115)
によって内部ネットワーク12に送られて、行き先プロ
セッサ11に経路指定される。
【0024】図2は、外部ネットワークインタフェース
ENIが内部ネットワークに付けられている例を示す。
論理コネクションの一つに属するパケットまたはセルが
ENI(116)に到着すると、接続118を介してI
NI(115)に直接送られる。このメッセージは、内
部ネットワーク12から到着するメッセージと同じ方法
で、INI(115)によって受け取られる。メッセー
ジは、その後、INI(115)によって行き先プロセ
ッサに経路指定される。
【0025】ENI(116)は、外部ネットワークプ
ロトコルの論理コネクションと、内部ネットワークプロ
トコルのプロセッサ識別子とバッファアドレスとを、対
応させる相関テーブルを用いることによって、相互に関
連付ける。テーブルのフォーマットと相互関連方法は、
外部ネットワーク(2)によって左右される。相互関連
方法の例を以下に説明する。
【0026】図3は、ENIが、外部ネットワークであ
る非同期転送モード(ATM)ネットワークのセルと内
部ネットワーク用のパケットを変換する例を示す。AT
Mネットワークの各セル(301、302、303、3
04)は、ヘッダ(301、302、303)とデータ
304から構成され、このヘッダの中には、仮想パス識
別子(VPI)301、仮想チャネル識別子(VCI)
302、および付加ヘッダデータ303が含まれる。A
TMセルが外部ネットワーク2からENI(116)に
到着すると、VPI(301)とVCI(302)を用
いてセルが属している論理コネクションを識別すること
ができる。
【0027】セルがENIに到着すると、ENIは、V
PIおよびVCIを抽出し、これを用いて相関テーブル
(309)を検索する。相関テーブル309は、VP
I、VCI、行き先プロセッサを識別するためのプロセ
ッサ識別子(ID)、およびバッファアドレス(Add
r)から構成されている。ここで、バッファアドレス
は、プロセッサ内のプロセスを実行するプログラムのプ
ログラムアドレスと1対1に対応するものとする。従っ
て、このアドレスとプロセッサ識別子を組み合わせるこ
とで当該並列計算機内のプロセスを一意に特定すること
ができる。
【0028】検索により、対応物(図3において点線の
ボックスで示されている)が見つかった場合には、行き
先プロセッサの対応するプロセッサ識別子(ID)とバ
ッファアドレス(Addr)が相関テーブル(309)
から読み出されて、ヘッダ(305、306、307)
とデータ(308)から構成される内部ネットワーク
(12)メッセージ(305、306、307、30
8)が形成される。
【0029】ヘッダ(305、306、307)は、行
き先プロセッサの識別子(305)、行き先プロセッサ
のバッファアドレス(306)、そして内部ネットワー
ク(12)に依存している追加データ(307)を含
む。また、オリジナルATMセル(301、302、3
03、304)の追加ヘッダデータ(303)を含んで
もよい。内部ネットワークパケット(307)のデータ
は、オリジナルATMセルのデータ304から直接取り
出される。
【0030】作成されたメッセージは、ゲートウェイプ
ロセッサから並列計算機内の内部ネットワークへ送信さ
れる。行き先プロセッサが有するプロセッサIDとこの
メッセージ内のプロセッサIDが一致したことで、行き
先プロセッサがこのメッセージを受信すると、メッセー
ジ内のバッファアドレスを参照してバッファアドレスに
当該メッセージが格納される。このバッファアドレス
は、プロセスのプログラムアドレスと対応しているの
で、当該プログラムは直ちにバッファ内のメッセージを
処理することができる。
【0031】並列計算機内のプロセスが外部ネットワー
クへメッセージを送信する際は、まず、ゲートウェイへ
内部ネットワークを介してメッセージを送信する。内部
ネットワーク12からメッセージ(305、306、3
07、308)がENI(116)に到着した時には、
この内部ネットワークからのメッセージをATMセル
(301、302、303、304)に変換させるため
に、逆の処理、即ち、IDおよびAddrを元に相関テ
ーブル309が検索され、VPIおよびVCIが決定さ
れ、ATMセルが作成される。なお、この時用いられる
IDおよびAddrは、この内部ネットワークでのメッ
セージの送信元(プロセス)を識別するためのIDおよ
びAddrである。
【0032】図4は、ENIが、外部ネットワークであ
るイーサネット、FDDI、HIPPI等のパケット交
換ネットワーク、IP、IDP等のネットワーク層プロ
トコル、UDP、TCP、PEX、SPP等の伝送層プ
ロトコルのパケットと内部ネットワーク用のパケットを
変換する例を示す。以下の説明において、TCP/IP
およびUDP/IP用語を用いているが、この両方に記
述されているプロトコルの性質は、XNSプロトコルに
も適用することができる。
【0033】各外部ネットワーク2のパケット(40
1、402、403、404)は、物理層ヘッダ(PL
H)401、ネットワーク層ヘッダ(NLH)402、
伝送層ヘッダ(TLH)403およびデータ404を含
んでいる。PLH(401)は、当該パケットのネット
ワーク層プロトコル(NLP)が何であるかを示す情報
を含んでいる。NLH(402)は、ローカルアドレス
NAL、遠隔ネットワークアドレスNAR、および、パ
ケットの伝送層プロトコル(TLP)が何であるかを示
す情報を含んでいる。TLH(403)は、論理コネク
ションのローカルポート番号PLおよび遠隔ポート番号
PRを含んでいる。ENI(116)は、これらNL
P、TLP、NAL、NAR、PL、PRからENI
(116)を用いて論理コネクションを識別する。EN
Iは、外部ネットワーク(2)からパケットが到着した
時、パケットからNLP、TLP、NAL、NAR、P
L、PRを抽出し、相関テーブル(409)を検索す
る。
【0034】相関テーブル409は、上記NLP、TL
P、NAL、NAR、PL、PRと、内部ネットワーク
でのプロセッサ識別子IDとバッファアドレスAddr
で構成される。ここで、バッファアドレスは、プロセッ
サ内のプロセスを実行するプログラムのプログラムアド
レスと1対1に対応するものとする。従って、このバッ
ファアドレスとプロセッサ識別子を組み合わせることで
当該並列計算機内のプロセスを一意に特定することがで
きる。
【0035】検索により、対応物(図4において、点線
のボックスで示されている)が見つかった場合には、行
き先プロセッサの対応するプロセッサ識別子(ID)と
バッファアドレス(Addr)が相関テーブル(40
9)から読み出されて、内部ネットワーク(12)での
メッセージ(305、306、307、308)が形成
される。追加データ307には、PLH(401)、N
LH(402)、またはTLH(403)のデータが必
要に応じて含まれる。この形成されたメッセージは、内
部ネットワークへ送信されて、行き先プロセッサにて受
信され処理される。
【0036】一方、内部ネットワーク12のメッセージ
(305、306、307、308)が内部ネットワー
ク(12)からENI(116)に到着した時に、この
内部ネットワーク(12)からのメッセージ(305、
306、307、308)を外部ネットワーク(2)パ
ケット(401、402、403、404)に変換させ
るために、逆の処理が行われる。
【0037】上記の両方のタイプのネットワークでは、
セル(301、302、303、304)またはパケッ
ト(401、402、403、404)が外部ネットワ
ーク(2)から到着した時に、相関テーブル(309ま
たは409)に対応物が見つからない場合、これらセル
(301、302、303、304)またはパケット
(401、402、403、404)は現在の技術で行
われているようにゲートウェイプロセッサのオペレーテ
ィングシステムによって受け取られる。また、内部ネッ
トワークメッセージ(305、306、307、30
8)がENI(116)に到着して、相関テーブル(3
09または409)に対応物が見つからない場合には、
ENI(116)は並列式マシン(1)のオペレーティ
ングシステムにエラーを示す。
【0038】ここで、相関テーブルの設定について説明
する。相関テーブル(309)エントリの追加と削除
は、並列式マシン1のオペレーティングシステムによっ
て、行われる。
【0039】コネクション向きプロトコルの場合、コネ
クション確立の時にエントリを追加する。コネクション
レスプロトコルの場合、2つのケースにエントリを追加
する。1つ目は、並列式マシン1で実行しているプログ
ラムが繰り返して送信に使用するアドレスを指定するケ
ースである(例えば、では、Connect関数を呼び
出す時)。2つ目は、並列式マシン1で実行しているプ
ログラムがメッセージを受信に使用するためのアドレス
(NALとPL)を指定するケースである(例えば、B
erkeley Sockets APIでは、bin
d関数を呼び出す時)。この2つ目のケースには、追加
するエントリにはローカルアドレスとしてワイルドカー
ドアドレスを使用する。そのワイルドカードアドレス
は、実際のネットワークアドレスに対応せず(例えば、
IPアドレス0.0.0.0、TCPポート0とUDP
ポート0)、どんなリモートアドレスでもそのエントリ
に対応することを意味する。この場合、本発明は受信の
みに使用し、送信を現在の技術通りに行う。全てのプロ
トコルでは、コネクションを解除する時に相関テーブル
(309、409)からエントリを削除する。
【0040】図5は、上記のパケットやセルの変換処理
相関処理を可能にするENI(116)のハードウェア
構成を示す。ENIは、ENI全体を制御するインタフ
ェースCPU1161と、EMIを制御するためのプロ
グラムやデータを記録するためのインタフェースメモリ
(IF Mem)1162と、INIとのインタフェー
スである内部ネットワーク接続インタフェース(IN
C)1163またはIOB114とのインタフェースで
あるバス接続インタフェース(BC)1164と、外部
ネットワーク2と接続するための外部接続インタフェー
ス(EC)1165と、これらを全て接続するバス(1
166)によって構成される。図5にはINC(116
3)およびBC(1164)の両方が示されているが、
ENIは、図1の形態で用いられる場合はBCのみを有
し、図2の形態で用いる場合にはINCのみを有する形
で用いて良い。
【0041】セル(301、302、303、304)
またはパケット(401、402、403、404)が
外部ネットワーク2から送られると、EC1165によ
って受け取られインタフェースメモリ1162に入れら
れる。インタフェースCPU1161はECより割り込
まれてこのセル(301、302、303、304)ま
たはパケット(401、402、403、404)の到
着を示す。その後、インタフェースCPUは、図3また
は4に示されるようなプロトコル相関処理を行い、内部
ネットワークメッセージ(305、306、307、3
08)を得る。
【0042】ENI(116)が図1に示したようにI
/Oバス114に接続されている例では、結果として得
られた内部ネットワークメッセージ(305、306、
307、308)は、プロセッサメモリ113のように
CPU111メモリスペース内でマップされたインタフ
ェースメモリ1162内に保持される。インタフェース
CPU1161は、その後、BC1164およびI/O
バス114を介して、外部ネットワークから受信したメ
ッセージの処理を依頼する命令をメモリ1162内での
メッセージが格納されているアドレスと共にINI11
5に送り、インタフェースメモリ1162内での内部ネ
ットワークメッセージ(305、306、307、30
8)の位置を特定する。次に、INI(115)はこの
パケット(メッセージ)を直接ENI内のメモリから、
メッセージアドレスを元に読み取り、行き先プロセッサ
IDを元に、それを内部ネットワーク(12)を介して
行き先プロセッサに送る。
【0043】ENI(116)が図2に示したようにI
NI(115)に接続されている例では、内部ネットワ
ークメッセージ(305、306、307、308)は
直接、INI(115)に送られて、行き先プロセッサ
に経路指定される。内部ネットワークメッセージ(30
5、306、307、308)が内部ネットワーク(1
2)から受け取られた場合には、それを外部ネットワー
ク(2)に送るために逆の処理が行われる。
【0044】
【発明の効果】本発明は、外部ネットワークの論理コネ
クションの識別子を並列計算機内のプロセス(プロセッ
サ識別子とプロセッサ内のプログラム(プロセス)のア
ドレス)とを対応づける相関テーブルを、並列計算機内
の外部ネットワークとのゲートウェイの働きをするプロ
セサに設けたので、並列計算機でのプロセスの実行部を
宛先とするメッセージを外部ネットワークのメッセージ
から直接作成することができ、並列計算機内のプロセス
と外部ネットワークのメッセージ交換が効率的に実現で
きる。
【0045】また、上記ゲートウェイの働きをするプロ
セッサでは、当該ゲートウェイプロセッサの中央処理装
置を用いずに、並列計算機でのプロセスの実行部を宛先
とするメッセージを外部ネットワークのメッセージから
直接作成するので、ゲートウェイプロセッサでの中央処
理装置のオーバヘッドがへり、並列計算機全体としての
処理能力が向上する効果が得られる。
【図面の簡単な説明】
【図1】外部ネットワークインタフェースがI/Oバス
に付けられている構成を示した図である。
【図2】外部ネットワークンタフェースが内部ネットワ
ークインタフェースに付けられている構成を示した図で
ある。
【図3】ATMセルと内部ネットワークメッセージの変
換を示した図である。
【図4】イーサネット、FDDI、HIPPIのパケッ
トと内部ネットワークメッセージの変換を示した図であ
る。
【図5】ENIのハードウェア構成を示した図である。
【符号の説明】
1 並列式マシン、 2 外部ネットワーク、 11 プロセッサ、 12 内部ネットワーク(IN)、 111 中央処理装置(CPU)、 113 メモリ、 114 入出力バス(IOB)、 115 内部ネットワークインタフェース(INI)、 116 外部ネットワークインタフェース(ENI)、 301〜304 ATMセル、 305〜308 内部ネットワークメッセージ、 309、409 相関テーブル、 401〜404 外部ネットワークパケット。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 垂井 俊明 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 村橋 英樹 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】複数のプロセッサと内部ネットワークとか
    ら構成される並列計算機であって、 前記複数のプロセッサの内の1つのプロセッサは、前記
    前記並列計算機に接続される外部ネットワークを接続す
    るための外部ネットワークインタフェースを有してお
    り、 前記外部ネットワークインタフェースは、前記外部ネッ
    トワークでの論理コネクションの識別子と前記並列計算
    機内でのプロセスとの対応表と、前記外部ネットワーク
    からメッセージを受信したときに前記メッセージ内の論
    理コネクション識別子で前記対応表を検索する手段と、
    検索手段によって得られた当該論理コネクション識別子
    に対応するプロセスを用いて内部ネットワーク用のメッ
    セージを作成する手段とを有し、 前記1つのプロセッサは、前記作成された内部ネットワ
    ーク用のメッセージを前記内部ネットワークへ送信する
    内部ネットワークインタフェースを有することを特徴と
    する並列計算機。
  2. 【請求項2】前記プロセスは、前記並列計算機内でのプ
    ロセッサを識別する識別子と当該プロセッサ内のメモリ
    のアドレスで規定される請求項1記載の並列計算機。
  3. 【請求項3】前記1つのプロセッサは、更に、中央処理
    装置と、メモリと、メモリ制御部とを有し、 前記内部ネットワークインタフェースと前記外部ネット
    ワークインタフェースが直接通信するための通信手段を
    有する請求項1記載の並列計算機。
  4. 【請求項4】前記通信手段は、前記メモリ制御部と、前
    記外部ネットワークインタフェースと、前記外部ネット
    ワークインタフェースを接続する入出力バスである請求
    項3記載の並列計算機。
  5. 【請求項5】前記メモリ制御部と前記内部ネットワーク
    インタフェースが接続され、前記内部ネットワークイン
    タフェースと前記外部ネットワークインタフェースが接
    続された請求項4記載の並列計算機。
JP8226396A 1996-08-28 1996-08-28 並列計算機 Pending JPH1069471A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8226396A JPH1069471A (ja) 1996-08-28 1996-08-28 並列計算機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8226396A JPH1069471A (ja) 1996-08-28 1996-08-28 並列計算機

Publications (1)

Publication Number Publication Date
JPH1069471A true JPH1069471A (ja) 1998-03-10

Family

ID=16844475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8226396A Pending JPH1069471A (ja) 1996-08-28 1996-08-28 並列計算機

Country Status (1)

Country Link
JP (1) JPH1069471A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014045444A1 (ja) 2012-09-24 2014-03-27 富士通株式会社 並列計算機、ノード装置、及び並列計算機の制御方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014045444A1 (ja) 2012-09-24 2014-03-27 富士通株式会社 並列計算機、ノード装置、及び並列計算機の制御方法
JPWO2014045444A1 (ja) * 2012-09-24 2016-08-18 富士通株式会社 並列計算機、ノード装置、及び並列計算機の制御方法
CN104662525B (zh) * 2012-09-24 2017-05-03 富士通株式会社 并行计算机、节点装置以及并行计算机的控制方法
US9749222B2 (en) 2012-09-24 2017-08-29 Fujitsu Limited Parallel computer, node apparatus, and control method for the parallel computer

Similar Documents

Publication Publication Date Title
EP1131923B1 (en) Multi-protocol conversion assistance method and system for a network accelerator
JP2723071B2 (ja) Atm−lan接続装置及びatm−lan
US6275494B1 (en) Packet switching system, packet switching network and packet switching method
JP3294075B2 (ja) データ転送方法
JP3340846B2 (ja) Atm−lan及びサーバ及びatmアドレス管理方法
US6147999A (en) ATM switch capable of routing IP packet
EP1095325B1 (en) Systems and methods for on-chip storage of virtual connection descriptors
JPH06152634A (ja) Atm方式による送信装置及び通信システム
JPH06205039A (ja) マルチプロトコル対応のパケット網構成方法
JP2001007847A (ja) マルチプロトコル処理装置、回線インターフェース及びそれらを有するマルチプロトコルスイッチシステム
JP3113742B2 (ja) インタネットワーク装置
JP2000078205A (ja) ネットワ―ク間デ―タ伝送方法
JPH0998189A (ja) ネットワーク中継装置
JPH1069471A (ja) 並列計算機
KR20010063754A (ko) 비동기전송모드 기반의 스위칭 시스템을 위한 고속인터넷프로토콜 패킷 포워딩 장치 및 그 방법과 그를이용한 라우팅 장치
JP4106632B2 (ja) 通信装置及び通信制御方法
KR100258264B1 (ko) 이더넷 스위치를 이용한 3계층 라우팅 처리방법 및 장치
US6603768B1 (en) Multi-protocol conversion assistance method and system for a network accelerator
JP2790550B2 (ja) ゲートウェイ装置
JPH10257068A (ja) Atmコントローラおよびatm通信制御装置
JP3185866B2 (ja) コネクションレスゲートウェイ装置
JP3075276B2 (ja) ファイバーチャネルファブリックおよびファブリックポート
JP2003008612A (ja) ネットワークインタフェース装置及びネットワークインタフェース方式及びネットワークインタフェース方法及びネットワークインタフェースプログラム及びネットワークインタフェースプログラムを記録した記録媒体
JPH11191790A (ja) 通信データ処理方法及びそのネットワーク間接続装置
JPH10145373A (ja) コネクションレス型通信網におけるアドレス解決方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees