JPH1063503A - 演算処理装置及び演算処理方法 - Google Patents
演算処理装置及び演算処理方法Info
- Publication number
- JPH1063503A JPH1063503A JP8234741A JP23474196A JPH1063503A JP H1063503 A JPH1063503 A JP H1063503A JP 8234741 A JP8234741 A JP 8234741A JP 23474196 A JP23474196 A JP 23474196A JP H1063503 A JPH1063503 A JP H1063503A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit width
- result
- data storage
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/3001—Arithmetic instructions
Abstract
(57)【要約】
【課題】 記憶装置のビット幅より大きいビット幅を持
つ演算結果を生成する演算を専用一時記憶装置を使用す
る特殊な処理を行うことなく実行し、制御回路の複雑化
を抑えた高速動作可能な演算処理装置及び演算処理方法
を提供する。 【解決手段】 演算に必要なデータ及び演算結果を格納
する記憶装置１０１、演算データを用いて演算処理を行
う演算装置１０４、演算結果が記憶装置のビット幅より
大きいビット幅の場合に、演算結果のうち記憶装置のビ
ット幅以下のデータ部分を選択して記憶装置に格納する
選択装置１０５を備え、演算結果が記憶装置のビット幅
より大きいビット幅の場合に、同じ演算データによる同
じ演算処理を繰り返して演算結果と同じ演算結果を生成
し、複数の演算結果のうち互いに異なるデータ部分であ
って記憶装置のビット幅以下のデータ部分を、複数の演
算結果からそれぞれ選択して格納する。
つ演算結果を生成する演算を専用一時記憶装置を使用す
る特殊な処理を行うことなく実行し、制御回路の複雑化
を抑えた高速動作可能な演算処理装置及び演算処理方法
を提供する。 【解決手段】 演算に必要なデータ及び演算結果を格納
する記憶装置１０１、演算データを用いて演算処理を行
う演算装置１０４、演算結果が記憶装置のビット幅より
大きいビット幅の場合に、演算結果のうち記憶装置のビ
ット幅以下のデータ部分を選択して記憶装置に格納する
選択装置１０５を備え、演算結果が記憶装置のビット幅
より大きいビット幅の場合に、同じ演算データによる同
じ演算処理を繰り返して演算結果と同じ演算結果を生成
し、複数の演算結果のうち互いに異なるデータ部分であ
って記憶装置のビット幅以下のデータ部分を、複数の演
算結果からそれぞれ選択して格納する。
Description
【０００１】
【発明の属する技術分野】本発明は、演算処理装置およ
びその演算処理方法に関し、特にデータ記憶装置のビッ
ト幅（バス幅）を越えるビット幅の演算結果を生成する
演算処理を複雑で特殊な処理を行うことなく可能とする
演算処理装置およびその演算処理方法に関する。
びその演算処理方法に関し、特にデータ記憶装置のビッ
ト幅（バス幅）を越えるビット幅の演算結果を生成する
演算処理を複雑で特殊な処理を行うことなく可能とする
演算処理装置およびその演算処理方法に関する。
【０００２】
【従来の技術】従来、演算処理装置における記憶装置の
ビット幅より大きいビット幅の演算結果を生成する演算
処理を行い、その演算結果を記憶装置に記憶する方法と
しては、演算装置の出力を一時的に専用の一時記憶装置
に記録し、その後順次記憶装置に転送する方法が広く知
られている。
ビット幅より大きいビット幅の演算結果を生成する演算
処理を行い、その演算結果を記憶装置に記憶する方法と
しては、演算装置の出力を一時的に専用の一時記憶装置
に記録し、その後順次記憶装置に転送する方法が広く知
られている。
【０００３】図８は上述した方法を適用した従来の演算
処理装置の構成を示すブロック図である。図９は図８に
示す演算処理装置のパイプライン動作図である。図示の
ように、この演算処理装置は、演算データを記憶する記
憶装置８０１、記憶装置８０１から読み出した演算に必
要なデータを保持する一時記憶装置８０２，８０３、一
時記憶装置８０２，８０３に保持されたデータを用いて
演算処理を行う演算装置８０４、セレクタ８０５、記憶
装置８０１のビット幅（すなわち、バス幅）を越える分
の演算結果を保持する一時記憶装置８０６を備えて構成
される。
処理装置の構成を示すブロック図である。図９は図８に
示す演算処理装置のパイプライン動作図である。図示の
ように、この演算処理装置は、演算データを記憶する記
憶装置８０１、記憶装置８０１から読み出した演算に必
要なデータを保持する一時記憶装置８０２，８０３、一
時記憶装置８０２，８０３に保持されたデータを用いて
演算処理を行う演算装置８０４、セレクタ８０５、記憶
装置８０１のビット幅（すなわち、バス幅）を越える分
の演算結果を保持する一時記憶装置８０６を備えて構成
される。
【０００４】上記演算処理装置において、以下に示すよ
うな演算処理を行う場合について説明する。
うな演算処理を行う場合について説明する。
【０００５】 ： ｏｐ１ ｒｌ， ｒ２， ｒ３ ｏｐ２ ｒ３， ｒ４， ｒ５， ｒ６ ｏｐ３ ｒ７， ｒ８ ： ここで、”ｏｐｌ”及び”ｏｐ３”は記憶装置のビット
幅以下のビット幅を持つ演算結果を生成する演算命
令、”ｏｐ２”は記憶装置のビット幅より大きいビット
幅を持つ演算結果を生成する演算命令を示している。
幅以下のビット幅を持つ演算結果を生成する演算命
令、”ｏｐ２”は記憶装置のビット幅より大きいビット
幅を持つ演算結果を生成する演算命令を示している。
【０００６】図９のパイプライン動作において、サイク
ル（１）で、演算処理装置は、まず演算命令”ｏｐｌ”
に必要なデータを記憶装置８０１より読み出し、一時記
憶装置８０２、８０３に保持する。次のサイクル（２）
で、一時記憶装置８０２、８０３に保持されているデー
タを用いて演算命令”ｏｐｌ”による演算を行い、演算
結果を記憶装置８０１に書き込む。同時に、演算命令”
ｏｐ２”に必要なデータを記憶装置８０１より読み出
し、一時記憶装置８０２、８０３に保持する。
ル（１）で、演算処理装置は、まず演算命令”ｏｐｌ”
に必要なデータを記憶装置８０１より読み出し、一時記
憶装置８０２、８０３に保持する。次のサイクル（２）
で、一時記憶装置８０２、８０３に保持されているデー
タを用いて演算命令”ｏｐｌ”による演算を行い、演算
結果を記憶装置８０１に書き込む。同時に、演算命令”
ｏｐ２”に必要なデータを記憶装置８０１より読み出
し、一時記憶装置８０２、８０３に保持する。
【０００７】サイクル（３）で、一時記憶装置８０２、
８０３に保持されているデータを用いて演算命令”ｏｐ
２”による演算を行う。ここで、演算命令”ｏｐ２”は
記憶装置８０１の幅以上の演算結果を生成するため、演
算結果の一部を記憶装置８０１に書き込み、演算結果の
残りを一時記憶装置８０６に書き込み、同時に、演算命
令ｏｐ３に必要なデータを記憶装置８０１より読み出
し、一時記憶装置８０２、８０３に保持する。
８０３に保持されているデータを用いて演算命令”ｏｐ
２”による演算を行う。ここで、演算命令”ｏｐ２”は
記憶装置８０１の幅以上の演算結果を生成するため、演
算結果の一部を記憶装置８０１に書き込み、演算結果の
残りを一時記憶装置８０６に書き込み、同時に、演算命
令ｏｐ３に必要なデータを記憶装置８０１より読み出
し、一時記憶装置８０２、８０３に保持する。
【０００８】サイクル（４）で、一時記憶装置８０６に
保持されている演算命令”ｏｐ２”の演算結果の残りを
記憶装置８０１に書き込む。演算命令”ｏｐ３”による
演算を行っても記憶装置８０１への書き込みが行えない
ため、演算命令”ｏｐ３”は保留される。サイクル
（５）で、一時記憶装置８０２、８０３に保持されてい
るデータを用いて演算命令”ｏｐ３”による演算を行
い、演算結果を記憶装置８０１に書き込む。
保持されている演算命令”ｏｐ２”の演算結果の残りを
記憶装置８０１に書き込む。演算命令”ｏｐ３”による
演算を行っても記憶装置８０１への書き込みが行えない
ため、演算命令”ｏｐ３”は保留される。サイクル
（５）で、一時記憶装置８０２、８０３に保持されてい
るデータを用いて演算命令”ｏｐ３”による演算を行
い、演算結果を記憶装置８０１に書き込む。
【０００９】
【発明が解決しようとする課題】上述した従来の演算処
理装置及び演算処理方法には、以下のような問題点があ
った。
理装置及び演算処理方法には、以下のような問題点があ
った。
【００１０】第１に、記憶装置のビット幅より大きいビ
ット幅を持つ演算結果を記憶装置に書き込む際、記憶装
置のビット幅を越える分の演算結果の保持のためだけに
使用する専用の一時記憶装置が必要であり、回路の小規
模化を損なうという問題があった。その理由は、従来の
演算処理装置においては処理のビット幅が固定されてお
り、一度に記憶装置に書き込むデータのビット幅もそれ
によって制限されるためである。
ット幅を持つ演算結果を記憶装置に書き込む際、記憶装
置のビット幅を越える分の演算結果の保持のためだけに
使用する専用の一時記憶装置が必要であり、回路の小規
模化を損なうという問題があった。その理由は、従来の
演算処理装置においては処理のビット幅が固定されてお
り、一度に記憶装置に書き込むデータのビット幅もそれ
によって制限されるためである。
【００１１】第２に、専用の一時記憶装置に保持された
前サイクルの演算結果を記憶装置に書き込むために、次
の演算実行を保留する必要があるため、規則的な演算処
理動作の中に不規則な制御が必要な動作が現れるため、
制御が複雑になるという問題があった。
前サイクルの演算結果を記憶装置に書き込むために、次
の演算実行を保留する必要があるため、規則的な演算処
理動作の中に不規則な制御が必要な動作が現れるため、
制御が複雑になるという問題があった。
【００１２】本発明の目的は、記憶装置のビット幅より
大きいビット幅を持つ演算結果を生成する演算を専用の
一時記憶装置を使用することなく処理することができ、
これにより回路規模を抑えることのできる演算処理装置
及び演算処理方法を提供することにある。
大きいビット幅を持つ演算結果を生成する演算を専用の
一時記憶装置を使用することなく処理することができ、
これにより回路規模を抑えることのできる演算処理装置
及び演算処理方法を提供することにある。
【００１３】また、本発明の他の目的は、記憶装置のビ
ット幅より大きいビット幅を持つ演算を特殊な処理を行
うことなく実行することにより、制御回路の複雑化を抑
えた高速動作可能な演算処理装置及び演算処理方法を提
供することにある。
ット幅より大きいビット幅を持つ演算を特殊な処理を行
うことなく実行することにより、制御回路の複雑化を抑
えた高速動作可能な演算処理装置及び演算処理方法を提
供することにある。
【００１４】
【課題を解決するための手段】上記目的を達成する本発
明の演算処理装置は、演算に必要なデータ及び演算結果
を格納する演算データ記憶手段と、前記演算データ記憶
手段から読み出した演算データを用いて演算処理を行う
演算実行手段と、前記演算実行手段による演算結果が前
記演算データ記憶手段のビット幅より大きいビット幅の
場合に、前記演算結果のうち前記演算データ記憶手段の
ビット幅以下のデータ部分であって後の演算に必要なデ
ータ部分を選択して前記演算データ記憶手段に格納する
選択手段とを備えたことを特徴とする。
明の演算処理装置は、演算に必要なデータ及び演算結果
を格納する演算データ記憶手段と、前記演算データ記憶
手段から読み出した演算データを用いて演算処理を行う
演算実行手段と、前記演算実行手段による演算結果が前
記演算データ記憶手段のビット幅より大きいビット幅の
場合に、前記演算結果のうち前記演算データ記憶手段の
ビット幅以下のデータ部分であって後の演算に必要なデ
ータ部分を選択して前記演算データ記憶手段に格納する
選択手段とを備えたことを特徴とする。
【００１５】請求項２の本発明の演算処理装置では、演
算実行手段によって実行され、前記演算データ記憶手段
のビット幅より大きいビット幅の演算結果を生成し、か
つ演算結果のうち前記演算データ記憶手段に格納すべき
データとして前記演算データ記憶手段のビット幅以下の
データ部分であって後の演算に必要なデータ部分を指定
する演算命令群を有し、選択手段は、前記演算結果のう
ち前記演算命令群で指定されるデータ部分を選択するこ
とを特徴とする。
算実行手段によって実行され、前記演算データ記憶手段
のビット幅より大きいビット幅の演算結果を生成し、か
つ演算結果のうち前記演算データ記憶手段に格納すべき
データとして前記演算データ記憶手段のビット幅以下の
データ部分であって後の演算に必要なデータ部分を指定
する演算命令群を有し、選択手段は、前記演算結果のう
ち前記演算命令群で指定されるデータ部分を選択するこ
とを特徴とする。
【００１６】請求項３の本発明の演算処理装置では、演
算に必要なデータ及び演算結果を格納する演算データ記
憶手段と、前記演算データ記憶手段から読み出した演算
データを用いて演算処理を行う演算実行手段と、前記演
算実行手段による演算結果が前記演算データ記憶手段の
ビット幅より大きいビット幅の場合に、前記演算結果の
うち前記演算データ記憶手段のビット幅以下のデータ部
分を選択して前記演算データ記憶手段に格納する選択手
段とを備え、前記演算実行手段では、演算結果が前記演
算データ記憶手段のビット幅より大きいビット幅の場合
に、同じ演算データによる同じ演算処理を繰り返して前
記演算結果と同じ演算結果を生成し、前記選択手段で
は、複数の前記演算結果のうち互いに異なるデータ部分
であって前記前記演算データ記憶手段のビット幅以下の
データ部分を、複数の前記演算結果からそれぞれ選択し
て前記演算データ記憶手段に格納することを特徴とす
る。
算に必要なデータ及び演算結果を格納する演算データ記
憶手段と、前記演算データ記憶手段から読み出した演算
データを用いて演算処理を行う演算実行手段と、前記演
算実行手段による演算結果が前記演算データ記憶手段の
ビット幅より大きいビット幅の場合に、前記演算結果の
うち前記演算データ記憶手段のビット幅以下のデータ部
分を選択して前記演算データ記憶手段に格納する選択手
段とを備え、前記演算実行手段では、演算結果が前記演
算データ記憶手段のビット幅より大きいビット幅の場合
に、同じ演算データによる同じ演算処理を繰り返して前
記演算結果と同じ演算結果を生成し、前記選択手段で
は、複数の前記演算結果のうち互いに異なるデータ部分
であって前記前記演算データ記憶手段のビット幅以下の
データ部分を、複数の前記演算結果からそれぞれ選択し
て前記演算データ記憶手段に格納することを特徴とす
る。
【００１７】請求項４の本発明の演算処理装置では、前
記演算実行手段によって実行され、前記演算データ記憶
手段のビット幅より大きいビット幅の演算結果を生成
し、かつ演算結果のうち前記演算データ記憶手段に格納
すべきデータとして前記演算データ記憶手段のビット幅
以下のデータ部分を指定する第１の演算命令と前記第１
の演算命令と同じ演算データによる同じ演算処理を繰り
返して前記演算結果と同じ演算結果を生成し、かつ演算
結果のうち前記第１の演算命令によって指定されないデ
ータ部分を前記演算データ記憶手段に格納すべきデータ
として指定する第２の演算命令を含む演算命令群を有
し、前記選択手段は、前記演算結果のうち前記第１の演
算命令と前記第２の演算命令によって指定されるデータ
部分を選択してそれぞれ前記演算データ記憶手段に格納
することを特徴とする。
記演算実行手段によって実行され、前記演算データ記憶
手段のビット幅より大きいビット幅の演算結果を生成
し、かつ演算結果のうち前記演算データ記憶手段に格納
すべきデータとして前記演算データ記憶手段のビット幅
以下のデータ部分を指定する第１の演算命令と前記第１
の演算命令と同じ演算データによる同じ演算処理を繰り
返して前記演算結果と同じ演算結果を生成し、かつ演算
結果のうち前記第１の演算命令によって指定されないデ
ータ部分を前記演算データ記憶手段に格納すべきデータ
として指定する第２の演算命令を含む演算命令群を有
し、前記選択手段は、前記演算結果のうち前記第１の演
算命令と前記第２の演算命令によって指定されるデータ
部分を選択してそれぞれ前記演算データ記憶手段に格納
することを特徴とする。
【００１８】請求項５の本発明は、演算データ記憶手段
に格納された演算データの演算を行うと共に、該演算に
よる演算結果を前記演算データ記憶手段に格納する演算
処理方法において、前記演算結果が前記演算データ記憶
手段のビット幅より大きいビット幅の場合に、前記演算
結果のうち前記演算データ記憶手段のビット幅以下のデ
ータ部分であって後の演算に必要とするデータ部分を選
択して前記演算データ記憶手段に格納することを特徴と
する。
に格納された演算データの演算を行うと共に、該演算に
よる演算結果を前記演算データ記憶手段に格納する演算
処理方法において、前記演算結果が前記演算データ記憶
手段のビット幅より大きいビット幅の場合に、前記演算
結果のうち前記演算データ記憶手段のビット幅以下のデ
ータ部分であって後の演算に必要とするデータ部分を選
択して前記演算データ記憶手段に格納することを特徴と
する。
【００１９】請求項６の本発明は、演算データ記憶手段
に格納された演算データの演算を行うと共に、該演算に
よる演算結果を演算データ記憶手段に格納する演算処理
方法において、演算結果が前記演算データ記憶手段のビ
ット幅より大きいビット幅の場合に、同じ演算データに
よる同じ演算処理を繰り返して前記演算結果と同じ演算
結果を生成し、複数の前記演算結果のうち互いに異なる
データ部分であって前記前記演算データ記憶手段のビッ
ト幅以下のデータ部分を、複数の前記演算結果からそれ
ぞれ選択して前記演算データ記憶手段に格納することを
特徴とする。
に格納された演算データの演算を行うと共に、該演算に
よる演算結果を演算データ記憶手段に格納する演算処理
方法において、演算結果が前記演算データ記憶手段のビ
ット幅より大きいビット幅の場合に、同じ演算データに
よる同じ演算処理を繰り返して前記演算結果と同じ演算
結果を生成し、複数の前記演算結果のうち互いに異なる
データ部分であって前記前記演算データ記憶手段のビッ
ト幅以下のデータ部分を、複数の前記演算結果からそれ
ぞれ選択して前記演算データ記憶手段に格納することを
特徴とする。
【００２０】請求項７の本発明の演算処理方法は、前記
演算データ記憶手段のビット幅より大きいビット幅の演
算結果を生成し、かつ演算結果のうち前記演算データ記
憶手段に格納すべきデータとして前記演算データ記憶手
段のビット幅以下のデータ部分を指定する第１の演算ス
テップと、前記第１の演算ステップと同じ演算データに
よる同じ演算処理を繰り返して前記演算結果と同じ演算
結果を生成し、かつ演算結果のうち前記第１の演算ステ
ップによって指定されないデータ部分を前記演算データ
記憶手段に格納すべきデータとして指定する第２の演算
ステップと、前記演算結果のうち前記第１の演算命令と
前記第２の演算命令によって指定されるデータ部分を選
択してそれぞれ前記演算データ記憶手段に格納するステ
ップとを備える。
演算データ記憶手段のビット幅より大きいビット幅の演
算結果を生成し、かつ演算結果のうち前記演算データ記
憶手段に格納すべきデータとして前記演算データ記憶手
段のビット幅以下のデータ部分を指定する第１の演算ス
テップと、前記第１の演算ステップと同じ演算データに
よる同じ演算処理を繰り返して前記演算結果と同じ演算
結果を生成し、かつ演算結果のうち前記第１の演算ステ
ップによって指定されないデータ部分を前記演算データ
記憶手段に格納すべきデータとして指定する第２の演算
ステップと、前記演算結果のうち前記第１の演算命令と
前記第２の演算命令によって指定されるデータ部分を選
択してそれぞれ前記演算データ記憶手段に格納するステ
ップとを備える。
【００２１】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は本発明の実施
の形態による演算処理装置の構成を示すブロック図であ
る。図１において、この演算処理装置は、演算に必要な
データ及び演算結果を格納する記憶装置１０１、記憶装
置１０１から読み出した演算に必要なデータを保持する
一時記憶装置１０２、１０３、一時記憶装置１０２，１
０３に保持されたデータを用いて演算処理を行う演算装
置１０４、演算結果が記憶装置１０１のビット幅（バス
幅）より大きいビット幅の場合にその演算結果のうち演
算命令によって指定されるデータを選択する選択装置１
０５を備えて構成され、かつ演算結果が記憶装置１０１
のビット幅より大きいビット幅を持つ時演算結果のうち
記憶すべきデータを指定する演算命令群を有している。
て図面を参照して詳細に説明する。図１は本発明の実施
の形態による演算処理装置の構成を示すブロック図であ
る。図１において、この演算処理装置は、演算に必要な
データ及び演算結果を格納する記憶装置１０１、記憶装
置１０１から読み出した演算に必要なデータを保持する
一時記憶装置１０２、１０３、一時記憶装置１０２，１
０３に保持されたデータを用いて演算処理を行う演算装
置１０４、演算結果が記憶装置１０１のビット幅（バス
幅）より大きいビット幅の場合にその演算結果のうち演
算命令によって指定されるデータを選択する選択装置１
０５を備えて構成され、かつ演算結果が記憶装置１０１
のビット幅より大きいビット幅を持つ時演算結果のうち
記憶すべきデータを指定する演算命令群を有している。
【００２２】上記のように構成される演算処理装置にお
いて、以下に示すように、記憶装置１０１のビット幅よ
り大きいビット幅を持つ演算結果を生成する演算を行
い、その演算結果の一部のみを後の演算で使用する第１
の演算処理を実行する場合について説明する。
いて、以下に示すように、記憶装置１０１のビット幅よ
り大きいビット幅を持つ演算結果を生成する演算を行
い、その演算結果の一部のみを後の演算で使用する第１
の演算処理を実行する場合について説明する。
【００２３】 ： ｏｐ１ ｒ１， ｒ２， ｒ３ ｏｐ２ａ ｒ３， ｒ４， ｒ５ ｏｐ３ ｒ７， ｒ８ ： ここで、”ｏｐ２ａ”は本発明による命令群に属する演
算命令であり、記憶装置１０１のビット幅より大きいビ
ット幅を持つ演算結果を生成し、その一部を記憶装置１
０１に書き込む演算命令、”ｏｐｌ”及び”ｏｐ３”は
記憶装置１０１の幅以下のビット幅を持つ演算結果を生
成する演算命令である。例えば、記憶装置１０１のビッ
ト幅が３２ビットで、演算命令”ｏｐ２ａ”による演算
で生成される演算結果が６４ビットである場合、演算命
令”ｏｐ２ａ”は演算結果の一部である上位又は下位の
３２ビットを記憶装置１０１に書き込む。
算命令であり、記憶装置１０１のビット幅より大きいビ
ット幅を持つ演算結果を生成し、その一部を記憶装置１
０１に書き込む演算命令、”ｏｐｌ”及び”ｏｐ３”は
記憶装置１０１の幅以下のビット幅を持つ演算結果を生
成する演算命令である。例えば、記憶装置１０１のビッ
ト幅が３２ビットで、演算命令”ｏｐ２ａ”による演算
で生成される演算結果が６４ビットである場合、演算命
令”ｏｐ２ａ”は演算結果の一部である上位又は下位の
３２ビットを記憶装置１０１に書き込む。
【００２４】上述の演算処理では、演算命令”ｏｐ２
ａ”によって記憶装置１０１のビット幅より大きいビッ
ト幅を持つ演算結果を生成する演算を行い、その演算結
果の一部（記憶装置１０１のビット幅以下のデータ）の
みを記憶装置１０１に記憶して後の演算で使用する演算
例を示している。
ａ”によって記憶装置１０１のビット幅より大きいビッ
ト幅を持つ演算結果を生成する演算を行い、その演算結
果の一部（記憶装置１０１のビット幅以下のデータ）の
みを記憶装置１０１に記憶して後の演算で使用する演算
例を示している。
【００２５】図３に演算処理装置によって上記演算処理
を実行する場合のパイプライン動作図を示す。図３に示
すように、本発明の演算処理装置は、まず最初のサイク
ル（１）で、演算命令”ｏｐｌ”に必要なデータを記憶
装置１０１より読み出し、一時記憶装置１０２、１０３
に保持する。
を実行する場合のパイプライン動作図を示す。図３に示
すように、本発明の演算処理装置は、まず最初のサイク
ル（１）で、演算命令”ｏｐｌ”に必要なデータを記憶
装置１０１より読み出し、一時記憶装置１０２、１０３
に保持する。
【００２６】次のサイクル（２）で、一時記憶装置１０
２、１０３に保持されているデータを用いて演算装置１
０４により演算命令”ｏｐｌ”による演算を実行し、そ
の演算結果を記憶装置１０１に書き込む。そして、現サ
イクルにおいて、同時に、演算命令”ｏｐ２ａ”に必要
なデータを記憶装置１０１より読み出し、一時記憶装置
１０２、１０３に保持する。
２、１０３に保持されているデータを用いて演算装置１
０４により演算命令”ｏｐｌ”による演算を実行し、そ
の演算結果を記憶装置１０１に書き込む。そして、現サ
イクルにおいて、同時に、演算命令”ｏｐ２ａ”に必要
なデータを記憶装置１０１より読み出し、一時記憶装置
１０２、１０３に保持する。
【００２７】さらに次のサイクル（３）で、一時記憶装
置１０２、１０３に保持されているデータを用いて演算
命令”ｏｐ２ａ”による演算を行い、演算により得られ
た記憶装置１０１のビット幅より大きいビット幅の演算
結果の一部のデータ（例えば、上位の所定ビット）を選
択装置１０５によって選択し記憶装置１０１に書き込
む。同時に、演算命令”ｏｐ３”に必要なデータを記憶
装置１０１より読み出し、一時記憶装置１０２、１０３
に保持する。
置１０２、１０３に保持されているデータを用いて演算
命令”ｏｐ２ａ”による演算を行い、演算により得られ
た記憶装置１０１のビット幅より大きいビット幅の演算
結果の一部のデータ（例えば、上位の所定ビット）を選
択装置１０５によって選択し記憶装置１０１に書き込
む。同時に、演算命令”ｏｐ３”に必要なデータを記憶
装置１０１より読み出し、一時記憶装置１０２、１０３
に保持する。
【００２８】サイクル（４）で、一時記憶装置１０２、
１０３に保持されているデータを用いて演算命令”ｏｐ
３”による演算を実行し、その演算結果を記憶装置１０
１に書き込む。
１０３に保持されているデータを用いて演算命令”ｏｐ
３”による演算を実行し、その演算結果を記憶装置１０
１に書き込む。
【００２９】このように、記憶装置１０１のビット幅よ
り大きいビット幅を持つ演算結果を生成する演算を行
い、その演算結果の一部のみを後の演算で使用する演算
においては、本発明の命令群に属する記憶装置１０１の
幅より大きいビット幅を持つ演算結果を生成し、その演
算結果の一部を記憶装置１０２，１０３に書き込む演算
命令”ｏｐ２ａ”を用いることで、記憶装置のビット幅
を越える分のデータのために記憶装置への書き込みのた
めの特殊な処理が不要となり、次の演算を遅滞なく処理
することができる。また、上記のような演算命令を使用
することで、記憶装置１０１のビット幅を越える分の演
算結果の保持のためだけに使用する専用の一時記憶装置
を不要としている。
り大きいビット幅を持つ演算結果を生成する演算を行
い、その演算結果の一部のみを後の演算で使用する演算
においては、本発明の命令群に属する記憶装置１０１の
幅より大きいビット幅を持つ演算結果を生成し、その演
算結果の一部を記憶装置１０２，１０３に書き込む演算
命令”ｏｐ２ａ”を用いることで、記憶装置のビット幅
を越える分のデータのために記憶装置への書き込みのた
めの特殊な処理が不要となり、次の演算を遅滞なく処理
することができる。また、上記のような演算命令を使用
することで、記憶装置１０１のビット幅を越える分の演
算結果の保持のためだけに使用する専用の一時記憶装置
を不要としている。
【００３０】次に、上記のように構成される演算処理装
置において、以下に示すように、記憶装置１０１のビッ
ト幅より大きいビット幅を持つ演算結果を生成する演算
を行うと共に、その演算結果の全部を後の演算に使用す
る第２の演算処理の例について説明する。
置において、以下に示すように、記憶装置１０１のビッ
ト幅より大きいビット幅を持つ演算結果を生成する演算
を行うと共に、その演算結果の全部を後の演算に使用す
る第２の演算処理の例について説明する。
【００３１】 ： ｏｐｌ ｒ１， ｒ２， ｒ３ ｏｐ２ａ ｒ３， ｒ４， ｒ５ ｏｐ２ｂ ｒ３， ｒ４， ｒ６ ｏｐ３ ｒ７， ｒ８ ： ここで、”ｏｐ２ｂ”は本発明の命令群に属する演算命
令であり、記憶装置１０１のビット幅より大きいビット
幅を持つ演算結果を生成し、その一部を記憶装置に書き
込む演算命令である。この演算命令”ｏｐ２ｂ”は、演
算命令”ｏｐ２ａ”と同一の演算（同一の演算データ）
を行うと共に、演算命令”ｏｐ２ａ”において記憶装置
１０１に書き込まない演算結果の一部を記憶装置１０１
に書き込む。
令であり、記憶装置１０１のビット幅より大きいビット
幅を持つ演算結果を生成し、その一部を記憶装置に書き
込む演算命令である。この演算命令”ｏｐ２ｂ”は、演
算命令”ｏｐ２ａ”と同一の演算（同一の演算データ）
を行うと共に、演算命令”ｏｐ２ａ”において記憶装置
１０１に書き込まない演算結果の一部を記憶装置１０１
に書き込む。
【００３２】例えば、上述したように、記憶装置１０１
のビット幅が３２ビットで、演算命令”ｏｐ２ａ”によ
る演算で生成される演算結果が６４ビットである場合、
演算命令”ｏｐ２ａ”がその演算結果の一部である上位
の３２ビットを記憶装置１０１に書き込む演算命令であ
れば、演算命令”ｏｐ２ｂ”は同じデータによる演算に
より６４ビットの演算結果を生成し、その演算結果の一
部である下位の３２ビットを記憶装置１０１に書き込む
演算命令となる。
のビット幅が３２ビットで、演算命令”ｏｐ２ａ”によ
る演算で生成される演算結果が６４ビットである場合、
演算命令”ｏｐ２ａ”がその演算結果の一部である上位
の３２ビットを記憶装置１０１に書き込む演算命令であ
れば、演算命令”ｏｐ２ｂ”は同じデータによる演算に
より６４ビットの演算結果を生成し、その演算結果の一
部である下位の３２ビットを記憶装置１０１に書き込む
演算命令となる。
【００３３】図４に演算処理装置によって上記演算処理
を実行する場合のパイプライン動作図を示す。図４に示
すように、本発明の演算処理装置は、まず最初のサイク
ル（１）で、演算命令”ｏｐｌ”に必要なデータを記憶
装置１０１より読み出し、一時記憶装置１０２、１０３
に保持する。
を実行する場合のパイプライン動作図を示す。図４に示
すように、本発明の演算処理装置は、まず最初のサイク
ル（１）で、演算命令”ｏｐｌ”に必要なデータを記憶
装置１０１より読み出し、一時記憶装置１０２、１０３
に保持する。
【００３４】次のサイクル（２）で、一時記憶装置１０
２、１０３に保持されているデータを用いて演算命令”
ｏｐｌ”による演算を行い、演算結果を記憶装置１０１
に書き込む。同時に、演算命令”ｏｐ２ａ”に必要なデ
ータを記憶装置１０１より読み出し、一時記憶装置１０
２、１０３に保持する。
２、１０３に保持されているデータを用いて演算命令”
ｏｐｌ”による演算を行い、演算結果を記憶装置１０１
に書き込む。同時に、演算命令”ｏｐ２ａ”に必要なデ
ータを記憶装置１０１より読み出し、一時記憶装置１０
２、１０３に保持する。
【００３５】次のサイクル（３）で、一時記憶装置１０
２、１０３に保持されているデータを用いて演算命令”
ｏｐ２ａ”による演算を行い、演算により得られた記憶
装置１０１のビット幅より大きいビット幅の演算結果の
一部（例えば、上位の所定ビット）を記憶装置１０１に
書き込む。そして、同時に、演算命令”ｏｐ２ｂ”に必
要なデータを記憶装置１０１より読み出し、一時記憶装
置１０２、１０３に保持する。
２、１０３に保持されているデータを用いて演算命令”
ｏｐ２ａ”による演算を行い、演算により得られた記憶
装置１０１のビット幅より大きいビット幅の演算結果の
一部（例えば、上位の所定ビット）を記憶装置１０１に
書き込む。そして、同時に、演算命令”ｏｐ２ｂ”に必
要なデータを記憶装置１０１より読み出し、一時記憶装
置１０２、１０３に保持する。
【００３６】次のサイクル（４）で、一時記憶装置１０
２、１０３に保持されているデータを用いて演算命令”
ｏｐ２ｂ”による演算を行い、演算により得られた記憶
装置１０１のビット幅より大きいビット幅の演算結果の
一部（例えば、下位の所定ビット）を記憶装置１０１に
書き込む。同時に、演算命令”ｏｐ３”に必要なデータ
を記憶装置１０１より読み出し、一時記憶装置１０２、
１０３に保持する。
２、１０３に保持されているデータを用いて演算命令”
ｏｐ２ｂ”による演算を行い、演算により得られた記憶
装置１０１のビット幅より大きいビット幅の演算結果の
一部（例えば、下位の所定ビット）を記憶装置１０１に
書き込む。同時に、演算命令”ｏｐ３”に必要なデータ
を記憶装置１０１より読み出し、一時記憶装置１０２、
１０３に保持する。
【００３７】次のサイクル（５）で、一時記憶装置１０
２、１０３に保持されているデータを用いて演算命令”
ｏｐ３”による演算を実行し、その演算結果を記憶装置
１０１に書き込む。
２、１０３に保持されているデータを用いて演算命令”
ｏｐ３”による演算を実行し、その演算結果を記憶装置
１０１に書き込む。
【００３８】このように、記憶装置１０１のビット幅よ
り大きいビット幅を持つ演算結果を生成する演算を行
い、その演算結果の全部を後の演算に使用する演算にお
いては、本発明の命令群に属する記憶装置１０１のビッ
ト幅より大きいビット幅を持つ演算結果を生成しその一
部を記憶装置に書き込む演算命令”ｏｐ２ａ”と、演算
命令”ｏｐ２ａ”と同じ演算を行うと共に、演算命令”
ｏｐ２ａ”によって記憶装置１０１に書き込まれない部
分を記憶装置１０１に書き込む演算命令”ｏｐ２ｂ”を
用いることで、一時記憶装置に保持された記憶装置のビ
ット幅を越える分のデータのために記憶装置への書き込
みのための特殊な処理が不要となり、次の演算を遅滞な
く処理することができる。
り大きいビット幅を持つ演算結果を生成する演算を行
い、その演算結果の全部を後の演算に使用する演算にお
いては、本発明の命令群に属する記憶装置１０１のビッ
ト幅より大きいビット幅を持つ演算結果を生成しその一
部を記憶装置に書き込む演算命令”ｏｐ２ａ”と、演算
命令”ｏｐ２ａ”と同じ演算を行うと共に、演算命令”
ｏｐ２ａ”によって記憶装置１０１に書き込まれない部
分を記憶装置１０１に書き込む演算命令”ｏｐ２ｂ”を
用いることで、一時記憶装置に保持された記憶装置のビ
ット幅を越える分のデータのために記憶装置への書き込
みのための特殊な処理が不要となり、次の演算を遅滞な
く処理することができる。
【００３９】また、上記のような演算命令を使用するこ
とで、記憶装置１０１のビット幅を越える分の演算結果
の保持のためだけに使用する専用の一時記憶装置を不要
としている。
とで、記憶装置１０１のビット幅を越える分の演算結果
の保持のためだけに使用する専用の一時記憶装置を不要
としている。
【００４０】次に、本発明の実施例について図２及び図
５〜図７を用いて説明する。図２は本発明を適用した実
施例による５段パイプライン構造のＲＩＳＣ型のマイク
ロプロセッサの演算実行ユニットの構成ブロック図であ
る。ここで、２０１は３２ビット×３２本の記憶装置で
ある演算に必要なデータ及び演算結果を格納するレジス
タ・ファイル、２０２及び２０３はテンポラリ・レジス
タ、２０４は算術論理演算器、２０５は算術論理演算器
２０４のテンポラリ・レジスタ、２０６は積和演算器、
２０７は積和演算器２０６の中間レジスタ、２０８はデ
ータ・セレクタ、２０９はテンポラリ・レジスタであ
る。
５〜図７を用いて説明する。図２は本発明を適用した実
施例による５段パイプライン構造のＲＩＳＣ型のマイク
ロプロセッサの演算実行ユニットの構成ブロック図であ
る。ここで、２０１は３２ビット×３２本の記憶装置で
ある演算に必要なデータ及び演算結果を格納するレジス
タ・ファイル、２０２及び２０３はテンポラリ・レジス
タ、２０４は算術論理演算器、２０５は算術論理演算器
２０４のテンポラリ・レジスタ、２０６は積和演算器、
２０７は積和演算器２０６の中間レジスタ、２０８はデ
ータ・セレクタ、２０９はテンポラリ・レジスタであ
る。
【００４１】第７図に上記マイクロプロセッサの命令セ
ットの一覧を示す。図７に示す機械語命令セットのう
ち、演算命令“ｍｕｌｔ３”、演算命令“ｍａｃｔ３”
が本発明の実施例による命令セットである。
ットの一覧を示す。図７に示す機械語命令セットのう
ち、演算命令“ｍｕｌｔ３”、演算命令“ｍａｃｔ３”
が本発明の実施例による命令セットである。
【００４２】演算命令“ｍｕｌｔ３”を用いた演算“ｍ
ｕｌｔ３ ｒ３，ｒ４，ｒ５”においては、”ｒ３”
と”ｒ４”の３２ビット・データを乗算し、その乗算結
果である６４ビット・データのうち、上位３２ビット
を”ｒ５”に書き込むといった演算処理を行う。
ｕｌｔ３ ｒ３，ｒ４，ｒ５”においては、”ｒ３”
と”ｒ４”の３２ビット・データを乗算し、その乗算結
果である６４ビット・データのうち、上位３２ビット
を”ｒ５”に書き込むといった演算処理を行う。
【００４３】また、演算命令“ｍａｃｔ３”を用いた演
算“ｍａｃｔ３ ｒ３，ｒ４，ｒ５”においては、”ｒ
３”と”ｒ４”の３２ビット・データを乗算し、その乗
算結果である６４ビット・データのうち、上位３２ビッ
トと”ｒ５”の内容を加算し加算結果を”ｒ５”に書き
込むといった演算処理を行う。
算“ｍａｃｔ３ ｒ３，ｒ４，ｒ５”においては、”ｒ
３”と”ｒ４”の３２ビット・データを乗算し、その乗
算結果である６４ビット・データのうち、上位３２ビッ
トと”ｒ５”の内容を加算し加算結果を”ｒ５”に書き
込むといった演算処理を行う。
【００４４】この演算命令“ｍｕｌｔ３”、演算命令
“ｍａｃｔ３”は、上述した演算命令”ｏｐ２ａ”の種
類に含まれる具体的な演算命令である。
“ｍａｃｔ３”は、上述した演算命令”ｏｐ２ａ”の種
類に含まれる具体的な演算命令である。
【００４５】本実施例の動作について上記演算命令“ｍ
ｕｌｔ３”を使用した以下に示す命令列の実行を例に説
明する。この命令列での演算処理は、実施の形態で説明
した記憶装置１０１のビット幅より大きいビット幅を持
つ演算結果を生成する演算を行い、その演算結果の一部
のみを後の演算で使用する第１の演算処理に対応してい
る。
ｕｌｔ３”を使用した以下に示す命令列の実行を例に説
明する。この命令列での演算処理は、実施の形態で説明
した記憶装置１０１のビット幅より大きいビット幅を持
つ演算結果を生成する演算を行い、その演算結果の一部
のみを後の演算で使用する第１の演算処理に対応してい
る。
【００４６】 ： ｘｏｒ ｒｌ， ｒ２ ｍｕｌｔ３ ｒ３， ｒ４， ｒ５ ａｄｄ ｒ７，ｒ８ ： 図５は、上記のような命令列を本実施例のマイクロプロ
セッサによって実行する場合のパイプライン動作図であ
る。
セッサによって実行する場合のパイプライン動作図であ
る。
【００４７】マイクロプロセッサは、最初のステップ
（１）でまず機械語命令ｘｏｒを読み込む。次のサイク
ル（２）で、機械語命令ｍｕｌｔ３を読み込むと同時
に、演算命令ｘｏｒに必要なデータをレジスタ・ファイ
ル２０１より読み出し、テンポラリ・レジスタ２０２、
２０３に保持する。
（１）でまず機械語命令ｘｏｒを読み込む。次のサイク
ル（２）で、機械語命令ｍｕｌｔ３を読み込むと同時
に、演算命令ｘｏｒに必要なデータをレジスタ・ファイ
ル２０１より読み出し、テンポラリ・レジスタ２０２、
２０３に保持する。
【００４８】次のサイクル（３）で、機械語命令ａｄｄ
を読み込む。同時にテンポラリ・レジスタ２０２、２０
３に保持されているデータを用いて算術論理演算器２０
４で演算命令ｘｏｒの演算を行い、その演算結果をテン
ポラリ・レジスタ２０５に保持する。同時に、演算命令
ｍｕｌｔ３に必要なデータをレジスタ・ファイル２０１
より読み出し、テンポラリ・レジスタ２０２、２０３に
保持する。
を読み込む。同時にテンポラリ・レジスタ２０２、２０
３に保持されているデータを用いて算術論理演算器２０
４で演算命令ｘｏｒの演算を行い、その演算結果をテン
ポラリ・レジスタ２０５に保持する。同時に、演算命令
ｍｕｌｔ３に必要なデータをレジスタ・ファイル２０１
より読み出し、テンポラリ・レジスタ２０２、２０３に
保持する。
【００４９】次のサイクル（４）で、テンポラリ・レジ
スタ２０５に保持されている演算命令ｘｏｒの演算結果
をテンポラリ・レジスタ２０９に書き込む。同時にテン
ポラリ・レジスタ２０２、２０３に保持されているデー
タを用いて積和演算器２０４で演算命令ｍｕｌｔ３の演
算を開始し、その演算の途中結果を中間レジスタ２０７
に保持する。同時に、演算命令ａｄｄに必要なデータを
レジスタ・ファイル２０１より読み出し、かつテンポラ
リ・レジスタ２０２、２０３に保持する。
スタ２０５に保持されている演算命令ｘｏｒの演算結果
をテンポラリ・レジスタ２０９に書き込む。同時にテン
ポラリ・レジスタ２０２、２０３に保持されているデー
タを用いて積和演算器２０４で演算命令ｍｕｌｔ３の演
算を開始し、その演算の途中結果を中間レジスタ２０７
に保持する。同時に、演算命令ａｄｄに必要なデータを
レジスタ・ファイル２０１より読み出し、かつテンポラ
リ・レジスタ２０２、２０３に保持する。
【００５０】次のサイクル（５）で、テンポラリ・レジ
スタ２０９に保持されている演算命令ｘｏｒの演算結果
をレジスタ・ファイル２０１に書き込む。同時に中間レ
ジスタ２０７に保持されているデータを用いて積和演算
器２０６で演算命令ｍｕｌｔ３による後半の演算を行
い、その演算結果の上位３２ビットをテンポラリ・レジ
スタ３０９に保持する。同時に、テンポラリ・レジスタ
２０２、２０３に保持されているデータを用いて算術論
理演算器２０４で演算命令ａｄｄによる演算を行い、そ
の演算結果をテンポラリ・レジスタ２０５に保持する。
スタ２０９に保持されている演算命令ｘｏｒの演算結果
をレジスタ・ファイル２０１に書き込む。同時に中間レ
ジスタ２０７に保持されているデータを用いて積和演算
器２０６で演算命令ｍｕｌｔ３による後半の演算を行
い、その演算結果の上位３２ビットをテンポラリ・レジ
スタ３０９に保持する。同時に、テンポラリ・レジスタ
２０２、２０３に保持されているデータを用いて算術論
理演算器２０４で演算命令ａｄｄによる演算を行い、そ
の演算結果をテンポラリ・レジスタ２０５に保持する。
【００５１】次のサイクル（６）で、テンポラリ・レジ
スタ２０９に保持されている演算命令ｍｕｌｔ３による
演算結果をレジスタ・ファイル２０１に書き込む。同時
にテンポラリ・レジスタ２０６に保持されている演算命
令ａｄｄの演算結果をテンポラリ・レジスタ２０９に書
き込む。次のサイクル（７）で、テンポラリ・レジスタ
２０９に保持されている演算命令ａｄｄによる演算結果
をレジスタ・ファイル２０１に書き込む。
スタ２０９に保持されている演算命令ｍｕｌｔ３による
演算結果をレジスタ・ファイル２０１に書き込む。同時
にテンポラリ・レジスタ２０６に保持されている演算命
令ａｄｄの演算結果をテンポラリ・レジスタ２０９に書
き込む。次のサイクル（７）で、テンポラリ・レジスタ
２０９に保持されている演算命令ａｄｄによる演算結果
をレジスタ・ファイル２０１に書き込む。
【００５２】このように、本実施例のマイクロプロセッ
サは、パイプライン動作を乱す複雑な制御を行うことな
く、３２ビット・データどうしの乗算を行い、必要な上
位３２ビットの演算結果を得ることが可能である。
サは、パイプライン動作を乱す複雑な制御を行うことな
く、３２ビット・データどうしの乗算を行い、必要な上
位３２ビットの演算結果を得ることが可能である。
【００５３】また、マイクロプロセッサは、その命令セ
ットに機械語命令である演算命令“ｍｕｌｔ１３”を持
つ。この演算命令“ｍｕｌｔ１３”を用いた演算”ｍｕ
ｌｔ１３ ｒ３，ｒ４，ｒ５”は、”ｒ３”と”ｒ４”
の３２ビット・データを乗算し、その乗算結果の６４ビ
ット・データのうち、下位３２ビットを”ｒ５”に書き
込むといった演算処理を行う。この演算命令“ｍｕｌｔ
１３”は、上述した演算命令”ｏｐ２ｂ”の種類に含ま
れる具体的な演算命令である。すなわち、この演算命令
“ｍｕｌｔ１３”では、演算命令“ｍｕｌｔ３”と同じ
演算を行い、かつ演算命令“ｍｕｌｔ３”が記憶装置に
書き込まない演算結果の一部を記憶装置に書き込む。
ットに機械語命令である演算命令“ｍｕｌｔ１３”を持
つ。この演算命令“ｍｕｌｔ１３”を用いた演算”ｍｕ
ｌｔ１３ ｒ３，ｒ４，ｒ５”は、”ｒ３”と”ｒ４”
の３２ビット・データを乗算し、その乗算結果の６４ビ
ット・データのうち、下位３２ビットを”ｒ５”に書き
込むといった演算処理を行う。この演算命令“ｍｕｌｔ
１３”は、上述した演算命令”ｏｐ２ｂ”の種類に含ま
れる具体的な演算命令である。すなわち、この演算命令
“ｍｕｌｔ１３”では、演算命令“ｍｕｌｔ３”と同じ
演算を行い、かつ演算命令“ｍｕｌｔ３”が記憶装置に
書き込まない演算結果の一部を記憶装置に書き込む。
【００５４】次いで、本実施例のマイクロプロセッサの
動作について上記演算命令“ｍｕｌｔ３”と演算命令
“ｍｕｌｔ１３”を使用した以下に示す命令列の実行を
例に説明する。この命令列での演算処理は、実施の形態
で説明した記憶装置のビット幅より大きいビット幅を持
つ演算結果を生成する演算を行い、その演算結果の全部
を後の演算で使用する第２の演算処理に対応している。
動作について上記演算命令“ｍｕｌｔ３”と演算命令
“ｍｕｌｔ１３”を使用した以下に示す命令列の実行を
例に説明する。この命令列での演算処理は、実施の形態
で説明した記憶装置のビット幅より大きいビット幅を持
つ演算結果を生成する演算を行い、その演算結果の全部
を後の演算で使用する第２の演算処理に対応している。
【００５５】 ： ｘｏｒ ｒ１， ｒ２ ｍｕｌｔ３ ｒ３， ｒ４， ｒ５ ｍｕｌｔ１３ ｒ３， ｒ４， ｒ６ ａｄｄ ｒ７， ｒ８ ： 図６は、上述した命令列のパイプライン動作図である。
マイクロプロセッサは、まずサイクル（１）で演算命
令”ｘｏｒ”を読み込む。
マイクロプロセッサは、まずサイクル（１）で演算命
令”ｘｏｒ”を読み込む。
【００５６】次のサイクル（２）で、演算命令”ｍｕｌ
ｔ３”を読み込む。同時に演算命令ｘｏｒに必要なデー
タをレジスタ・ファイル２０１より読み出し、テンポラ
リ・レジスタ２０２、２０３に保持する。
ｔ３”を読み込む。同時に演算命令ｘｏｒに必要なデー
タをレジスタ・ファイル２０１より読み出し、テンポラ
リ・レジスタ２０２、２０３に保持する。
【００５７】次のサイクル（３）で、演算命令”ｍｕｌ
ｔ１３”を読み込む。同時にテンポラリ・レジスタ２０
２、２０３に保持されているデータを用いて算術論理演
算器２０４で演算命令”ｘｏｒ”による演算を行い、演
算結果をテンポラリ・レジスタ２０５に保持する。同時
に、演算命令”ｍｕｌｔ３”に必要なデータをレジスタ
・ファイル２０１より読み出し、テンポラリ・レジスタ
２０２、２０３に保持する。
ｔ１３”を読み込む。同時にテンポラリ・レジスタ２０
２、２０３に保持されているデータを用いて算術論理演
算器２０４で演算命令”ｘｏｒ”による演算を行い、演
算結果をテンポラリ・レジスタ２０５に保持する。同時
に、演算命令”ｍｕｌｔ３”に必要なデータをレジスタ
・ファイル２０１より読み出し、テンポラリ・レジスタ
２０２、２０３に保持する。
【００５８】次のサイクル（４）で、演算命令”ａｄ
ｄ”を読み込む。同時にテンポラリ・レジスタ２０５に
保持されている演算命令”ｘｏｒ”の演算結果をテンポ
ラリ・レジスタ２０９に書き込む。同時にテンポラリ・
レジスタ２０２、２０３に保持されているデータを用い
て積和演算器２０６で演算命令”ｍｕｌｔ３”による演
算を開始し、演算の途中結果を中間レジスタ２０７に保
持する。同時に、演算命令”ｍｕｌｔ１３”に必要なデ
ータをレジスタ・ファイル２０１より読み出し、テンポ
ラリ・レジスタ２０２、２０３に保持する。
ｄ”を読み込む。同時にテンポラリ・レジスタ２０５に
保持されている演算命令”ｘｏｒ”の演算結果をテンポ
ラリ・レジスタ２０９に書き込む。同時にテンポラリ・
レジスタ２０２、２０３に保持されているデータを用い
て積和演算器２０６で演算命令”ｍｕｌｔ３”による演
算を開始し、演算の途中結果を中間レジスタ２０７に保
持する。同時に、演算命令”ｍｕｌｔ１３”に必要なデ
ータをレジスタ・ファイル２０１より読み出し、テンポ
ラリ・レジスタ２０２、２０３に保持する。
【００５９】次のサイクル（５）で、テンポラリ・レジ
スタ２０９に保持されている演算命令”ｘｏｒ”の演算
結果をレジスタ・ファイル２０１に書き込む。同時に中
間レジスタ２０７に保持されているデータを用いて積和
演算器２０６で演算命令”ｍｕｌｔ３”の後半の演算を
行い、その演算結果の上位３２ビットをテンポラリ・レ
ジスタ２０９に保持する。同時に、テンポラリ・レジス
タ２０２、２０３に保持されているデータを用いて積和
演算器２０６で演算命令”ｍｕｌｔ１３”による演算を
開始し、演算の途中結果を中間レジスタ２０７に保持す
る。同時に、演算命令”ａｄｄ”に必要なデータをレジ
スタ・ファイル２０１より読み出し、テンポラリ・レジ
スタ２０２、２０３に保持する。
スタ２０９に保持されている演算命令”ｘｏｒ”の演算
結果をレジスタ・ファイル２０１に書き込む。同時に中
間レジスタ２０７に保持されているデータを用いて積和
演算器２０６で演算命令”ｍｕｌｔ３”の後半の演算を
行い、その演算結果の上位３２ビットをテンポラリ・レ
ジスタ２０９に保持する。同時に、テンポラリ・レジス
タ２０２、２０３に保持されているデータを用いて積和
演算器２０６で演算命令”ｍｕｌｔ１３”による演算を
開始し、演算の途中結果を中間レジスタ２０７に保持す
る。同時に、演算命令”ａｄｄ”に必要なデータをレジ
スタ・ファイル２０１より読み出し、テンポラリ・レジ
スタ２０２、２０３に保持する。
【００６０】次のサイクル（６）で、テンポラリ・レジ
スタ２０９に保持されている演算命令”ｍｕｌｔ３”の
演算結果をレジスタ・ファイル２０１に書き込む。同時
に中間レジスタ２０７に保持されているデータを用いて
積和演算器２０６で演算命令”ｍｕｌｔ１３”による後
半の演算を行い、演算結果の上位３２ビットをテンポラ
リ・レジスタ２０９に保持する。同時に、テンポラリ・
レジスタ２０２、２０３に保持されているデータを用い
て算術論理演算器２０４で演算命令”ａｄｄ”の演算を
行い、かつその演算結果をテンポラリ・レジスタ２０６
に保持する。
スタ２０９に保持されている演算命令”ｍｕｌｔ３”の
演算結果をレジスタ・ファイル２０１に書き込む。同時
に中間レジスタ２０７に保持されているデータを用いて
積和演算器２０６で演算命令”ｍｕｌｔ１３”による後
半の演算を行い、演算結果の上位３２ビットをテンポラ
リ・レジスタ２０９に保持する。同時に、テンポラリ・
レジスタ２０２、２０３に保持されているデータを用い
て算術論理演算器２０４で演算命令”ａｄｄ”の演算を
行い、かつその演算結果をテンポラリ・レジスタ２０６
に保持する。
【００６１】次のサイクル（７）で、テンポラリ・レジ
スタ２０９に保持されている演算命令”ｍｕｌｔ１３”
の演算結果をレジスタ・ファイル２０１に書き込む。同
時にテンポラリ・レジスタ２０５に保持されている演算
命令”ａｄｄ”の演算結果をテンポラリ・レジスタ２０
９に書き込む。
スタ２０９に保持されている演算命令”ｍｕｌｔ１３”
の演算結果をレジスタ・ファイル２０１に書き込む。同
時にテンポラリ・レジスタ２０５に保持されている演算
命令”ａｄｄ”の演算結果をテンポラリ・レジスタ２０
９に書き込む。
【００６２】次のサイクル（８）で、テンポラリ・レジ
スタ２０９に保持されている演算命令”ａｄｄ”の演算
結果をレジスタ・ファイル２０１に書き込む。
スタ２０９に保持されている演算命令”ａｄｄ”の演算
結果をレジスタ・ファイル２０１に書き込む。
【００６３】このように第２実施例のマイクロプロセッ
サでは、パイプライン動作を乱す複雑な制御を行うこと
なく、３２ビット・データどうしの乗算を行うことによ
り、記憶装置であるレジスタ・ファイル２０１のビット
幅より大きい６４ビットの演算結果を得ることができ
る。
サでは、パイプライン動作を乱す複雑な制御を行うこと
なく、３２ビット・データどうしの乗算を行うことによ
り、記憶装置であるレジスタ・ファイル２０１のビット
幅より大きい６４ビットの演算結果を得ることができ
る。
【００６４】以上好ましい実施例をあげて本発明を説明
したが、本発明は必ずしも上記実施例の内容に限定され
るものではない。
したが、本発明は必ずしも上記実施例の内容に限定され
るものではない。
【００６５】
【発明の効果】以上説明したように本発明の演算処理装
置及びその演算処理方法によれば、以下に示すような効
果が得られる。
置及びその演算処理方法によれば、以下に示すような効
果が得られる。
【００６６】第１に、記憶装置のビット幅より大きいビ
ット幅を持つ演算結果を生成する演算を行う際、演算結
果の必要な部分のみを記憶装置に選択的に書き込む構成
としたので、記憶装置のビット幅より大きいビット幅を
持つ演算結果を生成する演算で記憶装置のビット幅を越
える分の演算結果を保持するための専用の一時記憶装置
を設ける必要性がなくなる。
ット幅を持つ演算結果を生成する演算を行う際、演算結
果の必要な部分のみを記憶装置に選択的に書き込む構成
としたので、記憶装置のビット幅より大きいビット幅を
持つ演算結果を生成する演算で記憶装置のビット幅を越
える分の演算結果を保持するための専用の一時記憶装置
を設ける必要性がなくなる。
【００６７】第２に、記憶装置のビット幅より大きいビ
ット幅を持つ演算結果を生成する演算を行う際、必要な
部分の演算結果を記憶装置に選択的に書き込むことによ
り、特殊な処理によってパイプライン動作による演算処
理を乱す事なく必要な演算結果が得られるため、記憶装
置のビット幅より大きいビット幅を持つ演算結果を生成
する演算を行う際でも規則的なパイプライン動作による
処理を維持でき、制御を簡略化することができる。
ット幅を持つ演算結果を生成する演算を行う際、必要な
部分の演算結果を記憶装置に選択的に書き込むことによ
り、特殊な処理によってパイプライン動作による演算処
理を乱す事なく必要な演算結果が得られるため、記憶装
置のビット幅より大きいビット幅を持つ演算結果を生成
する演算を行う際でも規則的なパイプライン動作による
処理を維持でき、制御を簡略化することができる。
【００６８】第３に、記憶装置のビット幅より大きいビ
ット幅を持つ演算結果の全てを必要とする場合、同じ演
算データによる同じ演算処理を繰り返して同じ演算結果
を生成し、複数の演算結果のうち互いに異なるデータ部
分であって記憶装置のビット幅以下のデータ部分を、複
数の演算結果からそれぞれ選択して記憶装置に格納する
ことにより、記憶装置のビット幅を越える分の演算結果
を保持するためだけに使用する専用の一時記憶装置を設
ける必要がないと共に、特殊な処理によってパイプライ
ン動作による演算処理を乱すことなく記憶装置のビット
幅より大きいビット幅の演算結果を得ることが可能とな
る。
ット幅を持つ演算結果の全てを必要とする場合、同じ演
算データによる同じ演算処理を繰り返して同じ演算結果
を生成し、複数の演算結果のうち互いに異なるデータ部
分であって記憶装置のビット幅以下のデータ部分を、複
数の演算結果からそれぞれ選択して記憶装置に格納する
ことにより、記憶装置のビット幅を越える分の演算結果
を保持するためだけに使用する専用の一時記憶装置を設
ける必要がないと共に、特殊な処理によってパイプライ
ン動作による演算処理を乱すことなく記憶装置のビット
幅より大きいビット幅の演算結果を得ることが可能とな
る。
【図１】 本発明の実施の形態による演算処理装置の構
成を示すブロック図である。
成を示すブロック図である。
【図２】 本発明を適用した実施例によるマイクロプロ
セッサの構成を示すブロック図である。
セッサの構成を示すブロック図である。
【図３】 本発明の実施の形態の第１の演算処理のパイ
プライン動作図である。
プライン動作図である。
【図４】 本発明の実施の形態の第２の演算処理のパイ
プライン動作図である。
プライン動作図である。
【図５】 本発明の実施例の第１のパイプライン動作図
である。
である。
【図６】 本発明の実施例の第２のパイプライン動作図
である。
である。
【図７】 本発明の実施例が備える命令コードの一覧を
示す図である。
示す図である。
【図８】 従来の演算処理装置の構成を示すブロック図
である。
である。
【図９】 従来例におけるパイプライン動作図である。
１０１ 記憶装置 １０２ ー時記憶装置 １０３ ー時記憶装置 １０４ 演算装置 １０５ 選択装置 ２０１ レジスタ・ファイル ２０２ テンポラリ・レジスタ ２０３ テンポラリ・レジスタ ２０４ 算術論理演算器 ２０５ テンポラリ・レジスタ ２０６ 積和演算器 ２０７ 中間レジスタ ２０８ データ・セレクタ ２０９ テンポラリ・レジスタ
Claims (7)
- 【請求項１】 演算に必要なデータ及び演算結果を格納
する演算データ記憶手段と、 前記演算データ記憶手段から読み出した演算データを用
いて演算処理を行う演算実行手段と、 前記演算実行手段による演算結果が前記演算データ記憶
手段のビット幅より大きいビット幅の場合に、前記演算
結果のうち前記演算データ記憶手段のビット幅以下のデ
ータ部分であって後の演算に必要なデータ部分を選択し
て前記演算データ記憶手段に格納する選択手段とを備え
たことを特徴とする演算処理装置。 - 【請求項２】 前記演算実行手段によって実行され、前
記演算データ記憶手段のビット幅より大きいビット幅の
演算結果を生成し、かつ演算結果のうち前記演算データ
記憶手段に格納すべきデータとして前記演算データ記憶
手段のビット幅以下のデータ部分であって後の演算に必
要なデータ部分を指定する演算命令群を有し、 前記選択手段は、前記演算結果のうち前記演算命令群で
指定されるデータ部分を選択することを特徴とする請求
項１に記載の演算処理装置。 - 【請求項３】 演算に必要なデータ及び演算結果を格納
する演算データ記憶手段と、 前記演算データ記憶手段から読み出した演算データを用
いて演算処理を行う演算実行手段と、 前記演算実行手段による演算結果が前記演算データ記憶
手段のビット幅より大きいビット幅の場合に、前記演算
結果のうち前記演算データ記憶手段のビット幅以下のデ
ータ部分を選択して前記演算データ記憶手段に格納する
選択手段とを備え、 前記演算実行手段では、演算結果が前記演算データ記憶
手段のビット幅より大きいビット幅の場合に、同じ演算
データによる同じ演算処理を繰り返して前記演算結果と
同じ演算結果を生成し、 前記選択手段では、複数の前記演算結果のうち互いに異
なるデータ部分であって前記前記演算データ記憶手段の
ビット幅以下のデータ部分を、複数の前記演算結果から
それぞれ選択して前記演算データ記憶手段に格納するこ
とを特徴とする演算処理装置。 - 【請求項４】 前記演算実行手段によって実行され、前
記演算データ記憶手段のビット幅より大きいビット幅の
演算結果を生成し、かつ演算結果のうち前記演算データ
記憶手段に格納すべきデータとして前記演算データ記憶
手段のビット幅以下のデータ部分を指定する第１の演算
命令と前記第１の演算命令と同じ演算データによる同じ
演算処理を繰り返して前記演算結果と同じ演算結果を生
成し、かつ演算結果のうち前記第１の演算命令によって
指定されないデータ部分を前記演算データ記憶手段に格
納すべきデータとして指定する第２の演算命令を含む演
算命令群を有し、 前記選択手段は、前記演算結果のうち前記第１の演算命
令と前記第２の演算命令によって指定されるデータ部分
を選択してそれぞれ前記演算データ記憶手段に格納する
ことを特徴とする請求項３に記載の演算処理装置。 - 【請求項５】 演算データ記憶手段に格納された演算デ
ータの演算を行うと共に、該演算による演算結果を前記
演算データ記憶手段に格納する演算処理方法において、 前記演算結果が前記演算データ記憶手段のビット幅より
大きいビット幅の場合に、前記演算結果のうち前記演算
データ記憶手段のビット幅以下のデータ部分であって後
の演算に必要とするデータ部分を選択して前記演算デー
タ記憶手段に格納することを特徴とする演算処理方法。 - 【請求項６】 演算データ記憶手段に格納された演算デ
ータの演算を行うと共に、該演算による演算結果を前記
演算データ記憶手段に格納する演算処理方法において、 演算結果が前記演算データ記憶手段のビット幅より大き
いビット幅の場合に、同じ演算データによる同じ演算処
理を繰り返して前記演算結果と同じ演算結果を生成し、 複数の前記演算結果のうち互いに異なるデータ部分であ
って前記前記演算データ記憶手段のビット幅以下のデー
タ部分を、複数の前記演算結果からそれぞれ選択して前
記演算データ記憶手段に格納することを特徴とする演算
処理方法。 - 【請求項７】 前記演算データ記憶手段のビット幅より
大きいビット幅の演算結果を生成し、かつ演算結果のう
ち前記演算データ記憶手段に格納すべきデータとして前
記演算データ記憶手段のビット幅以下のデータ部分を指
定する第１の演算ステップと、 前記第１の演算ステップと同じ演算データによる同じ演
算処理を繰り返して前記演算結果と同じ演算結果を生成
し、かつ演算結果のうち前記第１の演算ステップによっ
て指定されないデータ部分を前記演算データ記憶手段に
格納すべきデータとして指定する第２の演算ステップ
と、 前記演算結果のうち前記第１の演算命令と前記第２の演
算命令によって指定されるデータ部分を選択してそれぞ
れ前記演算データ記憶手段に格納するステップとを備え
ることを特徴とする請求項６に記載の演算処理方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8234741A JP2885197B2 (ja) | 1996-08-16 | 1996-08-16 | 演算処理装置及び演算処理方法 |
| US08/910,027 US5854919A (en) | 1996-08-16 | 1997-08-12 | Processor and its operation processing method for processing operation having bit width exceeding data width of bit storage unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8234741A JP2885197B2 (ja) | 1996-08-16 | 1996-08-16 | 演算処理装置及び演算処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1063503A true JPH1063503A (ja) | 1998-03-06 |
| JP2885197B2 JP2885197B2 (ja) | 1999-04-19 |
Family
ID=16975640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8234741A Expired - Fee Related JP2885197B2 (ja) | 1996-08-16 | 1996-08-16 | 演算処理装置及び演算処理方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5854919A (ja) |
| JP (1) | JP2885197B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060230198A1 (en) * | 2005-03-30 | 2006-10-12 | Kabushiki Kaisha Toshiba | Data processing circuit, data processing method and image forming apparatus |
| US20100199067A1 (en) * | 2009-02-02 | 2010-08-05 | International Business Machines Corporation | Split Vector Loads and Stores with Stride Separated Words |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55138156A (en) * | 1979-04-16 | 1980-10-28 | Hitachi Ltd | Information processor |
| US5168571A (en) * | 1990-01-24 | 1992-12-01 | International Business Machines Corporation | System for aligning bytes of variable multi-bytes length operand based on alu byte length and a number of unprocessed byte data |
| JPH04172533A (ja) * | 1990-11-07 | 1992-06-19 | Toshiba Corp | 電子計算機 |
| US5680632A (en) * | 1992-12-24 | 1997-10-21 | Motorola, Inc. | Method for providing an extensible register in the first and second data processing systems |
| US5615402A (en) * | 1993-10-18 | 1997-03-25 | Cyrix Corporation | Unified write buffer having information identifying whether the address belongs to a first write operand or a second write operand having an extra wide latch |
| US5590352A (en) * | 1994-04-26 | 1996-12-31 | Advanced Micro Devices, Inc. | Dependency checking and forwarding of variable width operands |
-
1996
- 1996-08-16 JP JP8234741A patent/JP2885197B2/ja not_active Expired - Fee Related
-
1997
- 1997-08-12 US US08/910,027 patent/US5854919A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2885197B2 (ja) | 1999-04-19 |
| US5854919A (en) | 1998-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8595280B2 (en) | Apparatus and method for performing multiply-accumulate operations | |
| JPS6077265A (ja) | ベクトル処理装置 | |
| JPH02226420A (ja) | 浮動小数点演算実行装置 | |
| JPS61107431A (ja) | 演算装置 | |
| JP3237858B2 (ja) | 演算装置 | |
| JPH03286332A (ja) | デジタルデータ処理装置 | |
| JP2885197B2 (ja) | 演算処理装置及び演算処理方法 | |
| JPH0650512B2 (ja) | デ−タ処理装置 | |
| US6981130B2 (en) | Forwarding the results of operations to dependent instructions more quickly via multiplexers working in parallel | |
| JP2020502669A (ja) | ベクトル生成命令 | |
| JPH0528431B2 (ja) | ||
| JP2812610B2 (ja) | パイプライン制御方式 | |
| KR100246465B1 (ko) | 마이크로프로세서 스택 명령어의 수행사이클을 줄이기 위한 장치 및 그 방법 | |
| JP2009059187A (ja) | マイクロプロセッサおよびデータ処理方法 | |
| JPS60204029A (ja) | 信号処理装置 | |
| JP2819733B2 (ja) | 情報処理装置 | |
| JP3825709B2 (ja) | パイプライン処理方法及びプロセッサ装置 | |
| JP3523407B2 (ja) | 情報処理装置 | |
| JP3088956B2 (ja) | 演算装置 | |
| JP3693873B2 (ja) | マスクビット数演算装置、ベクトル処理装置、情報処理装置 | |
| JPS6162174A (ja) | 情報婦理装置 | |
| JPS60144874A (ja) | ベクトルデ−タ処理装置 | |
| JPH0218732B2 (ja) | ||
| JP2004303058A (ja) | ベクトルプロセッサおよびそのデータ処理方法 | |
| JPH0222417B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080212 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090212 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100212 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100212 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110212 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110212 Year of fee payment: 12 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110212 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110212 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120212 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140212 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |