JPH1063361A - 基準電圧源回路 - Google Patents

Abstract

(57)【要約】 【課題】 ＣＭＯＳ型の半導体集積回路に搭載される高
精度な基準電圧源回路を提供すること。 【解決手段】 基準電圧発生回路１と基準電圧補償回路
２とからなり、基準電圧回路１は電源電圧Ｖｄｄと接地
電圧ＧＮＤの間に抵抗Ｒ３，Ｒ２，Ｒ１をこの順に直列
に接続し、また、基準電圧補償回路２はＰＭＯＳトラン
ジスタＭＤ２，ＭＤ１をＶｄｄとＧＮＤの間にこの順に
直列接続してある。上記二つの回路間でＭＤ１のソース
と、Ｒ２とＲ１の接続点との二点を接続し、Ｒ２とＲ３
との接続点を、求める基準電圧として外部に出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、特にＣＭＯＳ型の
半導体集積回路に搭載される高精度な基準電圧源回路に
関するものである。

【０００２】

【従来の技術】従来の基準電圧源回路の１例を図５を参
照しつつ説明する。この基準電圧源回路は、基準電圧発
生回路１からなり、高位側電源電圧（以下、電源電圧と
称す）Ｖｄｄと、低位側電源電圧（以下、接地電圧と称
す）ＧＮＤ間に、抵抗Ｒ１と抵抗Ｒ２が直列接続されて
おり、この直列接続点ａを基準電圧出力Ｖａとし、下式
（１）で表わせるＶａを出力する。 Ｖａ＝｛Ｒ１／（Ｒ１＋Ｒ２）×Ｖｄｄ｝ ‐‐‐‐‐‐‐‐（１） また、近年基準電圧源の高精度化要求が強まっている
中、前述した基準電圧源では要求を満足できないため、
例えば特開昭６０−６８７２６号広報に記載の技術が提
案されている。

【０００３】同広報記載の回路を示した図６を参照する
と、基準電圧源回路は、基準電圧発生回路１１と比較器
１３と基準電圧補償回路１２とを備えている。基準電圧
発生回路１１は、電源電圧Ｖｄｄと接地電圧ＧＮＤ間
に、抵抗Ｒ１と抵抗Ｒ２と抵抗Ｒ３とが直列接続されて
構成される。比較器１３は、前記抵抗Ｒ２と前記抵抗Ｒ
３との直列接続点ａを一方の入力端子に、入力端子ＩＮ
を他方の入力端子として構成される。基準電圧補償回路
１２は、外部入力端子１０を反転入力に接続した増幅器
Ａｍｐ１４と、外部入力端子１０を反転入力に接続し、
かつ、前記増幅器Ａｍｐ１４の正転入力を正転入力に接
続した増幅器Ａｍｐ１５と、前記増幅器Ａｍｐ１４の出
力をベ一スに接続したＰＮＰトランジスターＱ１と、前
記増幅器Ａｍｐ１５の出力をベースに接続したＮＰＮト
ランジスターＱ２と、一方の端子を前記ＧＮＤに接続し
他方の端子を前記ＮＰＮトランジスターＱ２のエミッタ
ーに接続した抵抗素子Ｒ４と、一方の端子を前記Ｖｄｄ
に接続し他方の端子を前記ＰＮＰトランジスターＱ１の
エミッターに接続した抵抗Ｒ５とを備え、前記抵抗Ｒ１
と前記抵抗Ｒ２の直列接続点ｂと前記ＰＮＰトランジス
ターＱ１及び前記ＮＰＮトランジスターＱ２のコレクタ
と前記増幅器Ａｍｐ１４及び前記増幅器Ａｍｐ１５の正
転入力とを接続して構成される。

【０００４】上述した図６の中の基準電圧発生回路１１
の直列接続点ａの基準電圧出力Ｖａは、下式で表せる。 Ｖａ＝｛（Ｒ１＋Ｒ２）／（Ｒ１＋Ｒ２＋Ｒ３）｝×Ｖｄｄ ‐‐‐‐（２） また、上述した図６中の基準電圧補償回路１２の直列接
続点ｂの補償電圧出力Ｖｂは、下式で表せる。 Ｖｂ＝｛Ｒ１／（Ｒ１＋Ｒ２＋Ｒ３）｝×Ｖｄｄ ‐‐‐‐‐‐‐（３） ここで、外部入力端子１０に印加する印加電圧Ｖ１０を
Ｖ１０＝Ｖｂで、印加すれば、仮に、抵抗素子の相対ば
らつきによりＶｂ≠Ｖ１０となっても、ＶｂとＶ１０の
差分が増幅器Ａｍｐ１４とＰＮＰトランジスターＱ１と
抵抗Ｒ５により、また増幅器Ａｍｐ１５とＮＰＮトラン
ジスターＱ２と抵抗Ｒ４により帰還され、Ｖｂ＝Ｖ１０
となる。その結果、（２）式は下式の様に書き直せ、後
述する様に比較器の入力に用いる高精度基準電圧源回路
が実現できる。 Ｖａ＝｛Ｒ２／（Ｒ２＋Ｒ３）｝×（Ｖｄｄ−Ｖｂ）＋（１／２）×Ｖｄｄ ‐‐‐‐‐‐‐‐（４）

【０００５】

【発明が解決しようとする課題】上述した図５の従来回
路の一例において、例えば、Ｒ１＝３ｋ［Ω］、Ｒ２＝
２ｋ［Ω］、Ｖｄｄ＝５［Ｖ］とした場合、これらの値
を（１）に代入し、Ｖａ＝３［Ｖ］と基準電圧出力が求
まる。しかし実際には、抵抗Ｒ１と抵抗Ｒ２間には相対
ばらつきが存在し例えば±５％とすると、 Ｖａ＝３±１５０×１０^-3［Ｖ］ ‐‐‐‐‐‐‐‐（５） と基準電圧出力が大きくばらつく。また、上述した図６
の従来回路の他の例においても例えばＲｌ＝２.５ｋ
［Ω］，Ｒ２＝０.５ｋ［Ω］，Ｒ３＝２ｋ［Ω］と
し、Ｖｄｄ＝５［Ｖ］，抵抗素子相対ばらつきを±５％
とすると（２）式を利用し、 Ｖａ＝３±１５０×１０^-3［Ｖ］ ‐‐‐‐‐‐‐‐（６） となり、この結果は、（５）と同じである。また、
（３）式を利用し、 Ｖｂ＝２.５±１２５×１０^-3［Ｖ］ となる。しかし、外部入力端子１０から、電圧Ｖ１０を
印加する事によって、Ｖｂ＝Ｖ１０＝２.５［Ｖ］とな
りよって、 Ｖａ＝３±２５×１０^-3［Ｖ］ ‐‐‐‐‐‐‐‐（７） と小さくなり比較器の入力に用いる高精度基準電圧源回
路が実現できる。

【０００６】しかしながら、この図６の従来回路の場合
は、上述した図５の従来回路と比べて外部端子が必要と
なり、また、帰還回路も複雑でレイアウト面積も大きく
なってしまう。本発明はこのような事情に鑑みて、外部
端子がなく、レイアウト面積も小さいＣＭＯＳ型の半導
体集積回路に搭載される高精度な基準電圧源回路を提供
する事を目的とする。

【０００７】

【課題を解決するための手段】請求項１に記載の発明
は、複数の抵抗を直列接続した抵抗群の一端を第１の電
位に接続し、前記抵抗群の他端を第２の電位に接続し、
前記抵抗群の任意の接点電位を出力とする基準電圧源回
路において、複数の同一導電型のＭＯＳトランジスタを
直列接続したＭＯＳトランジスタ群の一端を前記第１の
電位に接続し、前記ＭＯＳトランジスタ群の他端を前記
第２の電位に接続し、前記抵抗群の接点電位と前記直列
接続したＭＯＳトランジスタ群の接点電位の内、各々の
接点電位がほぼ同電位となる接点を少なくとも１カ所以
上共通接続することを特徴としている。。請求項２記載
の発明は、請求項１記載の基準電圧回路において、前記
ＭＯＳトランジスタ群の各々のＭＯＳトランジスタは、
ドレインとゲートを接続し、バックゲートとソースを接
続したＭＯＳトランジスタであることを特徴としてい
る。請求項３記載の発明は、請求項１記載の基準電圧回
路において、複数のダイオードを直列接続したダイオー
ド群のアノード側を前記第１の電位に接続し、前記ダイ
オード群のカソード側を前記第２の電位に接続し、前記
抵抗群の接点電位と前記ＭＯＳトランジスタ群の接点電
位と前記ダイオード群の接点電位の三種のうち、各々の
接点電位がほぼ同電位となる接点を少なくとも１カ所以
上共通接続することを特徴としている。請求項４に記載
の発明は、請求項１記載の基準電圧回路において、前記
複数の抵抗と前記複数の同一導電型ＭＯＳトランジスタ
を並列かつ同電位どうしをたすき掛け接続し、前記複数
の抵抗の任意の接点電位を出力とすることを特徴として
いる。

【０００８】

【発明の実施の形態】以下、本発明の一実施形態につい
て図面を参照しつつ説明する。図１は、本発明の第１実
施形態を示す回路図であり、本基準電圧源は、基準電圧
発生回路１と基準電圧補償回路２とを備えている。基準
電圧発生回路１は、電源電圧Ｖｄｄと接地電圧ＧＮＤ間
に、抵抗Ｒ１と抵抗Ｒ２と抵抗Ｒ３とが直列接続されて
おり、該抵抗Ｒ３と該抵抗Ｒ２の直列接続点ａにおける
電圧を基準電圧Ｖａとし出力する。基準電圧補償回路２
は、前記電源電圧Ｖｄｄとソースとバックゲートとを接
続したＰ型ＭＯＳトランジスタＭＤ２（以下、ＭＤ２と
称する）と、前記接地電圧ＧＮＤとドレインとゲートと
を接続したＰ型ＭＯＳトランジスタＭＤ１（以下、ＭＤ
１と称する）とから構成されている。この前記基準電圧
補償回路２では、前記ＭＤ２のゲートと前記ＭＤ２のド
レインと前記ＭＤ１のソースと前記ＭＤ１のバックゲー
トとを点ｂにおいて接続する事で前記ＭＤ１と前記ＭＤ
２とが直列接続されている。この点ｂにおける電圧を基
準電圧補償出力Ｖｂとし、この点ｂを前記抵抗Ｒ２と前
記抵抗Ｒ１の直列接続点と接続する。

【０００９】上述した図１の基準電圧発生回路１内の電
圧Ｖａは、下式で表せる。 Ｖａ＝｛（Ｒ１＋Ｒ２）／（Ｒ１＋Ｒ２＋Ｒ３）｝×Ｖｄｄ ‐‐‐‐（８） また、本基準電圧源の回路を同一半導体素子上において
実現する場合を考えると、上述した基準電圧補償回路２
において、下記条件（９）、（１０）が成立する様に半
導体素子上の各ディメンジョンを決定すれば、 Ｒ１＝Ｒ２＋Ｒ３ ‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐（９） （Ｗ／Ｌ）_MD1＝（Ｗ／Ｌ）_MD2 ‐‐‐‐‐‐‐‐（１０） 但しここで、 （Ｗ／Ｌ）MD1：ＭＤ１のゲート幅とゲート長の比 （Ｗ／Ｌ）MD2：ＭＤ２のゲート幅とゲート長の比、で
ある。仮に、抵抗素子の相対ばらつき等により、Ｒ１≠
Ｒ２＋Ｒ３となってもＭＤ１及びＭＤ２によって帰還が
かかり、点ｂにおける電圧Ｖｂに関し、下式が成立し、 Ｖｂ＝（１／２）×Ｖｄｄ ‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐（１１） その結果、（８）式は下式の様に書き直すことができ、
高精度な基準電圧源回路を提供できる。 Ｖａ＝［｛Ｒ２／（Ｒ２＋Ｒ３）｝×（１／２）×Ｖｄｄ］ ＋（１／２）×Ｖｄｄ ‐‐‐‐‐‐‐（１２）

【００１０】例えば、条件（１０）が成立する様に上記
ＷとＬの、ディメンジョンを決め、さらに、条件（９）
が成立する様に、Ｒ１＝２.５ｋ［Ω］，Ｒ２＝０.５ｋ
［Ω］，Ｒ３＝２ｋ［Ω］とし、抵抗素子相対ばらつき
を±５％とするとＶｄｄ＝５［Ｖ］時に於いて、（１
２）式を利用して、 Ｖａ＝３±２５×１０^-3［Ｖ］ ‐‐‐‐‐‐‐‐（１４） を実現できる。この結果は、従来回路の一例の結果
（５）に比べ高精度な基準電圧源回路を実現している。

【００１１】図２は、本発明の第２実施形態を示す回路
図である。本第２の実施形態は、４個の抵抗と４個のＰ
型ＭＯＳトランジスターを電源電圧Ｖｄｄと接地電圧Ｇ
ＮＤ間にそれぞれ直列接続し、同電位どうしを接続する
事を特徴とする基準電圧源回路である。この結果、 Ｖａ＝（３／４）×Ｖｄｄ ‐‐‐‐‐‐‐‐‐‐‐‐‐‐（１３） となり抵抗素子相対ばらつきには依存しなくなり、さら
に高精度な基準電圧源回路を提供できる。

【００１２】図３は、本発明の第３実施形態を示す回路
図である。本第３の実施形態は、図１の第１の実施形態
に、さらに、ダイオードＤ１とダイオードＤ２を電源電
圧Ｖｄｄと接地電圧ＧＮＤ間に直列接続し、同電位どう
しを接続する事で、電源電圧ＶｄｄがＭＤ１のしきい値
電圧とＭＤ２のしきい値電圧の和以下でも、つまり、低
電源電圧時でも高精度な基準電圧源回路を提供可能とな
る。

【００１３】図４は、本発明の第４実施形態を示す回路
図である。本第４の実施形態は、図１の第１の実施形態
に、さらに、抵抗素子及びＰ型ＭＯＳトランジスタを並
列且つ同電位どうしをたすき掛け接続し、相対ばらつき
を抑え高精度な基準電圧源回路を提供可能とした実施形
態である。

【００１４】

【発明の効果】以上説明した様に本発明は、外部端子が
なく、従来回路に比べ 同精度なものを帰還回路も単純
で素子数も少なく実現できることから、半導体素子上に
おけるレイアウト面積も１０パーセント以下に低減で
き、さらに、抵抗直列任意接点から任意出力電圧を取り
出せる高精度な基準電圧源回路を実現できるという効果
を得ることができる。

【図面の簡単な説明】

【図１】 本発明の第１の実施例を示す回路図である。

【図２】 本発明の第２の実施例を示す回路図である。

【図３】 本発明の第３の実施例を示す回路図である。

【図４】 本発明の第４の実施例を示す回路図である。

【図５】 従来の第１の実施例を示す回路図である。

【図６】 従来の第２の実施例を示す回路図である。

【符号の説明】

１、３、５、７、９、１１…基準電圧発生回路 ２、４、６、８、１２…基準電圧補償回路 １３…比較器 １０…外部入力端子 ＭＤ１、ＭＤ２、ＭＤ３、ＭＤ４、 ＭＤ１１、ＭＤ１２、ＭＤ２１、ＭＤ２２…Ｐ型ＭＯＳ
トランジスタ Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ２１、Ｒ２２、Ｒ３
１、Ｒ３２…抵抗素子

Claims (4)

【特許請求の範囲】
1. 【請求項１】 複数の抵抗を直列接続した抵抗群の一端
   を第１の電位に接続し、前記抵抗群の他端を第２の電位
   に接続し、前記抵抗群の任意の接点電位を出力とする基
   準電圧源回路において、 複数の同一導電型のＭＯＳトランジスタを直列接続した
   ＭＯＳトランジスタ群の一端を前記第１の電位に接続
   し、前記ＭＯＳトランジスタ群の他端を前記第２の電位
   に接続し、前記抵抗群の各接点電位と前記直列接続した
   ＭＯＳトランジスタ群の各接点電位の内、各々の接点電
   位がほぼ同電位となる接点を少なくとも１カ所以上共通
   接続することを特徴とする基準電圧源回路。
2. 【請求項２】 前記ＭＯＳトランジスタ群の各々のＭＯ
   Ｓトランジスタは、ドレインとゲートを接続し、バック
   ゲートとソースを接続したＭＯＳトランジスタであるこ
   とを特徴とする請求項１記載の基準電圧源回路。
3. 【請求項３】 複数のダイオードを直列接続したダイオ
   ード群のアノード側を前記第１の電位に接続し、前記ダ
   イオード群のカソード側を前記第２の電位に接続し、前
   記抵抗群の各接点電位と前記ＭＯＳトランジスタ群の各
   接点電位と前記ダイオード群の各接点電位の三種のう
   ち、各々の接点電位がほぼ同電位となる接点を少なくと
   も１カ所以上共通接続し、前記抵抗群の任意の接点電位
   を出力とすることを特徴とする請求項１記載の基準電圧
   源回路。
4. 【請求項４】 前記複数の抵抗と前記複数の同一導電型
   ＭＯＳトランジスタを並列かつ同電位どうしをたすき掛
   け接続し、前記複数の抵抗の任意の接点電位を出力とす
   ることを特徴とする請求項１記載の基準電圧源回路。