JPH1056350A - 圧電素子基板とその製造方法 - Google Patents
圧電素子基板とその製造方法Info
- Publication number
- JPH1056350A JPH1056350A JP22453996A JP22453996A JPH1056350A JP H1056350 A JPH1056350 A JP H1056350A JP 22453996 A JP22453996 A JP 22453996A JP 22453996 A JP22453996 A JP 22453996A JP H1056350 A JPH1056350 A JP H1056350A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- piezoelectric element
- element substrate
- piezoelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
(57)【要約】
【課題】低温成膜可能であり量産性に優れた成膜方法に
て二酸化ケイ素膜を圧電基板上に１μｍを越える厚みで
形成することにより、遅延時間温度係数がほぼ零となる
弾性表面波デバイス用の圧電素子基板を提供することを
目的としている。 【解決手段】圧電基板上にＩＤＴ電極を形成した上で圧
電素子基板より熱膨張係数が小さい二酸化ケイ素膜を１
μｍを越える膜厚で形成したものである。
て二酸化ケイ素膜を圧電基板上に１μｍを越える厚みで
形成することにより、遅延時間温度係数がほぼ零となる
弾性表面波デバイス用の圧電素子基板を提供することを
目的としている。 【解決手段】圧電基板上にＩＤＴ電極を形成した上で圧
電素子基板より熱膨張係数が小さい二酸化ケイ素膜を１
μｍを越える膜厚で形成したものである。
Description
【０００１】
【産業上の利用分野】本発明は弾性表面波デバイスに用
いる圧電素子基板に関し、特に弾性表面波デバイスの遅
延時間温度係数が零となる圧電素子基板に関する。
いる圧電素子基板に関し、特に弾性表面波デバイスの遅
延時間温度係数が零となる圧電素子基板に関する。
【０００２】
【従来技術】弾性表面波を利用したフィルタや共振器等
の弾性表面波デバイスは従来のバルク波を利用した圧電
振動子等に比べて小型、安価と云った特徴がある。その
ため近年では携帯電話等の通信機器の小型化に伴い広く
利用されている。図３に弾性表面波フィルタの一構成例
を示す。これは、圧電基板１上に櫛歯状電極を組み合わ
せて構成した２つのＩＤＴ（インターディジタルトラン
スジューサー）電極２、３をこれらが励起する表面波の
伝搬方向が一致するよう配設したトランスバーサル型の
弾性表面波フィルタであり、一方のＩＤＴ電極２を入
力、他方のＩＤＴ電極３を出力とする２端子対回路を構
成する。この構成の弾性表面波フィルタはＩＤＴ電極の
電極指間隔Ｄと圧電基板を伝搬する弾性表面波の伝搬速
度Ｖによって定まる中心周波数Ｆを中心とする帯域通過
フィルタ特性を呈するものであり、各値は次式で表され
るような関係を有する。 Ｄ＝Ｖ／Ｆ ・・・・・（１） 弾性表面波フィルタに用いる圧電基板の材料に対して
は、電気機械結合係数が大きいこと、及び遅延時間温度
係数が小さいことが要求される。この２つの要求を満足
するような材料の開発が盛んに行われているものの、こ
の２つの要求を両立した圧電材料は得られていない。
の弾性表面波デバイスは従来のバルク波を利用した圧電
振動子等に比べて小型、安価と云った特徴がある。その
ため近年では携帯電話等の通信機器の小型化に伴い広く
利用されている。図３に弾性表面波フィルタの一構成例
を示す。これは、圧電基板１上に櫛歯状電極を組み合わ
せて構成した２つのＩＤＴ（インターディジタルトラン
スジューサー）電極２、３をこれらが励起する表面波の
伝搬方向が一致するよう配設したトランスバーサル型の
弾性表面波フィルタであり、一方のＩＤＴ電極２を入
力、他方のＩＤＴ電極３を出力とする２端子対回路を構
成する。この構成の弾性表面波フィルタはＩＤＴ電極の
電極指間隔Ｄと圧電基板を伝搬する弾性表面波の伝搬速
度Ｖによって定まる中心周波数Ｆを中心とする帯域通過
フィルタ特性を呈するものであり、各値は次式で表され
るような関係を有する。 Ｄ＝Ｖ／Ｆ ・・・・・（１） 弾性表面波フィルタに用いる圧電基板の材料に対して
は、電気機械結合係数が大きいこと、及び遅延時間温度
係数が小さいことが要求される。この２つの要求を満足
するような材料の開発が盛んに行われているものの、こ
の２つの要求を両立した圧電材料は得られていない。
【０００３】例えば、ニオブ酸リチウム単結晶基板およ
びタンタル酸リチウム単結晶基板は何れも電気機械結合
係数が大きい圧電材料であることから弾性表面波フィル
タに広く用いられている。しかし遅延時間温度係数が大
きいため、温度に応じて基板を伝搬する弾性表面波の伝
搬速度が変化してフイルタの中心周波数がずれたり、通
過帯域幅が変化すると云う欠点があった。これを解決す
るため圧電基板材料の表面にこれとは逆の遅延時間温度
係数を呈する材料の薄膜、例えば二酸化ケイ素を付着し
て遅延時間温度係数を零に補正するという試みがなされ
ている。前記薄膜の材料として二酸化ケイ素膜を用いた
場合に遅延時間温度係数を零に補正するために必要な膜
厚Ｔは、二酸化ケイ素膜の物性定数を合成石英ガラスと
等しいと仮定すると次に示す式で表すことができる。 Ｔ＝０．３Ｄ ・・・・・（２） （”プラズマＣＶＤ法ＳｉＯ2膜を用いた層状構造弾性
表面波基板”，信学会超音波研究会資料，ＵＳ８０−３
（１９８０）） ニオブ酸リチウム単結晶基板およびタンタル酸リチウム
単結晶基板を伝搬する弾性表面波の速度は、ほぼ４００
０ｍ／ｓｅｃであるので通過中心周波数が１ＧＨｚ，５
００ＭＨｚ，２５０ＭＨｚおよび１００ＭＨｚの場合、
遅延時間温度係数を零とするために必要な二酸化ケイ素
膜の膜厚はそれぞれ４μｍ，８μｍ，１６μｍおよび４
０μｍとなる。
びタンタル酸リチウム単結晶基板は何れも電気機械結合
係数が大きい圧電材料であることから弾性表面波フィル
タに広く用いられている。しかし遅延時間温度係数が大
きいため、温度に応じて基板を伝搬する弾性表面波の伝
搬速度が変化してフイルタの中心周波数がずれたり、通
過帯域幅が変化すると云う欠点があった。これを解決す
るため圧電基板材料の表面にこれとは逆の遅延時間温度
係数を呈する材料の薄膜、例えば二酸化ケイ素を付着し
て遅延時間温度係数を零に補正するという試みがなされ
ている。前記薄膜の材料として二酸化ケイ素膜を用いた
場合に遅延時間温度係数を零に補正するために必要な膜
厚Ｔは、二酸化ケイ素膜の物性定数を合成石英ガラスと
等しいと仮定すると次に示す式で表すことができる。 Ｔ＝０．３Ｄ ・・・・・（２） （”プラズマＣＶＤ法ＳｉＯ2膜を用いた層状構造弾性
表面波基板”，信学会超音波研究会資料，ＵＳ８０−３
（１９８０）） ニオブ酸リチウム単結晶基板およびタンタル酸リチウム
単結晶基板を伝搬する弾性表面波の速度は、ほぼ４００
０ｍ／ｓｅｃであるので通過中心周波数が１ＧＨｚ，５
００ＭＨｚ，２５０ＭＨｚおよび１００ＭＨｚの場合、
遅延時間温度係数を零とするために必要な二酸化ケイ素
膜の膜厚はそれぞれ４μｍ，８μｍ，１６μｍおよび４
０μｍとなる。
【０００４】一般にニオブ酸リチウム単結晶やタンタル
酸リチウム単結晶等の圧電素子基板にフィルタ温度特性
の改善を目的として二酸化ケイ素膜を形成する場合には
スパッタリング法および化学気相堆積法が利用されてき
た。（”プラズマＣＶＤ法ＳｉＯ2膜を用いた層状構造
弾性表面波基板”，信学会超音波研究会資料，ＵＳ８０
−３（１９８０）） しかしながら、スパッタリング法では成膜速度が１分間
に６００オングストローム以下と極めて低速であり、上
述したような厚い膜を形成するためには長時間を要す
る。しかも周知のようにスパッタリング法では成膜後の
膜の内部応力が比較的大きいため厚い膜を生成しようと
しても膜が基板から剥離し易いという欠点を有する。
酸リチウム単結晶等の圧電素子基板にフィルタ温度特性
の改善を目的として二酸化ケイ素膜を形成する場合には
スパッタリング法および化学気相堆積法が利用されてき
た。（”プラズマＣＶＤ法ＳｉＯ2膜を用いた層状構造
弾性表面波基板”，信学会超音波研究会資料，ＵＳ８０
−３（１９８０）） しかしながら、スパッタリング法では成膜速度が１分間
に６００オングストローム以下と極めて低速であり、上
述したような厚い膜を形成するためには長時間を要す
る。しかも周知のようにスパッタリング法では成膜後の
膜の内部応力が比較的大きいため厚い膜を生成しようと
しても膜が基板から剥離し易いという欠点を有する。
【０００５】一方、化学気相堆積法では成膜速度が１分
間に１０００オングストローム程度とスパッタリング法
よりやや速くなるものの厚膜の生成には充分とは言い難
い。更に成膜時には３５０℃以上に基板温度を加熱して
おく必要があるため、圧電基板が焦電効果により分極
し、該分極により生じた高電界により圧電基板上に形成
したＩＤＴ電極が破壊・剥離し易いという欠点がある。
また、加熱した圧電基板の温度を成膜後に常温まで戻し
たときに、基板と膜の熱膨張係数の違いから膜に大きな
残留応力が発生し易いという欠点もある。厚みｔ1の基
板に厚みｔ2の均一膜を形成したときの膜応力の歪みに
より生じる曲率半径ｒは次の式で簡易的に示される。
（TECHNICAL REPORT OF IEICE,OPE95-55,PP49-54(1995-
08)) ｒ＝（１／（ａ1−ａ2）ｄＴ）（（ｔ1＋ｔ2）／２＋１／（６×（ｔ1＋ｔ2）） ×（１／ｔ1・Ｓ1＋1／ｔ2・Ｓ2）×（Ｓ1・ｔ13+Ｓ2・ｔ23)） ・・・（３） ここで、 ｔn：各層の厚さ ａn：各層材料の熱膨張係数 ｄＴ：応力フリーの温度と常温の温度差 Ｓn：Ｅn／（１−νn） Ｅn：各層材料のヤング率 νn：各層材料のポアソン比 である。（３）式に於いてはｒが大きいほど各層の内部
応力が小さいことを意味し、（ａ1−ａ2）およびｄＴが
小さいほど内部応力は小さいことになる。しかしｒの値
が負になると膜に引っ張り応力が発生するため脆性破壊
し易くなるので、ｒの値は正であることが好ましい。一
般にニオブ酸リチウム単結晶基板は４×１０-6から１６
×１０-6程度の熱膨張係数を持ち、タンタル酸リチウム
単結晶基板は７×１０-6から１５×１０-6程度の熱膨張
係数を持つ。これに対して上述の方法で成膜した二酸化
ケイ素膜は結晶性が高く７×１０-6から１４×１０-6程
度の熱膨張係数を持つため、圧電基板のそれより大きく
なり膜が脆性破壊する場合もしばしば発生する。
間に１０００オングストローム程度とスパッタリング法
よりやや速くなるものの厚膜の生成には充分とは言い難
い。更に成膜時には３５０℃以上に基板温度を加熱して
おく必要があるため、圧電基板が焦電効果により分極
し、該分極により生じた高電界により圧電基板上に形成
したＩＤＴ電極が破壊・剥離し易いという欠点がある。
また、加熱した圧電基板の温度を成膜後に常温まで戻し
たときに、基板と膜の熱膨張係数の違いから膜に大きな
残留応力が発生し易いという欠点もある。厚みｔ1の基
板に厚みｔ2の均一膜を形成したときの膜応力の歪みに
より生じる曲率半径ｒは次の式で簡易的に示される。
（TECHNICAL REPORT OF IEICE,OPE95-55,PP49-54(1995-
08)) ｒ＝（１／（ａ1−ａ2）ｄＴ）（（ｔ1＋ｔ2）／２＋１／（６×（ｔ1＋ｔ2）） ×（１／ｔ1・Ｓ1＋1／ｔ2・Ｓ2）×（Ｓ1・ｔ13+Ｓ2・ｔ23)） ・・・（３） ここで、 ｔn：各層の厚さ ａn：各層材料の熱膨張係数 ｄＴ：応力フリーの温度と常温の温度差 Ｓn：Ｅn／（１−νn） Ｅn：各層材料のヤング率 νn：各層材料のポアソン比 である。（３）式に於いてはｒが大きいほど各層の内部
応力が小さいことを意味し、（ａ1−ａ2）およびｄＴが
小さいほど内部応力は小さいことになる。しかしｒの値
が負になると膜に引っ張り応力が発生するため脆性破壊
し易くなるので、ｒの値は正であることが好ましい。一
般にニオブ酸リチウム単結晶基板は４×１０-6から１６
×１０-6程度の熱膨張係数を持ち、タンタル酸リチウム
単結晶基板は７×１０-6から１５×１０-6程度の熱膨張
係数を持つ。これに対して上述の方法で成膜した二酸化
ケイ素膜は結晶性が高く７×１０-6から１４×１０-6程
度の熱膨張係数を持つため、圧電基板のそれより大きく
なり膜が脆性破壊する場合もしばしば発生する。
【０００６】
【発明の目的】本発明は上記に鑑みてなされたものであ
って、低温成膜可能であり量産性に優れた成膜方法にて
二酸化ケイ素膜を圧電基板上に１μｍを越える厚みで形
成することにより、遅延時間温度係数がほぼ零となる弾
性表面波デバイス用の圧電素子基板を提供することを目
的としている。
って、低温成膜可能であり量産性に優れた成膜方法にて
二酸化ケイ素膜を圧電基板上に１μｍを越える厚みで形
成することにより、遅延時間温度係数がほぼ零となる弾
性表面波デバイス用の圧電素子基板を提供することを目
的としている。
【０００７】
【発明の概要】上記目的を達成するため本発明は、圧電
基板上にＩＤＴ電極を形成した上で圧電素子基板より熱
膨張係数が小さい二酸化ケイ素膜を１μｍを越える膜厚
で形成したものであり、このような圧電素子基板を得る
べく 真空槽内に圧電基板上にＩＤＴ電極を形成した圧
電素子基板と二酸化ケイ素を主成分とする膜材料とを配
置し、前記圧電素子基板と前記膜材料との間に気体プラ
ズマを発生させると共に前記膜材料側を正とする電界を
印加した上で、前記膜材料を加熱してこれを気化した
後、前記気体プラズマ中でイオン化し、このイオン化し
た膜材料を前記電界により加速して前記圧電素子基板表
面に付着する、或は イオンビーム発生装置とニュート
ライザーとを具備した真空槽内に圧電基板上にＩＤＴ電
極を形成した圧電素子基板と二酸化ケイ素を主成分とす
る膜材料とを配置し、前記膜材料を加熱してこれを気化
した上で、前記イオン発生装置からイオンビームを前記
圧電素子基板に向けて出射すると共に前記ニュートライ
ザーにより該イオンビームを無帯電気体化して前記気化
した膜材料に衝突せしめ加速した膜材料を前記圧電素子
基板表面に付着するものである。
基板上にＩＤＴ電極を形成した上で圧電素子基板より熱
膨張係数が小さい二酸化ケイ素膜を１μｍを越える膜厚
で形成したものであり、このような圧電素子基板を得る
べく 真空槽内に圧電基板上にＩＤＴ電極を形成した圧
電素子基板と二酸化ケイ素を主成分とする膜材料とを配
置し、前記圧電素子基板と前記膜材料との間に気体プラ
ズマを発生させると共に前記膜材料側を正とする電界を
印加した上で、前記膜材料を加熱してこれを気化した
後、前記気体プラズマ中でイオン化し、このイオン化し
た膜材料を前記電界により加速して前記圧電素子基板表
面に付着する、或は イオンビーム発生装置とニュート
ライザーとを具備した真空槽内に圧電基板上にＩＤＴ電
極を形成した圧電素子基板と二酸化ケイ素を主成分とす
る膜材料とを配置し、前記膜材料を加熱してこれを気化
した上で、前記イオン発生装置からイオンビームを前記
圧電素子基板に向けて出射すると共に前記ニュートライ
ザーにより該イオンビームを無帯電気体化して前記気化
した膜材料に衝突せしめ加速した膜材料を前記圧電素子
基板表面に付着するものである。
【０００８】
【発明の実施例】以下、添付図面に示した実施例により
本発明の詳細を説明する。図１は本発明に係る圧電素子
基板の製造方法を示す図であり、真空槽４内の上部に圧
電基板１を固定する基板ドーム５を、下部に二酸化ケイ
素を主成分とする膜材料６を収納する収納容器７をそれ
ぞれ設置する。尚、収納容器７には膜材料６を加熱する
ためのヒーター（図示しない）が具備されている。更に
基板ドーム５と収納容器７には基板ドーム５側が負とな
るように直流電源８を接続し両者間に電界を発生させ
る。また基板ドーム５と収納容器７の間には気体プラズ
マ９を発生させておく。気体プラズマ９の発生法として
はアルゴンガスや酸素ガスを真空槽４内に供給して高周
波リングに高周波電源を印加する方法やアルゴンプラズ
マガンを用いてアルゴンプラズマを真空槽４内に放射す
る方法等が利用できる。
本発明の詳細を説明する。図１は本発明に係る圧電素子
基板の製造方法を示す図であり、真空槽４内の上部に圧
電基板１を固定する基板ドーム５を、下部に二酸化ケイ
素を主成分とする膜材料６を収納する収納容器７をそれ
ぞれ設置する。尚、収納容器７には膜材料６を加熱する
ためのヒーター（図示しない）が具備されている。更に
基板ドーム５と収納容器７には基板ドーム５側が負とな
るように直流電源８を接続し両者間に電界を発生させ
る。また基板ドーム５と収納容器７の間には気体プラズ
マ９を発生させておく。気体プラズマ９の発生法として
はアルゴンガスや酸素ガスを真空槽４内に供給して高周
波リングに高周波電源を印加する方法やアルゴンプラズ
マガンを用いてアルゴンプラズマを真空槽４内に放射す
る方法等が利用できる。
【０００９】このように構成した本成膜装置は以下のよ
うに動作する。収納容器７に具備されたヒーターにより
膜材料６が加熱されて気化する。気化した膜材料は真空
槽４内を拡散浮遊し気体プラズマ９を通過する間にイオ
ン化される。イオン化した膜材料は正電荷を有するので
電源８により発生する電界よって基板ドーム５に向かっ
て加速されて圧電基板１表面に衝突して成膜される。こ
の方法によれば成膜速度を１分間０．５μｍ程度まで上
げることが可能である。しかも、膜材料６を気化させる
ための加熱により生じる熱のみしか発生しないため、基
板温度は１００℃程度の低温で維持され成膜応力が極め
て小さい二酸化ケイ素を主成分とした膜を有する圧電基
板を提供できる。
うに動作する。収納容器７に具備されたヒーターにより
膜材料６が加熱されて気化する。気化した膜材料は真空
槽４内を拡散浮遊し気体プラズマ９を通過する間にイオ
ン化される。イオン化した膜材料は正電荷を有するので
電源８により発生する電界よって基板ドーム５に向かっ
て加速されて圧電基板１表面に衝突して成膜される。こ
の方法によれば成膜速度を１分間０．５μｍ程度まで上
げることが可能である。しかも、膜材料６を気化させる
ための加熱により生じる熱のみしか発生しないため、基
板温度は１００℃程度の低温で維持され成膜応力が極め
て小さい二酸化ケイ素を主成分とした膜を有する圧電基
板を提供できる。
【００１０】図２は本発明に係る圧電素子基板の製造方
法の他の例を示す図であり、真空槽４内の上部に圧電基
板１を固定する基板ドーム５を、下部に二酸化ケイ素を
主成分とする膜材料６を収納する収納容器７をそれぞれ
設置する。尚、収納容器７には膜材料６を加熱するため
のヒーター（図示しない）が具備されている。真空槽４
側壁にはイオンビーム発生装置１０と、ニュートライザ
ー１１が具備されている。イオンビーム発生装置１０は
ガス導入口１２とフィラメント１３と加速グリッド１４
と直流電源１５とからなり該直流電源１５はフィラメン
ト１３と加速グリッド１４との間にフィラメント１３側
が正となるように接続されている。
法の他の例を示す図であり、真空槽４内の上部に圧電基
板１を固定する基板ドーム５を、下部に二酸化ケイ素を
主成分とする膜材料６を収納する収納容器７をそれぞれ
設置する。尚、収納容器７には膜材料６を加熱するため
のヒーター（図示しない）が具備されている。真空槽４
側壁にはイオンビーム発生装置１０と、ニュートライザ
ー１１が具備されている。イオンビーム発生装置１０は
ガス導入口１２とフィラメント１３と加速グリッド１４
と直流電源１５とからなり該直流電源１５はフィラメン
ト１３と加速グリッド１４との間にフィラメント１３側
が正となるように接続されている。
【００１１】このように構成した本成膜装置は以下のよ
うに動作する。収納容器７に具備されたヒーターにより
膜材料６が加熱されて気化し真空槽４内を拡散浮遊す
る。同時にガス導入口１２よりアルゴンガスまたは酸素
ガス等の気体を導入し、フィラメント１３により放出さ
れる電子を用いて該導入気体をイオン化した後加速グリ
ッド１４により該イオン化気体を加速して真空槽４の内
部に出射する。加速されたイオン化気体はニュートライ
ザー１１より放出される電子によって電気的に中和さ
れ、加速された非帯電気体にとして、気化した膜材料に
衝突して該膜材料を加速せしめシリコン単結晶基板１に
成膜するものである。この方法に於いても成膜速度を１
分間０．５μｍ程度まで上げることが可能であり、膜材
料６を気化させるための加熱により生じる熱のみしか発
生しないため、基板温度は１００℃程度の低温で維持さ
れ成膜応力が極めて小さい二酸化ケイ素を主成分とした
膜を有する圧電基板を提供できる。
うに動作する。収納容器７に具備されたヒーターにより
膜材料６が加熱されて気化し真空槽４内を拡散浮遊す
る。同時にガス導入口１２よりアルゴンガスまたは酸素
ガス等の気体を導入し、フィラメント１３により放出さ
れる電子を用いて該導入気体をイオン化した後加速グリ
ッド１４により該イオン化気体を加速して真空槽４の内
部に出射する。加速されたイオン化気体はニュートライ
ザー１１より放出される電子によって電気的に中和さ
れ、加速された非帯電気体にとして、気化した膜材料に
衝突して該膜材料を加速せしめシリコン単結晶基板１に
成膜するものである。この方法に於いても成膜速度を１
分間０．５μｍ程度まで上げることが可能であり、膜材
料６を気化させるための加熱により生じる熱のみしか発
生しないため、基板温度は１００℃程度の低温で維持さ
れ成膜応力が極めて小さい二酸化ケイ素を主成分とした
膜を有する圧電基板を提供できる。
【００１２】何れの方法に於いても膜材料が置かれた収
納容器と基板との距離を大きくとることにより直径４イ
ンチの基板を数十枚同時に処理する装置を構成すること
も極めて容易に実現できる。また、電源８、１５を制御
することにより膜材料の運動エネルギーの増加量を変化
せしめ、結果として二酸化ケイ素膜の膜の緻密さおよび
結晶性を比較的自由に可変し調整できるという利点を有
する。更に、二酸化ケイ素膜の熱膨張係数は理論的には
膜の緻密さおよび結晶性の制御により０．５×１０ー6か
ら１４×１０ー6程度の範囲で調整可能であり、使用する
圧電素子基板の材料に応じてこれを変化させることによ
り膜に生ずる内部応力を極限することができる。即ち、
二酸化ケイ素膜はアモルファス状態にあると熱膨張係数
は小さく（０．５×１０ー6程度）、結晶化するに従って
熱膨張係数は大きく（７〜１４×１０ー6程度）なること
を利用して基板材料の熱膨張係数に応じて適宜二酸化ケ
イ素膜の膜質を調整し、二酸化ケイ素膜を熱膨張係数が
基板のそれより小さくなるよう調整すれば良い。
納容器と基板との距離を大きくとることにより直径４イ
ンチの基板を数十枚同時に処理する装置を構成すること
も極めて容易に実現できる。また、電源８、１５を制御
することにより膜材料の運動エネルギーの増加量を変化
せしめ、結果として二酸化ケイ素膜の膜の緻密さおよび
結晶性を比較的自由に可変し調整できるという利点を有
する。更に、二酸化ケイ素膜の熱膨張係数は理論的には
膜の緻密さおよび結晶性の制御により０．５×１０ー6か
ら１４×１０ー6程度の範囲で調整可能であり、使用する
圧電素子基板の材料に応じてこれを変化させることによ
り膜に生ずる内部応力を極限することができる。即ち、
二酸化ケイ素膜はアモルファス状態にあると熱膨張係数
は小さく（０．５×１０ー6程度）、結晶化するに従って
熱膨張係数は大きく（７〜１４×１０ー6程度）なること
を利用して基板材料の熱膨張係数に応じて適宜二酸化ケ
イ素膜の膜質を調整し、二酸化ケイ素膜を熱膨張係数が
基板のそれより小さくなるよう調整すれば良い。
【００１３】尚、本発明を二酸化ケイ素膜を形成する圧
電素子基板としてニオブ酸リチウム単結晶，タンタル酸
リチウム単結晶を用いた例で説明したが本発明はこれの
みならず硫化亜鉛の結晶膜を成膜したサファイア基板や
ダイヤモンド膜と硫化亜鉛の結晶膜を成膜したシリコン
単結晶基板等の他の基板を用いたものにも適用すること
ができる。
電素子基板としてニオブ酸リチウム単結晶，タンタル酸
リチウム単結晶を用いた例で説明したが本発明はこれの
みならず硫化亜鉛の結晶膜を成膜したサファイア基板や
ダイヤモンド膜と硫化亜鉛の結晶膜を成膜したシリコン
単結晶基板等の他の基板を用いたものにも適用すること
ができる。
【００１４】
【発明の効果】以上説明したように、本発明による圧電
素子基板は、蒸着物質を直接イオン化して基板に電界加
速により付着せしめる機構もしくはイオン化した気体を
電界加速後蒸着物質に衝突せしめ蒸着物質を基板に付着
せしめる機構を有する成膜法により基板温度１００℃程
度の低温で膜厚が厚く成膜応力が極めて小さい二酸化ケ
イ素膜が形成された遅延時間温度係数がほぼ零となる弾
性表面波フィルタ用の圧電素子基板を量産規模で提供で
きるという著しい効果を発揮する。
素子基板は、蒸着物質を直接イオン化して基板に電界加
速により付着せしめる機構もしくはイオン化した気体を
電界加速後蒸着物質に衝突せしめ蒸着物質を基板に付着
せしめる機構を有する成膜法により基板温度１００℃程
度の低温で膜厚が厚く成膜応力が極めて小さい二酸化ケ
イ素膜が形成された遅延時間温度係数がほぼ零となる弾
性表面波フィルタ用の圧電素子基板を量産規模で提供で
きるという著しい効果を発揮する。
【図１】本発明に係る圧電素子基板の製造方法を示す
図。
図。
【図２】本発明に係る圧電素子基板の他の製造方法を示
す図。
す図。
【図３】弾性表面波フィルタの構成図。
１・・・圧電基板、２、３・・・ＩＤＴ電極、４・・・
真空槽、５・・・基板ドーム、６・・・膜材料、７・・
・収納容器、８、１５・・・直流電源、９・・・気体プ
ラズマ、１０・・・イオンビーム発生装置、１１・・・
ニュートライザー、１２・・・気体導入口、１３・・・
フィラメント、１４・・・加速グリッド
真空槽、５・・・基板ドーム、６・・・膜材料、７・・
・収納容器、８、１５・・・直流電源、９・・・気体プ
ラズマ、１０・・・イオンビーム発生装置、１１・・・
ニュートライザー、１２・・・気体導入口、１３・・・
フィラメント、１４・・・加速グリッド
Claims (3)
- 【請求項１】圧電基板上にＩＤＴ電極を形成した圧電素
子基板上に前記圧電基板より熱膨張係数が小さい二酸化
ケイ素膜を１μｍを越える膜厚で形成することにより遅
延時間温度係数をほぼ零したことを特徴とする圧電素子
基板。 - 【請求項２】真空槽内に圧電基板上にＩＤＴ電極を形成
した圧電素子基板と二酸化ケイ素を主成分とする膜材料
とを配置し、前記圧電素子基板と前記膜材料との間に気
体プラズマを発生させると共に前記膜材料側を正とする
電界を印加した上で、前記膜材料を加熱してこれを気化
した後、前記気体プラズマ中でイオン化し、このイオン
化した膜材料を前記電界により加速して前記圧電素子基
板表面に付着せしめたことを特徴とする圧電素子基板の
製造方法。 - 【請求項３】イオンビーム発生装置とニュートライザー
とを具備した真空槽内に圧電基板上にＩＤＴ電極を形成
した圧電素子基板と二酸化ケイ素を主成分とする膜材料
とを配置し、前記膜材料を加熱してこれを気化した上
で、前記イオン発生装置からイオンビームを前記圧電素
子基板に向けて出射すると共に前記ニュートライザーに
より該イオンビームを無帯電気体化して前記気化した膜
材料に衝突せしめ加速した膜材料を前記圧電素子基板表
面に付着せしめたことを特徴とする圧電素子基板の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22453996A JPH1056350A (ja) | 1996-08-07 | 1996-08-07 | 圧電素子基板とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22453996A JPH1056350A (ja) | 1996-08-07 | 1996-08-07 | 圧電素子基板とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1056350A true JPH1056350A (ja) | 1998-02-24 |
Family
ID=16815392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22453996A Pending JPH1056350A (ja) | 1996-08-07 | 1996-08-07 | 圧電素子基板とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1056350A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011528878A (ja) * | 2008-07-23 | 2011-11-24 | エムエスゲー リトグラス アクチエンゲゼルシャフト | 電子音響部品に誘電体層を形成する方法および電子音響部品 |
| US10954591B2 (en) | 2009-07-23 | 2021-03-23 | Msg Lithoglas Ag | Method for producing a structured coating on a substrate, coated substrate, and semi-finished product having a coated substrate |
-
1996
- 1996-08-07 JP JP22453996A patent/JPH1056350A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011528878A (ja) * | 2008-07-23 | 2011-11-24 | エムエスゲー リトグラス アクチエンゲゼルシャフト | 電子音響部品に誘電体層を形成する方法および電子音響部品 |
| US8659206B2 (en) | 2008-07-23 | 2014-02-25 | Msg Lithoglas Ag | Method for producing a dielectric layer in an electroacoustic component, and electroacoustic component |
| US10954591B2 (en) | 2009-07-23 | 2021-03-23 | Msg Lithoglas Ag | Method for producing a structured coating on a substrate, coated substrate, and semi-finished product having a coated substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10284169B2 (en) | Bonded bodies and acoustic wave devices | |
| US5401544A (en) | Method for manufacturing a surface acoustic wave device | |
| JP6756843B2 (ja) | 複合基板の製造方法 | |
| JPH10308646A (ja) | 弾性表面波素子 | |
| JPH0218614B2 (ja) | ||
| CN115314018B (zh) | 一种声表面波滤波器及其制备方法 | |
| US5569502A (en) | Film formation apparatus and method for forming a film | |
| US11070189B2 (en) | Joint and elastic wave element | |
| JPH10335974A (ja) | 弾性境界波素子 | |
| JPS6341449B2 (ja) | ||
| JPS58153412A (ja) | 圧電薄膜複合振動子 | |
| JP4069008B2 (ja) | 弾性表面波デバイス | |
| JP2019097145A (ja) | 表面弾性波素子用複合基板とその製造方法 | |
| JPH1056350A (ja) | 圧電素子基板とその製造方法 | |
| JP2000165188A (ja) | 圧電共振子 | |
| US5521454A (en) | Surface wave filter element | |
| US3877122A (en) | Method of fabricating thin quartz crystal oscillator blanks | |
| JP3110491B2 (ja) | ダイヤモンド状膜を用いた表面弾性波素子 | |
| JPH01103310A (ja) | 表面弾性波素子 | |
| JP2018056866A (ja) | 弾性表面波素子用圧電体複合基板およびその製造方法 | |
| JPH02301210A (ja) | 表面波デバイスの周波数調整法 | |
| US20210013863A1 (en) | Joint and elastic wave element | |
| JPH1131942A (ja) | 弾性表面波モジュール素子及びその製造方法 | |
| JPH0818388A (ja) | 表面波フィルタ素子とその製造方法 | |
| JPH0429217B2 (ja) |