JPH1056117A - 表面実装半導体ダイオード装置 - Google Patents

表面実装半導体ダイオード装置

Info

Publication number
JPH1056117A
JPH1056117A JP9136152A JP13615297A JPH1056117A JP H1056117 A JPH1056117 A JP H1056117A JP 9136152 A JP9136152 A JP 9136152A JP 13615297 A JP13615297 A JP 13615297A JP H1056117 A JPH1056117 A JP H1056117A
Authority
JP
Japan
Prior art keywords
contact
arm
semiconductor diode
diode device
wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9136152A
Other languages
English (en)
Inventor
Jean Baptiste Martin
ジャン−バティス・マーチン
William Wasmer
ウィリアム・ディー・ワスマー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Freescale Semiconducteurs France SAS
Original Assignee
Motorola Semiconducteurs SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Semiconducteurs SA filed Critical Motorola Semiconducteurs SA
Publication of JPH1056117A publication Critical patent/JPH1056117A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 製造方法が簡単であり、信頼性の高い表面実
装半導体ダイオード装置を実現する。 【解決手段】 表面実装半導体ダイオード装置５０は導
電材料の第１の部材５４上に装着される第１の面を有す
る。第１の部材５４は第１のコンタクト５１を形成する
端部６０へ伸びるアーム５８を有する。導電材料のカッ
プ部材６２は底部６６から伸びる壁部６４で囲まれる開
口６８を形成する。半導体素子５２および第１の部材５
４は開口６８内に装着され半導体素子５２の第２の面が
カップ部材６２の底部に結合されかつアーム５８の端部
は壁部６４の頭部面７２の上に伸びている。カップ部材
６２はさらに壁部６４から伸びた脚部７４を備え、該脚
部７４の端部７６はアームの端部と同一面にあり、かつ
第２のコンタクト５３を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は一般的には表面実
装半導体ダイオード装置に関する。
【０００２】
【従来の技術】表面実装半導体ダイオード装置は典型的
にはヒートシンクの第１の面上に電気的に装着された半
導体素子を備えている。ヒートシンクの第２の対向面ま
たは反対面は装置のための第１のコンタクトを提供す
る。導電性タブ（ｔａｂ）またはレッグ（ｌｅｇ）が前
記半導体素子の対向面または反対面に結合されかつ折り
曲げられて前記タブの１つの端部が実質的に前記第１の
コンタクトと同一面になるようにされ、前記端部は装置
の第２のコンタクトを形成する。
【０００３】東芝によって製造された表面実装ダイオー
ドＵ５ＺＡ２７型においては、前記タブは直接半導体素
子の面に接続されている。しかしながら、モトローラ・
インコーポレイテッドにより供給される表面実装ダイオ
ードＭＲ２５３５Ｓ型によれば、半導体素子の対向面に
結合された付加的なヒートシンクを有し前記タブが該ヒ
ートシンクに接続されているものも知られている。
【０００４】
【発明が解決しようとする課題】両方のそのような形式
の装置では、第１および第２のコンタクトの表面積はか
なり大きい。大きなコンタクト表面積を有することはそ
のような装置を、例えば、回路基板上に実装する場合に
はんだ付けの困難性につながる可能性がある。さらに、
そのような装置のヒートシンクは大きく、かつ装置は回
路基板上にいったん実装され、ヒートシンクが該基板上
に配置されるように構成される。しかしながら、そのよ
うな構成では、熱は回路基板のはんだ接合部へ伝えられ
これは結果として回路基板のはんだの障害を生じる可能
性がある。
【０００５】両方のタイプの装置の半導体素子はエポキ
シを高い圧力で注入することにより、典型的にはモール
ドされたエポキシである、モールド材料中に封入され
る。そのような高い圧力の処理工程によって引き起こさ
れるストレスは装置の信頼性を低下させるが、それはモ
ールドのストレスはダイのクラック、モールドの空所ま
たはボイド、およびモールドフラッシュを生じさせる可
能性があるからである。
【０００６】タブがヒートシンクに接続されている後者
のタイプの装置はさらに他の問題を生じる。タブはヒー
トシンクにはんだ付けさけなければならないから、これ
らのタイプの装置はそれらの製造において余分の工程を
必要とし、これはそれらの製造コストを増大させる。さ
らに、タブをヒートシンクに取り付ける工程は典型的に
は高い温度を必要とし、これは半導体素子の損傷を引き
起こし装置の障害につながる。タブを使用することに伴
う他の不都合はタブをヒートシンクにはんだ付けする第
２の処理工程により、タブが正しい高さになりかつした
がって前記第１および第２のコンタクトが同一平面にな
ることを保証するのが困難になることである。
【０００７】したがって、上述の問題および不都合が緩
和される改善された表面実装半導体ダイオード装置を提
供するのが望ましい。
【０００８】
【課題を解決するための手段】本発明によれば、第１お
よび第２の同一面上のコンタクトを有する表面実装半導
体ダイオード装置が提供され、該装置は、導電性材料か
ら形成された第１の部材の１つの面上に電気的に装着さ
れた第１の面を有する半導体素子であって、前記第１の
部材は前記第１の部材の前記面から離れる方向に伸びる
アームを有し、該アームの１つの端部は第１のコンタク
トを形成するもの、そして導電性材料から形成されかつ
底部から延在する壁部を備え該壁部によって囲まれた開
口を形成しかつベースとして底部を有するカップ部材、
を具備し、前記半導体素子および第１の部材は前記開口
内に、前記半導体素子の第２の面が電気的に前記カップ
部材の底部に結合されかつ前記アームの前記端部が前記
壁部の頭部面より上に伸びるように装着され、前記カッ
プ部材はさらに前記壁部の頭部面と一体のかつ前記頭部
面から伸びる脚部を具備し、該脚部の１つの端部は前記
アームの前記端部と同一面上にあり、かつ前記脚部の前
記端部は第２のコンタクトを形成することを特徴とす
る。
【０００９】したがって、本発明は製造するのが容易で
ありかつ前記コンタクトの内の１つのためにタブを取り
付ける付加的な工程を必要としない２つの同一面上のコ
ンタクトを有する表面実装半導体ダイオード装置を提供
する。
【００１０】
【発明の実施の形態】次に添付の図面を参照して、実例
のみによって、本発明に係わる表面実装半導体ダイオー
ド装置および本発明に係わる表面実装半導体ダイオード
装置を形成する方法につき説明する。
【００１１】図１は、東芝により供給される前記Ｕ５Ｚ
Ａ２７型装置のような、知られた表面実装半導体ダイオ
ード装置２の例を示す。装置２はヒートシンク６の第１
の面上に電気的に装着されたダイ４を具備する。前記ヒ
ートシンクの反対側の面８は装置２の第１のコンタクト
８を形成する。タブまたはレッグ１０はダイ４に電気的
に結合された一方の端部１２を有する。タブ１０は曲げ
られその他方の端部１４が実質的にヒートシンク６の前
記反対側の面８と同一平面上にあるようにされる。タブ
１０の前記他方の端部１４は装置２の第２のコンタクト
１４を形成する。ダイ４、タブ１０の一部、およびヒー
トシンク６の一部は次に高い圧力の下にモールドエポキ
シ１６によって封入される。
【００１２】図１に示される装置２はオープン接合タイ
プの装置であり、これは接合がダイ４の壁部上にあるこ
とを意味する。短絡を防止するため、誘電体層１７がダ
イ４の壁部を囲んでいる。典型的には、該誘電体層１７
はシリコンからなる。シリコンを使用する不都合はそれ
が高い熱膨脹係数を有しダイ４に対し望ましくないスト
レスを引き起こす可能性があることである。シリコンを
使用するさらに他の不都合はそれがヒートシンク６を封
入するモールドエポキシ１６の能力を低下させることで
ある。シリコンはまた低い電力サイクル寿命を有する。
【００１３】図２は、前記知られた装置のフットプリン
ト（ｆｏｏｔ ｐｒｉｎｔ）、すなわち、それぞれ第１
のコンタクト８および第２のコンタクト１４の断面表面
領域１８および２０を示しており、これらの表面領域１
８，２０は装置２が、例えば、回路基板（図示せず）上
に実装される場合に該回路基板にはんだ付けされる。
【００１４】図２から分かるように、そのような装置２
は大きな表面領域を有する第１のコンタクト８および第
２のコンタクト１４を有する。そのような大きなコンタ
クト表面積は装置２のはんだ付けを困難にする。装置２
はまたはダイ４からエネルギを除去するよう設計された
大きなヒートシンク６を有するが、該ヒートシンク６
は、装置２が回路基板上に実装されたときに、回路基板
上に位置することになる。これは熱が回路基板のはんだ
接合部に伝えられその結果回路基板のはんだ障害の可能
性を引き起こす。また、そのような大きなヒートシンク
６は装置２の重量を増大させ、これは装置２を回路基板
上に実装するためにピックアンドプレイス（ｐｉｃｋ−
ａｎｄ−ｐｌａｃｅ）機器が使用される場合に不都合と
なる。
【００１５】次に図３を参照すると、同一面上にある第
１のコンタクト５１および第２のコンタクト５３を有す
る、本発明の好ましい実施形態に係わる表面実装半導体
ダイオード装置５０が示されており、該表面実装半導体
ダイオード装置５０は半導体素子またはダイ５２を備
え、該半導体素子またはダイ５２は第１の面が導電性材
料から形成される第１の部材５４の面５６上に電気的に
装着または結合されている。前記第１の部材５４は前記
第１の部材５４の面５６から離れる方向に伸びたアーム
５８を有する。前記面５６から離れたアーム５８の端部
６０は装置５０の第１のコンタクト５１を形成する。
【００１６】前記表面実装半導体ダイオード装置５０は
さらに導電性材料から形成されるカップ部材６２を具備
する。カップ部材６２は壁部６４によって囲まれた開口
６８を形成するように底部６６から延在する該壁部６４
を具備する。半導体素子５２および第１の部材５４は開
口６８内に装着され、したがって半導体素子５２の第２
の面が電気的にカップ部材６２の底部６６に結合されか
つ前記アームの端部６０が壁部６４の頭部面７２より所
定の距離７０だけ上に伸びるように構成される。
【００１７】前記カップ部材６２はさらに壁部６４の頭
部面７２と一体のかつ該頭部面７２から延在する脚部ま
たはレッグ部分７４を具備し、該脚部７４の一端７６が
前記アーム５８の端部６０と同一面上にありかつ第２の
コンタクト５３を形成するよう構成される。脚部７４は
カップ部材６２の一体化部分として形成されかつしたが
って、タブをヒートシンクにはんだ付けする余分の工程
のような、付加的な工程は第２のコンタクト５３を形成
するために必要とされない。
【００１８】好ましくは、第１の部材５４はピン形状と
される（ｐｉｎ−ｓｈａｐｅｄ）。前記アーム５８は該
ピン形状の第１の部材５４の柱身またはシャンク（ｓｈ
ａｎｋ）を形成しかつ該シャンクの軸に垂直な方向に円
形の断面領域を有する。該アームの端部６０はしたがっ
て、図５に見られるように、円形の表面領域６１を有
し、図５は前記表面実装半導体ダイオード装置６０のフ
ットプリントまたは足跡を示している。前記ピン形状の
第１の部材５４はさらにアーム５８がそこから延在する
ヘッド部分５９を有する。該ヘッド部分５９は半導体素
子５２を支持するためにアーム５８よりも大きな断面積
を有する。半導体素子５２は該ヘッド部分５９の面５６
にはんだ付けされる。
【００１９】アーム５８の断面積はヘッド部分５９より
小さいから、第１のコンタクト５１の表面積６１は前記
アーム５８の断面積がヘッド部分５９と同じサイズであ
る場合と比較して低減することができる。
【００２０】次に図４を参照すると、前記カップ部材６
２の好ましい脚部７４がより詳細に示されている。
【００２１】好ましい実施形態では、脚部７４は壁部の
頭部面から伸びた主部分８０および脚部７４の端部にお
いて前記主部分８０から伸びた２つの足部分（ｆｅｅｔ
ｐｏｒｔｉｏｎｓ）８２および８４を備えている。２
つの足部分８２および８４は第２のコンタクト５３を形
成する。各々の足部分８２および８４は前記第１のコン
タクト５１および前記第２のコンタクト５３のコンタク
トが同一面にある面において略方形の断面領域を有す
る。したがって、第２のコンタクト５３は、表面実装半
導体ダイオード装置５０のフットプリントを示す、図５
に見られるように、足部分８２および８４の２つの略方
形断面領域８６を備えた表面領域を有する。２つの足部
分８２および８４を有することは第２のコンタクト５３
の表面積を低減することが理解されるであろう。
【００２２】図５は、第１のコンタクト５１および第２
のコンタクト８６のそれぞれ断面表面領域６１および８
６を示し、該表面領域６１，８６は、例えば、装置５０
が回路基板上に実装される場合に回路基板（図示せず）
にはんだ付けされる。図２に示される知られた装置２の
フットプリントを図５と比較することによって分かるよ
うに、本発明に係わる第１のコンタクト５１および第２
のコンタクト５３はより小さな表面積を有している。こ
れは本発明に係わる装置５０がより容易にはんだ付けさ
れかついったんはんだ付けされるとより安定になること
を意味している。
【００２３】好ましくは、前記脚部７４の主部分８０は
Ｔ形状である。該Ｔ形状の主部分８０の狭い端部８８は
前記カップ部材６２の壁部６４に接続されかつ前記２つ
の足部分８２，８４は前記Ｔ形状の主部分８０の広い端
部９０から伸びている。前記主部分８０はあるいは方形
の形状とすることができる。しかしながら、Ｔ形状とす
ることは主部分８０を装置５０の製造の間に容易に曲げ
ることができるようにしかつしたがって脚部７４の折れ
（ｂｒｅａｋｉｎｇ−ｏｆｆ）の危険性を低減する。
【００２４】例えばピックアンドプレイス機器のため
に、装置をより容易に拾い上げることができるようにす
るため、前記カップ部材６２の底部６６は図６に示され
るように実質的に方形の断面領域を有することが好まし
い。
【００２５】好ましい実施形態では、前記第１の部材５
４およびカップ部材６２は銅（ｃｏｐｐｅｒ）材料から
形成される。
【００２６】次に、本発明の好ましい実施形態に係わる
表面実装半導体ダイオード装置を形成する方法につき該
方法の異なるステップを示すフローチャートである図７
を参照して説明する。
【００２７】カップ部材６２および第１の部材５４に対
する所定の形状が、銅のような、シート状の導電性材料
から打ち抜かれかつニッケルでめっきされる、ブロック
１００。前記所定の形状は適切な部分を曲げることによ
って前記カップ部材６２（図８を参照）および第１の部
材５４へと変形される。ブロック１０２において、ウェ
ーハが切断されて（ｓｃｒｉｂｅｄ）六辺形のダイ（ｈ
ｅｘａｇｏｎａｌ ｄｉｅ）を形成する。ブロック１０
４において、表面実装半導体ダイオード装置が組立てら
れる。前記ダイの第１の面が前記第１の部材５４の面５
６の上に装着されかつ前記ダイの第２の反対側の面が前
記カップ部材６２の底部６６と接触して装着される。こ
のアセンブリは次にファーネスまたは炉によって処理さ
れ、それによって前記ダイの第１の面と前記第１の部材
５４の面５６との間および前記ダイの第２の面と前記底
部６６との間のはんだがリフローしかつそれらの間に接
合を形成する。
【００２８】ダイの側部が次に該ダイの露出面を清浄に
するようにエッチングされる、ブロック１０６。ブロッ
ク１０８において、ダイの回りにポリイミド（ｐｏｌｙ
ｉｍｉｄｅ）が被着されかつ次に装置は液体エポキシに
より浸される、ブロック１１０。液体エポキシ１２０は
ダイおよび第１の部材５４を囲みかつ前記開口６８を実
質的に壁部６４の頭部面７２（図３を参照）まで満た
す。ポリイミド１２２（図３を参照）は液体エポキシが
ダイと接触するのを防止するパッシベイション層であ
る。前記第１のコンタクト５１および第２のコンタクト
５３は次にスズ（ｔｉｎ）によりめっきされ（ブロック
１１２）、それによってコンタクトが容易にはんだ付け
できるようにしかつ次に表面実装半導体ダイオード装置
に関して電気的テストが行なわれる。
【００２９】本発明の構成、特にカップ部材６２、を見
ると、本発明はモールドエポキシのような高圧の処理工
程を必要としない液体エポキシを使用することができ
る。本発明に係わる表面実装半導体ダイオード装置はし
たがってモールドエポキシを使用する従来技術の構成と
比較してモールドのストレスを受ける可能性がより少な
くなる。これは本発明に係わる表面実装半導体ダイオー
ド装置をより信頼性あるものにする。
【００３０】モールドエポキシを使用する従来技術の構
成では、ダイの側部における開かれた接合における回路
の短絡を避けるために、シリコンがパッシベイション層
として使用されてモールドエポキシがダイの開かれた接
合部と接触するのを防止している。シリコンは高い熱膨
脹係数を有しかつしたがってダイに対しストレスの問題
を引き起こす。本発明の好ましい実施形態はこの問題を
ダイの回りのポリイミドのパッシベイション層を使用す
ることによって解決する。ポリイミドはシリコンと比較
してより低い熱膨脹係数を有し、したがってストレスを
より引き起こしにくくなる。
【００３１】本発明に係わる表面実装半導体ダイオード
装置５０のさらなる利点は熱が２つの方向で半導体素子
５２から導き出されることであり、すなわちカップ部材
の底部６６からおよび前記第１の部材５４のアーム５８
から導き出される。これは装置が実装される回路基板に
全ての熱が伝えられないことを保証し、かつしたがって
回路基板のはんだ障害の危険性を低減する。
【００３２】
【発明の効果】要するに、本発明は製造が容易でありか
つコンタクトの１つに対しタブを取り付ける付加的な工
程を必要としない２つの同一面上にあるコンタクトを備
えた表面実装半導体ダイオード装置を提供する。
【００３３】さらに、本発明の好ましい実施形態に係わ
る表面実装半導体ダイオード装置は知られた装置よりも
小さなコンタクト表面積を有しかつしたがって回路基板
により容易にはんだ付けできる。
【図面の簡単な説明】
【図１】従来の表面実装半導体ダイオード装置を示す概
略的断面図である。
【図２】図１の装置のフットプリントを示す概略的説明
図である。
【図３】本発明に係わる表面実装半導体ダイオード装置
の概略的断面図である。
【図４】図３の装置の概略的側面図である。
【図５】図３の装置のフットプリントを示す概略的説明
図である。
【図６】図３の装置の概略的頭部面図である。
【図７】本発明に係わる表面実装半導体ダイオード装置
を形成する方法の各ステップを示すフローチャートであ
る。
【図８】図７に示されるステップの後の本発明に係わる
表面実装半導体ダイオード装置のカップ部材を示す概略
的頭部面図である。
【符号の説明】
５０ 表面実装半導体ダイオード装置 ５１ 第１のコンタクト ５２ ダイ ５３ 第２のコンタクト ５４ 第１の部材 ５６ 第１の部材の面 ５８ アーム ６０ アーム５８の端部 ６２ カップ部材 ６４ 壁部 ６６ 底部 ６８ 開口 ７２ 頭部面 ７４ 脚部 ７６ 脚部７４の端部 ８０ 脚部７４の主部分 ８２，８４ 脚部７４の足部分

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 第１および第２の同一面上のコンタクト
    を有する表面実装半導体ダイオード装置であって、 導電性材料から形成された第１の部材の１つの面上に電
    気的に装着された第１の面を有する半導体素子であっ
    て、前記第１の部材は前記第１の部材の前記面から離れ
    る方向に伸びるアームを有し、該アームの１つの端部は
    第１のコンタクトを形成するもの、そして導電性材料か
    ら形成されかつ底部から延在する壁部を備え該壁部によ
    って囲まれた開口を形成しかつベースとして底部を有す
    るカップ部材、 を具備し、前記半導体素子および第１の部材は前記開口
    内に、前記半導体素子の第２の面が電気的に前記カップ
    部材の底部に結合されかつ前記アームの前記端部が前記
    壁部の頭部面より上に伸びるように装着され、 前記カップ部材はさらに前記壁部の頭部面と一体のかつ
    前記頭部面から伸びる脚部を具備し、該脚部の１つの端
    部は前記アームの前記端部と同一面上にあり、かつ前記
    脚部の前記端部は第２のコンタクトを形成する、 ことを特徴とする第１および第２の同一面上のコンタク
    トを有する表面実装半導体ダイオード装置。
  2. 【請求項２】 前記脚部は前記壁部の頭部面から伸びる
    主部分および前記脚部の端部において前記主部分から伸
    びる２つの足部分を具備し、該２つの足部分は第２のコ
    ンタクトを提供することを特徴とする請求項１に記載の
    表面実装半導体ダイオード装置。
  3. 【請求項３】 前記脚部の主部分はＴ形状部材からな
    り、該Ｔ形状部材の狭い端部は前記壁部に接続されかつ
    前記２つの足部分は前記Ｔ形状部材の広い端部から伸び
    ていることを特徴とする請求項２に記載の表面実装半導
    体ダイオード装置。
  4. 【請求項４】 各々の前記足部分は前記第１および第２
    のコンタクトが同一面上にある面において方形の断面領
    域を有し、前記第２のコンタクトは前記足部分の２つの
    方形断面領域からなる表面領域を有することを特徴とす
    る請求項２または３に記載の表面実装半導体ダイオード
    装置。
  5. 【請求項５】 前記第１の部材はピン形状であり、前記
    アームは前記ピン形状の第１の部材のシャンクを形成し
    かつ前記アームの端部は前記第１のコンタクトが円形の
    表面領域を有するように円形の断面領域を有し、かつ前
    記第１の部材はさらに前記アームがそこから伸びるヘッ
    ド部分を備え、該ヘッド部分は前記アームより大きな断
    面領域または面積を有することを特徴とする請求項１〜
    ４のいずれか１項に記載の表面実装半導体ダイオード装
    置。
  6. 【請求項６】 液体エポキシが前記半導体素子および前
    記第１の部材を囲みかつ前記開口を満たすことを特徴と
    する請求項１〜５のいずれか１項に記載の表面実装半導
    体ダイオード装置。
  7. 【請求項７】 前記半導体素子が前記液体エポキシと接
    触しないようにポリイミド層が前記半導体素子を囲んで
    いることを特徴とする請求項６に記載の表面実装半導体
    ダイオード装置。
JP9136152A 1996-05-15 1997-05-09 表面実装半導体ダイオード装置 Pending JPH1056117A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9606064 1996-05-15
FR9606064A FR2748856B1 (fr) 1996-05-15 1996-05-15 Dispositif diode a semiconducteur a montage en surface

Publications (1)

Publication Number Publication Date
JPH1056117A true JPH1056117A (ja) 1998-02-24

Family

ID=9492166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9136152A Pending JPH1056117A (ja) 1996-05-15 1997-05-09 表面実装半導体ダイオード装置

Country Status (4)

Country Link
US (1) US6333550B1 (ja)
EP (1) EP0810660A1 (ja)
JP (1) JPH1056117A (ja)
FR (1) FR2748856B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348700B1 (en) 1998-10-27 2002-02-19 The Mitre Corporation Monomolecular rectifying wire and logic based thereupon

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0966038A3 (en) * 1998-06-15 2001-02-28 Ford Motor Company Bonding of semiconductor power devices
DE19946194A1 (de) * 1999-09-27 2000-12-14 Infineon Technologies Ag Verfahren zur Herstellung eines integrierten Leistungsschaltkreises
US7595547B1 (en) 2005-06-13 2009-09-29 Vishay-Siliconix Semiconductor die package including cup-shaped leadframe
US6744124B1 (en) * 1999-12-10 2004-06-01 Siliconix Incorporated Semiconductor die package including cup-shaped leadframe
JP2003264265A (ja) 2002-03-08 2003-09-19 Mitsubishi Electric Corp 電力用半導体装置
US6942358B2 (en) * 2002-03-29 2005-09-13 Arista Enterprises, Inc. Light emitting diode (LED) flashlight
US7897453B2 (en) * 2008-12-16 2011-03-01 Sandisk 3D Llc Dual insulating layer diode with asymmetric interface state and method of fabrication

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3209209A (en) * 1963-02-21 1965-09-28 Burroughs Corp Means for connecting electrical component to circuit board
US4021839A (en) * 1975-10-16 1977-05-03 Rca Corporation Diode package
US4329707A (en) * 1978-09-15 1982-05-11 Westinghouse Electric Corp. Glass-sealed power thyristor
JPS57181146A (en) * 1981-04-30 1982-11-08 Hitachi Ltd Resin-sealed semiconductor device
FR2660797A1 (fr) * 1990-04-06 1991-10-11 Motorola Semiconducteurs Boitier d'encapsulage perfectionne pour dispositif a semiconducteur.
US5225897A (en) * 1991-10-02 1993-07-06 Unitrode Corporation Molded package for semiconductor devices with leadframe locking structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348700B1 (en) 1998-10-27 2002-02-19 The Mitre Corporation Monomolecular rectifying wire and logic based thereupon

Also Published As

Publication number Publication date
US6333550B1 (en) 2001-12-25
FR2748856A1 (fr) 1997-11-21
EP0810660A1 (en) 1997-12-03
FR2748856B1 (fr) 1998-08-21

Similar Documents

Publication Publication Date Title
US5677247A (en) Low-profile socketed packaging system with land-grid array and thermally conductive slug
US6262489B1 (en) Flip chip with backside electrical contact and assembly and method therefor
US8796830B1 (en) Stackable low-profile lead frame package
JP3272587B2 (ja) 電気部品パッケージ
JPH05183067A (ja) リードレスパッケージの外部電極構造及びその製造方法
JP2009532912A (ja) 一体型スルーホール熱放散ピンを有するモールドされた半導体パッケージ
EP1628346A2 (en) Multi-path bar bond connector for an integrated circuit assembly
JP5538019B2 (ja) コネクタユニット、及び、電子回路装置
JPH1056117A (ja) 表面実装半導体ダイオード装置
JP2002009217A (ja) 樹脂封止型半導体装置
WO2000005936A1 (en) Hybrid solder ball and pin grid array circuit board interconnect system and method
JPH11126795A (ja) 実装基板およびその製造方法ならびに電子部品の実装方法
US6740811B2 (en) Electric terminal for an electronic device
US3936928A (en) Method for providing mounting assemblies for a plurality of transistor integrated circuit chips
JPH0658924B2 (ja) 半導体デバイスパッケージ及びその製造方法
JP3370842B2 (ja) 半導体装置の実装構造
JP3394479B2 (ja) 半導体装置
JPH06204385A (ja) 半導体素子搭載ピングリッドアレイパッケージ基板
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JP3938810B2 (ja) 半導体装置の実装方法
JP2001203301A (ja) 樹脂封止型半導体装置及びその製造方法
JP2805471B2 (ja) 面実装型ダイオードの製造方法
JPH10242328A (ja) 回路基板、この回路基板を有する回路モジュールおよびこの回路モジュールを有する電子機器
JP2000124350A (ja) 半導体装置及びその製造方法
JP3242858B2 (ja) コネクタ及びその製造方法