JPH1051691A

JPH1051691A - 容量負荷駆動回路

Info

Publication number: JPH1051691A
Application number: JP8204516A
Authority: JP
Inventors: Kazuhiko Nakamura; 和彦中村
Original assignee: Hitachi Denshi KK
Current assignee: Hitachi Denshi KK
Priority date: 1996-08-02
Filing date: 1996-08-02
Publication date: 1998-02-20

Abstract

(57)【要約】【課題】ＣＣＤ撮像素子を用いたハイビジョンカメラ
では、水平転送シフトレジスタの電極のパルス駆動に消
費電力が増加するのでカメラヘッドを小形化すると自然
空冷では発熱が許容できなくなり、カメラヘッドに空冷
ファンを追加していた。そのため手術室やクリーンルー
ムでの使用が困難であった。本発明はこれらの欠点を除
去し、ＣＣＤ撮像素子を用いたハイビジョンカメラの消
費電力の低減と操作性の向上を目的とする。【解決手段】水平転送電極とインダクタとで構成させた
並列共振回路をＣＭＯＳＩＣで駆動する。パルス起動時
に駆動回路は電源電圧から接地電圧へと起動する場合は
電源電圧から接地電圧へは、低い出力抵抗で駆動して強
く共振させてから高い出力抵抗で駆動する。パルス停止
開始時に接地電圧から電源電圧へ停止する場合は、パル
スと逆極性で接地電圧から電源電圧へは、低い出力抵抗
で駆動し、電源電圧から接地電圧へは高い出力抵抗で駆
動して共振を電源電圧へ制動させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＣｈａｒｇｅＣ
ｏｕｐｌｅｄＤｅｖｉｃｅ（以下ＣＣＤと略す）撮像
素子を用いたハイビジョン等の高精細テレビジョンカメ
ラおよび１秒あたりのフレーム数の多い高速撮影テレビ
ジョンカメラの消費電力の低減に関するものである。

【０００２】

【従来の技術】従来のＣＣＤ撮像素子を用いたハイビジ
ョン等の高精細テレビジョンカメラでは、そこからの信
号読み出しに、約７０〜１８０ＰＦの容量を持つ１列の
水平転送シフトレジスタが用いられ、そのシフトレジス
タを駆動するクロックパルスは、エミッタフォロワ回路
が用いられていた。最近では７４ＡＣ等の超高速の相補
型金属酸化シリコン集積回路（以下ＣＭＯＳＩＣと略
す）を駆動回路に用いている。ところが、容量を充放電
する無効電力が多く消費電力が増加する。

【０００３】また、１９９０年の技術資料「ＮＡＢ’９
０ＡｄｖａｎｃｅＴｅｃｈｎｏｌｏｇｙｆｏｒ
ａＮｅｗＥｒａ」には、水平転送シフトレジスタを
２列とし後段の回路で２列の信号を合成し映像信号水平
転送周波数を半減させる回路が示されている。ここで、
水平転送シフトレジスタを２列化すると、２列目の水平
転送シフトレジスタは水平転送のみを行うのに対し、１
列目の水平転送シフトレジスタは水平転送と２列目の水
平転送シフトレジスタへの垂直転送とを行う。そのた
め、１列目の水平転送シフトレジスタと２列目の水平転
送シフトレジスタとでは水平転送の効率と取扱電荷量と
が、正確には合致しないことによる固定雑音（縦筋）が
発生する。従来、この固定雑音は補正回路を追加して補
正していた。

【０００４】また、水平転送シフトレジスタの容量とイ
ンダクタとで並列共振回路を構成し、並列共振回路を駆
動するパルス回路はＮＰＮトランジスタのオープンコレ
タで構成した。

【０００５】

【発明が解決しようとする課題】超高速ＣＭＯＳＩＣを
駆動回路に用いても、ハイビジョンテレビカメラでは約
７０〜１８０ＰＦの大容量の水平転送シフトレジスタ
を、高速方形波パルス（５〜６Ｖｐ−ｐ、３７〜７４Ｍ
Ｈｚ）で駆動するため、消費電力が増加する。

【０００６】水平転送シフトレジスタを２列とすると２
列の信号の合成回路と固定雑音の補正回路が大規模であ
り消費電力が増加する。

【０００７】また、並列共振回路を構成しても、駆動回
路出力をＮＰＮトランジスタのオープンコレタで構成す
ると断続する方形波パルスの平坦部が少なく方形波パル
スの振幅が大きい割に水平転送シフトレジスタの転送効
率が上がらない。また、並列共振の起動と停止に時間が
かかり、水平ブランキング時間が３．７７μＳと短いハ
イビジョンテレビカメラでは安定動作が困難であった。

【０００８】そのため、従来のどの方式をとっても、カ
メラヘッドを小形化すると自然空冷では発熱が許容でき
なくなる。そのため、カメラヘッドに空冷ファンを追加
する等していたため手術室やクリーンルームでの使用が
困難であった。

【０００９】本発明の目的は、これらの欠点を除去し、
ＣＣＤ撮像素子を用いたハイビジョン等の高精細テレビ
ジョンカメラあるいは１秒あたりのフレーム数の多い高
速撮影テレビジョンカメラ等の消費電力の低減と操作性
の向上である。

【００１０】本発明の他の目的は、並列共振回路を超高
速ＣＭＯＳＩＣで駆動するために、超高速ＣＭＯＳＩＣ
の出力電圧が並列共振時でも超高速ＣＭＯＳＩＣの最大
定格以下となるように並列共振を制御することである。

【００１１】

【課題を解決するための手段】図１は本発明の全体構成
を示すブロック図である。図２は図１の水平転送シフト
レジスタクロックφH１、φH２の波形図である。

【００１２】図１において、入射光Ｌｉは、レンズ１１
により撮像素子１の撮像面に結像し、映像信号電圧Ｖｉ
に変換される。タイミング発生回路３のパルスに従い水
平駆動回路２が水平転送シフトレジスタ電極Ｈφ１、Ｈ
φ２とリセットゲートＲＧを駆動し、垂直駆動回路４が
垂直転送シフトレジスタＶφ１〜Ｖφ４を駆動する。

【００１３】ＣＣＤ撮像素子（等価回路で示す）１内の
水平転送シフトレジスタの２つの電極Ｈφ１、Ｈφ２の
内部等価回路は接地容量ＣφH1、ＣφH2と水平転送クロ
ック間容量ＣφHHと水平転送クロック直流抵抗ＲφHで
表せる。

【００１４】そこで、水平転送シフトレジスタの容量と
インダクタとで並列共振回路を構成させ、水平駆動回路
２は共振の起動期間と共振の損失分との電流を補充させ
る。具体的には、水平転送シフトレジスタの２つの電極
Ｈφ１、Ｈφ２の容量とインダクタＬ１、Ｌ２、Ｌ12と
を交流的に接続して、容量ＣφH1、ＣφH2、ＣφHHとイ
ンダクタＬ１、Ｌ２、Ｌ12とで並列共振回路を構成す
る。

【００１５】水平転送クロックパルスφＨの周波数ｆφ
HからＬ1＝Ｌ2＝1／((2πｆφH)²ＣφH1)＝1／((2πｆφH)²ＣφH2) （１）式Ｌ12＝１／((2πｆφh)²Ｃφhh) （２）式となる。

【００１６】そして、図２（ａ）の波形図の実線のよう
に断続する方形波パルス起動期間に駆動回路を電源電圧
から接地電圧へと起動する場合は電源から接地へを（低
い出力抵抗で）強く駆動し接地から電源へを（高い出力
抵抗で）弱く駆動し、方形波パルス停止開始期間に接地
から電源へ停止する場合は方形波パルスと逆相で接地か
ら電源へを（低い出力抵抗で）強く駆動し電源から接地
へを弱く（高い出力抵抗で）駆動する。

【００１７】ここで、アンバッファーインバーターＣＭ
ＯＳＩＣは出力と入力は、極性が反転しており、入力が
電源電圧または接地電圧では内部出力抵抗は低く駆動能
力は強い。また、入力が電源電圧と接地電圧の中間の電
圧値では、内部出力抵抗は高く駆動能力は低い。したが
って、図１の水平駆動回路２にアンバッファーインバー
ターＣＭＯＳＩＣを使用し、高い出力抵抗で弱く駆動す
る場合は、アンバッファーインバーターＣＭＯＳＩＣの
入力電圧を電源電圧と接地電圧の中間電圧値から少しず
れた電圧値に制御すれば良い。（ＣＭＯＳＩＣの入力電
圧を電源電圧と接地電圧の中間値にすると一般に出力が
不安定でＣＭＯＳＩＣの内部で電源と接地との間に貫通
電流が流れる。）また、３値（トライステート）バッファーＣＭＯＳＩＣ
は内部出力抵抗は低く駆動能力は強いが、インヒビット
入力をインヒビットに制御（一般に接地）すれば、出力
は開放（高い抵抗）となる。したがって、図１の水平駆
動回路２に複数のトライステートバッファーＣＭＯＳＩ
Ｃを使用し、高い出力抵抗で弱く駆動する場合は、一部
のインヒビット入力をインヒビットに制御すれば良い。

【００１８】さらに、以下のようにすれば、図２（ａ）
の波形図の点線のようになる。つまり、断続する方形波
パルス起動期間に、最初は、駆動回路を高い出力抵抗で
弱く駆動し、小振幅で共振させてから低い出力抵抗で強
く駆動する。また、方形波パルス停止開始期間に接地電
圧から電源電圧へ停止する場合は方形波パルスと逆相で
接地電圧から電源電圧へ、低い出力抵抗で強く駆動して
から電源電圧に高い出力抵抗で弱く駆動し、方形波パル
スを強制的に制動する。

【００１９】あるいは、以下のようにすれば、図２
（ａ）の波形図の１点鎖線のようになる。つまり、断続
する方形波パルス起動期間に、最初は、駆動回路を低い
出力抵抗で強く駆動し、大振幅で共振させた後は高い出
力抵抗で弱く駆動させる。また、方形波パルス停止開始
期間には接地電圧から電源電圧へ停止する場合は、方形
波パルスと逆相で接地電圧から電源電圧へ、低い出力抵
抗で強く駆動してから電源電圧に高い出力抵抗で弱く駆
動し、方形波パルスを強制的に制動する。

【００２０】図２(ａ)φH１、φH２のようにパルス停止
中は２組の駆動回路出力が電源電圧と接地電圧に別れる
場合は、インダクタＬ１の結合容量Ｃ３との接続端は電
源に接続しＬ２の結合容量Ｃ４との接続端は接地するこ
とにより結合容量Ｃ３、Ｃ４は不要となり、結合容量は
Ｃ１とＣ２の２ケですむ。

【００２１】図２（ａ）φH１′、φH２のようにパルス
停止中は２組の駆動回路出力は、同じ電圧、即ち、電源
電圧か、接地電圧としても良いＣＣＤ撮像素子を用い、
パルス起動期間に前記２組の駆動回路出力の内１組の駆
動回路出力は残りの１組の駆動回路出力の起動よりパル
スの半周期前から接地電圧から電源電圧へ駆動する場合
は、結合容量Ｃ１もＣ２も短絡することにより不要とな
り、結合容量Ｃ１〜Ｃ４は全て不要となる。

【００２２】または、図１の水平駆動回路２に複数のト
ライステートバッファーＣＭＯＳＩＣを使用して、駆動
回路の出力を完全な高抵抗状態にする場合はインヒビッ
ト入力を全て接地し、駆動回路の出力の抵抗を高くして
弱く駆動する場合はインヒビット入力の一部を接地し、
低い出力抵抗で強く駆動する場合はインヒビット入力の
全てを電源電圧にする。

【００２３】つまり、以下のようにすれば、図２（ｂ）
の波形図のようになる。パルス停止中はインヒビット入
力を全て接地し、駆動回路の出力は電源電圧と接地電圧
の中間の高抵抗状態となり、パルス起動期間はインヒビ
ット入力を電源電圧にして、駆動回路の出力は、電源電
圧駆動から接地電圧駆動、接地電圧駆動から電源電圧駆
動の繰り返し駆動となる。

【００２４】また、パルス停止開始期間は並列共振の損
失に応じた期間３値出力回路が方形波パルスと逆相で駆
動して方形波パルスを強制的に制動してからインヒビッ
ト入力を全て接地し、駆動回路の出力は高抵抗状態とな
る。

【００２５】図２（ｂ）φH１、φH２のようにパルス停
止中は２組の駆動回路出力はそろって電源電圧または接
地電圧としても良いＣＣＤ撮像素子を用い、パルス停止
中は駆動回路の出力は電源電圧と接地電圧の中間の高抵
抗状態となる場合は、結合容量Ｃ１もＣ２も短絡するこ
とにより不要となり、インダクタＬ１と結合容量Ｃ３と
の接続点とインダクタＬ２と結合容量Ｃ４との接続点と
を接続することにより、結合容量は１ケですむ。

【００２６】また、簡易的には図１の結合容量Ｃ３、Ｃ
４とインダクタＬ１、Ｌ２とを開放して、並列インダク
タＬ12と容量ＣφHHとで並列共振回路を構成する。この
簡易的な場合には図２（ａ）φH１′、φH２のようにし
た場合も図２（ｂ）φH１、φH２のようにした場合も結
合容量Ｃ１〜Ｃ４は全て不要となる。

【００２７】図２は図１の水平転送シフトレジスタクロ
ックφH１、φH２の波形図である。図２（ａ）の波形図
の実線のように断続する方形波パルス起動期間に駆動回
路は電源電圧から接地電圧へと起動する場合は電源電圧
から接地電圧へ低い出力抵抗で強く駆動し、接地電圧か
ら電源電圧へ高い出力抵抗で弱く駆動することにより、
φH１、φH２は方形波パルスのおよそ１周期で、φH
１′は方形波パルスのおよそ１．５周期で方形波パルス
の中心電位を電源電圧ＶＣＣの半分に安定させる。ま
た、接地電圧から電源電圧へ高い出力抵抗で弱く駆動す
ることにより、方形波パルスは電源電圧ＶＣＣを大きく
超える事はない。

【００２８】図２（ａ）の波形図の実線のように方形波
パルス停止開始期間に接地電圧から電源電圧へ停止する
場合は方形波パルスと逆相で接地電圧から電源電圧へ低
い出力抵抗で強く駆動し、電源電圧から接地電圧へ弱く
（高い出力抵抗で）駆動し、方形波パルスのおよそ１周
期で方形波パルスを強制的に制動する。方形波パルス停
止開始期間もまた、方形波パルスと逆相で駆動すること
により、方形波パルスは電源電圧ＶＣＣを大きく超える
事はない。

【００２９】図２（ａ）の波形図の点線のように断続す
る方形波パルス起動期間に駆動回路は電源電圧から接地
電圧へと起動する場合は断続する方形波パルス起動期間
に初めに駆動回路は（高い出力抵抗で）弱く駆動し、小
振幅で共振させてから（低い出力抵抗で）強く駆動する
ことにより、φH１、φH２は方形波パルスのおよそ１周
期で、φH１′は方形波パルスのおよそ１．５周期で方
形波パルスの中心電位を電源電圧ＶＣＣの半分に安定さ
せる。この場合は方形波パルス起動期間の最初の１周期
の振幅電圧を水平転送電極のポテンシャル電圧差（一般
に１〜２Ｖ）以下にすれば、実質的に水平転送は行われ
ず、次の大振幅の方形波パルスから水平転送が始まる。
また、接地電圧から電源電圧へ高い出力抵抗で、弱く駆
動することにより、方形波パルスは電源電圧ＶＣＣを大
きく超える事はない。

【００３０】また、共振が弱い場合は図２（ａ）の波形
図の点線のように、方形波パルス停止開始期間に接地電
圧から電源電圧へ停止する場合は方形波パルスと逆相で
接地電圧から電源電圧へ、低い出力抵抗で強く駆動して
から電源電圧に高い出力抵抗で弱く駆動し、方形波パル
スのおよそ１．５周期で方形波パルスを強制的に制動す
る。この場合は方形波パルスの位相が乱れても、確実に
電源電圧に収束する。方形波パルス停止開始期間もま
た、方形波パルスと逆相で駆動することにより、方形波
パルスは電源電圧ＶＣＣを大きく超える事はない。

【００３１】図２（ａ）の波形図の１点鎖線のように、
断続する方形波パルス起動期間に初めに駆動回路は、低
い出力抵抗で強く駆動し、大振幅で共振させた後は、高
い出力抵抗で弱く駆動させる場合は方形波パルスのおよ
そ０．５周期で方形波パルスの中心電位を電源電圧ＶＣ
Ｃの半分に安定させる。大振幅で共振させた後は高い出
力抵抗で弱く駆動させることにより、方形波パルスは接
地電圧や電源電圧ＶＣＣを大きく超える事はない。

【００３２】また、方形波パルス停止開始期間には接地
電圧から電源電圧へ停止する場合は方形波パルスと逆相
で、接地電圧から電源電圧へ、低い出力抵抗で強く駆動
してから、電源電圧で高い出力抵抗で弱く駆動し、方形
波パルスのおよそ１周期で方形波パルスを強制的に制動
する。この場合は方形波パルスの位相が乱れても、確実
に電源電圧に収束する。方形波パルス停止開始期間もま
た、方形波パルスと逆相で駆動することにより、方形波
パルスは電源電圧ＶＣＣを大きく超える事はない。

【００３３】または、図２（ｂ）の波形図の場合は、パ
ルス起動期間は駆動回路は電源電圧と接地電圧の中間の
高抵抗状態から、電源電圧駆動から接地電圧駆動、接地
電圧駆動から電源電圧駆動となる。方形波パルスのおよ
そ１周期で、方形波パルスの中心電位を電源電圧ＶＣＣ
の半分に安定させる。大振幅で共振させた後はインヒビ
ット入力の一部を接地し、一部の駆動回路を電源電圧と
接地電圧の中間の高抵抗状態として駆動回路全体の出力
抵抗を高くして弱く駆動させることにより、方形波パル
スは接地電圧や電源電圧ＶＣＣを大きく超える事はな
い。

【００３４】また、パルス停止開始期間は駆動回路全体
が方形波パルスと逆相で駆動してから（並列共振の損失
に応じて、逆相で駆動する駆動回路の割合と期間とを制
御して、）一部の駆動回路を電源電圧と接地電圧の中間
の高抵抗状態、残りの駆動回路が方形波パルスと逆相で
駆動してから駆動回路全体が高抵抗状態となり、方形波
パルスを強制的に制動する。方形波パルスのおよそ１．
５周期で、方形波パルスを完全に制動する。

【００３５】このように、駆動回路の工夫により並列共
振を制御すれば、起動期間でも停止開始期間でも確実に
共振電圧波形は駆動回路の最大定格以内に納まる。その
ため、共振電圧波形をＣＭＯＳＩＣの最大定格の接地−
０．５Ｖから電源電圧＋０．５Ｖまたは−０．５Ｖから
＋７Ｖまで拡大できる。その結果、水平転送駆動回路
は、電源電圧が非共振型の水平転送駆動回路の電源電圧
より約１Ｖから２Ｖ低くできる。

【００３６】また、駆動期間は大振幅で共振させた後で
駆動回路の出力抵抗は高く出力電流は少ないので消費電
流も共振分半減する。

【００３７】さらに、並列共振の起動期間と停止期間と
が単なる並列共振と比較して短縮され、水平ブランキン
グ時間が３．７７μＳと短いハイビジョンでも安定動作
が図れる。

【００３８】ＣＣＤ撮像素子を用いたハイビジョン等の
高精細テレビジョンカメラにおいて、水平転送ＣＣＤを
２列とすることなく、つまり、２列の信号の合成回路と
固定雑音の補正回路による消費電力の増加を伴うことな
く、水平転送駆動回路の消費電力が低減する。

【００３９】そのため、消費電力が低減するので、カメ
ラヘッドが小形化しても自然空冷で発熱が許容できる。
そこで空冷ファンが不要のため手術室やクリーンルーム
での使用が用意となる。また、操作性が向上する。

【００４０】ＣＣＤ撮像素子用のタイミング回路で発生
する水平転送パルスが、１系統から２系統以上に増加す
るが、タイミング回路は一般にＣＭＯＳゲートアレイで
構成するので、パルス系統の増加による消費電力増加は
近年進んでいるＣＭＯＳゲートアレイ内部の電源電圧低
減とＣＭＯＳゲートアレイのデザインルールの縮小で吸
収できる。

【００４１】

【発明の実施の形態】以下、この発明の一実施例を図３
と図４を用いて説明し、次に別の一実施例を図５と図６
を用いて説明し、また次に他の別の一実施例を図５と図
７を用いて説明し、最後に更に別の一実施例を図８と図
９を用いて説明する。

【００４２】図３はこの発明の容量負荷駆動回路の一実
施例の回路図である。図３において、ＣＣＤ撮像素子１
を駆動するφH１駆動回路１２とφH２駆動回路１３とは
同一構成である。図４は図３のφH１駆動回路１２の波
形図である。

【００４３】図３において、Ａ１〜Ａ６はＴＣ７４ＶＨ
Ｃ０４Ｕ等の超高速アンバッファーインバーターＣＭＯ
ＳＩＣである。（Ａ１〜Ａ６は大電流駆動の超高速アン
バッファーインバーターＣＭＯＳＩＣの方が好まし
い。）Ｒ１〜Ｒ３は混合抵抗でその大きさは３Ｒ１＝２
Ｒ２＝Ｒ３とする。Ｄ１、Ｄ２は保護ダイオード、Ｄ
３、Ｄ４はショトキバリアダイオード、Ｒ６、Ｒ７はダ
ンピング抵抗、Ｃ1、Ｃ2は結合容量、ＣφH1、ＣφH2は
接地容量、ＣφHHは水平転送クロック間容量、ＲφHは
水平転送クロック直流抵抗、Ｌ１、Ｌ２とＬ12は共振イ
ンダクタである。

【００４４】２／３”相当１３０万画素以上の一列の水
平転送シフトレジスタＣＣＤ型撮像素子を用いたハイビ
ジョン等のテレビジョンカメラでは一般にＣφH1＝ＣφH2＝７０〜３００ＰＦＣφHH＝約５０ＰＦＲφH＝０〜１０Ω ｆφH＝４８〜７４ＭＨｚであるから、上述した（１）式（２）式からＬ１＝１／（（２πｆφH）²ＣφH1）＝１６〜１５７ｎ
ＨＬ12＝１／（（２πｆφH）²ＣφHH）＝９２〜２２０ｎ
Ｈとなる。

【００４５】また、共振が乱れて出力φＨ１の電圧波形
が電源ＶＣＣ＋ＶF以上と接地０−ＶF以下となると、シ
ョトキバリアダイオードＤ３、Ｄ４と抵抗Ｒ６、Ｒ７と
でダンピングされるので、純粋な共振回路を用いた駆動
回路のように容量ＣφH1、ＣφH2、ＣφHHに合わせてＬ
１、Ｌ12を調整する必要は少ない。(ＶFはショトキバリ
アダイオードＤ３、Ｄ４の順方向降下電圧でＶFが０．
５Ｖ程度となる高耐圧ショトキバリアダイオードが電源
ＶＣＣの低減に適している。)超高速アンバッファーイ
ンバーターＣＭＯＳＩＣは周知のものであるため、詳細
な説明を省略し、動作について簡単に説明する。アンバ
ッファーインバーターＣＭＯＳＩＣは入力が電源電圧ま
たは接地電圧では、出力は入力と反転し、かつ接地電圧
または電源電圧に低い内部出力抵抗で駆動している。入
力が電源電圧と接地電圧の中間値では、出力は入力と反
転し、かつ内部出力抵抗は高く駆動能力は低い。

【００４６】以下図３の回路の動作について簡単に説明
する。図３では方形波パルス起動期間に、最初、入力Ｖ
１１と入力Ｖ１２とが接地電圧で、入力Ｖ１３が電源Ｖ
ＣＣで入力ＶｍがＶＣＣ×（５／６）で出力φＨ１は中
程度の出力抵抗Ｒｏで接地電圧で駆動され、次に入力Ｖ
１１と入力Ｖ１２とが電源ＶＣＣで、入力Ｖ１３が接地
電圧で入力ＶｍがＶＣＣ×（１／６）で出力φＨ１は中
程度の出力抵抗Ｒｏで電源電圧で駆動され、小振幅で共
振させてから、入力Ｖ１１と入力Ｖ１２と入力Ｖ１３と
が接地電圧で、入力Ｖｍが電源ＶＣＣで出力φＨ１は低
い出力抵抗Ｒｏで接地電圧で強く駆動することにより、
φH１は方形波パルスの１周期で、方形波パルスの中心
電位を電源電圧ＶＣＣの半分に安定させる。この場合は
方形波パルス起動期間の最初の１周期の振幅電圧を水平
転送電極のポテンシャル電圧差（一般に１〜２Ｖ）以下
にすれば、実質的に水平転送は行われず、次の大振幅の
方形波パルスから水平転送が始まる。また、接地電圧か
ら電源電圧へ中程度の出力抵抗Ｒｏで駆動することによ
り、方形波パルスは電源電圧ＶＣＣを大きく超える事は
ない。

【００４７】方形波パルス駆動期間は入力Ｖ１１と入力
Ｖ１２とが同相で、入力Ｖ１３が逆相のため、入力Ｖｍ
がＶＣＣ×（１／６）で出力φＨ１は中程度の出力抵抗
Ｒｏで電源電圧駆動と、ＶＣＣ×（５／６）で出力φＨ
１は中程度の出力抵抗Ｒｏで接地電圧駆動とを繰り返
し、方形波パルスは電源電圧ＶＣＣと接地電圧とを大き
く超える事はない。

【００４８】図２（ａ）の波形図の点線のように、方形
波パルス停止開始期間に接地電圧から電源電圧へ停止す
る場合は方形波パルスと逆相で入力Ｖ１１と入力Ｖ１２
と入力Ｖ１３とが電源電圧ＶＣＣで入力Ｖｍが接地とな
り、出力φＨ１は方形波パルスと逆相で低い出力抵抗Ｒ
ｏで電源電圧で強く駆動することにより、接地電圧から
電源電圧へ、低い出力抵抗Ｒｏで強く駆動して方形波パ
ルスを強制的に制動する。その後、入力Ｖ１１と入力Ｖ
１３とが接地で、入力Ｖ１２が電源電圧ＶＣＣで入力Ｖ
ｍがＶＣＣ×（４／６）で出力φＨ１は高い出力抵抗Ｒ
ｏで弱く接地電圧で駆動して方形波パルスを弱く制動す
る。最後に入力Ｖ１１と入力Ｖ１２と入力Ｖ１３とが電
源電圧ＶＣＣで入力Ｖｍが接地電圧となり、出力φＨ１
は低い出力抵抗Ｒｏで電源電圧で強く駆動することによ
り、方形波パルスの位相が乱れても、方形波パルスの１
周期で確実に電源に収束する。この場合は方形波パルス
停止開始期間もまた、方形波パルスを強制的に逆相で制
動することにより、方形波パルスは電源電圧ＶＣＣを大
きく超える事はない。

【００４９】その結果、並列共振回路を駆動するＡ４〜
Ａ６の出力φＨ１は図４の様に停止開始期間も起動期間
も素早く安定する。また、出力φＨ１は電源電圧と接地
電圧の範囲を大きく超えない。

【００５０】図５はこの発明の容量負荷駆動回路の別の
一実施例の回路図である。図５において、ＣＣＤ撮像素
子１を駆動するφH１駆動回路１２とφH２駆動回路１３
とは同一構成である。図６は図５のφH１駆動回路１２
の波形図である。

【００５１】図５において、ＩＣ１〜ＩＣ２はＴＣ７４
ＬＣＸ２４４等の超高速トライステートバッファーＣＭ
ＯＳＩＣであり、Ｒ４、Ｒ５はＩＣ１〜ＩＣ２の出力が
開放状態時に電源電圧と接地電圧の中間電位を保つ抵抗
である。また、図１や図２のインダクタＬ１、Ｌ２は省
略してあり、φＨ１とφＨ２の直流電位が等しいので、
図１や図２の容量Ｃ１〜Ｃ４も省略してある。さらに、
ＴＣ７４ＬＣＸシリーズは他のＣＭＯＳＩＣと異なり電
源電圧ＶＣＣより高い電圧を出力に加えても破壊しない
ので、図２のダイオードＤ１、Ｄ３と抵抗Ｒ６も省略し
てある。また、出力φＨ１の共振波形の中央値も、抵抗
Ｒ４＜Ｒ５により定まる電位も電源電圧と接地電圧の中
間電圧より高い。図５において、その他の部品は図３と
同一である。

【００５２】図５において、ＩＣ１〜ＩＣ２はＴＣ７４
ＡＣ２４４等の超高速トライステートバッファーＣＭＯ
ＳＩＣでは、図２のダイオードＤ１、Ｄ３と抵抗Ｒ６も
必要となる。

【００５３】超高速トライステートバッファーＣＭＯＳ
ＩＣは周知のものであるため、詳細な説明は省略し、動
作について簡単に説明する。トライステートバッファー
ＣＭＯＳＩＣはインヒビット入力が電源電圧では、出力
は信号入力と同相で接地電圧または電源電圧で低い内部
出力抵抗で駆動している。インヒビット入力が接地電圧
では信号入力に関わらず、内部出力抵抗は非常に高く開
放状態になる。

【００５４】図５において、パルス停止中はＩＣ１〜Ｉ
Ｃ２のインヒビット入力Ｖ14とＶ16の全てを接地し、出
力φＨ１は電源電圧と接地電圧の中間の高抵抗状態とな
る。

【００５５】パルス起動期間はインヒビット入力Ｖ14と
Ｖ16の全てを電源電圧にして出力φＨ１は電源電圧と接
地電圧の中間の高抵抗状態にして、電源電圧駆動から接
地電圧駆動、接地電圧駆動から電源電圧駆動となる。方
形波パルスの１周期で、出力φＨ１の共振の中心電位を
電源電圧ＶＣＣの半分に安定させる。大振幅で共振させ
た後はインヒビット入力Ｖ16を接地し、ＩＣ２を高抵抗
状態として駆動回路全体の出力抵抗Ｒｏを高くして弱く
駆動させることにより、出力φＨ１の共振波形は接地電
圧を大きく超える事はない。

【００５６】また、パルス停止開始期間はインヒビット
入力Ｖ14とＶ16の全てを電源電圧にしてＩＣ１〜ＩＣ２
が出力φＨ１の共振波形と逆相で駆動してから（並列共
振の損失に応じて、）ＩＣ２を高抵抗状態、ＩＣ１が出
力φＨ１の共振波形と逆相で駆動して出力φＨ１の共振
波形を強制的に制動してからＩＣ１〜ＩＣ２が高抵抗状
態となり、出力φＨ１は抵抗Ｒ４＜Ｒ５により電源電圧
と接地電圧の中間電圧より高い値となる。方形波パルス
の１．５周期で、出力φＨ１の共振波形を完全に制動す
る。

【００５７】また並列共振損失が少なくＱが高くできる
場合は、パルス停止開始期間にＩＣ２はＩＣ１と同一期
間出力φＨ１の共振波形と逆相で駆動してからＩＣ１〜
ＩＣ２が高抵抗状態となる。

【００５８】逆に、並列共振損失が多くＱが低い場合
は、パルス停止開始期間にＩＣ２は高抵抗状態のままと
なる。

【００５９】その結果、並列共振回路を駆動するＩＣ１
〜ＩＣ２の出力φＨ１は図６の様に停止開始時も起動時
も素早く安定する。

【００６０】また、共振が乱れて出力φＨ１の電圧波形
が接地０−ＶF以下となると、ショトキバリアダイオー
ドＤ４と抵抗Ｒ７とでダンピングされるので、純粋な共
振回路を用いた駆動回路のように容量ＣφHHに合わせて
Ｌ12を調整する必要は少ない。(ＶFはショトキバリアダ
イオードＤ３、Ｄ４の順方向降下電圧でＶFが０．５Ｖ
程度となる高耐圧ショトキバリアダイオードが電源電圧
ＶＣＣの低減に適している。) ところで抵抗Ｒ４＜Ｒ
５の値は、パルス停止開始期間の最後に出力φＨ１をダ
ンピングする最大限の値として、出力φＨ１を共振駆動
する共振の損失が少なくなる様に値をきめる。

【００６１】図７はこの発明の容量負荷駆動回路の図５
のφH１駆動回路１２の更に別の一実施例の波形図であ
る。図５において、図７の波形図の動作をする場合はＲ
４、Ｒ５は開放となり、Ｌ１２と直列にＣ１が必要とな
る。ＩＣ１、ＩＣ２は電源電圧ＶＣＣより高い電圧を出
力に加えても破壊しないＴＣ７４ＬＣＸ２４４等とす
る。ＩＣ１、ＩＣ２がＴＣ７４ＡＣ２４４等の場合は後
述する。

【００６２】インヒビット入力Ｖ14は常に電源電圧であ
り、パルス停止期間は入力Ｖ15とＶ17とインヒビット入
力Ｖ14とＶ16との全てを電源電圧にしてφH１を電源電
圧とする。

【００６３】共振が強い場合はパルス起動期間はインヒ
ビット入力Ｖ16を接地電圧にしてＩＣ２を高抵抗状態と
して駆動回路全体の出力抵抗Ｒｏを高くしてφＨ１は電
源電圧から高い出力抵抗で、接地電圧で駆動してから電
源電圧駆動とし、インヒビット入力Ｖ16を電源電圧に
し、低い出力抵抗Ｒｏで接地電圧に駆動してから大振幅
で共振させた後、インヒビット入力Ｖ16を接地し、ＩＣ
２を高抵抗状態として駆動回路全体の出力抵抗Ｒｏを高
くして弱く駆動させることにより、方形波パルスの１．
５周期で、出力φＨ１の共振を安定させる。また、φＨ
１の共振波形は接地電圧を大きく超える事はない。

【００６４】共振が弱い場合は、パルス起動期間はイン
ヒビット入力Ｖ16を接地電圧にしてＩＣ２を高抵抗状態
として駆動回路全体の出力抵抗Ｒｏを高くしてφＨ１を
電源電圧で、高い出力抵抗Ｒｏで接地電圧で駆動し、イ
ンヒビット入力Ｖ16を電源電圧にし、低い出力抵抗Ｒｏ
で、電源電圧で駆動してから低い出力抵抗Ｒｏで接地電
圧で駆動し、大振幅で共振させた後は接地電圧駆動する
時のみインヒビット入力Ｖ16を接地し、ＩＣ２を高抵抗
状態として駆動回路全体の出力抵抗Ｒｏを高くして弱く
駆動させることにより、方形波パルスの１．５周期で、
φＨ１の共振を安定させる。また、φＨ１の共振波形は
接地電圧を大きく超える事はない。

【００６５】この場合も方形波パルス起動期間の最初の
１周期の振幅電圧を水平転送電極のポテンシャル電圧差
（一般に１〜２Ｖ）以下にすれば、実質的に水平転送は
行われず、次の大振幅の方形波パルスから水平転送が始
まる。

【００６６】またパルス停止開始期間は、共振が強い場
合インヒビット入力Ｖ16を電源電圧にしてＩＣ１〜ＩＣ
２が出力φＨ１の共振波形と逆相で電源に駆動してから
インヒビット入力Ｖ16を接地にしてＩＣ２を高抵抗状態
として、ＩＣ１が出力φＨ１の共振波形と逆相で接地電
圧駆動して出力φＨ１の共振波形を強制的に制動してか
らインヒビット入力Ｖ16を電源電圧にしてＩＣ１〜ＩＣ
２がφＨ１を電源電圧に固定する。

【００６７】共振が弱い場合インヒビット入力Ｖ16を電
源電圧にしてＩＣ１〜ＩＣ２が出力φＨ１の共振波形と
逆相で電源電圧駆動してからインヒビット入力Ｖ16を接
地電圧にしてＩＣ２を高抵抗状態として、ＩＣ１がφＨ
１を電源電圧駆動して出力φＨ１の共振波形を制動して
からインヒビット入力Ｖ16を電源電圧にしてＩＣ１〜Ｉ
Ｃ２がφＨ１を電源電圧に固定する。

【００６８】図７では、方形波パルスの１．５周期でφ
Ｈ１の共振波形を完全に制動する。図５において、ＩＣ
１〜ＩＣ２はＴＣ７４ＡＣ２４４等の超高速トライステ
ートバッファーＣＭＯＳＩＣでは、図２のダイオードＤ
１、Ｄ３と抵抗Ｒ６も必要となる。この場合の動作は以
下の様にＩＣ１〜ＩＣ２がＴＣ７４ＬＣＸ２４４等で共
振が強い場合と同様である。

【００６９】インヒビット入力Ｖ14は常に電源電圧であ
り、パルス停止期間は入力Ｖ15とＶ17とインヒビット入
力Ｖ14とＶ16との全てを電源電圧にしてφH１を電源電
圧とする。

【００７０】パルス起動期間はインヒビット入力Ｖ16を
接地電圧にしてＩＣ２を高抵抗状態として駆動回路全体
の出力抵抗Ｒｏを高くしてφＨ１は電源電圧から高い出
力抵抗Ｒｏで接地電圧駆動から電源電圧駆動とし、イン
ヒビット入力Ｖ16を電源電圧にし、低い出力抵抗Ｒｏで
接地電圧駆動して、大振幅で共振させた後はインヒビッ
ト入力Ｖ16を接地し、ＩＣ２を高抵抗状態として駆動回
路全体の出力抵抗Ｒｏを高くして弱く駆動させることに
より、方形波パルスの１．５周期で、出力φＨ１の共振
を安定させる。また、φＨ１の共振波形は電源電圧と接
地電圧を大きく超える事はない。

【００７１】この場合も方形波パルス起動期間の最初の
１周期の振幅電圧を水平転送電極のポテンシャル電圧差
（一般に１〜２Ｖ）以下にすれば、実質的に水平転送は
行われず、次の大振幅の方形波パルスから水平転送が始
まる。

【００７２】またパルス停止開始期間は、インヒビット
入力Ｖ16を電源電圧にしてＩＣ１〜ＩＣ２が出力φＨ１
の共振波形と逆相で電源電圧駆動してからインヒビット
入力Ｖ16を接地電圧にしてＩＣ２を高抵抗状態として、
ＩＣ１が出力φＨ１の共振波形と逆相で接地電圧駆動し
て出力φＨ１の共振波形を強制的に制動してからインヒ
ビット入力Ｖ16を電源電圧にしてＩＣ１〜ＩＣ２がφＨ
１を電源電圧に固定する。方形波パルスの１．５周期で
φＨ１の共振波形を完全に制動する。

【００７３】図８はこの発明の容量負荷駆動回路の別の
一実施例の回路図である。図８において、ＣＣＤ撮像素
子１を駆動するφH１駆動回路１２とφH２駆動回路１３
とは同一構成である。図９は図８のφH１駆動回路１２
の波形図である。

【００７４】図８において、ＩＣ１ 1/6〜ＩＣ１ 6/6は
ＴＣ７４ＡＣ３７３等の６ケ入り超高速トライステート
バッファーＣＭＯＳＩＣであり、図１や図２のインダク
タＬ１、Ｌ２は省略してある。図８において、その他の
部品は図３と同一である。

【００７５】（また、図８において共振のＱが高い場合
はＩＣ１はＴＣ７４ＡＣ２４４等の８ケ入り超高速トラ
イステートバッファーＣＭＯＳＩＣであり、ＩＣ１ 1/6
〜ＩＣ１ 6/6を（）内の様にＩＣ１ 1/8〜ＩＣ１ 8/8と
する。）超高速トライステートバッファーＣＭＯＳＩＣは周知の
ものであるため、詳細な説明は省略し、動作について簡
単に説明する。トライステートバッファーＣＭＯＳＩＣ
はインヒビット入力が電源電圧では、出力は信号入力と
同相で接地電圧または電源電圧で低い内部出力抵抗で駆
動している。インヒビット入力が接地電圧では信号入力
に関わらず、内部出力抵抗は非常に高く開放状態にな
る。

【００７６】図８において、方形波パルス起動期間に初
めに、入力Ｖ14と入力Ｖ16とが電源電圧で、出力φＨ１
はＩＣ１ 1/6〜ＩＣ１ 6/6を並列した低い出力抵抗Ｒｏ
で電源電圧から接地電圧で強く駆動し、大振幅で共振さ
せた後のパルス駆動期間はインヒビット入力Ｖ16を接地
し、ＩＣ１ 3/6〜ＩＣ１ 6/6の出力を開放としてＩＣ１
1/6〜ＩＣ１ 2/6の比較的高い出力抵抗Ｒｏで弱く駆動
させることにより、φH１は方形波パルスの０．５周期
で、方形波パルスの中間電位を電源電圧ＶＣＣの半分に
安定させ、パルス駆動期間の消費電流は非共振駆動時の
２／６となる。また、出力φＨ１の共振波形は接地電圧
を大きく超える事はない。

【００７７】またパルス停止開始期間は、インヒビット
入力Ｖ16を電源電圧にしてＩＣ１ 1/6〜ＩＣ１ 6/6を並
列した低い出力抵抗Ｒｏで出力φＨ１の共振波形と逆相
で電源に駆動して出力φＨ１の共振波形を強制的に制動
してφＨ１を方形波パルスの１．５周期で電源電圧に固
定する。但し、この場合はパルス停止開始期間の最初の
１周期の振幅電圧を水平転送電極のポテンシャル電圧差
（一般に１〜２Ｖ）以下にできるので実質的に水平転送
は行われない。

【００７８】波形図図９の様にインヒビット入力Ｖ14
は常時電源電圧で、入力Ｖ15は水平転送を共振しないφ
Ｈ１駆動のパルスと同一である。インヒビット入力Ｖ16
は水平転送の停止と開始のタイミングパルスＶ19を水平
転送の半周期未満（約１／４周期）遅延させたパルスで
ある。

【００７９】したがって、図８と図９との実施例では、
インヒビット入力Ｖ16を水平転送の約１／４周期遅延さ
せるだけで、新規のパルスタイミングを追加する事無
く、回路を工夫するのみで、水平転送を共振駆動してパ
ルス駆動期間の消費電流は非共振駆動時の２／６とな
る。

【００８０】

【発明の効果】本発明によれば、超高画素数のＣＣＤ撮
像素子を用いたハイビジョン等の高精細テレビジョンカ
メラにおいて、水平転送ＣＣＤを２列とすることなく、
回路を工夫するのみで、消費電力と発熱との低減が可能
であるため、空冷ファンなしで、小形軽量なハイビジョ
ン等の高精細テレビカメラが実現でき、操作性が向上す
る。また、高価な超高画素ＣＣＤ撮像素子の水平転送
ＣＣＤの特性のバラツキを吸収できるため、選別基準を
ゆるめたＣＣＤ撮像素子を使用でき、ハイビジョンカメ
ラの低価格化が実現できる。

【図面の簡単な説明】

【図１】本発明の全体構成を示すブロック図。

【図２】本発明の動作を説明するための波形図。

【図３】本発明の一実施例を示す回路図。

【図４】本発明の一実施例の動作を説明するための波形
図。

【図５】本発明の他の一実施例を示す回路図。

【図６】本発明の他の一実施例の動作を説明するための
波形図。

【図７】本発明の他の一実施例の動作を説明するための
波形図。

【図８】本発明の更に他の一実施例を示す回路図。

【図９】本発明の更に他の一実施例の動作を説明するた
めの波形図。

【符号の説明】

１１：レンズ、１：ＣＣＤ撮像素子、２：水平転送
駆動回路、３：ＣＣＤタイミング発生回路、４：垂直
転送駆動回路、φＨ１，φＨ２：水平転送クロック駆動
パルス、Ｖｃｃ：電圧源、Ｌ１，Ｌ２，Ｌ１２：共振
インダクタ、Ａ１〜Ａ６：アンバッファーインバーター
ＣＭＯＳＩＣ、ＩＣ１〜ＩＣ２：トライステートバッフ
ァーＣＭＯＳＩＣ。

Claims

【特許請求の範囲】

【請求項１】容量負荷とインダクタとで構成された並
列共振回路を断続する方形波パルスで駆動する駆動回路
において、上記断続する方形波パルス起動時、上記断続
する方形波パルスの定常駆動時および上記断続する方形
波パルス停止開始時、上記駆動回路の出力抵抗をそれぞ
れ変化させて駆動することを特徴とする容量負荷駆動回
路。
【請求項２】容量負荷とインダクタとで構成させた並
列共振回路を断続する方形波パルスで駆動する請求項１
記載の駆動回路において、前記断続するパルス停止中は
前記の駆動回路出力は電源電圧または接地電圧とし、前
記断続する方形波パルス起動時は前記の駆動回路は電源
電圧から接地電圧へと起動する場合、電源電圧から接地
電圧へは比較的低い出力抵抗で駆動し、接地電圧から電
源電圧へと起動する場合、接地電圧から電源電圧へは比
較的低い出力抵抗で駆動し、前記断続する方形波パルス
の定常駆動時は前記の駆動回路出力は比較的高い出力抵
抗で駆動し、前記断続する方形波パルス停止開始時に接
地電圧から電源電圧へ停止する場合、前記断続する方形
波パルスと逆相で接地電圧から電源電圧へは比較的低い
出力抵抗で駆動し、電源電圧から接地電圧へ停止する場
合、前記断続する方形波パルスと逆相で電源電圧から接
地電圧へは比較的低い出力抵抗で駆動することを特徴と
する容量負荷駆動回路。
【請求項３】請求項２において、前記断続する方形波
パルス起動時、前記の駆動回路が電源電圧から接地電圧
へと起動する場合、電源電圧から接地電圧へは比較的高
い出力抵抗で駆動し、接地電圧から電源電圧へは比較的
高い出力抵抗で駆動し、電源電圧から接地電圧へは比較
的低い出力抵抗で駆動し、接地電圧から電源電圧へは比
較的高い出力抵抗で駆動し、接地電圧から電源電圧へと
起動する場合は、接地電圧から電源電圧へは比較的高い
出力抵抗で駆動し、電源電圧から接地電圧へは比較的高
い出力抵抗で駆動してから、接地電圧から電源電圧へを
比較的低い出力抵抗で駆動し、電源電圧から接地電圧へ
は比較的高い出力抵抗で駆動し、前記断続する方形波パ
ルス停止開始時に接地電圧から電源電圧へ停止する場合
は前記断続する方形波パルスと逆相で接地電圧から電源
電圧へは比較的低い出力抵抗で駆動し、電源電圧から接
地電圧へは比較的高い出力抵抗で駆動し、電源電圧から
接地電圧へ停止する場合は前記断続する方形波パルスと
逆相で電源電圧から接地電圧へは比較的低い出力抵抗で
駆動し、接地電圧から電源電圧へは比較的高い出力抵抗
で駆動することを特徴とする容量負荷駆動回路。
【請求項４】請求項２または請求項３において、前記
の駆動回路をアンバッファーインバーターの相補型金属
酸化シリコン集積回路として、前記断続するパルス停止
中は前記の駆動回路の入力を接地電圧または電源電圧と
し、接地電圧へを比較的低い出力抵抗で駆動する場合に
前記の駆動回路の入力は電源電圧とし、接地電圧へを比
較的高い出力抵抗で駆動する場合に前記の駆動回路の入
力は電源電圧と接地電圧の中間で接地電圧に近い値と
し、電源電圧へは比較的高い出力抵抗で駆動する場合、
前記の駆動回路の入力は電源電圧と接地電圧の中間で、
電源電圧に近い値とし、電源電圧へを比較的低い出力抵
抗で駆動する場合に前記の駆動回路の入力は接地とする
ことを特徴とする容量負荷駆動回路。
【請求項５】請求項４において、前記の駆動回路入力
電圧を複数の相補型金属酸化シリコン集積回路の出力を
抵抗網で混合したことにより発生させたことを特徴とす
る容量負荷駆動回路。
【請求項６】請求項２または請求項３において、前記
の駆動回路を複数の３値出力の相補型金属酸化シリコン
集積回路として、前記の駆動回路の入力を接地電圧また
は電源電圧とし、比較的低い出力抵抗で駆動する場合に
前記の駆動回路の全てのインヒビット入力をアクティブ
に制御し、比較的高い出力抵抗で駆動する場合に前記の
駆動回路の一部のインヒビット入力をインヒビットに制
御することを特徴とする容量負荷駆動回路。
【請求項７】容量負荷とインダクタとで構成させた並
列共振回路を断続する方形波パルスで駆動する複数の３
値出力回路を並列化し、前記断続する方形波パルス停止
中は前記複数の３値出力回路は電源電圧と接地電圧の中
間の高抵抗状態となり、前記断続する方形波パルス起動
時は前記一部の３値出力回路は電源電圧と接地電圧の中
間の高抵抗状態から起動し、電源電圧から接地電圧と、
接地電圧から電源電圧となり、前記断続する方形波パル
スの半周期後に残りの３値出力回路は電源電圧と接地電
圧の中間の高抵抗状態から起動し前記断続する方形波パ
ルスと同相で接地電圧から電源電圧と、電源電圧から接
地電圧となってから電源電圧と接地電圧の中間の高抵抗
状態となり、前記断続する方形波パルス停止開始時は前
記複数の３値出力回路は、少なくとも一部が前記断続す
る方形波パルスの逆相で駆動してから全てが電源電圧と
接地電圧の中間の高抵抗状態となることを特徴とする容
量負荷駆動回路。
【請求項８】容量負荷とインダクタとで構成させた並
列共振回路を断続する方形波パルスで駆動する複数の３
値出力回路を並列化し、前記断続する方形波パルス停止
中は前記複数の３値出力回路は全てが電源電圧と接地電
圧の中間の高抵抗状態となり、前記断続する方形波パル
ス起動時は前記複数の３値出力回路は電源電圧と接地電
圧の中間の高抵抗状態から同一位相で全てが起動し、電
源電圧から接地電圧と接地電圧から電源電圧となってか
ら一部が電源電圧と接地電圧の中間の高抵抗状態とな
り、前記断続する方形波パルス停止開始時は前記複数の
３値出力回路は少なくとも一部が前記断続する方形波パ
ルスの逆相で駆動してから後に全てが高抵抗状態となる
ことを特徴とする容量負荷駆動回路。
【請求項９】請求項７または請求項８において、前記
複数の３値出力回路を相補型金属酸化シリコン集積回路
で構成し、インヒビット入力をインヒビットに制御する
ことより出力を高抵抗状態に変化させることを特徴とす
る容量負荷駆動回路。
【請求項１０】請求項２または請求項６において、前
記の駆動回路出力と接地との間または前記の駆動回路出
力と電源との間の少なくとも１つに逆接続ショトキーバ
リアダイオードと抵抗とを直列接続したことを特徴とす
る容量負荷駆動回路。
【請求項１１】請求項１０において、前記の駆動回路
出力と接地との間または前記の駆動回路出力と電源との
間の少なくとも１つに逆接続ダイオードを接続したこと
を特徴とする容量負荷駆動回路。
【請求項１２】互いに容量結合した２組の容量負荷同
士を結合容量を介せずにインダクタで接続させて、並列
共振回路を構成させた回路を断続する方形波パルスで駆
動する２組の駆動回路において、前記断続するパルス停
止中は前記２組の駆動回路出力はそろって電源電圧また
は接地電圧または電源電圧と接地電圧の中間の高抵抗状
態のいずれか１つとなり、前記断続する方形波パルス駆
動時は前記２組の駆動回路出力は互いに逆相で電源電圧
と接地電圧を繰返すことを特徴とする容量負荷駆動回
路。
【請求項１３】請求項１２において、前記断続するパ
ルス停止中は前記２組の駆動回路出力はそろって電源電
圧または接地電圧となり、前記２組の駆動回路出力の内
１組の駆動回路出力は前記断続する方形波パルス起動時
は前記の駆動回路は電源電圧から接地電圧へと起動する
場合、電源電圧から接地電圧へは比較的低い出力抵抗で
駆動し、接地電圧から電源電圧へは比較的高い出力抵抗
で駆動し、接地電圧から電源電圧へと起動する場合は、
接地電圧から電源電圧へは比較的低い出力抵抗で駆動
し、電源電圧から接地電圧へは比較的高い出力抵抗で駆
動し、前記２組の駆動回路出力の内他組の駆動回路出力
は前記断続する方形波パルス起動時は前記の駆動回路
は、電源電圧から接地電圧へと起動する場合は、前記断
続する方形波パルスの１周期半、電源電圧から接地電圧
へ比較的高い出力抵抗で駆動し、接地電圧から電源電圧
へと起動する場合は、前記断続する方形波パルスの１周
期半、接地電圧から電源電圧へ比較的高い出力抵抗で駆
動し、前記断続する方形波パルス停止開始時に、接地電
圧から電源電圧へ停止する場合は、接地電圧から電源電
圧へは比較的低い出力抵抗で駆動し、電源電圧から接地
電圧へは比較的高い出力抵抗で駆動し、電源電圧から接
地電圧へ停止する場合は、電源電圧から接地電圧へは比
較的低い出力抵抗で駆動し、接地電圧から電源電圧へは
比較的高い出力抵抗で駆動することを特徴とする容量負
荷駆動回路。
【請求項１４】請求項１２において、３値出力回路を
用いて、前記断続する方形波パルス停止中は前記３値出
力回路は電源電圧と接地電圧の中間の高抵抗状態とな
り、前記断続する方形波パルス起動時は前記３値出力回
路は電源電圧と接地電圧の中間の高抵抗状態から起動
し、電源電圧から接地電圧と、接地電圧から電源電圧と
なり、前記断続する方形波パルス停止開始時は、前記３
値出力回路は電源電圧と接地電圧の繰返しから電源電圧
と接地電圧の中間の高抵抗状態となることを特徴とする
容量負荷駆動回路。