JPH10512693A

JPH10512693A - 自己診断非同期データ・バッファ

Info

Publication number: JPH10512693A
Application number: JP8522213A
Authority: JP
Inventors: ニルスフレドリックエルンケル，マッツ; マグヌスサール，ステファン
Original assignee: テレフオンアクチーボラゲツトエルエムエリクソン
Priority date: 1995-01-20
Filing date: 1996-01-19
Publication date: 1998-12-02
Also published as: EP0804762B1; US5633878A; WO1996022569A1; DE69621116T2; EP0804762A1; DE69621116D1; AU4593096A; CA2210153A1

Abstract

(57)【要約】自己診断非同期データ・バッファが読み出しカウンタにより決定される書き込みアドレス、及び読み出しアドレスにより決定され読み出しアドレスを有するアドレス可能バッファを含む。書き込みクロックが前記バッファへの記憶及び前記書き込みカウンタの更新を制御する。読み出しクロックは前記バッファからの読み出し及び前記読み出しカウンタの更新を制御する。前記自己診断非同期データ・バッファは、付加的にテスト・レジスタ、アドレス・カウンタ、及び状態マシンを有する。ハードウエア故障が存在するか否かを判断するために、前記状態マシンは前記アドレス・カウンタ出力を前記書き込みカウンタの出力と比較する。両者が等しいときは、前記アドレス可能バッファに対する次の書き込みは前記入力データを前記テスト・レジスタにも記憶させる。次に、前記アドレス・カウンタ出力は前記読み出しカウンタの出力と比較される。両者が等しいときは、前記アドレス可能バッファからのデータ出力は、前記テスト・レジスタに記憶された値と比較される。これらの２値間の不一致はハードウエア故障を表す。他の実施例において、並列非同期データ・バッファは、前記入力データそのものというよりも、パリティ・レジスタに前記入力データのパリティ値を記憶することにより動作する。前記アドレス・カウンタが前記読み出しカウンタの出力アドレスに等しいときは、前記データ・バッファからの前記出力データのパリティを計算して、前記パリティ・レジスタに記憶した前記値と比較する。これら２値間の不一致はハードウエア故障を表す。

Description

【発明の詳細な説明】自己診断非同期データ・バッファ背景技術本発明は、電子データ・バッファに関し、特にハードウエアの故障を検出する自己診断機能を有する非同期データ・バッファに関する。電子データ・バッファは多くの応用において利用されている。例えば、電気通信の分野では、異なる基準クロックを有する２つのシステム間においてディジタル・データを転送するために、非同期バッファを用いる。即ち、第１のシステムの基準クロック（以下、「書き込みクロック」（ＷＣＬＫ）と呼ぶ。）の制御に従ってデータ・ストリームをバッファにクロック入力させ、またＷＣＬＫとは非同期に動作している第２のシステムの基準クロック（以下、「読み出しクロック」（ＲＣＬＫ）と呼ぶ。）の主張に応答してバッファから読み出されるまで、記憶される。このバッファは、典型的には、データがクロック入力されたと同一順序でクロック出力されることを保証するハードウエアを備えている。通常の非同期バッファ１００を図１に示す。このバッファは、Ｎ（好ましくは＝２^m）個の出力を有し、一時にはそのうちの一つのみが活性となるデコーダ１０１を備えている。書き込みカウンタ１０３により供給されるｍビット幅の書き込みアドレス（ＷＡＤＲ）信号１１９は、Ｎ個のデコーダ信号のうちのいずれが活性になるのかを選択する。デコーダ１０１からのＮ個の出力信号は、Ｎレジスタ・バッファ１０５の対応するＮ個の書き込みエネーブル（ＷＥＮ）入力に供給される。共通データ入力（ＤＩＮ）信号１０７はＮレジスタ・バッファ１０５に含まれているＮ個のレジスタの各々の入力に供給される。ＤＩＮ信号１０７が１ビット幅のみであれば、非同期バッファ１００を直列バッファと云う。ＤＩＮ信号１０７が１ビット幅より大きいときは、Ｎレジスタ・バッファ１０５におけるＮ個のレジスタの各々を同じように構成して、非同期バッファ１００を並列バッファと云う。ＷＣＬＫ信号１０９を主張すると、ＤＩＮ信号１０７の値は、同時に主張された対応のＷＥＮ線を有するＮ個のレジスタのうちの一つに記憶される。ＷＣＬＫ信号１０９は、更に、次の書き込み動作に備えてＷＡＤＲ信号１１９（例えば、増分により）を変更するために、書き込みカウンタ１０３の入力にも供給されている。非同期バッファ１００に対する書き込みは、第１のシステム（図示なし）の制御に従い、この形式により継続する。同時に、第２のシステム（図示なし）は非同期バッファ１００に記憶されたデータの検索（ｒｅｔｒｉｅｖａｌ）読み出しを制御する。読み出し動作はＲＣＬＫ信号１１１の各主張により発生する。（データ出力（ＤＯＵＴ）信号１１３をＲＣＬＫ信号１１１の各主張によりラッチするハードウエアは、第２のシステムの一部であるとみなされて、図１には示されていない。）ＤＯＵＴ信号１１３の発生は以下のようにして達成される。Ｎレジスタ・バッファ１０５に含まれているＮ個のレジスタの各々からの出力は、Ｎ：１マルチプレクサ（ＭＵＸ）１１５において対応する入力に供給される。入力のうちの一つをＤＯＵＴ信号１１３として用いるための選択は、読み出しカウンタ１１７により供給されるｍビット幅の読み出しアドレス（ＲＡＤＲ）信号１２１により制御される。第２のシステムにより用いられ、ＤＯＵＴ信号１１３をラッチするＲＣＬＫ信号１１１は、次の読み出し動作に備えてＲＡＤＲ信号１２１（例えば、増分により）を変更するために、読み出しカウンタ１１７の入力にも供給される。ＲＡＤＲ値の周期は、非同期バッファ１００に供給した全てのＤＩＮ値を読み出すのを保証するように、ＷＡＤＲ値の周期と同一でなければならない。非同期バッファ１００からの読み出しは、第２のシステム（図示なし）の制御に従ってこのような形式により継続する。例示的な通常の非同期バッファ１００において、書き込みカウンタ１０３及び読み出しカウンタ１１７は共に、それぞれのＷＡＤＲ信号１１９及びＲＡＤＲ信号１２１のモジュロ２^m増分（又はその代わりでは、減分）を実行する。従って、これらの各アドレス値は、全ての２^m個の異なるアドレス値を発生した後に初期アドレスに「ラップ・アラウンド（ｗｒａｐａｒｏｕｎｄ）」される。これは、次のことを必要とする、即ち第２のシステムにより新しいデータが検索される前に、Ｎレジスタ・バッファ１０５に記憶されているデータが新しいデータにより重ね書きされるのを防止するために、書き込み動作と同一平均周波数により読み出し動作を実行する必要がある。書き込みカウンタ１０３及び読み出しカウンタ１１７におけるそれぞれの値は、データ・フローにおけるスリップ（即ち、バッファ１０５に記憶されたデータ値の発生は、２回読み出されるか、又は全く読み出されないこと）を防止するために、互に行き過ぎてはならない。位相同期回路（ＰＬＬ）又は「スタッフィング（ｓｔｕｆｆｉｎｇ）」手順は、これらの問題が発生するのを防止するように実行されてもよい。しかし、これらの周知技術の詳細な説明は、本発明の理解を助けるものではないので、この説明の範囲外である。図１に示す非同期バッファのように、非同期バッファを用いるシステムでは、バッファはしばしば自己診断機能を有することを必要条件としており、バッファそのものはハードウエア故障の発生を検出するハードウエアを含むことを意味する。この付加された機能は、対応する付加的なハードウエアを必要とする。このような自己診断機能を設けることによる問題は、付加的なハードウエアが複雑過ぎるのであれば、付加的なハードウエアがハードウエアの故障源となる可能性を増加させるということから来ている。発明の概要従って、本発明の目的は自己診断機能を有する非同期バッファを提供することにある。更に、本発明の目的はごく僅かの付加的なハードウエアによって前記自己診断機能を提供するにある。本発明の第１の特徴によれば、以上の目的及び他の目的は、複数のアドレス指定可能な記憶セルと、前記複数のアドレス指定可能な記憶セルのうちの一つに記憶されるべき入力データ値を受け取るデータ入力手段と、次の書き込み動作中に前記入力データ値が書き込まれる複数の記憶セルのうちの一つを識別する書き込みアドレスを発生する手段と、次の書き込み動作中に出力データが読み出される複数の記憶セルのうちの一つを識別する読み出しアドレスを発生する手段とを含むアドレス指定可能な記憶手段を備えた自己診断非同期データ・バッファにより達成される。ハードウエア故障が存在するか否かを判断するために、前記自己診断非同期バッファは、更に、テスト・アドレス信号を発生する手段と、前記テスト・アドレス信号が前記書き込みアドレスに等しいときは、前記次の書き込み動作中に前記入力データ値を記憶するテスト記憶手段と、前記テスト・アドレス信号が前記読み出しアドレスに等しいときは、前記読み出し動作中に前記テスト記憶手段に記憶された値を前記出力データ値と比較し、かつ前記出力データ値が前記テスト記憶手段に記憶されている値に等しくないことに応答してハードウエア故障信号を主張する手段とを含む。従って、本発明の非同期データ・バッファは、第１のシステムにより供給された前記入力データを割り付けられた専用レジスタに記憶すると共に、前記データを記憶した前記バッファ・アドレスのトラックも確保する。本発明の非同期データ・バッファは、第２のシステムにより前記データを検索読み出しするときは、このデータを前記専用レジスタに記憶された値と比較する。不等はハードウエア故障を表している。本発明の他の特徴によれば、前記自己診断非同期バッファは、専用レジスタにその入力データそのものではなく、前記入力データのパリティを表すビットを記憶する。このパリティ・ビットが対応するバッファ・アドレスも記憶される。このバッファ・アドレスに対する読み出し動作が検出されると、前記出力データのパリティが計算されて、前に記憶したパリティ値と比較される。これら２値間の不等（不一致）は、ハードウエア故障を表している。この特徴は、並列非同期データ・バッファを実施するために有用であり、そうでなければ、前記データの幅は、前記テスト・レジスタ及びデータ比較ハードウエアの幅について相応する増加が必要となる。簡単な図面の説明本発明の目的及び効果は、図面に関連して以下の詳細な説明を読むことにより理解される。図１は通常の非同期バッファのブロック図である。図２は本発明による自己診断非同期データ・バッファの一実施例のブロック図である。図３は本発明の他の一実施例による自己診断並列非同期データ・バッファのブロック図である。図４はデータ・フローにおいて予期されるスリップの発生を許容する本発明の他の一実施例を示すフローチャートである。詳細な説明図２を参照すると、本発明による自己診断機能を有する非同期バッファ２００の一実施例のブロック図が示されている。デコーダ１０１、書き込みカウンタ１０３、Ｎレジスタ・バッファ１０５、Ｎ：１ＭＵＸ１１５及び読み出しカウンタ１１７は、背景技術の説明で前述したように機能しており、ここでは再び説明する必要はない。非同期バッファ２００は、ハードウエア故障を検出するために、更に、テスト・レジスタ２０１、アドレス・カウンタ２０３、及び状態マシン（ｓｔａｔｅｍａｃｈｉｎe）２０５を含む。この状態マシンは、好ましくは、ゲート及びフリップ・フロップの相互接続として実施され、その設計は抵抗−トランジスタ・ロジック（ＲＴＬ）言語により記述された状態マシンのハイ・レベル記述によるコンピュータ・プログラムから発生される。状態マシン２０５に対する入力は、ＷＣＬＫ信号１０９、ＷＡＤＲ信号１１９、ＲＡＤＲ信号１２１、ＤＯＵＴ信号１１３、テスト・レジスタ２０１により供給されるＤ_SAVED信号、及びアドレス・カウンタ２０３が供給するｍビット・アドレス（ＡＤＲ）信号２１１である。状態マシン２０５は、データをテスト・レジスタ２０１にクロック駆動するテスト・レジスタ・クロック信号２０７、及びアドレス・カウンタ２０３が発生するｍビットＡＤＲ信号２１１の値を更新させる（例えば、増加させる）アドレス・クロック信号２０９を発生する。状態マシン２０５は、更に、以下のようにハードウエア故障信号２１３を発生する。第１に、ＷＡＤＲ信号１１９の値はＡＤＲ信号２１１の値と比較される。両者が等しいのであれば、状態マシン２０５はテスト・レジスタ・クロック信号２０７を発生し、従ってこれはＷＣＬＫ信号１０９と一致している。これは、例えば、比較器の出力を用いることにより（ＷＡＤＲ信号１１９とＡＤＲ信号２１１とを比較することにより）ＷＣＬＫ信号１０９を状態マシン２０５のテスト・レジスタ・クロック信号２０７出力に導く。テスト・レジスタ・クロック信号２０７を発生すると、テスト・レジスタ２０１は、選択されたレジスタに同時に書き込まれている同一値を記憶することになり、このレジスタはＮレジスタ・バッファ１０５に含まれているものである。次に、状態マシン２０５はＲＡＤＲ信号１２１の値をＡＤＲ信号２１１の値と比較する。両者が等しいときは、ＤＯＵＴ信号１１３の値をＤ_SAVED信号２１５の値と比較する。両者が等しいときは、ハードウエア故障は存在しない。もし、両信号間に不一致があれば、ハードウエア故障が存在する。従って、この一致に応答して状態マシン２０５はハードウエア故障信号２１３を主張する。ＤＯＵＴ信号１１３とＤ_SAVED信号２１５との間の比較を実行した後、状態マシン２０５は、アドレス・クロック信号２０９を発生してｍビットＡＤＲ信号２１１の値をテストしようとする次のＮレジスタ・バッファ・アドレスに更新（例えば、増加）させる。次いで、テスト手順は前述したステップを反復する。図２に示す実施例は、好ましくは、直列バッファとして実施され、ここで、ＤＩＮ信号１０７、及びＤ_SAVED信号２１５はそれぞれ１ビット幅である。これは、テスト・レジスタ２０１をＤ−フリップ・フロップとして実現可能にし、かつ現在出力とセーブしたデータ値を比較するために必要とするハードウエアを最小にする。それでも、同一の技術は、テスト・レジスタ２０１の幅を単純に増加させてＤＩＮ信号１０７の幅に一致させるように、また同様にＤＯＵＴ信号１１３とＤ_SAVED信号２１５とを比較するハードウエアの幅を調整するように、並列非同期データ・バッファを実現するために、適用されてもよい。ここで、並列非同期データ・バッファの他の実施例を図３に関して説明する。この技術は、並列バッファの場合、少ないハードウエアでよいので、図２に関して前述したものより好ましい。前述のように、自己診断を実現するために必要とするハードウエアが多ければ、それだけ自己診断ハードウエア自体がハードウエア故障源となる可能性が大となる。ここで図３を参照すると、本発明による自己診断機能を有する例示的な並列非同期バッファ３００は、デコーダ１０１、書き込みカウンタ１０３、Ｎレジスタ・バッファ１０５、Ｎ：１ＭＵＸ１１５、及び全て背景技術の説明で前述したように機能する読み出しカウンタ１１７を含み、ここで再び説明するまでもない。ハードウエア故障を検出するために、並列非同期バッファ３００は、更に、パリティ・レジスタ３０１、アドレス・カウンタ３０３及び状態マシン３０５を含む。状態マシン３０５に対する入力は、ＷＣＬＫ信号１０９、ＷＡＤＲ信号１１９、ＲＡＤＲ信号１２１、ＤＯＵＴ信号１１３、パリティ・レジスタ３０１により供給されるＰＡＲＩＴＹ_SAVED信号３１５、及びアドレス・カウンタ３０３により供給されるｍビット・アドレス（ＡＤＲ）信号３１１である。状態マシン３０５はパリティ信号３１７をパリティ・レジスタ３０１にクロック入力するパリティ・レジスタ・クロック信号３０７を発生する。状態マシン３０５は、更に、アドレス・カウンタ３０３により発生されたｍビット・アドレス信号３１１の値を更新（例えば、増加）させるアドレス・クロック信号も発生させる。状態マシン３０５は、以下のステップに従ってハードウエア故障信号３１３を付加的に発生する。第１に、ＷＡＤＲ信号１１９の値はＡＤＲ信号２１１の値と比較される。両者が等しいのであれば、状態マシン３０５がテスト・レジスタ・クロック信号３０７を発生し、従ってこれがＷＣＬＫ信号１０９と一致する。これは、比較器の出力を用いることにより（ＷＡＤＲ信号１１９とＡＤＲ信号３１１とを比較することにより）ＷＣＬＫ信号１０９を状態マシン３０５のテスト・レジスタ・クロック信号３０７出力に導く。更に、状態マシン３０５は、パリティ・レジスタ・クロック信号３０７と一致すると、パリティ信号３１７をパリティ・レジスタ３０１のデータ入力ポートに供給する。パリティ信号３１７はＤＩＮ信号のパリティ（偶数又は奇数）を表すように計算される。パリティ・レジスタ・クロック信号３０７が主張されると、パリティ・レジスタ３０１はパリティ信号３１７の値を記憶する。そのときにパリティ・レジスタ３０１により供給されるＰＡＲＩＴＹ_SAVED 信号３１５として利用可能となる値は、Ｎレジスタ・バッファ１０５に含まれ、選択されたレジスタに書き込まれた値の予測パリティである。次に、状態マシン３０５はＲＡＤＲ信号１２１の値をＡＤＲ信号３１１の値と比較する。両者が等しいときは、ＤＯＵＴ信号１１３の値のパリティを計算して、計算されたこのパリティ値をＰＡＲＩＴＹ_SAVED信号３１５の値と比較する。両者が等しいときは、ハードウエア故障は存在しない。もし、両信号の間に不一致があれば、ハードウエア故障が存在する。従って、この不一致に応答して状態マシン３０５はハードウエア故障信号３１３を主張する。ＤＯＵＴ信号１１３とＰＡＲＩＴＹ_SAVED信号３１５との間で比較を実行した後に、状態マシン３０５は、ｍビット・アドレス信号３１１の値をテストしようとする次のＮレジスタ・バッファ・アドレスに更新（例えば、増加）させるために、アドレス・クロック信号３０９を発生する。次いで、テスト手順は前述したステップを反復する。本発明の以上の説明は、データ・フローに「スリップ」が絶対に発生しない、即ち書き込みカウンタ１０３及び読み出しカウンタ１１７におけるそれぞれの値が互いにずれてしまうことがないという仮定に基づいたものであり、従って一旦バッファ１０５に記憶されたデータ値が２回読み出されたり、又は全く読み出されないということはない。通常の動作中にスリップが発生することが予想されるシステムでは、このようなスリップをハードウエア・エラーとして報告するのをなくすために、本発明を少しばかり変更しなければならない。ここで、図４に記載したフローチャートに関連してこれらの変更を説明する。図４に記載したステップは、図３に関して前述したような本発明の一実施例に関連しており、データ値そのものに代わって、記憶したデータ値のパリティがパリティ・レジスタ３０１における診断ハードウエアにより一時的に記憶される。しかし、当該技術分野において通常に習熟する者は、テスト・レジスタ２０１にデータそのものを記憶する一実施例にこれらの技術を適用できるということは、容易に理解すべきことである。ここで図４を参照すると、ブロック４０１においてリセット信号の主張により、ＡＤＲ信号３１１の値により表された、テストされるべき位置のアドレスを０に初期化する。更に、ブロック４０１において、ハードウエア故障信号３１１及びＥＲＲＯＲフラグは、検出されたハードウエア故障が存在しないことを表示するように、いずれも初期化される。ＥＲＲＯＲフラグ（その使用については以下で説明する。）は、状態マシン３０５に対して内部にあるラッチであってもよい。次に、ＷＡＤＲ信号１１９はＡＤＲ信号３１１の値と比較される（ブロック４０３）。これらの値が等しくない限り、ブロック４０３における比較は反復される。ＷＡＤＲ信号１１９がＡＤＲ信号３１１に等しいときは、ＤＩＮ信号１０７のパリティ（即ちパリティ信号３１７）はパリティ・レジスタ３０１に記憶される（ブロック４０５）。次に、監視されているアドレスへの読み出しが発生している状態を検出するために、ＡＤＲ信号３１１の値はＲＡＤＲ信号１２１の値と比較される（ブロック４０７）。２つの値が同一でないときは、別の比較をＡＤＲ信号３１１とＷＡＤＲ信号１１９との間で行い、同一アドレスに対して別の書き込み動作が実行されているかの可能性を調べる（ブロック４０９）。これらのアドレスが等しいときは、ＤＩＮ信号１０７の新しいパリティ値をパリティ・レジスタ３０１に記憶することにより前の値と置換する（ブロック４１１）。前の値を読み込むことは全くなかったので、これはデータ・フローにおいて「スリップ」を表していることに注意すべきである。ブロック４０７、４０９及び多分４１１を含むループは、ＲＡＤＲ信号１２１の値がＡＤＲ信号３１１の値に等しくなるまで、反復され、その時点では、ＤＯＵＴ信号１１３のパリティをＰＡＲＩＴＹ_SAVED信号３１５の値と比較することにより、ステップ実行動作が続く（ブロック４１３）。ハードウエアが故障でないときに、両値が一致すると、最初のときはステップ実行動作がブロック４１５に進み、ＥＲＲＯＲフラグを再びセットしてエラーのないことを表し、次いでブロック４１７に進み、次のアドレス位置のテスト（「監視」とも云う。）に備えてＡＤＲ信号３１１の値を増加させる。次に、ブロック４０３に実行動作が戻って、次のアドレス位置をテストする処理を開始する。ＤＯＵＴ信号１１３のパリティがＰＡＲＩＴＹ_SAVED信号３１５の値と一致しないときは（ブロック４１３）、ハードウエア故障を検出した、又はしなかった恐れがある。この不確かさの理由は、ブロック４０７の実行中に同一アドレス位置に対する書き込み、及びこの位置からの読み出しが共に発生し得るということから来ている。このような場合におけるＤＯＵＴ信号１１３のパリティは、ＰＡＲＩＴＹ_SAVED信号３１５の値に対応しないことになる。しかし、これはハードウエア・エラーとして解釈すべきでない。この場合に該当するか否かを判断するために、ＥＲＲＯＲフラグをテストして（ブロック４１９）、ＥＲＲＯＲフラグがセットされたか否かを調べる。これがまだセットされていないのであれば、セットされて（ブロック４２１）、ループ全体がＡＤＲ信号３１１の同一値について反復される。ループの第１パスにおいて、書き込み及び読み出しが共にブロック４０７で発生した（従って、ブロック４２１においてＥＲＲＯＲフラグをセットさせた）ときは、第２のパスにおいて、ブロック４１３におけるテストにより、ここでＤＯＵＴ信号１１３のパリティがＰＡＲＩＴＹ_SAVED信号３１５の値に等しいことを判断する。この場合は、ブロック４１５に実行動作が進み、ＥＲＲＯＲフラグがリセットされて、ブロック４１７に進み、ＡＤＲ信号３１１の値を更新させる。代って、最初のパスのループにおいて、ブロック４０７の実行中に同一アドレスに対する同時的な読み出し及び書き込みの発生以外の理由により、ブロック４１９が実行されたときに、ブロック４１３におけるテストが第２のパスのループにおいて実行されると、再び不可となる。この場合に、ブロック４１９におけるテストの第２の実行動作はＥＲＲＯＲフラグがセットされていることを判断し、実行動作はブロック４２３に進むことになる。ブロック４２３において、ハードウエア故障信号３１３が主張され、実行動作はブロック４１７に続いて前述のように次のアドレス位置のテストに備える。図１において説明した動作は、ハードウエア故障を検出すれば、ハードウエア故障信号３１３を主張したままにしてしまうことに注意すべきである。しかし、他の故障が検出されないならば、限定された時間長でのみハードウエア故障信号３１３を主張させ、次いでリセットさせる環境に応用するように、設計を対応させることは、習熟する者とって容易なことである。例えば、ブロック４１３において、ＤＯＵＴ信号１１３のパリティの値は、ＰＡＲＩＴＹ_SAVED信号３１５のパリティ値に等しいことが明らかにされたならば、ハードウエア故障信号３１３は、Ｎレジスタ・バッファ１０５に多重故障を検出できるようにするために、再びリセットされてもよい（ブロック４１５）。本発明は特定の実施例を関連して説明した。しかし、前述した好ましい実施例のもの以外の特殊な形式により本発明を実施し得ることは、当該技術分野に習熟する者にとって明らかとなる。これを本発明の精神から逸脱することなく行うことができる。例えば、非同期バッファの特定的な実施を図２及び図３に示したものであるとする必要はなく、代わって個別の書き込みアドレス及び読み出しアドレスを自動的に保持すると共に、書き込みクロック及び読み出しクロックを使用する非同期バッファであってもよい。本発明は、更に、ランダム・アクセス・メモリに基づく（ＲＡＭに基づく）バッファに対する自己診断機能を設けるように適用したものでもよい。この場合に、デコーダ１０１、Ｎレジスタ・バッファ１０５及びＮ：１ＭＵＸ１１５は、単一の二重ポートＲＡＭにより置換されてもよい。本発明は、更に、速やかなディジタル設計において位相調整を行うために使用可能な真の同期バッファに対する自己診断機能を得るように適用されてもよい。この場合に、書き込みクロック及び読み出しクロックは同一のクロックである。従って、好ましい実施例は、単なる例示であり、如何なる方法によっても限定的なものとみなすべきでない。本発明の範囲は、前述した説明ではなく、添付された請求の範囲によって与えられ、かつ請求の範囲に含まれる全ての変形及び等価物を含むことを意図するものである。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ)，ＵＡ(ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＲＵ，ＴＪ，ＴＭ )，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ【要約の続き】非同期データ・バッファは、前記入力データそのものというよりも、パリティ・レジスタに前記入力データのパリティ値を記憶することにより動作する。前記アドレス・カウンタが前記読み出しカウンタの出力アドレスに等しいときは、前記データ・バッファからの前記出力データのパリティを計算して、前記パリティ・レジスタに記憶した前記値と比較する。これら２値間の不一致はハードウエア故障を表す。

Claims

【特許請求の範囲】１．自己診断非同期データ・バッファにおいて：複数のアドレス指定可能な記憶セル、前記複数の記憶セルのうちの一つに記憶されるべき入力データ値を受け取るデータ入力手段、次の書き込み動作中に前記入力データ値が書き込まれる複数の記憶セルのうちの一つを識別する書き込みアドレスを発生する手段、及び次の読み出し動作中に出力データが読み出される複数の記憶セルのうちの一つを識別する読み出しアドレスを発生する手段を含むアドレス指定可能な記憶手段と；テスト・アドレス信号を発生する手段と；前記テスト・アドレス信号が前記書き込みアドレスに等しいときは、前記次の書き込み動作中に前記入力データ値を記憶するテスト記憶手段と；及び前記テスト・アドレス信号が前記読み出しアドレスに等しいときは、次の読み出し動作中に前記テスト記憶手段に記憶されている値を前記出力データ値と比較して、かつ前記出力データ値が前記テスト記憶手段に記憶されている値に等しくないことを表す比較に応答してハードウエア故障信号を主張する手段とを含む自己診断非同期データ・バッファ。２．前記アドレス指定可能な記憶手段は、更に、次の書き込み動作後に前記書き込みアドレスを更新する手段と、前記次の読み出し動作後に、前記読み出しアドレスを更新する手段とを含む請求項１の自己診断非同期データ・バッファ。３．更に、前記テスト記憶手段に記憶された値を前記出力データ値と比較することに応答して、前記テスト・アドレス信号を更新する手段を含む請求項２記載の自己診断非同期データ・バッファ。４．自己診断非同期データ・バッファにおいて：複数のアドレス指定可能な記憶セル、前記複数のアドレス指定可能な記憶セルのうちの一つに記憶されるべき入力データ値を受け取るデータ入力手段、次の書き込み動作中に前記入力データ値が書き込まれる複数の記憶セルのうちの一つを識別する書き込みアドレスを発生する手段、及び次の読み込み動作中に出力データが読み出される複数の記憶セルのうちの一つを識別する読み出しアドレスを発生する手段、を含むアドレス指定可能な記憶手段と；テスト・アドレス信号を発生する手段と；前記入力データ値のパリティを表す入力データ・パリティを発生する手段と；前記テスト・アドレス信号が前記書き込みアドレスに等しいときは、次の書き込み動作中に、前記入力データ・パリティを記憶するパリティ記憶手段と；前記出力データ値のパリティを表す出力データ・パリティを発生する手段と；前記テスト・アドレス信号が前記読み出しアドレスに等しいときは、前記次の読み出し動作中に、前記パリティ記憶手段に記憶された値を前記出力データ・パリティ値と比較して、前記出力データ・パリティ値が前記パリティ記憶手段に記憶した値に等しくないことを表す比較に応答してハードウエア故障信号を主張する手段とを含む自己診断非同期データ・バッファ。５．前記アドレス指定可能な記憶手段は、更に、前記次の書き込み動作後に前記書き込みアドレスを更新する手段と、前記次の読み出し動作後に前記読み出しアドレスを更新する手段とを含む請求項４記載の自己診断非同期データ・バッファ。６．更に、前記パリティ記憶手段に記憶された値を前記出力データ・パリティ値と比較することに応答して、前記テスト・アドレス信号を更新する比較手段を備えている請求項５記載の自己診断非同期データ・バッファ。７．複数のアドレス指定可能な記憶セルと、書き込み動作中に書き込みアドレスにより指定された前記複数のアドレス指定可能な記憶セルのうちの一つに記憶されるべき入力データ値を受け取る入力データ手段と、読み込み動作中に読み出しアドレスにより指定された前記複数のアドレス指定可能な記憶セルのうちの一つから出力データ値を供給するデータ出力手段とを含むアドレス指定可能な記憶手段を有するシステムにおいて：テスト・アドレスを発生するステップと；前記テスト・アドレスを前記書き込みアドレスと比較して、もし前記テスト・アドレスが前記書き込みアドレスに対応するならば、前記書き込み動作中にテスト記憶手段に前記入力データ値を記憶し、その後に前記テスト記憶手段がテスト・データ値として前記記憶した入力データ値を前記テスト記憶手段の出力に供給するステップと；前記テスト・アドレスを前記読み出しアドレスと比較するステップと；前記テスト・アドレスが前記読み出しアドレスに対応するときは、前記テスト・データ値を前記出力データ値と比較するステップ、及び前記テスト・データ値が前記出力データ値に等しくないときは、ハードウエア故障信号を主張するステップとを含むテスト手順を実行するステップとを含む前記アドレス指定可能な記憶手段をテストする方法。８．複数のアドレス指定可能な記憶セルと、書き込み動作中に書き込みアドレスにより指定された前記複数のアドレス指定可能な記憶セルのうちの一つに記憶されるべき入力データ値を受け取る入力データ手段と、読み込み動作中に読み出しアドレスにより指定された前記複数のアドレス指定可能な記憶セルのうちの一つから出力データ値を供給するデータ出力手段とを含むアドレス指定可能な記憶手段を有するシステムにおいて：テスト・アドレスを発生するステップと；前記テスト・アドレスを前記書き込みアドレスと比較して、前記テスト・アドレスが前記書き込みアドレスに対応するときは、前記書き込み動作中に第１のテスト手順を実行するステップであって、前記第１のテスト手順が前記入力データ値のパリティを表している入力データ値を発生するステップ及びパリティ記憶手段に前記データ・パリティ値を記憶し、その後に前記テスト記憶手段が前記記憶した入力データ・パリティを前記テスト記憶手段の出力にテスト・パリティ値として供給するステップを含むステップと；前記テスト・アドレスを前記読み出しアドレスと比較するステップと；前記テスト・アドレスが前記読み出しアドレスに対応するときは、前記出力データ値のパリティを表している出力データ・パリティ値を発生するステップ、前記テスト・パリティ値を前記出力データ・パリティ値と比較するステップ、及び前記テスト・パリティ値が前記出力データ・パリティ値に等しくないときは、ハードウエア故障信号を主張するステップを含むテスト手順を実行するステップとを含む前記アドレス指定可能な記憶手段をテストする方法。