JPH10502462A - 大開口ａｍｌｃｄアーキテクチャ - Google Patents

Abstract

(57)【要約】 非常に大きい開口率を有するアクティブマトリクス液晶ライトバルブを説明する。これは、ほぼ連続する画素電極の平面化アレイの下に画素アドレス指定素子を埋設し且つライトバルブにおける不透明構造の跡を最小にすることにより実現される。液晶の望ましくない電界誘起回位及び変形は、画素電極によってアドレス指定構造を遮蔽することにより最小限に抑えられる。この方式を利用して、表示装置の透過率、画質、歩留まり、設計の融通性及び機能性を向上させる実施形態を提供する。

Description

【発明の詳細な説明】 大開口ＡＭＬＣＤアーキテクチャ 発明の分野 本発明はアクティブマトリクスライトバルブに関し、特に、アクティブマトリ クス液晶表示（ＡＭＬＣＤ）技法に関する。 発明の背景 電子システムの容量とスループットが急速に進歩するにつれて、表示の分解能 に対する要求は増加し続けている。これは、おそらく、表示システムが人間の目 の視覚の鋭敏さと知覚の限界に近づくことができるまで続くであろう。同時に、 そのようなシステムはコスト、大きさ及び効率の面で許容しうる特性を有する実 用的なものでなければならない。 現時点で著しく大きな注目をあびている技法の１つがアクティブマトリクス液 晶表示装置（ＡＭＬＣＤ）である。液晶（ＬＣ）技法が広く普及している原因は 多様であり、その中でも最も顕著であるのは、技法に融通性があるため、様々な 大きさ、構成、コスト及び市場を支援しうるということである。ＬＣＤは腕時計 の表示部からラップトップ型コンピュータの表示装置にまで広がっている。ハイ エンドＡＭＬＣＤは苛酷な要求を課される航空電子工学の分野で使用されており 、頭部取付け形及び大型画面投影表示装置に向けてコンパクトな高分解能ライト バルブが開発されている。大型直視システムが指示されているか否か、または小 型で、コンパクトな投影源が最良の選択であるか否かにより、さらに適用領域を 識別できる。 かなり多くの数のＬＣＤ動作モードが開発されてきており、この技法に特有の 融通性が示されている。現在、様々に異なる種類のＬＣＤが互いに競合している と共に、陰極線管（ＣＲＴ）などの代替表示方法とも競合している。 様々なＬＣＤ方法の中で、一般に、ＡＭＬＣＤは最良の表示性能を示すと考え られる。薄膜トランジスタ（ＴＦＴ）ラッチ回路などの能動非線形素子を画素ご とに組込むことにより、受動方法を利用する場合と比べて、表示装置の多重化能 力は容易に向上する。ところが、この性能を得る代わりに、表示パネルの製造は 複雑さを増し、コスト高を招く。従って、受動装置は一般に低コストではあるが 、 性能は低く、アクティブマトリクスＬＣＤは最高の画質を有するが、コストは高 くなる。双方のタイプ並びに他の表示技法を目指そうとする試みは、既存の市場 の画質とコストに対する要求に適合させると共に、画質の限界を乗り越えて、新 たな用途を開拓することである。ＡＭＬＣＤは、特に小型表示装置及び中型表示 装置における将来のニーズを満たすために分解能と性能の障壁を拡張する要素を 十分に備えている。 ＬＣＤ性能の向上に特に関連性をもつ２つのパラメータは分解能力と、光学的 効率である。特に実行可能な代替方法が存在している用途については、コストも 競合しうるものでなければならない。処理が複雑であるため、性能と歩留まりを 向上させるように、通常はＡＭＬＣＤの開口率を断念している。開口率は、実際 に光を変える総画素面積の割合である。小型投影表示装置の場合、総画素面積の 量が限られているので、開口率は尚一層犠牲にされてしまう。その結果、典型的 な開口率は大型表示装置における６０パーセント程度から、１インチ当たり約１ ０００本（約１０００lpi）の分解能における約３０パーセント以下の範囲にあ る。 通常の観察距離では、将来の条件は７５画素／度以上に近づくものと予測でき る。５０度の視野にわたってこれを行うと、一辺について４０００カラー画素近 くの画素数が必要となる。これにより、特に小型ライトバルブの場合に、興味あ る挑戦がなされる。開口について考慮すべきものが相当に大きな障害として現れ る。 画素密度を増加させようとする従来の方式は画素をスケールダウンする。残念 ながら、全てが希望の通りにスケーリングされるわけではない。アドレス指定マ トリクスそれ自体においては、寄生キャパシタンスや接点がその例に含まれる。 装置の液晶部分では、ＬＣアライメントの異常が及ぼす影響は画素ピッチに従っ てスケーリングされるとは限らない。それらのアーティファクトの一部は、アク ティブマトリクスアドレス指定構造の周囲の電界によって発生する。多くの場合 、それらのアライメント異常が表示のコントラストに悪影響を与えるのを阻止す るために、アライメント異常を黒色マトリクスマスキング層によって隠蔽する。 画素が小さくなるにつれて、黒色マトリクスなどの構造の跡は利用可能スペース に 相応して大きな割合の部分を占めることになり、有効開口は相当に縮小してしま う。 開口に関するこれらの制約を様々な程度で回避する他のＬＣＤ動作モードが実 現されている。透明アドレス指定線路を使用する受動マトリクス方式では、透過 率を高くすることは可能であるが、性能は多様なプロセスを経て限定される。反 射構造が使用されているが、反射モード投影システムは一般に透過システムより 制約が多く、使用されるＬＣＤ動作モードは従来の透過ツイステッドネマチック 及びその変形と比べて望ましいものではなかった。 単色システム及び加法混色システムの場合、開口の損失はそれに比例して効率 を低下させ、最終的には、より高い分解能が実現不可能になる。積層減法混色シ ステムにおいては、その影響はより一層顕著になり、その場合、積層画像源の透 過率は開口率の三乗として変化しうる。積層マトリクス構造と関連する他の光学 的効果も、開口率によって大きく左右される。 発明の概要 従って、本発明の目的は、画質特性を向上させ、画素密度を増し、コントラス トが高く且つ画素部分構造を減少させた透過アクティブマトリクス液晶表示装置 アーキテクチャを提供することである。 本発明の別の目的は、ＡＭＬＣＤの光学的効率を向上させることである。 本発明の別の目的は、製造工程を簡素化したＡＭＬＣＤアーキテクチャを提供 することである。 本発明のさらに別の目的は、性能を犠牲にすることなくアクティブマトリクス 液晶表示装置の信頼性及び歩留まりを改善することである。 本発明の別の目的は、ＡＭＬＣＤ画素特性の設計における融通性を増すことで ある。 本発明のさらに別の目的は、高分解能減法混色ＡＭＬＣＤシステムに組込むの に適するＡＭＬＣＤを提供することである。 これらの目的及びその他の目的は、液晶材料の望ましくない偽アライメントを 最小限に抑えたＡＭＬＣＤアーキテクチャを採用する本発明により達成される。 望ましくない電界の発生源は、平面化された表面の上に構成されるほぼ連続した 画素電極の下に埋込まれ、それらの画素電極により遮蔽される。コントラスト強 化のための黒色マトリクスはそれに相応して縮小され、ＬＣを通過する光の望ま しくない偏光解消も減少する。画素領域中の他の不透明構造の跡も極力少なくさ れる。 性能を低下させずに冗長性を含め且つ許容差を緩和することによって、処理の 簡素性と歩留まりは向上する。 ＬＣへの直流露出レベルを低下させ且つ高スループット表示に適用する場合の 発熱を減少させることにより、信頼性は改善される。 減法混色スタックにおける減衰と損失を最小にすることにより、画素密度の高 い減法混色が可能になる。要求される黒色マトリクスの代わりに、適切なスペク トル特性を有するカラーマトリクスを使用することによって、尚一層の向上が得 られる。 選択した実施形態は本発明の付加的な利点と方法を提供する。 図面の簡単な説明 図１ａ及び図１ｂは、従来のアクティブマトリクス画素の例である。 図２ａ及び図２ｂは、従来のアクティブマトリクス画素のアドレス指定線路の 付近の近似電界を示す。 図３ａ及び図３ｂは、大開口アクティブマトリクス画素アーキテクチャの好ま しい実施形態の図である。 図４ａ及び図４ｂは、大開口アクティブマトリクス画素アーキテクチャにおけ るアドレス指定線路の付近の近似電界を示す。 図５ａ，図５ｂ及び図５ｃは、さらに別の画素レイアウトの場合の電界形状を 示す。 図６ａ及び図６ｂは、不均一な画像内容の例について電界形状を示す。 図７は、本発明における予測開口率と画素密度との関係を示す。 図８ａ及び図８ｂは、本発明の第２の実施形態の電界図を示す。 図９は、本発明の第３の実施形態を示す。 図１０ａ及び図１０ｂは、本発明の第４の実施形態を示す。 図１１は、本発明の第５の実施形態を示す。 図１２ａ及び図１２ｂは、本発明の第６の実施形態を示す。 図１３ａ及び図１３ｂは、減法混色表示装置における一次回折効果を示す。 図１４は、本発明の第７の実施形態を示す。 図１５は、本発明の第８の実施形態を示す。 図１６は、本発明の第９の実施形態を示す。 好ましい実施形態の説明 図１ａ及び図１ｂは、従来のアクティブマトリクス画素の１例を示す。上のほ うの図である図１ａに示すアドレス指定構造は複数の導電性行線路１０と、複数 の導電性列線路１１とから構成されている。行線路と列線路との各交差箇所には 、ソースが列１１に接続し且つゲートは行１０に接続する薄膜トランジスタ（Ｔ ＦＴ）１２がある。ＴＦＴのドレインは、行線路と列線路との間の開放領域に配 置された透明導電性画素電極に通じている。画素電極１３はスペース１４により 行線路及び列線路から離間されている。画素への残る電気接続は、反対側の基板 上に配置された、図１ｂに示す画素バックプレーン１５である。２枚の基板１７ 及び１８の間に液晶材料１６がある。図１では画素の中心の透明部分である有用 開口の外側にある画素の部分を隠すために、通常は黒色マスキング層１９が含ま れている。図示しない追加の層は、パシベーション層、アライメント層及びカラ ーフィルタアレイを含む。行線路、すなわち、ゲート線路１０によりイネーブル されたとき、列線路、すなわち、ソース線路１１により画素電極電圧が設定され る。ＬＣに印加される電界は画素電極から、すなわち、ドレイン電圧及びバック プレーン電圧から得られる。蓄積コンデンサなどの追加構造は示されていない。 そのような構造の有効開口率は、行アドレス指定線路及び列アドレス指定線路 の幅と、アドレス指定線路の透明度と、スペースの幅と、ＴＦＴ及びその接点、 並びに他の不透明構造の大きさとによって限定される。線路とスペースの幅はリ ソグラフィ設計規則に従って決まるが、他の寸法はそうではない。たとえば、画 素電極と線路との一定電圧差は、同じ様な比率では起こらないＬＣ配向効果を生 じさせる。線路に電圧が加わると、電界線はバックプレーンと、隣接する画素電 極の双方へ延びる。さらに、実際にはセルギャップ寸法を縮小することに対する 制限もある。 図２ａ及び図２ｂは、従来の画素の縁部付近の（ＬＣの誘電異方性を考慮に入 れない）近似電界配向を示す横断面図である。図２ａでは、画素電極２０及び２ １（これらはごく一部を示す）はバックプレーン２２（ゼロボルト）に対してゼ ロボルトにあり、アドレス指定線路２３は−１０ボルトの印加電圧を有すると考 えられる。２０及び２１にゼロボルトが印加されるという理想の状況においては 、ＬＣ、すなわち、セルギャップ領域２４には電界線が存在しないはずである。 近似長さ目盛をミクロン単位で示す。この図では、電界強度は電界線の長さによ り指示されており、最も長い線は電界が表示装置の励起領域に印加される電界（ この場合、５ミクロンのセルギャップに加わる約５ボルトと想定した）以上であ ることを指示する。アドレス指定線路の電圧の効果が画素電極領域の中へ十分に 広がっていることは容易にわかる。表示装置においては、これはＬＣのアライメ ントの変形と回位を発生させる。回位は、ＬＣが結晶粒境界に相似するものであ ると考えることができる。回位と変形は、共に、通過する光を偏光解消しようと する。ＬＣは偏光制御素子であるので、これは透過する光の量に影響を及ぼす。 多くの場合、偏光解消は白色状態では許容できるが、暗状態、すなわち、黒色状 態では、そのような偏光解消は光を通過させ、コントラスト比を劣化させる。こ の場合、コントラスト比は白色（透過）状態における透過率と、黒色（非透過） 状態における透過率との比として定義される。高いコントラスト比を維持する従 来の方式は、図１ａに示したように偏光解消光を隠蔽するために、黒色マスキン グ層、すなわち、黒色マトリクスを追加する。このマスキング層はきわめて大形 になることもあり、線路、スペース及びＴＦＴを越えて画素電極領域の中へ広が っている。 通常黒色状態で要求される黒色マスキングの広がり範囲を図２ａの電界線から 視覚化することができる。図２ｂは、アドレス指定線路２３は同様に−１０ボル ト、バックプレーン２２も同様にゼロボルトであるが、双方の画素電極２０及び ２１は＋５ボルトに励起された場合の同等の電界線を示す。これは、通常白色表 示装置の黒色状態で、アドレス指定線路の電界が画素の中へ浸透していることを 指示する。 本発明の主な目的は、そのような望ましくない電界を有効に抑制し、黒色マス ク構造の必要を大幅に低減するか又はなくすことである。図３ａ及び図３ｂには 、ここで説明するアクティブマトリクス画素構造の好ましい一実施形態の図を開 示する。本発明の全ての実施形態は、図３に最も明瞭に示す共通の属性を含む。 図３ｂは、基本埋込みアーキテクチャの側面図を示す。この実施形態においては 、アクティブマトリクスアドレス指定構造３０の全体が透明画素電極３２のほぼ 連続するアレイ３１の下方に埋込まれている。画素電極は、非導電層３４を貫通 する導電バイア（直接接続部）３３を使用してマトリクスに接続されている。絶 縁層３４は平面化されているのが好ましいが、完全に平坦にする必要はない。層 ３４の厚さ又は他の物理パラメータを調整することにより、様々な素子間キャパ シタンスの制御が得られる。その厚さは０．５ミクロンから５ミクロンの範囲に あるのが好ましいが、それより厚い層又は薄い層でも間違いなく利用できるであ ろう。この実施形態では、行アドレス指定線路３５と列アドレス指定線路３６は 両素電極３２の間のスペースのすぐ下に位置しているものとして示されている。 線路を電極のすぐ下に配置すれば、さらに別の利点が得られるであろう。このこ とについては後の実施形態でさらに説明する。画素構造は上のほうの図である図 ３ａにさらに明確に見られる。行アドレス指定線路と列アドレス指定線路の交差 箇所には、１つ又は複数の薄膜トランジスタなどの能動画素回路３７が位置して いる。図３ａ及び図３ｂの実施形態においては、能動画素回路３７の一部は行ア ドレス指定線路３５の下に埋込まれている。追加の行と列（図示せず）は、他の スペース３８の下の、画素電極３２の相互間に位置している。この実施形態では 、以下に論じる理由により、黒色マスキング層は示されていない。この結果とし て得られる画素は従来の技術と比べて著しく大きな利点を示す。 下方に位置するアクティブマトリクスに使用できると思われる詳細な構成は、 従来の技術から良く知られている。しかしながら、それらの構成はそれぞれ異な る目標に留意して最適化されているので、アドレス指定線路やＴＦＴ構造などの マトリクス中の不透明構造の跡を減少させることに特に目標を置いた方法を採用 することにより、最良の性能を達成できる。この方式の好ましい一例は係属中の 国際出願ＰＣＴ／ＵＳ９５／０６７４６中に記載され、参考として本明細書にも この出願は取り入れられているが、これは跡を最小限に抑えた接点なし及び共用 接点のスケーリング可能アクティブマトリクス構造の説明を含む。接点なしは、 アドレス指定線路と能動画素回路のアレイの中の全ての接点が画素を含むアレイ の外にあるという意味にとれば良い。不透明構造を極力少なくすることに加えて 、この方式は従来の方法と比べて製造工程を相当に大きく簡素化し、ここで説明 する埋込みアーキテクチャと共に組込むのに特に良く適している。マトリクス、 平面化及びバイア構造に使用されている製造工程は、当業者には良く知られてい る。 この埋込みアーキテクチャの利点は、図４ａ及び図４ｂに示すこの構成の計算 上の電界分布を先に図２で論じた電界分布と比較することによって容易にわかる 。図４ａは、電界オフの場合を示す。この場合、画素電極４０及び４１と、バッ クプレーン４２は全てゼロボルトであり、埋込みアドレス指定線路４３は−１０ ボルトにある。図２ａのセルギャップ２４で観測された電界の広い拡散は埋込み 線路構造によりきわめて有効に抑制されていることが明確にわかる。セルギャッ プ領域４４は、液晶材料又は他の透過性電気光学媒体が配置されており、画素電 極によってアドレス指定線路から電気的に遮蔽されている場所である。図４ｂの 電界オンの場合も、図２ｂと比べて不均一な電界が良く抑制されていることを示 す。 図３ａ及び図３ｂ並びに図４ａ及び図４ｂに示す実施形態の詳細は、希望され る不透明構造の回位制御と位置決めに適合するように容易に変更できる。図５ａ 〜図ｃは、図４ａ及び図４ｂの構成のいくつかの変形を示す。図５は、バックプ レーン５９及び全ての画素電極電圧がゼロであり且つアドレス線路電圧は−１０ ボルトである電界オフの場合を示す。図５ａでは、アドレス線路５０を画素電極 ５１の下に配置することにより、セルギャップ５２への電界の浸透は実質的に排 除されている。図５ｂにおいては、アドレス線５３を画素電極５４及び５５のさ らに下方に埋込むことにより、電界浸透は抑制されている。同様に、電極５４及 び５５の離間を少なくすることができるであろう。これらの方法は、アドレス線 路に対して垂直の向きである画素電極スペースの下をアドレス線が通っている場 所の非常に局限された電界漏れをも抑制するであろう。図示されてはいないが、 電界オンの場合にも、標遊電界の浸透は同様に抑制されるであろう。電界の幾分 かの不均一性が望まれるのであれば、画素電極による有効遮蔽を減少させること ができる。このことは図５ｃに表わされている。図５ｃでは、画素電極５６及び ５７の間のスペースは広くなっており、アドレス指定線路５８はより近接してい る。このようにして発生する局所的な回位は、本質的には任意の動的作像におい て回位が起こりうる凝集場所として働くことができる。全く同じように、液晶層 に近接しているところで平面化された面に特定の面構造又はアライメントトポグ ラフィを重ね合わせると、付加的な回位制御を実行できる。電極の形状に加えて 、アライメント形状、ＬＣパラメータ、電圧順序付け及び画像内容を含む数多く のパラメータと動的回位動作の詳細は結び付いている。 電界オフ状態及び電界オン状態に加えて、電界の均一性が制御され、どのよう な一様のグレイスケール印加電圧レベルに対しても回位を排除できることは容易 にわかる。この説明の中でいう均一とは、隣接する画素が同じ電圧を有すること を意味している。ところが、通常は、任意表示画像は、画素ごとに画像データが 変化して行くような領域を含んでいる。図６ａ及び図６ｂは、そのような２つの ケースを示し、この場合にも、例として、バックプレーン６０はゼロボルトであ り且つアドレス線６１は−１０ボルトにある。図６ａでは、画素６２及び６３は 、それぞれ、ゼロボルトと−５ボルトでバイアスされる。図６ｂは、１ボルトと ４ボルトでそれぞれバイアスされる画素電極６４及び５を有する類似の構成を示 す。これらの場合、明らかに側方電界が存在し、おそらくは、空間的に変動する 電位と関連する回位がある。しかしながら、重要であるのは、その領域が高コン トラストであると選択されないときにそれらのエッジ効果が起こり、正常と考え られるのに注意することである。それらは単に表示画像のエッジプロファイルに 寄与するだけであり、ひずみの重大度は画素間の電圧差によって変わる。 この方式の利点を最も顕著に示しているのが図７であり、図７には、様々な設 計構成に関して、予測開口率と画素密度（インチ当たり本数）との関係を示す。 基準線として、グラフ上に、従来の技術の実現形態の大半に近いものを表わす領 域７０を示す。７１、７２及び７３は、薄膜トランジスタ及びバイアに起因する 適切な開口損失と共に、それぞれ１ミクロンＭ、２ミクロン、３ミクロンの特性 走査線幅を有する予測性能を表わす。これらの予測に関しては、先に論じた埋込 みＴＦＴを伴うスケーリング可能接点なしマトリクスアーキテクチャが想定され るが、従来のマトリクス方式と共に本発明を使用することにより、従来の技術と 比べて著しく大きな改善が達成される。線７４及び７５は、設計規則を緩和し且 つ露出トランジスタ領域に関する許容範囲を広げた場合の、より一層控え目にし たケースを表わす。線７５は行については５ミクロンの走査線幅、列については １０ミクロンの走査線幅を想定している。あらゆる場合に、予測性能は代表的な 従来の領域を著しく上回っている。 ある状況の下では、画素の縁部の黒色マスクを最小限に維持することが望まし いこともあろう。図８ａ及び図８ｂは、これは実行した本発明の第２の実施形態 に関わる電界分布を示す。図８ａ及び図８ｂでは、画素電極の隣接する列８０及 び８１は逆極性の電圧によって駆動される。これは、たとえば、アンバランスな 正サイクルと負サイクルによるパネル上のちらつきの出現を極力小さくするため に実行されても良いであろう。図８ａは、マスクすべき領域を覆う補助黒色マス ク８２を示す。これらの回位を閉塞するために開口の一部が犠牲になるが、これ はパネルにちらつきが生じやすい場合にのみ要求されることに注意すべきである 。そのような場合でも、平均ちらつきの出現を最小にするために、これは一方の 軸のみに沿って実行されるのが最も典型的である。さらに、マスキングの範囲は 従来のレイアウトの場合に考えられるよりかなり小さくなる。図８ｂにおける変 動は、このインタリーブする極性配列が存在する場合であっても、埋込みアーキ テクチャをいかに有利に使用できるかということを示している。図８ｂでは、ア ドレス指定線路８３（この実施形態においては列線路）はほぼ不透明である、た とえば、アルミニウムであると選択されており、黒色マスクとしての第２の目的 を果たす。図２の従来の構成では、望ましくない電界線がアドレス指定線路の縁 部を越えて伸びているので、これは実行不可能であろう。その利点は４倍になる 。第１に、黒色マスクに類似する技術を使用してどの場所でも黒色マスクを除去 できるものと想定して、黒色マスクを除去すると、特に黒色マスクがバックプレ ーン基板にあり、精密なアライメントを要求するであろうと考えられる場合には 、装置の構成は単純になる。第２の利点は、アドレス指定線路の幅によって、ア ドレス指定線路の電流搬送容量が増加することである。これは均一性を向上させ 、従って、より抵抗率の高い材料の使用を可能にし、おそらくは、アレイ中の接 点の数を減少させることができる。第３の重大な利点は製造歩留まりの領域にあ る。 アドレス指定線路を広げると、欠陥に対する感度は低下し、交番材料の使用によ って、交差短絡の確立を低下させるという選択が生じる。さらに、特に画素密度 が非常に高い場合に関わる第４の利点は、マスキング層がバックプレーンにあっ て、視差効果のために過剰な大きさのマスキング線路を必要とする構成とは異な り、マスキング層が画素縁部に相対的に近接していることである。 本発明の第３の実施形態を図９に示す。この場合、冗長性を実現し且つ工程の 歩留まりをより高くするために埋込みアーキテクチャを使用する。通常は、黒色 マスクを含めた従来のマトリクスによって被覆されてる領域に匹敵する領域では 、埋込みアーキテクチャ方式を利用して、完全冗長マトリクスを実現する。ここ では、各画素電極９０は４つのトランジスタ９１により駆動される。図９にはト ランジスタのドレインタブが示されている。９２は完全冗長行線路であり、９３ は完全冗長列線路である。トランジスタのドレインタブはそれらの間のＩＴＯパ ッド９４に接続している。絶縁平面化層（この平面図からは見えない）をアドレ ス指定線路、トランジスタ及びＩＴＯパッドを含めて基板上に塗布した後、バイ ア９５として、平面化層を貫通する経路を形成する。次に画素電極９０を平面化 層の上に堆積し且つそのパターンを区画して、アクティブマトリクス基板上にお ける画素区画を完了する。先に述べた接点なしアレイアーキテクチャと、移動度 の高いシリコントランジスタ及び２ミクロンの線路を想定すると、１０００lpiで も６０％を越える開口率が依然として実現可能である。他の分解能でも、冗長性 と、製造許容差と、開口率との同様のトレードオフを得ることができる。 既にわかる通り、画素電極の縁部とその下方に位置するアクティブマトリクス アレイとの位置の重ね合わせは、言うまでもなく、それら２つの部分の電気的結 合部を除いては、一般には重要ではない。この実施形態では、そのため、バイア はＩＴＯパッド９４の任意の場所に形成でき、許容差は相当に緩和されることが わかる。あるいは、この実施形態又は他のどのような実施形態においても、処理 がより単純であっても、バイアを完全になくすために容量性結合を構成しても良 い。図９において、その結合をＩＴＯパッド９４と、画素電極９０と、それらの 間の適切な誘電体平面化層とにより、直接バイア接続部９５を除いて、図示され る冗長素子を伴って又は伴わずに形成されるコンデンサによって実現しても良い 。 さらに、その容量性結合の変形構成を使用して、画素電極をさらにセグメント化 し且つ各セグメントへの容量性結合を適切に調整する従来の技術のハーフトーン 画素応答を実現することも可能である。ＬＣ容量と、結合容量と、その他の寄生 容量との関係を調整するために、ＩＴＯパッドの下方に蓄積コンデンサ又は表面 構造などの付加的素子を追加しても良い。 画素電極をマトリクスの平面の外へ移動させ且つそれらをほぼ連続するように 延ばすことにより得られるべき改善の程度は、明らかに、アドレス指定マトリク スの形態によって異なる。ほぼ連続しているとは、画素電極が近接しているが、 接触はせず、同じ平面のそれらの画素電極の間に付加的な導体が存在しないこと を意味している。非常に精密な設計規則を実現し、金属材料と半導体材料との間 のオーム接点などの接点の数と大きさを最小にし、且つ先に説明したように、Ｔ ＦＴをゲート線路の下方にさらに埋設する自己整合構造を採用することにより、 きわめて大きな開口が得られる。その他の、より従来のものに近い確立された工 程でも同様の効果をもたらし、開口の改善、信頼性と歩留まりの向上、あるいは その双方をなお実現する。アクティブマトリクスに匹敵するどのような半導体プ ロセスも使用できるが、ポリシリコン、再結晶化ポリシリコン又は接合単結晶シ リコンなどの移動度の高いシステムによって、高分解能で最大の性能を得ること ができる。 第４の実施形態を図１０ａに示す。この場合、埋込みアーキテクチャを採用す ることによって解放される有効領域の一部を利用して、画素ごとに追加回路を組 込む。この実施形態では、能動画素回路７０はアナログラッチ７１と、電圧制限 回路７２とから構成されている。画素電極７８への電気的結合はオームバイア又 は非オームバイア７７によってなされる。画素電圧はアナログラッチバイアアド レス線路７３及び７４に書込まれ、そこに相対的に長い保持時間をもって蓄積さ れる。図１０ｂでさらに見られるように、ＬＣセル画素キャパシタンス７５に対 する交番極性駆動電圧は、アドレス指定線路７３の公称電圧に対して、セルバッ クプレーンに印加される振動方形波電圧７６により供給される。方形波のランプ 時間は線路を通過するピーク電流を制御するように制御される。希望に応じて、 画素キャパシタンスに電流を供給又は蓄積するための追加電圧基準を設けること ができる。電圧制限回路７２は、７６の交番極性サイクルの正部分又は負部分の いずれかの間に画素キャパシタンス７５が充電される最大電圧を制御する。電圧 の限界は７１のラッチアナログ電圧に基づいて制御される。 以上説明した機能回路は分散処理の１例であり、画素で駆動方法論の一部が実 行されるようになっている。この場合、分散処理は、ＬＣを駆動するための延長 ラッチ周期及び直流から交流へのデータ変換の形態をとる。利用できる領域が十 分にあるならば、能動画素回路の中でどのような数の変動でも実現できるが、図 １０ｂの相対的に単純な回路であっても、いくつかの新たな表示装置駆動オプシ ョンが得られる。ちらつきをならすためにインタリーブ方式を使用するのではな く、画素更新周波数とは関係なく、ＬＣにおける極性の交番を実行できる。従っ て、バックプレーンを駆動する周波数を、たとえば、１２０Ｈｚ以上に増加させ ることにより、ちらつきを除去できる。その結果、パネル全体をどの時点でも同 一の極性をもって駆動することができるようになり、他のちらつき減少方法と関 連すると考えられる回位又は開口損失は排除される。もう１つの明確な利点は、 画像のうち、変化して行く領域のみを非同期的に更新する能力である。これによ り、情報密度を徐々に高めながら表示装置を形成して行くにつれて大きなファク ターとなりうるドライバ回路に対する帯域幅の要求は低減される。また、急速に 変化している画像の領域をより頻繁に更新することができ、おそらくは、応答時 間は従来の駆動方法を越えるほど改善されるであろう。必要に応じて、画像サグ を阻止するために、周期的再生を追加できる。さらに別の利点は、ＬＣの電圧保 持比がそれほど重大ではなくなり、材料の抵抗率の制約が緩和されることである 。 そのような局所回路を実現する概念は新しいものではなく、当業者により適切 な回路を容易に設計できるであろう。しかしながら、そのような画素回路は、妥 当な開口率と装置歩留まりをもって実現するにはスペースが不十分であるために 、これまでは、ＡＭＬＣＤでは実施不可能であった。ところが、ここで説明した 埋込みアーキテクチャを大開口マトリクス方法並びにシリコン及びポリシリコン の高い移動度と組合わせると、これらの局所回路方式及びその他の局所回路方式 は実現可能になる。 ここまでは単色ＡＭＬＣＤパネルに関連して説明したが、ここで説明する埋込 みアーキテクチャはカラーシステムにも全く同様に適用できる。４つの主要なカ ラー方式のうち第１の方法は、空間的組合わせ加法混色である。３つの単色画像 源の画像を空間的に組合わせるこれらの加法混色システム、特にＬＣＤプロジェ クタは、それらのエンハンス単色装置から直接に恩恵を受けることになる。第２ のタイプである電界逐次カラーシステムも、アクティブマトリクスアドレス指定 方式であるならば、この方式を直接に使用しうる。 第３のタイプのカラーシステムである空間的積分加法混色でも、埋込みアーキ テクチャを使用でき、この場合には、画素アレイにカラーフィルタアレイを組込 む。これは図１１に示されており、本発明の第５の実施形態を表わす。この実施 形態では、赤、緑、青のカラーフィルタ１１０、１１１及び１１２をそれぞれバ ックプレーン１１３に組込み、対応する画素電極１１４、１１５及び１１６とア ライメントする。先の実施形態で説明したのと同様に、アクティブマトリクスア レイ１１７は平面化層１１９を貫通するバイア１１８によって画素電極に接続さ れている。電界オン画素の隣接画素への幾分かの拡散、すなわち、ブルーミング が存在すると仮定すると、カラー画素の間に黒色マスキング層がない場合、パネ ルは幾分か輝度を失うか、又は原色の純度を失うかのいずれかであると予測する ことができる。この重なり合い領域を阻止するために、黒色マスキング層１２０ が追加されている。色の異なる画素の間の境界に含まれるべき黒色マスキングの 程度は、表示装置の動作モードと、色純度条件の双方の関数となる。先に説明し た通り、このマスキングは幅広のアドレス指定線路という代替形態をとっていて も良い。表示装置の前面からの反射を最小にすることが重要である直視表示装置 の場合、その双方を使用して良い。 残る第４のカラー方式は減法混色であり、この場合には、複数のライトバルブ をスタックとして配列し、各ライトバルブはスタックに入射する白色光からある １つの帯域の波長を選択的に除去するように構成されている。減法混色の第１の 利点は、個別の成分のライトバルブのアドレス可能分解能でフルカラーを達成で きることである。しかしながら、この種のカラー画像源は構成要素であるライト バルブの開口率の影響を特に受けやすい。この場合、埋込みアーキテクチャ方式 の利点は特に重要である。 図１２ａ及び図１２ｂには、埋込みアーキテクチャで減法混色を採用する第６ の実施形態を示す。この場合には、３つの単色ＡＭＬＣＤライトバルブを減法混 色スタックとして配列している。各々のライトバルブには適切な波長選択偏光子 が、それぞれの偏光子が特定の色を変調するように装着されている。図示した実 施形態においては、図示するように、赤、緑、青はシアン、マゼンタ、黄色のラ イトバルブ１２１、１２２及び１２３によって調整される。減法混色の場合には 、隣接するライトバルブにおける能動層の離間距離より著しく小さい画素ピッチ を有するものとさらに指定することができる高分解能の限界では、三重ライトバ ルブスタックの透過効率は個々のライトバルブの開口率の三乗にほぼ比例する。 開口率を、従来の画素方式と比べて、たとえば、３５％から７０％と２倍にする ことにより、スタックの透過率は８倍改善されることになる。開口率が大きいと き、減法混色は最もコンパクトであり且つ可能なカラーＡＭＬＣＤ投影ライトバ ルブの中で最も効率の良い形態の１つであることがわかる。 図１２ｂは、スタックを成すシアン、マゼンタ及び黄色のアクティブマトリク ス素子１２４、１２５及び１２６の展開図を示す。この実施形態には、１３０と して示されている画素電極の縁部を隠蔽するために、着色マスキング層１２７、 １２８及び１２９が含まれている。これらのマスキング層は単色方式又は加法混 色方式に関して説明した黒色マスキング層に匹敵するものであり、残留している 偽電界領域をマスキングするために必要に応じて使用される。ここでも黒色層を 同様に使用できるであろうが、減法混色の場合の好ましい方式はマスキング層を 着色フィルタ材料から製造する方法である。マスキング層はライトバルブにより 変調されている光のコントラストを改善することを目的としているので、マスキ ング層はそれらが入っているライトバルブについて適切な色を阻止するだけで良 い。すなわち、赤色光を調整するシアンライトバルブ１２４は、赤色光を阻止す るが、緑と青を通過させるシアンマスキング層１２７を含む。同様に、マゼンタ ライトバルブ１２５はマゼンタマスキング層１２８を含み、黄色ライトバルブ１ ２６は黄色マスキング層１２９を含む。最終的な結果として、各マトリクスは２ つの有効開口率 − １つの色に適用される能動開口率と、スタックを通過するそ の他の色に適用されるクリア開口率 − を有することになる。たとえば、各マト リクスの不透明構造が８０％の開口をもたらし、着色マトリクス層がそれを選択 された色について４０％に減少させる場合、スタックの透過率は、黒色マスクを 使用する場合の（４０％）³＝６．４％ではなく、８０％×８０％×４０％＝２ ６．５％となる。大開口減法混色を目指すこの着色マトリクス方式は、その他の 点は従来通りの画素構成にも適用可能である。 新たなアーキテクチャ及び／又は着色マトリクスにより提供される大きな開口 率に伴って、減法混色に関する他の分解能イネーブル特徴も得られる。画素を他 の画素のマトリクスアレイを通してイメージングするという状況であるため、介 在構造の開口率が小さい場合、回折効果は苛酷なものとなりうる。図１３ａ及び 図１３ｂは、２つの減法混色システムにおける回折効果の一次比較を示す。回折 の広がりの程度は、イメージングされている画素のスタック中の位置によって変 わる。言うまでもなく、前面の層には介在する回折マトリクスが存在していない ため、前面の層は回折の広がりを受けないであろう。ところが、図１３ａ及び図 １３ｂは最悪の場合の回折、すなわち、後方ライトバルブをその前方の２つのラ イトバルブを介してイメージングする場合に現れる回折を示している。マトリク ス構造を通して画素を見ると、周期的マトリクス構造による回折は、中心スポッ トの周囲の衛星スポットの二次元シリーズの形態に画素を広げる。図１３ａには 、２０００lpi，３０％開口装置の後方層について、相対スポット強さの遠距離 電界回折を示す。Ｘオフセット及びＹオフセットのラベルは、衛星スポットが中 心スポットからどれほど離れているかを画素単位で表わす。ライトバルブを妥当 な厚さとして、図１３ａにモデル化した３０％開口と、２０００lpi の場合、大 きなパワーは１０画素を越えるほど離れたスポットへ回折されることがわかる。 ８０％の開口率を有する類似の装置に関する図１３ｂの予測結果によれば、総透 過率の１９倍の改善が予想されるのに加えて、衛星スポットは３０％の場合と比 較して実質的に排除されており、中心スポットにおけるピーク強さは１００倍を 越えるほど増加する。従って、非常に高い画素密度を有するコンパクトな減法混 色ＡＭＬＣＤ画像源を得るために、大きな開口率は不可欠である。 高分解能減法混色ＡＭＬＣＤシステムにおいて起こりうるもう１つのアーティ ファクトは、層中の不透明構造の相互間のモアレ型干渉アーティファクトである 。 それらのモアレ縞を平均化する方法は存在するが、それらを排除するための最も 直接的な方法は、画素の開口を拡大するというものである。 図１４に示す第７の実施形態は、画素アドレス指定アーキテクチャを埋込むこ とに固有の融通性を例示している。むしろ、任意の画素形状とアスペクト比に対 応できる。この場合、六角形画素電極１４０のほぼ連続するアレイを行１４１と 、列１４２と、ＴＦＴ１４３の埋込みマトリクスによってアドレス指定する。六 角形配列は、空間周波数能力が方向に伴ってより均一に分散されるという点で、 サンプリング理論の面からは興味深い。この実施形態で明瞭に実証されるように 、行と列のレイアウトを画素の縁部とアライメントする必要はない。さらに、ア ドレス線路はまっすぐであっても良く、従って、画素電極のジグザグの縁部に沿 っている場合と比べて、線路抵抗は低くなることが示されている。図示する構成 では、行１４１の間隔は列１４２の間隔より狭い。たとえば、集積ソースドライ バがゲートドライバより大きいならば、列をソース線路とし、そのため、列の数 を少なくして、より容易にオンピッチに適合させることができるであろう。ソー スドライバの帯域幅が一次的な制約である場合、行をソース線路とし、駆動周波 数を低くすることができる。融通性に富む配列は他の画素パターンへ容易に拡張 され、あるいは、所定の画素アスペクト比に対して行と列の比に高度の融通性を 与える。 図１５は、上記のこの融通性を実証する第８の実施形態を示す。図１５におい て、画素アレイの平面図は、行アドレス指定線路１５０のピッチが列アドレス指 定線路１５１のピッチの４倍であり、一方で１：１の画素縦横比を保持している 構成を示す。第７の実施形態と同様に、各行の画素電極１５２は先の行からオフ セットしているものとして示されているが、オフセットがゼロである構成も同様 に容易に支援できるであろう。各行線路に沿って隣接するＴＦＴ１５３は画素電 極１５２の２つの行の間で互い違いに配列され、バイアスは容量性結合部（図示 せず）によって画素電極に電気的に結合されている。この場合の列線路１５１は 、先の場合と同様に、希望に応じて二重の機能を果たし、画素の縁部に現れるコ ントラストを制限するアーティファクトのマスキングを行っても良い。加えて、 図１５の画素は二重ドメイン構成である。これは当業者には知られている方法に よ って実現でき、いくつかのＬＣ構成の視覚範囲を改善することがわかっている。 そのような方法の１つによれば、ＬＣ方向づけアライメントの方向を空間的に変 化させる。陰影パターン１５４及び１５５により表わすように、このようにして 画素を分割すると、画素半体の相互間にＬＣアライメントの回位が現れる。図１ ４の実施形態は、ドメイン間のそのような回位をマスキングするために、画素中 心を通る列線路をさらに利用する。 図１５の構造の利点を示す１例として、典型的にはＴＦＴに至るソース線路を 駆動するデータドライバを従来の構造と比べてはるかに低い周波数で動作させて も良い。多くの状況の下で、この帯域幅の縮小に伴って、ドライバ回路の大きさ が尚一層縮小されるので、ピッチが短くなっているにもかかわらず、ドライバ（ 又はドライバへの相互接続部）をオンピッチにより容易に適合できる。この構成 では、潜在的に可能な開口率を大きく減少させずに、列アドレス指定線路に沿っ て共用接点も実現できる。隣接する行アドレス指定線路の間の各対の画素ごとに 、１つの接点を列に沿って配置し、その対の行の間で均等に離間させても良い。 導電率の高い金属線路を接点なしアレイ構成の線と並列に又はその代わりに動作 させることにより、電流能力を増強できる。 線路が画素の活動領域の実質的にどの部分（の下方）を通過しても、ほとんど 不利益は生じないという融通性をもっているため、図１５の構造をずれのない形 状に再構成できるであろうということは容易にわかる。埋込みアーキテクチャの 融通性を、能動画素回路として薄膜ダイオードなどの２端子素子を利用するとき に考えられるような、パターンを規定したバックプレーン上にアドレス指定線路 のサブセットが配置される構成に適用することも可能である。 図１６は、ここで説明する埋込みアーキテクチャを実現することにより大開口 特性又は他の望ましい特性が可能になる、大型表示装置の製造に適する第９の実 施形態を示す。この実施形態では、より小さい機能ピース、すなわち、タイルか ら大型の、タイル分割表示パネルを構成している。タイル分割方法によって、こ の方法をとらなければ、特に半導体処理に関して、要求される寸法を支援しない と考えられる製造工程や、製造機器の使用が可能になる。しかしながら、タイル 分割と関連する大きな問題は、隣接する表示セクションの間の微小な画素アライ メントミスが観察時に大きな影響を及ぼすことである。もう１つの問題は、タイ ルごとの電気的接続部に継ぎ目ができることである。この実施形態においては、 まず、アクティブマトリクスタイル１６０〜１６３を製造することにより、これ らの問題は排除される。これらのタイルは、利用可能な製造工程により支援され る大きさと種類を有する。図示する通り、各タイルのマトリクス構造は自蔵され ており、外側縁部に沿って位置する行１６７と列１６５の双方について接合又は 相互接続ドライバ（図示せず）を設ける余地を有する。図面を明瞭にするため、 画素の縮尺を誇張して示している。列１６５は直接に接続しており、行１６７は 、図示するように対の列の間に位置する導電接続線路１６４によってアドレス指 定される。たとえば、行線路１６７は交差点１６８で線路１６６に接続している 。各接続線路は、均一性がそこなわれないように、列の全長にわたって走ってい る。各行線路１６７は対応する接続線路に接続することにより、全てのドライバ をタイル分割表示装置の周囲に配置することが可能になる。アクティブマトリク スを完成するために、薄膜トランジスタなどの能動回路を１つ又は２つ以上含む 能動画素回路１６９を行１６７と列１６５の交差点に構成し、且つ酸化インジウ ムスズ（ＩＴＯ）透明導電パッド１７０は画素回路の出力端子に接続する。図示 するように、接続線路１６４と導電パッド１７０との間に誘電体絶縁層が要求さ れる。 次に、タイルを互いに関してアライメントし、適切な接着剤１７２又はガラス フリットなどの他の材料を使用して、製造されたタイルの背面を基板１７１に接 着する。相対的に平坦な基板を使用することにより、隣接するパネルの高さを適 切に一致させることができ、厚さの不整合は付着されるべき接着剤層１７２又は それに続く平面化層において容易に補正される。この時点で、アクティブマトリ クス基板上にアクティブマトリクスが形成されたことになる。 タイルを所定の場所に配置した後、図３の実施形態と同様にアクティブマトリ クス基板を完成させる。タイル分割アクティブマトリクス上に絶縁平面化層を堆 積し、平面化層の表面にＩＴＯ画素電極を堆積して、パターンを規定し、接続バ イア又は容量性結合手段を設ける。画素電極とアクティブマトリクスを精密に重 ね合わせる必要はなく、唯一の必要条件は接続バイアが導電パッド１７０をそこ なわないことである。この方法を使用すると、タイル分割パネルの重ね合わせが わずかにずれていても、画素電極が１回のパスで規定されるため、目に見える不 連続は現れない。この方法によれば、最終的なフルサイズの基板で何らかの処理 を実行することが必要であるが、それらの処理工程の要求のレベルはアクティブ マトリクスの製造と比べて相当に低い。（図示しない）アライメント層、バック プレーン基板及びＬＣを含めて、表示装置アセンブリは従来の通りに完成する。 希望に応じて、カラーフィルタや黒色マスキング層を含めても良い。 以上、新規で、自明でない大開口ＡＭＬＣＤアーキテクチャを説明した。本発 明の付加的な変形及び適用用途は容易に識別できる。出願人は以上の説明によっ て本発明を限定しようとするのではなく、添付の請求の範囲により本発明を定義 するものである。

【手続補正書】特許法第１８４条の８ 【提出日】１９９６年６月１８日 【補正内容】 補正明細書 小型投影表示装置の場合、総画素面積の 量が限られているので、開口率は尚一層犠牲にされてしまう。その結果、典型的 な開口率は大型表示装置における６０パーセント程度から、１インチ当たり約１ ０００本（約１０００lpi）の分解能における約３０パーセント以下の範囲にあ る。 通常の観察距離では、将来の条件は７５画素／度以上に近づくものと予測でき る。５０度の視野にわたってこれを行うと、一辺について４０００カラー画素近 くの画素数が必要となる。これにより、特に小型ライトバルブの場合に、興味あ る挑戦がなされる。開口について考慮すべきものが相当に大きな障害として現れ る。 画素密度を増加させようとする従来の方式は画素をスケールダウンする。残念 ながら、全てが希望の通りにスケーリングされるわけではない。アドレス指定マ トリクスそれ自体においては、寄生キャパシタンスや接点がその例に含まれる。 装置の液晶部分では、ＬＣアライメントの異常が及ぼす影響は画素ピッチに従っ てスケーリングされるとは限らない。それらのアーティファクトの一部は、アク ティブマトリクスアドレス指定構造の周囲の電界によって発生する。多くの場合 、それらのアライメント異常が表示のコントラストに悪影響を与えるのを阻止す るために、アライメント異常を黒色マトリクスマスキング層によって隠蔽する。 画素が小さくなるにつれて、黒色マトリクスなどの構造の跡は利用可能スペース に相応して大きな割合の部分を占めることになり、有効開口は相当に縮小してし まう。 開口に関するこれらの制約を様々な程度で回避する他のＬＣＤ動作モードが実 現されている。透明アドレス指定線路を使用する受動マトリクス方式では、透過 率を高くすることは可能であるが、性能は多様なプロセスを経て限定される。反 射構造が使用されているが、反射モード投影システムは一般に透過システムより 制約が多く、使用されるＬＣＤ動作モードは従来の透過ツイステッドネマチック 及びその変形と比べて望ましいものではなかった。 単色システム及び加法混色システムの場合、開口の損失はそれに比例して効率 を低下させ、最終的には、より高い分解能が実現不可能になる。積層減法混色シ ステムにおいては、その影響はより一層顕著になり、その場合、積層画像源の透 過率は開口率の三乗として変化しうる。積層マトリクス構造と関連する他の光学 的効果も、開口率によって大きく左右される。 従来の技術の引例は、アクティブマトリクス表示装置を製造を説明している欧 州出願第４１７−８５２号である。アドレス指定手段の第１の部分と、第１の電 極と、アドレス指定手段／電極の第２の部分は全て別個のプレーナアレイである 。マトリクスのそれらの部分は個別のデバイスとして事前に製造できる。このタ イプでは、アドレス指定手段のごく一部が絶縁層に埋設されているだけであり、 その他の部分は光調整物質と直接に接触している。 発明の概要 従って、本発明の目的は、画質特性を向上させ、画素密度を増し、コントラス トが高く且つ画素部分構造を減少させた透過アクティブマトリクス液晶表示装置 アーキテクチャを提供することである。 補正請求の範囲 １． 基板と、 前記基板の片面に形成され、複数のアドレス指定線路（３５、３６）と 、それら複数のアドレス指定線路と電気的に接続する複数の能動画素回路（３７ ）とを含むアクティブマトリクスアドレス指定手段と、 前記アクティブマトリクスアドレス指定手段の上に堆積される絶縁誘電 体層（３４）と、 ほぼ連続しており、ある範囲の光学波長に対し透明であり、且つ絶縁層 の前記複数のアドレス指定線路に対して反対側に配置され、各々が複数の能動画 素回路（３７）の中の１つに対応している複数の画素電極（３２）と、 前記画素電極（３２）と対応する能動画素回路との間に配置される電気 的結合手段（３３）と を有するアクティブマトリクス基板、 前記アクティブマトリクス基板に近接し、前記複数の画素電極により複数のア ドレス指定線路からほぼ電気的に遮蔽されている電気光学媒体（４４）、及び 前記電気光学媒体に近接するバックプレーン基板（４２） を具備する大開口アーキテクチャを有する透過ライトバルブ。 ２．前記電気光学媒体（４４）は液晶である請求項１記載の透過ライトバルブ 。 ３．液晶はツイステッドネマチック液晶である請求項２記載の透過ライトバル ブ。 ４．前記複数のアドレス指定線路は行アドレス指定線路（３６）と、列アドレ ス指定線路（３５）の双方を含む請求項２記載の透過ライトバルブ。 ５．前記絶縁層（３４）は０．５ミクロンから５ミクロンの厚さの範囲にある 請求項２記載の透過ライトバルブ。 ６．前記絶縁層（３４）は前記アドレス指定線路の上に堆積された偏光層であ る請求項２記載の透過ライトバルブ。 ７．前記電気的結合手段（３３）は画素電極ごとに１つ又は複数のオーム接続 部（バイア）を含む請求項２記載の透過ライトバルブ。 ８．前記電気的結合手段（３３）は画素電極ごとに１つ又は複数の非オーム接 続部（バイア）を含む請求項２記載の透過ライトバルブ。 ９．前記電気的結合手段（３３）は容量性結合手段から構成されている請求項 ２記載の透過ライトバルブ。 １０．前記画素電極（３２）はほぼ連続している請求項２記載の透過ライトバ ルブ。 １１．前記アドレス指定線路（３５，３６）の一部は前記画素電極（３２）の 間のスペースの下に配置されている請求項２記載の透過ライトバルブ。 １２．前記アドレス指定線路（３５，３６）の一部は前記画素電極の下に配置 されている請求項２記載の透過ライトバルブ。 １３．画素電極の周囲付近で光を阻止する光マスキング手段（８２）をさらに 具備する請求項２記載の透過ライトバルブ。 １４．液晶の境界に追加面構造をさらに具備する請求項２記載の透過ライトバ ルブ。 １５．前記複数の能動画素回路（３７）は移動度の高いシリコン又はポリシリ コンを使用して構成されている請求項２記載の透過ライトバルブ。 １６．液晶には、等しい電圧が印加される複数の隣接する画素の付近の回位が がない請求項３記載の透過ライトバルブ。 １７．複数のアドレス指定線路（３５、３６）は冗長アドレス指定線路を含む 請求項２記載の透過ライトバルブ。 １８．カラーフィルタアレイをさらに具備する請求項２記載の透過ライトバル ブ。 １９．前記画素電極（３２）は行を成して配列されており、且つ 行アドレス指定線路の数は画素電極の行の数とは実質的に異なる請求項４記載 の透過ライトバルブ。 ２０．前記複数の画素電極の形状は矩形ではない請求項２記載の透過ライトバ ルブ。 ２１．各画素の内部に液晶の多重ドメインアライメントをさらに含み、ドメイ ン間の回位は全て前記アドレス指定回路によりマスキングされる請求項２記載の 透過ライトバルブ。 ２２．前記複数の画素電極からのハーフトーン応答を実現する手段をさらに具 備する請求項９記載の透過ライトバルブ。 ２３．前記画素電極は行を成して配列されており、各行の画素電極は隣接する 行の画素電極から側方へオフセットしている請求項４記載の透過ライトバルブ。 ２４．アクティブマトリクス基板への全ての相互接続部は前記アクティブマト リクス基板の１つの縁部の付近に配置されている請求項２記載の透過ライトバル ブ。 ２５．複数のアクティブマトリクス基板を電気的に連係させて、大開口アーキ テクチャを有するタイル状透過ライトバルブを形成する請求項２記載の透過ライ トバルブ。

Claims (1)

1. 【特許請求の範囲】 １． 絶縁層と、 前記絶縁層の片面に配置された複数のアドレス指定線路と、 ある範囲の光学波長に対しほぼ透明であり且つ絶縁層において、前記複数 のアドレス指定線路に関して反対側の面に配置された複数の画素電極と、 複数のアドレス指定線路と電気的に接続し、各々が複数の画素電極の中の １つに対応している複数の能動画素回路と、 前記画素電極と対応する能動画素回路との間の電気的結合手段と を有するアクティブマトリクス基板、 前記アクティブマトリクス基板に近接し、前記複数の画素電極により複数のア ドレス指定線路からほぼ電気的に遮蔽されている電気光学媒体、及び 前記電気光学媒体に近接するバックプレーン基板 を具備する大開口アーキテクチャを有する透過ライトバルブ。 ２．前記電気光学媒体は液晶である請求項１記載の透過ライトバルブ。 ３．液晶はツイステッドネマチック液晶である請求項２記載の透過ライトバル ブ。 ４．前記複数のアドレス指定線路は行アドレス指定線路と、列アドレス指定線 路の双方を含む請求項２記載の透過ライトバルブ。 ５．前記絶縁層は０．５ミクロンから５ミクロンの厚さの範囲にある請求項２ 記載の透過ライトバルブ。 ６．前記絶縁層は前記アドレス指定線路の上に堆積された偏光層である請求項 ２記載の透過ライトバルブ。 ７．前記電気的結合手段は画素電極ごとに１つ又は複数のオーム接続部（バイ ア）を含む請求項２記載の透過ライトバルブ。 ８．前記電気的結合手段は画素電極ごとに１つ又は複数の非オーム接続部（バ イア）を含む請求項２記載の透過ライトバルブ。 ９．前記電気的結合手段は容量性結合手段から構成されている請求項２記載の 透過ライトバルブ。 １０．前記画素電極はほぼ連続している請求項２記載の透過ライトバルブ。 １１．前記アドレス指定線路の一部は前記画素電極の間のスペースの下方に配 置されている請求項２記載の透過ライトバルブ。 １２．前記アドレス指定線路の一部は前記画素電極の下方に配置されている請 求項２記載の透過ライトバルブ。 １３．画素電極の周囲付近で光を阻止する光マスキング手段をさらに具備する 請求項２記載の透過ライトバルブ。 １４．液晶の境界に追加面構造をさらに具備する請求項２記載の透過ライトバ ルブ。 １５．前記複数の能動画素回路は移動度の高いシリコン又はポリシリコンを使 用して構成されている請求項２記載の透過ライトバルブ。 １６．液晶には、等しい電圧が印加される複数の隣接する画素の付近の回位が がない請求項３記載の透過ライトバルブ。 １７．複数のアドレス指定線路は冗長アドレス指定線路を含む請求項２記載の 透過ライトバルブ。 １８．カラーフィルタアレイをさらに具備する請求項２記載の透過ライトバル ブ。 １９．前記画素電極は行を成して配列されており、且つ 行アドレス指定線路の数は画素電極の行の数とは実質的に異なる請求項４記載 の透過ライトバルブ。 ２０．前記複数の画素電極の形状は矩形ではない請求項２記載の透過ライトバ ルブ。 ２１．各画素の内部に液晶の多重ドメインアライメントをさらに含み、ドメイ ン間の回位は全て前記アドレス指定回路によりマスキングされる請求項２記載の 透過ライトバルブ。 ２２．前記複数の画素電極からのハーフトーン応答を実現する手段をさらに具 備する請求項９記載の透過ライトバルブ。 ２３．前記画素電極は行を成して配列されており、各行の画素電極は隣接する 行の画素電極から側方へオフセットしている請求項４記載の透過ライトバルブ。 ２４．アクティブマトリクス基板への全ての相互接続部は前記アクティブマト リクス基板の１つの縁部の付近に配置されている請求項２記載の透過ライトバル ブ。 ２５．複数のアクティブマトリクス基板を電気的に連係させて、大開口アーキ テクチャを有するタイル状透過ライトバルブを形成する請求項２記載の透過ライ トバルブ。 ２６．アクティブマトリクス基板であって、 絶縁層と、 前記絶縁層の片面に配置された共用接点を有する複数のアドレス指定線路と 、 ある範囲の光学波長に対してほぼ透明であり且つ絶縁層において、前記複数 のアドレス指定線路に関して反対側の面に配置された複数の画素電極と、 複数のアドレス指定線路と電気的に接続し、各々が複数の画素電極の中の１ つに対応している複数の能動画素回路と、 前記画素電極と対応する能動画素回路との間の電気的結合手段とを具備する アクティブマトリクス基板と、 前記アクティブマトリクス基板に近接し、前記複数の画素電極により複数のア ドレス指定線路からほぼ電気的に遮蔽されている電気光学媒体と、 前記電気光学媒体に近接するバックプレーン基板とを具備する大開口アーキテ クチャを有する透過アクティブマトリクス液晶ライドバルブ。 ２７．前記共用接点の全ては前記画素電極を含む領域の外側にある請求項２６ 記載の透過アクティブマトリクス液晶ライトバルブ。 ２８．前記能動画素回路は薄膜トランジスタから構成されており、且つ前記薄 膜トランジスタはアドレス指定線路の下方にほぼ埋込まれている請求項２６記載 の透過アクティブマトリクス液晶ライトバルブ。 ２９．アクティブマトリクス基板であって、 絶縁層と、 前記絶縁層の片面に配置された共用接点を有する複数のアドレス指定線路と 、 ある範囲の光学波長に対しほぼ透明であり且つ絶縁層において、前記複数の アドレス指定線路に関して反対側の面に配置された複数の画素電極と、 複数のアドレス指定線路と電気的に接続し、各々が複数の画素電極の中の１ つに対応し且つ各々が複数の能動回路素子を含む複数の能動画素回路と、 前記画素電極と対応する能動画素回路との間の電気的結合手段とを具備する アクティブマトリクス基板と、 前記アクティブマトリクス基板に近接し、前記複数の画素電極により複数のア ドレス指定線路からほぼ電気的に遮蔽されている電気光学媒体と、 前記電気光学媒体に近接するバックプレーン基板とを具備する大開口アーキ テクチャを有する透過アクティブマトリクス液晶ライトバルブ。 ３０．前記冗長能動画素回路の各々の中に含まれている前記複数の能動回路素 子は冗長方式で動作する請求項２９記載の透過アクティブマトリクス液晶ライト バルブ。 ３１．各々の能動画素回路により分散処理が実行される請求項２９記載の透過 アクティブマトリクス液晶ライトバルブ。 ３２．前記分散処理は画素におけるデータ変換から成る請求項３１記載の透過 アクティブマトリクス液晶ライトバルブ。 ３３．前記能動画素回路は、 アナログラッチ回路と、 前記アナログラッチング回路により制御される振幅を有する交流電圧が電気光 学媒体に印加されるように前記バックプレーンに振動電圧を印加する電圧制限回 路とを具備する請求項３２記載の透過アクティブマトリクス液晶ライトバルブ。 ３４．前記交流電圧は、ちらつきの認識を排除するように十分に高い周波数で ある請求項３３記載の透過アクティブマトリクス液晶ライトバルブ。 ３５．前記周波数は１２０Ｈｚ以上である請求項３４記載の透過アクティブマ トリクス液晶ライトバルブ。 ３６．複数組の前記能動画素回路を非同期的に更新しうる請求項３１記載の透 過アクティブマトリクス液晶ライトバルブ。 ３７．各々がある範囲の光学波長を選択的に変調し、それらの光学波長の範囲 が実質的に重なり合っていない複数の積み重ねられたアクティブマトリクス液晶 ライトバルブであって、前記ライトバルブの各々は、 絶縁層と、 前記絶縁層の片面に配置された複数のアドレス指定線路と、 ある範囲の光学波長に対しほぼ透明であり且つ絶縁層において、前記複数の アドレス指定線路に関して反対側の面に配置される複数の画素電極と、 複数のアドレス指定線路と電気的に接続し、各々が複数の画素電極の中の１ つに対応している複数の能動画素回路と、 前記画素電極と対応する能動画素回路との間の電気的結合手段とを具備する アクティブマトリクス基板と、 前記アクティブマトリクス基板に近接し、前記複数の画素電極により複数のア ドレス指定線路からほぼ電気的に遮蔽されている電気光学媒体と、 前記電気光学媒体に近接するバックプレーン基板とを具備する大開口アーキテ クチャを有する透過減法混色アクティブマトリクス液晶ライトバルブスタック。 ３８．１つ又は複数のアクティブマトリクス液晶ライトバルブの中に光マスキ ング層をさらに具備し、前記光マスキング層の各々は、その光マスキング層を含 むアクティブマトリクス液晶ライトバルブにより変調される範囲の光学波長を選 択的に阻止するが、その他のアクティブマトリクス液晶ライトバルブにより変調 される範囲の光学波長を透過する請求項３７記載の透過減法混色アクティブマト リクス液晶ライトバルブスタック。 ３９．各々がある範囲の光学波長を選択的に変調し、前記光学波長の範囲は実 質的に重なり合っていない複数の積み重ねられたアクティブマトリクス液晶ライ トバルブと、 前記アクティブマトリクス液晶ライトバルブの１つ又は２つ以上に配置される 光マスキング層であって、前記光マスキング層の各々は、その光マスキング層を 含むアクティブマトリクス液晶ライトバルブにより変調される範囲の光学波長を 選択的に阻止するが、その他のアクティブマトリクス液晶ライトバルブにより変 調される範囲の光学波長を透過するような光マスキング層とを具備する透過減法 混色アクティブマトリクス液晶ライトバルブスタック。 ４０．複数の導電素子と、 前記複数の導電素子に近接する複数の画素電極と、 前記複数の導電素子に近接し、前記複数の画素電極により複数の導電素子から ほぼ電気的に遮蔽される電気光学媒体とを具備する透過ライトバルブ。 ４１．前記複数の導電素子と前記複数の画素電極との間に配置される絶縁層を さらに具備する請求項４０記載の透過ライトバルブ。 ４２．前記複数の導電素子は複数のアドレス指定線路から構成される請求項４ １記載の透過ライトバルブ。 ４３．前記複数の導電素子は複数の能動画素回路をさらに含む請求項４２記載 の透過ライトバルブ。