JPH1041821A - Ａ／ｄ変換装置 - Google Patents

Abstract

(57)【要約】 【課題】 測定速度が早く、分解能を向上させることが
可能なＡ／Ｄ変換装置を実現する。 【解決手段】 基準電圧を分圧してこの分圧された電圧
とアナログ入力電圧とを比較することによりディジタル
信号に変換するＡ／Ｄ変換装置において、ＬＳＢ電圧
の”ｍ・（１／２ⁿ ）、[ｎは自然数、ｍ＝０〜２^n-1]”
の電圧を順次発生させる加算電圧発生手段と、アナログ
入力電圧に加算電圧発生手段の出力電圧を順次加算する
加算手段と、この加算手段の出力電圧をディジタル値に
変換するＡ／Ｄ変換器と、このＡ／Ｄ変換器の変換値を
累算する制御回路とを設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、Ａ／Ｄ変換装置に
関し、特にその分解能を向上させることが可能なＡ／Ｄ
変換装置に関する。

【０００２】

【従来の技術】従来ではＡ／Ｄ変換器を内蔵した制御回
路であるマイクロコンピュータ（以下、単にマイコンと
呼ぶ。）が多く広まっているが、一般的なマイコンに内
蔵されているＡ／Ｄ変換器の分解能は８ビット若しくは
１０ビット程度が主流である。

【０００３】但し、用途によってはそれ以上の分解能を
必要とする場合があり、この場合には別途高分解能のＡ
／Ｄ変換器を用いる等して、せっかく内蔵されているＡ
／Ｄ変換器を使用しないことになってしまう。

【０００４】図２はこのような問題点を改善した従来の
Ａ／Ｄ変換装置の一例を示す構成ブロック図である。

【０００５】図２において１はＡ／Ｄ変換器を内蔵した
マイコン、２は三角波発生回路、３は加算回路、１００
はアナログ入力電圧、１０１はマイコン１からの制御信
号、１０２は三角波信号、１０３は加算回路３の出力信
号である。

【０００６】アナログ入力電圧１００は加算回路３の一
方の入力端子に入力され、加算回路３の出力信号１０３
はマイコン１のＡ／Ｄ変換器の入力端子に接続される。

【０００７】マイコン１からの制御信号１０１は三角波
発生回路２に接続され、三角波発生回路２の出力である
三角波信号１０２は加算回路３の他方の入力端子及びマ
イコン１のＡ／Ｄ変換器の他の入力端子に接続される。

【０００８】ここで、図２に示す従来例の動作を図３を
用いて説明する。図３は加算回路３の出力信号１０３と
三角波信号１０２の関係を示す特性曲線図である。

【０００９】マイコン１は制御信号１０１により三角波
発生回路２を制御して図３中”イ”に示すような三角波
信号１０２を発生させる。図３から分かるようにこの三
角波信号１０２はＡ／Ｄ変換器の変換値”０”〜”１”
の間の振幅で変化する。

【００１０】アナログ信号１００には図３中”イ”に示
す三角波信号１０２が加算されてＡ／Ｄ変換器に入力さ
れるので、出力信号１０３は図３中”ロ”に示すような
信号になる。

【００１１】例えば、アナログ入力電圧１００が”３．
３７Ｖ”であるとする。もし、三角波信号１０２の加算
がなければ図３中”ハ”に示すようになり、変換値”１
７３”のしきい値である”３．３８Ｖ”には達していな
いので変換値は”１７２”となる。

【００１２】ここで、三角波信号１０２を加算して図３
中”ロ”に示すような出力信号１０３にした場合、図３
中”ニ”及び”ヘ”の部分は変換値が”１７２”にな
り、図３中”ホ”の部分は変換値が”１７３”になる。

【００１３】従って、図３中”ト”に示すようにこの出
力信号１０３を細かくサンプリングしてその平均値を取
ることにより、例えば、”１７２．５”なる変換値を得
る。この結果、マイコン１に内蔵されたＡ／Ｄ変換器の
分解能以上の変換値を得ることができる。

【００１４】

【発明が解決しようとする課題】しかし、図２に示す従
来例においては平均化処理の精度を上げるため多くのサ
ンプリング点でサンプリングをしなければならず分解能
は向上するものの測定速度が遅くなってしまうと言った
問題点があった。従って本発明が解決しようとする課題
は、測定速度が早く、分解能を向上させることが可能な
Ａ／Ｄ変換装置を実現することにある。

【００１５】

【課題を解決するための手段】このような課題を達成す
るために、本発明では、基準電圧を分圧してこの分圧さ
れた電圧とアナログ入力電圧とを比較することによりデ
ィジタル信号に変換するＡ／Ｄ変換装置において、ＬＳ
Ｂ電圧の”ｍ・（１／２ⁿ ）、[ｎは自然数、ｍ＝０〜２
^n-1]”の電圧を順次発生させる加算電圧発生手段と、前
記アナログ入力電圧に前記加算電圧発生手段の出力電圧
を順次加算する加算手段と、この加算手段の出力電圧を
ディジタル値に変換するＡ／Ｄ変換器と、このＡ／Ｄ変
換器の変換値を累算する制御回路とを備えたことを特徴
とするものである。

【００１６】

【発明の実施の形態】以下本発明を図面を用いて詳細に
説明する。図１は本発明に係るＡ／Ｄ変換装置の一実施
例を示す構成ブロック図である。

【００１７】図１において１００は図２と同一符号を付
してあり、１ａはＡ／Ｄ変換器を内蔵したマイコン、４
及び５はその出力電圧がほぼ電源電圧に等しくなるロジ
ック回路、６，７及び８は抵抗、１０４はハイレベルの
基準電圧、１０５はローレベルの基準電圧、１０６及び
１０７は制御信号である。

【００１８】また、１ａ，４及び５は加算電圧発生手段
５０を、６〜８は加算手段５１をそれぞれ構成してい
る。

【００１９】アナログ入力電圧１００は抵抗６の一端に
入力され、抵抗６の他端は抵抗７及び８の一端と内蔵さ
れたＡ／Ｄ変換器の入力端子に接続される。制御信号１
０６及び１０７はそれぞれロジック回路４及び５に接続
され、ロジック回路４及び５の出力は抵抗７及び８の他
端に接続される。

【００２０】ハイレベル基準電圧１０４はマイコン１ａ
のハイレベル基準電圧入力端子とロジック回路４及び５
の正電源端子にそれぞれ接続され、ローレベル基準電圧
１０５はマイコン１ａのローレベル基準電圧入力端子と
ロジック回路４及び５の負電源端子にそれぞれ接続され
る。但し、ローレベル基準電圧１０５は”０Ｖ”であ
る。

【００２１】ここで、図１に示す実施例の動作を説明す
る。内蔵されたＡ／Ｄ変換器の分解能を８ビットとし、
抵抗６，７及び８の抵抗値を”Ｒ０”，”Ｒ１”及び”
Ｒ２”、ロジック回路４及び５の出力電圧を”Ｖ０”及
び”Ｖ１”、Ａ／Ｄ変換器の入力電圧を”Ｖａｄ”、ア
ナログ入力電圧１００の入力電圧を”Ｖｓ”とすると、 Ｖａｄ＝(Ｒ１・Ｒ２・Ｖｓ＋Ｒ０・Ｒ２・Ｖ０＋Ｒ０・Ｒ１・Ｖ１) ／(Ｒ０・Ｒ１＋Ｒ１・Ｒ２＋Ｒ０・Ｒ２) （１） となる。

【００２２】また、ハイレベル基準電圧を”ＶＲＨ”、
ローレベル基準電圧を”ＶＲＬ”として、「Ｖｓ＝Ｖ０
＝Ｖ１＝ＶＲＨ」の条件下で、「Ｒ１・Ｒ２・Ｖｓ：２
ⁿ⁺¹ ・Ｒ０・Ｒ２・Ｖ０：２ⁿ⁺² ・Ｒ０・Ｒ１・Ｖ１」の関係
を満たすように抵抗６〜８の抵抗値を定めるとする。こ
こで、ｎはＡ／Ｄ変換器の分解能のビット数を示してお
り、Ａ／Ｄ変換器の分解能は８ビットであるので Ｒ０：Ｒ１：Ｒ２＝１：２⁸⁺¹：２⁸⁺² ＝１：２⁹：２¹⁰ （２） となる。

【００２３】ＬＳＢ(Least Significant Bit)電圧”Ｖ
ＬＳＢ”は、 ＶＬＳＢ＝(ＶＲＨ−ＶＲＬ)／２ⁿ ＝(ＶＲＨ−ＶＲＬ)／２⁸ （３） となり、また、ＶＲＬは”０Ｖ”であるので ＶＬＳＢ＝ＶＲＨ／２⁸ （４） となる。

【００２４】式（１），式（２）及び式（４）からＡ／
Ｄ変換装置の変換値”Count ”は Count＝Ｖａｄ／ＶＬＳＢ ＝(２⁹・２¹⁰・Ｖｓ＋２¹⁰・１・Ｖ０＋１・２⁹・Ｖ１)・２⁸ ／{(１・２⁹＋２⁹・２¹⁰＋２¹⁰・１)・ＶＲＨ} ＝０．９９７１・(２⁸・Ｖｓ／ＶＲＨ＋Ｖ０／(２・ＶＲＨ) ＋Ｖ１／(４・ＶＲＨ)) （５） となる。

【００２５】式（５）において”Ｖ０”及び”Ｖ１”の
取りうる値は”０”若しくは”ＶＲＨ”であるので第２
及び第３項の加算値はＬＳＢ電圧の”０”，”１／
４”，”２／４”及び”３／４”の何れかの値を取るこ
とになる。

【００２６】例えば、制御信号１０６及び１０７が両方
ともローレベルであれば、ロジック回路４及び５の出力
は”０Ｖ”になるので式（５）の第2及び第3項は”０”
の値を取り、制御信号１０６がローレベル、制御信号１
０７がハイレベルであればロジック回路４及び５の出力
は”０Ｖ”及び”ＶＲＨ”になるので式（５）の第2及
び第3項の加算値は”１／４”の値を取る。

【００２７】また、制御信号１０６がハイレベル、制御
信号１０７がローレベルであればロジック回路４及び５
の出力は”ＶＲＨ”及び”０Ｖ”になるので式（５）の
第2及び第3項の加算値は”２／４（＝１／２）”の値を
取り、制御信号１０６及び１０７が両方ともハイレベル
であれば、ロジック回路４及び５の出力は”ＶＲＨ”に
なるので式（５）の第2及び第3項の加算値は”３／４”
の値を取る。

【００２８】実際の測定に際しては制御信号１０６及び
１０７を上記４通りに切り換えながら変換値を順次累算
して行くことにより、１０ビット分解能にすることが可
能になる。

【００２９】例えば、アナログ入力電圧１００が”３．
３４Ｖ”、ハイレベル基準電圧ＶＲＨが”５．０
Ｖ”、”Ｖ０”及び”Ｖ１”が”０Ｖ”とした場合、式
（５）から、 Count＝０．９９７１・(２⁸・３．３４／５．０) ＝１７０．５１２ （６） となり、小数点以下は切り捨てられるので変換値は”１
７０”となる。

【００３０】同様にして、”Ｖ０”が”０Ｖ”及び”Ｖ
１”が”５Ｖ”の場合、”Ｖ０”が”５Ｖ”及び”Ｖ
１”が”０Ｖ”の場合、そして、”Ｖ０”が”５Ｖ”及
び”Ｖ１”が”５Ｖ”の場合について計算すると、 Count＝０．９９７１・(２⁸・３．３４／５．０＋０．２５) ＝１７０．７６１ （７） Count＝０．９９７１・(２⁸・３．３４／５．０＋０．５) ＝１７１．０１０ （８） Count＝０．９９７１・(２⁸・３．３４／５．０＋０．７５) ＝１７１．２６０ （９） となり、小数点以下は切り捨てられるので変換値はそれ
ぞれ”１７０”，”１７１”及び”１７１”となる。従
って、それぞれの変換値を合計すると”６８２”にな
る。

【００３１】一方、１０ビット分解能のＡ／Ｄ変換器で
はアナログ入力電圧１００が”３．３４Ｖ”、ハイレベ
ル基準電圧ＶＲＨが”５．０Ｖ”とすれば、 Count＝０．９９７１・（２¹⁰・３．３４／５．０） ＝６８２．０４８ （１０） となり、小数点以下は切り捨てられるので変換値は”６
８２”になる。

【００３２】但し、１０ビットＡ／Ｄ変換器においては
式（１０）における係数”０．９９７１”は無いのでス
パン誤差が”０．３％”程度生じてしまうが、この誤差
はマイコン１ａ内での演算処理により補償ができるので
実際には問題は無い。

【００３３】この結果、８ビットＡ／Ｄ変換器のアナロ
グ入力電圧１００にＬＳＢ電圧の”０”，”１／
４”，”２／４”及び”３／４”の電圧、言い換えれば
ＬＳＢ電圧の”ｍ・（１／４）、[ｍ＝０〜３]”の電圧
を順次加算してこれらの変換値を累算することにより、
１０ビット分解能のＡ／Ｄ変換装置を実現することがで
きる。

【００３４】また、従来例のように平均化処理の精度を
上げるため多くのサンプリング点でサンプリングをする
必要がないので測定速度が早くなる。すなわち、測定速
度が早く、分解能を向上させることが可能になる。

【００３５】なお、図１に示す実施例においては分解能
を２ビット向上させているが、加算する電圧数を増加さ
せることにより２ビット以上の分解能の向上が可能にな
る。例えば、アナログ入力電圧１００にＬＳＢ電圧の”
ｍ・（１／８）、[ｍ＝０〜７]”の電圧を順次加算する
構成にすれば分解能が３ビット向上する。

【００３６】また、実施例においてはＡ／Ｄ変換器内蔵
型のマイコンを用いて説明していたがＡ／Ｄ変換器とマ
イコンが別個であっても構わない。

【００３７】また、実施例においてはマイコン１ａの制
御信号をロジック回路４及び５を介してアナログ入力電
圧１００に加算しているが、特に精度を必要としない場
合や、マイコン１ａの制御信号の電圧精度が良ければロ
ジック回路４及び５は特に必要ではない。

【００３８】

【発明の効果】以上説明したことから明らかなように、
本発明によれば次のような効果がある。Ａ／Ｄ変換器の
アナログ入力電圧にＬＳＢ電圧の”ｍ・（１／２ⁿ ）、
[ｎは自然数、ｍ＝０〜２^n-1 ]を順次加算して行きこれ
らの変換値を累算することにより、測定速度が早く、分
解能を向上させることが可能なＡ／Ｄ変換装置が実現で
きる。

【図面の簡単な説明】

【図１】本発明に係るＡ／Ｄ変換装置の一実施例を示す
構成ブロック図である。

【図２】従来のＡ／Ｄ変換装置の一例を示す構成ブロッ
ク図である。

【図３】加算回路の出力信号と三角波信号の関係を示す
特性曲線図である。

【符号の説明】

１，１ａ マイクロコンピュータ ２ 三角波発生回路 ３ 加算回路 ４，５ ロジック回路 ６，７，８ 抵抗 ５０ 加算電圧発生手段 ５１ 加算手段 １００ アナログ入力電圧 １０３ 出力信号 １０２ 三角波信号 １０４，１０５ 基準電圧 １０１，１０６，１０７ 制御信号

Claims (1)

【特許請求の範囲】
1. 【請求項１】基準電圧を分圧してこの分圧された電圧と
   アナログ入力電圧とを比較することによりディジタル信
   号に変換するＡ／Ｄ変換装置において、 ＬＳＢ電圧の”ｍ・（１／２ⁿ ）、[ｎは自然数、ｍ＝０
   〜２^n-1]”の電圧を順次発生させる加算電圧発生手段
   と、 前記アナログ入力電圧に前記加算電圧発生手段の出力電
   圧を順次加算する加算手段と、 この加算手段の出力電圧をディジタル値に変換するＡ／
   Ｄ変換器と、 このＡ／Ｄ変換器の変換値を累算する制御回路とを備え
   たことを特徴とするＡ／Ｄ変換装置。