JPH1041788A - リングオシレーター - Google Patents
リングオシレーターInfo
- Publication number
- JPH1041788A JPH1041788A JP8358685A JP35868596A JPH1041788A JP H1041788 A JPH1041788 A JP H1041788A JP 8358685 A JP8358685 A JP 8358685A JP 35868596 A JP35868596 A JP 35868596A JP H1041788 A JPH1041788 A JP H1041788A
- Authority
- JP
- Japan
- Prior art keywords
- current
- nmos
- ring oscillator
- transmission delay
- signal transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
Abstract
(57)【要約】
【課題】 外部で電流値を調整して生成される周波数の
周期調節可能なリングオシレーターを提供する。 【解決手段】 ＰＭＯＳとゲートを共通入力としＰＭＯ
ＳのソースとＮＭＯＳのドレインを共通出力とする他数
個のインバーターと、上記多数個のインバーターが相互
直列接続されて出力時のインバーター出力ノードが入力
端のインバーター入力ノードに連結され、上記入力イン
バーターのＮＭＯＳソース端に接続して外部の電流源で
印加する任意の電流値により信号伝達遅延時間が調節さ
れる同一の電気的な特性の二つのトランジスターでなる
電流ミラーで構成されたことを特徴とし、上記の本発明
の構成によれば、リングオシレーターを構成している電
流ミラーの電気的な電流特性を外部の電流源を通じて調
節することができるようにして、望む周波数を容易に生
成させることができるようにする。
周期調節可能なリングオシレーターを提供する。 【解決手段】 ＰＭＯＳとゲートを共通入力としＰＭＯ
ＳのソースとＮＭＯＳのドレインを共通出力とする他数
個のインバーターと、上記多数個のインバーターが相互
直列接続されて出力時のインバーター出力ノードが入力
端のインバーター入力ノードに連結され、上記入力イン
バーターのＮＭＯＳソース端に接続して外部の電流源で
印加する任意の電流値により信号伝達遅延時間が調節さ
れる同一の電気的な特性の二つのトランジスターでなる
電流ミラーで構成されたことを特徴とし、上記の本発明
の構成によれば、リングオシレーターを構成している電
流ミラーの電気的な電流特性を外部の電流源を通じて調
節することができるようにして、望む周波数を容易に生
成させることができるようにする。
Description
【０００１】
【発明の属する技術分野】本発明は周波数発生器に関
し、特に外部で電流値を調整することで、周波数の微細
調整および多様な周波帯に容易に適応可能なリングオシ
レーターに関する。
し、特に外部で電流値を調整することで、周波数の微細
調整および多様な周波帯に容易に適応可能なリングオシ
レーターに関する。
【０００２】
【従来の技術】最近、システムでは多様な動作周波数に
適用可能な回路構成が要求されている。即ち、回路に対
する周波数動作範囲が広帯域化される傾向が著しい。従
来、周波数のためのリングオシレーターの場合には図１
における通り、一つのＮＡＮＤとＮ個のインバーター回
路で得られる信号伝達遅延を利用して該当周波数を発生
する構成を有している。
適用可能な回路構成が要求されている。即ち、回路に対
する周波数動作範囲が広帯域化される傾向が著しい。従
来、周波数のためのリングオシレーターの場合には図１
における通り、一つのＮＡＮＤとＮ個のインバーター回
路で得られる信号伝達遅延を利用して該当周波数を発生
する構成を有している。
【０００３】従来のリングオシレーターの回路構成を上
記図面を参照してより詳細に考察してみれば、二つの入
力端を有する一つのＮＡＮＤゲートと、上記ＮＡＮＤゲ
ートの出力信号を時間遅延させるための多数のインバー
ター（Ｉ1,Ｉ 2，Ｉ3,…ＩN-1 ，ＩN,）が直列に連結さ
れて、上記ＩNインバーターを通じて出力端に出力され
る信号が上記ＮＡＮＤゲートの入力端に入力され、他の
一つの上記ＮＡＮＤゲートの入力端には制御信号が入力
されて、上記Ｎ個のインバーターから得られる信号伝達
遅延信号を上記ＮＡＮＤゲートの入力端に戻して主装置
から一定に入力されている制御信号を論理的に利用して
それに該当する周波数を生成させる。
記図面を参照してより詳細に考察してみれば、二つの入
力端を有する一つのＮＡＮＤゲートと、上記ＮＡＮＤゲ
ートの出力信号を時間遅延させるための多数のインバー
ター（Ｉ1,Ｉ 2，Ｉ3,…ＩN-1 ，ＩN,）が直列に連結さ
れて、上記ＩNインバーターを通じて出力端に出力され
る信号が上記ＮＡＮＤゲートの入力端に入力され、他の
一つの上記ＮＡＮＤゲートの入力端には制御信号が入力
されて、上記Ｎ個のインバーターから得られる信号伝達
遅延信号を上記ＮＡＮＤゲートの入力端に戻して主装置
から一定に入力されている制御信号を論理的に利用して
それに該当する周波数を生成させる。
【０００４】このような従来のリングオシレーターでは
望む任意の周波数を生成するためには、上記の通り、イ
ンバーターを追加または減少させることによりハードウ
ェア的に実現可能になっている。上記の通り、従来のリ
ングオシレーターにおいては周波数の変更が要求された
り、或いは、他の帯域の周波帯が必要な場合には、外部
における人為的な操作が不可能であり、ハードウェア的
な変更のためには新たなリングオシレーターを制作しな
ければならない問題がある。
望む任意の周波数を生成するためには、上記の通り、イ
ンバーターを追加または減少させることによりハードウ
ェア的に実現可能になっている。上記の通り、従来のリ
ングオシレーターにおいては周波数の変更が要求された
り、或いは、他の帯域の周波帯が必要な場合には、外部
における人為的な操作が不可能であり、ハードウェア的
な変更のためには新たなリングオシレーターを制作しな
ければならない問題がある。
【０００５】
【発明が解決しようとする問題】従って、本発明は上記
の従来のリングオシレーターの問題点を解決するために
発明したもので、リングオシレーターを構成している任
意の一つの回路素子の電気的な特性を容易に調節するこ
とができるようにして、望む周波数を生成させることが
できるリングオシレーターを提供するにその目的があ
る。
の従来のリングオシレーターの問題点を解決するために
発明したもので、リングオシレーターを構成している任
意の一つの回路素子の電気的な特性を容易に調節するこ
とができるようにして、望む周波数を生成させることが
できるリングオシレーターを提供するにその目的があ
る。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めの本発明によるリングオシレーターは、ＰＭＯＳとＮ
ＭＯＳのゲートを共通入力とし、ＰＭＯＳのソースとＮ
ＭＯＳのドレインを共通出力とする他数個のインバータ
ーが相互直列接続され、出力端のインバーター出力ノー
ドが入力端のインバーター入力ノードに連結され、上記
入力インバータのＮＭＯＳソース端には外部の電流源で
印加する任意に電流値により信号伝達遅延時間が調節さ
れる同一の電気的な特性の二つのトランジスターでなる
電流ミラーが接続されて構成されたことを特徴とする。
めの本発明によるリングオシレーターは、ＰＭＯＳとＮ
ＭＯＳのゲートを共通入力とし、ＰＭＯＳのソースとＮ
ＭＯＳのドレインを共通出力とする他数個のインバータ
ーが相互直列接続され、出力端のインバーター出力ノー
ドが入力端のインバーター入力ノードに連結され、上記
入力インバータのＮＭＯＳソース端には外部の電流源で
印加する任意に電流値により信号伝達遅延時間が調節さ
れる同一の電気的な特性の二つのトランジスターでなる
電流ミラーが接続されて構成されたことを特徴とする。
【０００７】
【発明の実施の形態】以下、添付図面を参照して本発明
によるリングオシレーターをより詳細に説明することに
する。添付の図２は本発明によるリングオシレーターの
回路図を示しており、この図面を参照すれば、多数個の
インバーター（１０，１１，１２）が直列接続されてお
り、出力端のインバーター（１２）の出力ノード（Ｎ
2 ）が入力端のインバーター（１０）の入力ノード（Ｎ
1 ）に連結されており、上記入力インバーター（１０）
のＮＭＯＳ（ＭＮ1)ソース端には外部の電流源（ＩＳ
1）で印加する任意の電流値により信号伝達遅延時間が
調節される同一の電気的な特性を有する二つのトランジ
スター（ＭＮ2,ＭＮ 3）でなる電流ミラー（２０）が接
続されて構成されている。
によるリングオシレーターをより詳細に説明することに
する。添付の図２は本発明によるリングオシレーターの
回路図を示しており、この図面を参照すれば、多数個の
インバーター（１０，１１，１２）が直列接続されてお
り、出力端のインバーター（１２）の出力ノード（Ｎ
2 ）が入力端のインバーター（１０）の入力ノード（Ｎ
1 ）に連結されており、上記入力インバーター（１０）
のＮＭＯＳ（ＭＮ1)ソース端には外部の電流源（ＩＳ
1）で印加する任意の電流値により信号伝達遅延時間が
調節される同一の電気的な特性を有する二つのトランジ
スター（ＭＮ2,ＭＮ 3）でなる電流ミラー（２０）が接
続されて構成されている。
【０００８】上記インバーターはＰＭＯＳ（ＭＰ1)とＮ
ＭＯＳ（ＭＮ 1）のゲートを共通入力とし、ＰＭＯＳ
（ＭＰ1)のソースとＮＭＯＳ（ＭＮ1 ）のドレインを共
通出力とする他数個のＣＭＯＳインバーター（１０，１
１，１２）が直列接続されてなり、上記入力インバータ
ー（１０）のＮＭＯＳ（ＭＮ1 ）のソース端には外部の
電流源（ＩＳ1 ）で印加する任意の電流値により信号伝
達遅延時間を調節する電流ミラー（２０）が接続されて
いる。
ＭＯＳ（ＭＮ 1）のゲートを共通入力とし、ＰＭＯＳ
（ＭＰ1)のソースとＮＭＯＳ（ＭＮ1 ）のドレインを共
通出力とする他数個のＣＭＯＳインバーター（１０，１
１，１２）が直列接続されてなり、上記入力インバータ
ー（１０）のＮＭＯＳ（ＭＮ1 ）のソース端には外部の
電流源（ＩＳ1 ）で印加する任意の電流値により信号伝
達遅延時間を調節する電流ミラー（２０）が接続されて
いる。
【０００９】上記電流ミラー（２０）は外部の電流源で
印加する任意の電流値により信号伝達遅延時間が調節さ
れるよう同一の電気的な特性を有する二つのＮＭＯＳで
なり、その回路構成をみれば、二つのＮＭＯＳ（ＭＮ2,
ＭＮ3 ）のソースが相互共通接続され、ＮＭＯＳ（ＭＮ
2)のゲートとＮＭＯＳ（ＭＮ3 ）のゲートが共通接続さ
れて外部の電流源（ＩＳ1 ）に連結されて構成されてい
る。
印加する任意の電流値により信号伝達遅延時間が調節さ
れるよう同一の電気的な特性を有する二つのＮＭＯＳで
なり、その回路構成をみれば、二つのＮＭＯＳ（ＭＮ2,
ＭＮ3 ）のソースが相互共通接続され、ＮＭＯＳ（ＭＮ
2)のゲートとＮＭＯＳ（ＭＮ3 ）のゲートが共通接続さ
れて外部の電流源（ＩＳ1 ）に連結されて構成されてい
る。
【００１０】相互伝達遅延時間は上記入力インバーター
（１０）のＮＭＯＳ（ＭＮ1 ）に連結されたＮＭＯＳ
（ＭＮ2)が電流特性により決定される。このＮＭＯＳ
（ＭＮ2）の電流特性とＮＭＯＳ（ＭＮ3 ）の電流特性
は同一に制作され、上記ＮＭＯＳ（ＭＮ3 ）は外部で任
意に印加される電流源（ＩＳ1 ）の電流値により電気的
な電流特性が変化されるようにして上記ＮＭＯＳ（ＭＮ
2 ）の電流特性を変化させて電気的な信号伝達遅延時間
を調節することにより、リングオシレーターの周波数特
性を変化させるのである。
（１０）のＮＭＯＳ（ＭＮ1 ）に連結されたＮＭＯＳ
（ＭＮ2)が電流特性により決定される。このＮＭＯＳ
（ＭＮ2）の電流特性とＮＭＯＳ（ＭＮ3 ）の電流特性
は同一に制作され、上記ＮＭＯＳ（ＭＮ3 ）は外部で任
意に印加される電流源（ＩＳ1 ）の電流値により電気的
な電流特性が変化されるようにして上記ＮＭＯＳ（ＭＮ
2 ）の電流特性を変化させて電気的な信号伝達遅延時間
を調節することにより、リングオシレーターの周波数特
性を変化させるのである。
【００１１】
【発明の効果】したがって、上記した本発明のリングオ
シレーターによれば、リングオシレーターを構成してい
る電流ミラーの一つの回路素子の電気的な特性を外部の
電流源を通じて調節することができるようにして望む周
波数を容易に生成させることができる効果がある。
シレーターによれば、リングオシレーターを構成してい
る電流ミラーの一つの回路素子の電気的な特性を外部の
電流源を通じて調節することができるようにして望む周
波数を容易に生成させることができる効果がある。
【図１】従来技術を示す回路図である。
【図２】本発明を示す回路図である。
Ｉ1 ，Ｉ2 ，Ｉ3 ，…ＩN-1 ，ＩN ，１０，１１，１２
インバーター ＭＰ1 Ｐ型トランジスター ＭＮ1 ，ＭＮ2 ，ＭＮ3 Ｎ型トランジスター ＩＳ1 電流源
インバーター ＭＰ1 Ｐ型トランジスター ＭＮ1 ，ＭＮ2 ，ＭＮ3 Ｎ型トランジスター ＩＳ1 電流源
Claims (3)
- 【請求項１】 ＰＭＯＳとＮＭＯＳのゲートを共通入力
とし、ＰＭＯＳのソースとＮＭＯＳのドレインを共通出
力とする多数個のインバーターと、上記多数個のインバ
ーターが直列接続されて出力端のインバーター出力ノー
ドが入力端のインバーター入力ノードに連結され、上記
入力インバーターのＮＭＯＳソース端に接続して外部の
電流源で印加する任意の電流値により信号伝達遅延時間
が調節される同一の電気的な特性の二つのトランジスタ
ーでなる電流ミラーで構成されたことを特徴とするリン
グオシレーター。 - 【請求項２】 第１項において、 上記電流ミラーは外部の電流源で印加する任意の電流値
により信号伝達遅延時間が調節されるよう同一の電気的
な特性を有する二つのＮＭＯＳで構成したことを特徴と
するリングオシレーター。 - 【請求項３】 第１項において、 上記電流ミラーは二つのＮＭＯＳソースが相互共通接続
され、一つのＮＭＯＳゲートとドレインおよび他の一つ
のＮＭＯＳゲートが共通接続されて外部の電流源に連結
されていることを特徴とするリングオシレーター。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950064427A KR0172758B1 (ko) | 1995-12-29 | 1995-12-29 | 주파수의 주기조절이 가능한 주파수발생기 |
| KR1995P64427 | 1995-12-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1041788A true JPH1041788A (ja) | 1998-02-13 |
Family
ID=19446914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8358685A Pending JPH1041788A (ja) | 1995-12-29 | 1996-12-27 | リングオシレーター |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5926045A (ja) |
| JP (1) | JPH1041788A (ja) |
| KR (1) | KR0172758B1 (ja) |
| GB (1) | GB2308760B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100360626B1 (ko) * | 2000-12-19 | 2002-11-13 | (주)메이드 테크놀러지 | 딜레이 셀 및 이를 이용한 전압 제어 발진기 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100280482B1 (ko) * | 1998-05-13 | 2001-02-01 | 김영환 | 오실레이터의 주파수조절회로 및 방법 |
| US6130564A (en) * | 1999-04-19 | 2000-10-10 | Lucent Technologies Inc. | High frequency divider circuit |
| US7642833B1 (en) * | 2003-03-20 | 2010-01-05 | Cypress Semiconductor Corporation | Delay inversely proportional to temperature timer circuit |
| CN101557211B (zh) * | 2009-04-30 | 2011-05-18 | 上海新茂半导体有限公司 | 时序信号源电路 |
| RU2458454C1 (ru) * | 2011-06-30 | 2012-08-10 | Открытое акционерное общество "Центральное конструкторское бюро автоматики" | Транзисторный генератор для резонансных нагрузок |
| RU2538312C1 (ru) * | 2013-11-22 | 2015-01-10 | Федеральное государственное бюджетное учреждение науки Институт проблем управления им. В.А. Трапезникова Российской академии наук | Кольцевой генератор на кмдп транзисторах |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0236525B1 (de) * | 1986-03-12 | 1990-12-19 | Deutsche ITT Industries GmbH | Integrierte Isolierschicht-Feldeffekttransistor-Verzögerungsleitung für Digitalsignale |
| US4899071A (en) * | 1988-08-02 | 1990-02-06 | Standard Microsystems Corporation | Active delay line circuit |
| US5061907A (en) * | 1991-01-17 | 1991-10-29 | National Semiconductor Corporation | High frequency CMOS VCO with gain constant and duty cycle compensation |
| US5081428A (en) * | 1991-03-29 | 1992-01-14 | Codex Corp. | Voltage controlled oscillator having 50% duty cycle clock |
| US5081429A (en) * | 1991-03-29 | 1992-01-14 | Codex Corp. | Voltage controlled oscillator with controlled load |
| US5231319A (en) * | 1991-08-22 | 1993-07-27 | Ncr Corporation | Voltage variable delay circuit |
| JPH06169237A (ja) * | 1991-09-13 | 1994-06-14 | Mitsubishi Electric Corp | リングオシレータ回路 |
| US5285483A (en) * | 1992-04-07 | 1994-02-08 | Seiko Epson Corporation | Phase synchronization circuit |
| US5349311A (en) * | 1992-11-23 | 1994-09-20 | National Semiconductor Corporation | Current starved inverter voltage controlled oscillator |
| US5331295A (en) * | 1993-02-03 | 1994-07-19 | National Semiconductor Corporation | Voltage controlled oscillator with efficient process compensation |
| JP3193805B2 (ja) * | 1993-05-26 | 2001-07-30 | 三菱電機株式会社 | Ｐｌｌ回路 |
| JPH07141865A (ja) * | 1993-06-28 | 1995-06-02 | Mitsubishi Electric Corp | 発振回路および半導体記憶装置 |
| JPH0774596A (ja) * | 1993-08-31 | 1995-03-17 | Mitsubishi Electric Corp | リング発振器 |
| KR0123849B1 (ko) * | 1994-04-08 | 1997-11-25 | 문정환 | 반도체 디바이스의 내부 전압발생기 |
| DE69530911D1 (de) * | 1995-03-07 | 2003-07-03 | St Microelectronics Srl | Spannungsgesteuerter Oszillator mit breitem Frequenzbereich und mit geringem Zittern |
-
1995
- 1995-12-29 KR KR1019950064427A patent/KR0172758B1/ko not_active IP Right Cessation
-
1996
- 1996-12-24 GB GB9626877A patent/GB2308760B/en not_active Expired - Lifetime
- 1996-12-27 JP JP8358685A patent/JPH1041788A/ja active Pending
- 1996-12-27 US US08/773,565 patent/US5926045A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100360626B1 (ko) * | 2000-12-19 | 2002-11-13 | (주)메이드 테크놀러지 | 딜레이 셀 및 이를 이용한 전압 제어 발진기 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5926045A (en) | 1999-07-20 |
| KR0172758B1 (ko) | 1999-03-30 |
| KR970055552A (ko) | 1997-07-31 |
| GB2308760B (en) | 2000-10-11 |
| GB2308760A (en) | 1997-07-02 |
| GB9626877D0 (en) | 1997-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3931588A (en) | Voltage controlled oscillator utilizing field effect transistors | |
| USRE37124E1 (en) | Ring oscillator using current mirror inverter stages | |
| JP3430046B2 (ja) | リング発振器 | |
| US5592127A (en) | Voltage-controlled oscillator with reduced phase difference | |
| US4321562A (en) | Crystal oscillator circuit capable of changing the number of inverter stages coupled in series | |
| WO1990005413A1 (en) | High speed digital programmable frequency divider | |
| KR900005455A (ko) | 레벨 변환 기능을 갖는 출력버퍼회로 | |
| US6025756A (en) | Oscillation circuit | |
| US4389728A (en) | Frequency divider | |
| JPH1041788A (ja) | リングオシレーター | |
| US5673008A (en) | Voltage-controlled oscillator and PLL circuit exhibiting high-frequency band operation, linear frequency characteristics, and power-source variation immunity | |
| US5631582A (en) | Frequency and phase comparator | |
| US7250793B2 (en) | Low voltage differential signaling driving apparatus | |
| JP3428527B2 (ja) | 波形整形回路 | |
| US5821823A (en) | Voltage-controlled oscillator | |
| JPS5925314B2 (ja) | シフトレジスタ− | |
| US5329169A (en) | Voltage dropping circuit for semiconductor device | |
| JPH04345996A (ja) | 出力回路 | |
| JP3120492B2 (ja) | 半導体集積回路 | |
| US6414556B1 (en) | Voltage controlled oscillator having an oscillation frequency variation minimized in comparison with a power supply voltage variation | |
| JP3028023B2 (ja) | 集積化ディジタル回路 | |
| US6940331B2 (en) | Delayed tap signal generating circuit for controlling delay by interpolating two input clocks | |
| JPH0846497A (ja) | 周波数位相比較器 | |
| KR20000026573A (ko) | 클럭 주파수 배주 회로 | |
| JPS588169B2 (ja) | ハケイヘンカンソウチ |