JPH1041484A - 半導体装置における窒化シリコン膜とその製造方法 - Google Patents
半導体装置における窒化シリコン膜とその製造方法Info
- Publication number
- JPH1041484A JPH1041484A JP8196400A JP19640096A JPH1041484A JP H1041484 A JPH1041484 A JP H1041484A JP 8196400 A JP8196400 A JP 8196400A JP 19640096 A JP19640096 A JP 19640096A JP H1041484 A JPH1041484 A JP H1041484A
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- nitride film
- transition region
- film
- composition transition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 本発明は、半導体装置の容量部の形成におい
て、異常な酸化を生じることなく、容量絶縁膜を薄く形
成することにより静電容量を大きくすることが可能な耐
酸化性に優れた窒化シリコン膜を提供する。 【解決手段】 半導体装置における窒化シリコン膜中の
組成遷移領域を検出し、検出した組成遷移領域を２．０
nm以下に制御するように製造することによって窒化シリ
コン膜中の組成遷移領域が２．０nm以下であるような窒
化シリコン膜を形成する。
て、異常な酸化を生じることなく、容量絶縁膜を薄く形
成することにより静電容量を大きくすることが可能な耐
酸化性に優れた窒化シリコン膜を提供する。 【解決手段】 半導体装置における窒化シリコン膜中の
組成遷移領域を検出し、検出した組成遷移領域を２．０
nm以下に制御するように製造することによって窒化シリ
コン膜中の組成遷移領域が２．０nm以下であるような窒
化シリコン膜を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばダイナミッ
ク・ランダム・アクセス・メモリ（ＤＲＡＭ）等の半導
体装置の容量部に用いる誘電体膜に関するものである。
ク・ランダム・アクセス・メモリ（ＤＲＡＭ）等の半導
体装置の容量部に用いる誘電体膜に関するものである。
【０００２】
【従来の技術】従来、ＤＲＡＭの容量部は、シリコン基
板あるいは多結晶シリコン等の下部電極と、この上に設
けられた酸化シリコン膜や窒化シリコン膜あるいはこれ
らの複合膜からなる容量絶縁膜と、多結晶シリコン等か
らなる上部電極とから主に構成されている。
板あるいは多結晶シリコン等の下部電極と、この上に設
けられた酸化シリコン膜や窒化シリコン膜あるいはこれ
らの複合膜からなる容量絶縁膜と、多結晶シリコン等か
らなる上部電極とから主に構成されている。
【０００３】以下、容量膜の製造方法を図１を参照にし
て説明する。まず、シリコンウエハ１表面の容量部の下
部電極となる多結晶シリコン２を堆積し、フォトリソグ
ラフィー工程とエッチング工程によって、容量部の形状
を加工する。次に洗浄工程で表面を洗浄化した後、減圧
気相堆積装置（ＬＰＣＶＤ炉）に導入する。その間に、
多結晶シリコン表面は大気と接触することによって酸化
を受け、酸化シリコン３が成長する。この酸化シリコン
が下部酸化シリコン膜となる。次に下部酸化シリコン膜
２表面に、例えば減圧気相堆積法で、ジクロロシランと
アンモニアを反応させて窒化シリコン膜４を成長させ
る。続いて、窒化シリコン膜４の表面を水蒸気雰囲気中
で熱酸化して、上部電極である酸化シリコン膜５を形成
する。
て説明する。まず、シリコンウエハ１表面の容量部の下
部電極となる多結晶シリコン２を堆積し、フォトリソグ
ラフィー工程とエッチング工程によって、容量部の形状
を加工する。次に洗浄工程で表面を洗浄化した後、減圧
気相堆積装置（ＬＰＣＶＤ炉）に導入する。その間に、
多結晶シリコン表面は大気と接触することによって酸化
を受け、酸化シリコン３が成長する。この酸化シリコン
が下部酸化シリコン膜となる。次に下部酸化シリコン膜
２表面に、例えば減圧気相堆積法で、ジクロロシランと
アンモニアを反応させて窒化シリコン膜４を成長させ
る。続いて、窒化シリコン膜４の表面を水蒸気雰囲気中
で熱酸化して、上部電極である酸化シリコン膜５を形成
する。
【０００４】近年ＤＲＡＭの高集積化に伴い、この積層
膜も更なる薄膜化が求められている。例えば、６４Mbit
のＤＲＡＭでは、容量絶縁膜として厚さ５nmという極め
て薄い酸化膜が要求される。酸化シリコン膜と窒化シリ
コン膜を用いる容量絶縁膜では窒化シリコン膜を５nm以
下の薄膜にすると、窒化シリコン膜上の酸化シリコン膜
を形成する際に、酸化に対するバリヤー性がなくなり、
容量絶縁膜の下地の多結晶シリコン層あるいはシリコン
基板が酸化されるため、容量が低下するという問題点が
ある。
膜も更なる薄膜化が求められている。例えば、６４Mbit
のＤＲＡＭでは、容量絶縁膜として厚さ５nmという極め
て薄い酸化膜が要求される。酸化シリコン膜と窒化シリ
コン膜を用いる容量絶縁膜では窒化シリコン膜を５nm以
下の薄膜にすると、窒化シリコン膜上の酸化シリコン膜
を形成する際に、酸化に対するバリヤー性がなくなり、
容量絶縁膜の下地の多結晶シリコン層あるいはシリコン
基板が酸化されるため、容量が低下するという問題点が
ある。
【０００５】
【発明が解決しようとする課題】以上説明した従来の窒
化シリコン膜中に、組成遷移領域が２nm以上存在する場
合には、極薄窒化シリコン膜の耐酸化性が失われ、下部
電極材料までが酸化され、その結果、絶縁膜の膜厚は、
数十nmに増加し、初期の極薄絶縁膜の形成という目的が
達せられなくなるという問題がある。本発明は、前記窒
化シリコン膜中に存在する組成遷移領域を２．０nm以下
とすることによって、耐酸化性に優れた窒化シリコン膜
を提供する。
化シリコン膜中に、組成遷移領域が２nm以上存在する場
合には、極薄窒化シリコン膜の耐酸化性が失われ、下部
電極材料までが酸化され、その結果、絶縁膜の膜厚は、
数十nmに増加し、初期の極薄絶縁膜の形成という目的が
達せられなくなるという問題がある。本発明は、前記窒
化シリコン膜中に存在する組成遷移領域を２．０nm以下
とすることによって、耐酸化性に優れた窒化シリコン膜
を提供する。
【０００６】
【課題を解決するための手段】すなわち本発明は、
（１）半導体装置における窒化シリコン膜を形成する際
に、組成遷移領域を検出して２．０nm以下に制御するこ
とを特徴とする半導体装置における窒化シリコン膜の製
造方法。および（２）前項（１）の組成遷移領域の検出
方法において、窒化シリコン膜に対して、フッ酸または
バッファーフッ酸を用いたエッチングを行い、エッチン
グされた膜厚をエッチング時間に対してプロットし、そ
の傾きが変化する点からシリコン窒化膜中の組成遷移領
域の膜厚を評価することを特徴とする前項（１）記載の
窒化シリコン膜の製造方法。更に（３）半導体装置にお
ける窒化シリコン膜中の組成遷移領域が、２．０nm以下
である窒化シリコン膜である。
（１）半導体装置における窒化シリコン膜を形成する際
に、組成遷移領域を検出して２．０nm以下に制御するこ
とを特徴とする半導体装置における窒化シリコン膜の製
造方法。および（２）前項（１）の組成遷移領域の検出
方法において、窒化シリコン膜に対して、フッ酸または
バッファーフッ酸を用いたエッチングを行い、エッチン
グされた膜厚をエッチング時間に対してプロットし、そ
の傾きが変化する点からシリコン窒化膜中の組成遷移領
域の膜厚を評価することを特徴とする前項（１）記載の
窒化シリコン膜の製造方法。更に（３）半導体装置にお
ける窒化シリコン膜中の組成遷移領域が、２．０nm以下
である窒化シリコン膜である。
【０００７】
【発明の実施の形態】以下の本発明を図面を参照にしな
がら説明する。まず、本発明の窒化シリコン膜中の組成
遷移領域の検出手順について詳細に説明する。窒化シリ
コン膜を、エッチング溶液であるフッ酸あるいはフッ
酸、フッ化アンモニウム、水を混合したバッファーフッ
酸（ＢＨＦ）中に浸漬する。次にある程度の時間（厚膜
の場合は数十分、薄い膜の場合は数分）経たら、浸漬し
たウエハをエッチング液から取り出し水洗いする。組成
遷移領域の膜厚を精度良く求めるためには、時間を細か
く振るのが望ましい。
がら説明する。まず、本発明の窒化シリコン膜中の組成
遷移領域の検出手順について詳細に説明する。窒化シリ
コン膜を、エッチング溶液であるフッ酸あるいはフッ
酸、フッ化アンモニウム、水を混合したバッファーフッ
酸（ＢＨＦ）中に浸漬する。次にある程度の時間（厚膜
の場合は数十分、薄い膜の場合は数分）経たら、浸漬し
たウエハをエッチング液から取り出し水洗いする。組成
遷移領域の膜厚を精度良く求めるためには、時間を細か
く振るのが望ましい。
【０００８】膜厚の測定には、ラザフォード後方散乱法
やエリプソメトリー法等を使用するのが好ましい。得ら
れた膜厚を図２に示すようにエッチング時間に対してプ
ロットする。この時の直線の傾きがエッチング速度に相
当する。一方、エッチング速度と窒化シリコン膜中に含
まれる窒素原子とシリコン原子の比（Ｎ／Ｓｉ）は図３
に示すような関係にある。従って図２で示した、直線の
傾き、即ちエッチング速度が変化する膜厚Ａが、窒化シ
リコン膜中の組成遷移領域に相当する。
やエリプソメトリー法等を使用するのが好ましい。得ら
れた膜厚を図２に示すようにエッチング時間に対してプ
ロットする。この時の直線の傾きがエッチング速度に相
当する。一方、エッチング速度と窒化シリコン膜中に含
まれる窒素原子とシリコン原子の比（Ｎ／Ｓｉ）は図３
に示すような関係にある。従って図２で示した、直線の
傾き、即ちエッチング速度が変化する膜厚Ａが、窒化シ
リコン膜中の組成遷移領域に相当する。
【０００９】上記の測定方法を用いて、窒化シリコン膜
中の組成遷移領域を検出し、検出した組成遷移領域を
２．０nm以下に制御するように製造することによって、
膜の材質を均質化し、酸化に対するバリア性を持ち、上
部酸化膜形成時に異常な酸化を起こすことがない材質の
窒化シリコン膜を得る。
中の組成遷移領域を検出し、検出した組成遷移領域を
２．０nm以下に制御するように製造することによって、
膜の材質を均質化し、酸化に対するバリア性を持ち、上
部酸化膜形成時に異常な酸化を起こすことがない材質の
窒化シリコン膜を得る。
【００１０】本発明では、窒化シリコン膜中の組成遷移
領域を検出し、検出した組成遷移領域を２．０nm以下の
制御するように製造し、このように製造された、組成遷
移領域が２．０nm以下である窒化シリコン膜を用いる。
この窒化シリコン膜は、膜質が均一であるため、酸化に
対するバリア性に優れており、窒化シリコン膜を薄くし
ても、上部酸化膜を形成するときに、異常な酸化を起こ
すことがないので、容量絶縁膜を薄く形成することがで
き、高い容量値を持つ容量部が形成できる。
領域を検出し、検出した組成遷移領域を２．０nm以下の
制御するように製造し、このように製造された、組成遷
移領域が２．０nm以下である窒化シリコン膜を用いる。
この窒化シリコン膜は、膜質が均一であるため、酸化に
対するバリア性に優れており、窒化シリコン膜を薄くし
ても、上部酸化膜を形成するときに、異常な酸化を起こ
すことがないので、容量絶縁膜を薄く形成することがで
き、高い容量値を持つ容量部が形成できる。
【００１１】
【実施例】本発明を、図１を用いて説明する。まず、シ
リコンウエハ基板１に多結晶シリコンを１００nm〜３０
０nm堆積し、不純物を拡散して容量部の下部電極２を形
成する。その表面を洗浄したあと、そのウエハ基板を４
５０℃以下に設定した減圧気相堆積装置（ＬＰＣＶＤ
炉）に導入する。この時、大気との接触によって、下部
電極が酸化され、厚さ０．５nmから１．５nmの酸化シリ
コン膜が成長し、下地酸化膜３となる。ウエハ基板導入
後、ＬＰＣＶＤ炉内をいったん真空排気した後、アンモ
ニアガスを０．５〜５Torrの圧力で炉内に供給する。こ
の時基板の温度を７００℃以上７５０℃以下に設定し、
更に６０分以上アンモニアガスを導入することによっ
て、下地酸化膜３を一部窒化する。この下地酸化膜３を
窒化した後に、ＬＰＣＶＤ装置によりジクロロシランと
アンモニアガスを用いて膜厚が約５nmの窒化シリコン膜
４を堆積する。
リコンウエハ基板１に多結晶シリコンを１００nm〜３０
０nm堆積し、不純物を拡散して容量部の下部電極２を形
成する。その表面を洗浄したあと、そのウエハ基板を４
５０℃以下に設定した減圧気相堆積装置（ＬＰＣＶＤ
炉）に導入する。この時、大気との接触によって、下部
電極が酸化され、厚さ０．５nmから１．５nmの酸化シリ
コン膜が成長し、下地酸化膜３となる。ウエハ基板導入
後、ＬＰＣＶＤ炉内をいったん真空排気した後、アンモ
ニアガスを０．５〜５Torrの圧力で炉内に供給する。こ
の時基板の温度を７００℃以上７５０℃以下に設定し、
更に６０分以上アンモニアガスを導入することによっ
て、下地酸化膜３を一部窒化する。この下地酸化膜３を
窒化した後に、ＬＰＣＶＤ装置によりジクロロシランと
アンモニアガスを用いて膜厚が約５nmの窒化シリコン膜
４を堆積する。
【００１２】窒化シリコン膜４を堆積したシリコンウエ
ハ基板１を１０mm×１０mmに切り出し、ＢＨＦ液に浸漬
した。ＢＨＦは、フッ酸：フッ化アンモニウム：水の混
合比が、２８ml：１１３ｇ：１７０mlであることが好ま
しい。エッチング時間は、２，４，６，８，１０，１
２，１４，１６，１８，２０分間行った。エッチング後
のシリコン窒化膜の膜厚はＲＢＳ（ラザフォード後方散
乱法）により測定した。
ハ基板１を１０mm×１０mmに切り出し、ＢＨＦ液に浸漬
した。ＢＨＦは、フッ酸：フッ化アンモニウム：水の混
合比が、２８ml：１１３ｇ：１７０mlであることが好ま
しい。エッチング時間は、２，４，６，８，１０，１
２，１４，１６，１８，２０分間行った。エッチング後
のシリコン窒化膜の膜厚はＲＢＳ（ラザフォード後方散
乱法）により測定した。
【００１３】図２に示すように、シリコン窒化膜の膜厚
をエッチング時間に対してプロットした。比較として従
来技術によって製造した窒化シリコン膜の組成遷移領域
を上記の方法で検出した結果を示す。従来技術による窒
化シリコン膜は組成遷移領域を２nm以上含んでいるが、
本発明による窒化シリコン膜では組成遷移領域は２．０
nm以下に制御されている。
をエッチング時間に対してプロットした。比較として従
来技術によって製造した窒化シリコン膜の組成遷移領域
を上記の方法で検出した結果を示す。従来技術による窒
化シリコン膜は組成遷移領域を２nm以上含んでいるが、
本発明による窒化シリコン膜では組成遷移領域は２．０
nm以下に制御されている。
【００１４】次に上記の膜を用いて、窒化シリコン膜の
酸化速度の測定を次の手順で行った。窒化シリコン膜を
成膜した基板を酸化炉に入れ、水蒸気雰囲気中で１００
０℃に加熱し、１時間から１０時間保持する。この基板
を一定時間ごとに酸化炉から取り出し、ラザフォード後
方散乱法で酸化層の成長厚さを測定する。この実施例で
は、酸化シリコン層からの酸素原子による散乱粒子の収
量（カウント数）を計測し、酸化炉中での保持時間の単
位時間当たりのカウント数の変化を酸化速度とした。そ
の結果、本発明品では酸化速度が５０カウント/min、従
来品では２３４カウント/minという測定結果となり、本
発明品の酸化速度は従来品と比較して小さくなり、耐酸
化性が向上していることが確認された。以上のことか
ら、窒化シリコン膜中の組成遷移領域を２．０nm以下に
本発明で制御すれば、耐酸化性に優れた窒化シリコン膜
が製造できる。
酸化速度の測定を次の手順で行った。窒化シリコン膜を
成膜した基板を酸化炉に入れ、水蒸気雰囲気中で１００
０℃に加熱し、１時間から１０時間保持する。この基板
を一定時間ごとに酸化炉から取り出し、ラザフォード後
方散乱法で酸化層の成長厚さを測定する。この実施例で
は、酸化シリコン層からの酸素原子による散乱粒子の収
量（カウント数）を計測し、酸化炉中での保持時間の単
位時間当たりのカウント数の変化を酸化速度とした。そ
の結果、本発明品では酸化速度が５０カウント/min、従
来品では２３４カウント/minという測定結果となり、本
発明品の酸化速度は従来品と比較して小さくなり、耐酸
化性が向上していることが確認された。以上のことか
ら、窒化シリコン膜中の組成遷移領域を２．０nm以下に
本発明で制御すれば、耐酸化性に優れた窒化シリコン膜
が製造できる。
【００１５】
【発明の効果】半導体装置における窒化シリコン膜中の
組成遷移領域を検出し、検出した組成遷移領域を２．０
nm以下に制御するように製造することによって窒化シリ
コン膜中の組成遷移領域が２．０nm以下であるような窒
化シリコン膜を形成する。この窒化シリコン膜は、耐酸
化性に優れているため、堆積した膜の厚さが薄くても、
上部酸化膜形成において異常な酸化を生じることがない
ので、容量絶縁膜を薄く形成することが可能であり、静
電容量を大きくすることができる。
組成遷移領域を検出し、検出した組成遷移領域を２．０
nm以下に制御するように製造することによって窒化シリ
コン膜中の組成遷移領域が２．０nm以下であるような窒
化シリコン膜を形成する。この窒化シリコン膜は、耐酸
化性に優れているため、堆積した膜の厚さが薄くても、
上部酸化膜形成において異常な酸化を生じることがない
ので、容量絶縁膜を薄く形成することが可能であり、静
電容量を大きくすることができる。
【図１】ＤＲＡＭメモリセル用のキャパシタ膜の断面図
である。
である。
【図２】本発明による窒化シリコン膜のエッチング時間
とその時の残存膜厚の関係を示す図である。
とその時の残存膜厚の関係を示す図である。
【図３】本発明による窒化シリコン膜のエッチング速度
と窒化シリコン膜中に含まれる窒素原子とシリコン原子
の比（Ｎ／Ｓｉ）の関係を示す図である。
と窒化シリコン膜中に含まれる窒素原子とシリコン原子
の比（Ｎ／Ｓｉ）の関係を示す図である。
Claims (3)
- 【請求項１】 半導体装置における窒化シリコン膜を形
成する際に、組成遷移領域を検出して２．０nm以下に制
御することを特徴とする半導体装置における窒化シリコ
ン膜の製造方法。 - 【請求項２】 請求項１の組成遷移領域の検出方法にお
いて、窒化シリコン膜に対して、フッ酸またはバッファ
ーフッ酸を用いたエッチングを行い、エッチングされた
膜厚をエッチング時間に対してプロットし、その傾きが
変化する点からシリコン窒化膜中の組成遷移領域の膜厚
を評価することを特徴とする請求項１記載の窒化シリコ
ン膜の製造方法。 - 【請求項３】 半導体装置における窒化シリコン膜中の
組成遷移領域が、２．０nm以下である窒化シリコン膜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8196400A JPH1041484A (ja) | 1996-07-25 | 1996-07-25 | 半導体装置における窒化シリコン膜とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8196400A JPH1041484A (ja) | 1996-07-25 | 1996-07-25 | 半導体装置における窒化シリコン膜とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1041484A true JPH1041484A (ja) | 1998-02-13 |
Family
ID=16357246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8196400A Withdrawn JPH1041484A (ja) | 1996-07-25 | 1996-07-25 | 半導体装置における窒化シリコン膜とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1041484A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100598260B1 (ko) * | 2003-12-31 | 2006-07-07 | 동부일렉트로닉스 주식회사 | 질화막 제조 방법 |
-
1996
- 1996-07-25 JP JP8196400A patent/JPH1041484A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100598260B1 (ko) * | 2003-12-31 | 2006-07-07 | 동부일렉트로닉스 주식회사 | 질화막 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5691228A (en) | Semiconductor processing method of making a hemispherical grain (HSG) polysilicon layer | |
| US6323057B1 (en) | Method of producing a thin-film capacitor | |
| US20050272272A1 (en) | Semiconductor device and method for manufacturing the same | |
| EP0137196A2 (en) | Process for making high dielectric constant nitride based materials and devices using the same | |
| US20070190775A1 (en) | Low selectivity deposition methods | |
| JPH11233726A (ja) | 半導体装置のキャパシタ及びその形成方法 | |
| US5877063A (en) | Method of forming rough polysilicon surfaces | |
| GB2362032A (en) | Method for fabricating capacitors of a semiconductor device | |
| JP2004296814A (ja) | 金属酸化膜の形成方法 | |
| US6852136B2 (en) | Method for manufacturing tantalum oxy nitride capacitors | |
| US6417042B2 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR20020083772A (ko) | 반도체소자의 캐패시터 및 그 제조방법 | |
| JPH05167008A (ja) | 半導体素子の製造方法 | |
| JP3071284B2 (ja) | 半導体素子の製造方法 | |
| US6258653B1 (en) | Silicon nitride barrier for capacitance maximization of tantalum oxide capacitor | |
| KR100430792B1 (ko) | 유전체막의 평가 방법, 열처리 장치의 온도 교정 방법 및반도체 메모리 장치의 제조 방법 | |
| JPH1041484A (ja) | 半導体装置における窒化シリコン膜とその製造方法 | |
| JPH0645521A (ja) | 半導体素子の製造方法 | |
| US6187628B1 (en) | Semiconductor processing method of forming hemispherical grain polysilicon and a substrate having a hemispherical grain polysilicon layer | |
| JPH04280669A (ja) | 多結晶シリコン膜の形成方法 | |
| JPH05190796A (ja) | ダイナミック・ランダム・アクセス・メモリ・セル用誘電体皮膜およびその形成方法 | |
| US6329237B1 (en) | Method of manufacturing a capacitor in a semiconductor device using a high dielectric tantalum oxide or barium strontium titanate material that is treated in an ozone plasma | |
| JP3034377B2 (ja) | 半導体素子におけるキャパシタ電極の製造方法 | |
| JPH0327565A (ja) | 容量絶縁膜の形成方法 | |
| JPH021124A (ja) | 誘電体膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031007 |