JPH104139A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH104139A
JPH104139A JP15431696A JP15431696A JPH104139A JP H104139 A JPH104139 A JP H104139A JP 15431696 A JP15431696 A JP 15431696A JP 15431696 A JP15431696 A JP 15431696A JP H104139 A JPH104139 A JP H104139A
Authority
JP
Japan
Prior art keywords
metal film
film
semiconductor device
metal
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15431696A
Other languages
Japanese (ja)
Inventor
Toshiaki Tsutsumi
聡明 堤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP15431696A priority Critical patent/JPH104139A/en
Publication of JPH104139A publication Critical patent/JPH104139A/en
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device manufacturing method capable of forming wirings in recessions without spoiling the reliability. SOLUTION: An interlayer insulating film 19 having a contact hole 20 is overlaid with a first metal film 22 of Al containing impurities. And by heating the first metal film 22, a first metal film 22a is buried in the contact hole 20. The first metal film 22a is overlaid with a second metal film 23 composed of an Al film. The first and second metal films 22a, 23 are heated to diffuse impurities, and the impurity concentrations of the first and second metal films 22a, 23a are made equal to make a third metal film 24.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、アスペクト比の
大きく微細な凹部に信頼性を損なうことなく配線を形成
する半導体装置の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device for forming a wiring in a fine recess having a large aspect ratio without deteriorating reliability.

【0002】[0002]

【従来の技術】LSIの高集積化が進むに従い、多層配
線の微細化に対する要求は益々厳しくなってきた。配線
幅や接続孔のスケールは縮小される一方で、上下層の配
線間の層間絶縁膜は、配線間容量の増大を防止する必要
から、その膜厚は縮小されない。その為、接続孔のアス
ペクト比、(接続孔の深さと径との比、)は2〜3程度
にまで増大する。この様な高アスペクト比の接続孔に金
属、例えばアルミ配線を形成する場合、接続孔側壁部に
おいてはその膜厚が極端に薄くなるため配線の断線や信
頼性の著しい劣化をもたらす。そこで接続孔へのアルミ
配線を埋め込む方法として高温スパッタ法や、リフロー
法が提案されている。
2. Description of the Related Art As LSIs have become more highly integrated, demands for miniaturization of multilayer wiring have become more and more severe. While the width of the wiring and the scale of the connection hole are reduced, the thickness of the interlayer insulating film between the upper and lower wirings is not reduced because it is necessary to prevent an increase in the capacitance between the wirings. Therefore, the aspect ratio of the connection hole (the ratio of the depth to the diameter of the connection hole) increases to about 2 to 3. When a metal such as an aluminum wiring is formed in such a connection hole having a high aspect ratio, the thickness of the connection hole side wall becomes extremely thin, so that the wiring is disconnected and the reliability is significantly deteriorated. Therefore, a high-temperature sputtering method and a reflow method have been proposed as a method of embedding the aluminum wiring in the connection hole.

【0003】例えば図9(a)に示す様に半導体基板1
上に積層された層間絶縁膜2に形成された凹部としての
コンタクトホール3に例えばTiNから成るバリアメタ
ル膜4を形成し、スパッタ法で例えばCuが0.5%含
有されたAl合金膜5を積層し、次に図9(b)に示す
様にAl合金膜5を400〜500℃で流動(リフロ
ー)させコンタクトホール3に流し込むように埋め込む
方法である。しかし、この温度は、Al合金膜5の融点
660℃に比べ低いためAl合金膜5の充分な流動性が
得られず、アスペクト比が2〜3程度のコンタクトホー
ル3に対しては完全に埋め込むことは難しく、ボイド6
が形成されることが多い。そのため、製品の信頼性を低
下させるという問題がある。
[0003] For example, as shown in FIG.
A barrier metal film 4 made of, for example, TiN is formed in a contact hole 3 as a recess formed in the interlayer insulating film 2 laminated thereon, and an Al alloy film 5 containing, for example, 0.5% of Cu is formed by a sputtering method. In this method, the Al alloy film 5 is flowed (reflowed) at a temperature of 400 to 500 ° C. and buried in the contact hole 3 as shown in FIG. However, since this temperature is lower than the melting point of 660 ° C. of the Al alloy film 5, sufficient fluidity of the Al alloy film 5 cannot be obtained, and the contact hole 3 having an aspect ratio of about 2 to 3 is completely buried. Difficult to do, void 6
Are often formed. Therefore, there is a problem that the reliability of the product is reduced.

【0004】また、加熱温度を600℃程度とし、Al
合金膜5の融点との差を数十℃に設定し流動性を向上さ
せ、コンタクトホール3に埋め込む方法もある。しか
し、このような温度で熱すると、層間絶縁膜2にSOG
膜を用いている場合には層間絶縁膜2にクラックが発生
し、層間絶縁膜2の耐湿性の劣化のような問題を発生さ
せる場合がある。また、半導体基板1表面に形成したコ
ンタクトホール3に600℃で流動させると、通常バリ
アメタル膜4のバリア性は600℃まで確保されないた
め、Al合金膜5中のAlと半導体基板1中のSiとの
相互拡散を防止できなくなるという問題がある(TiN
のAlとSiとの相互拡散防止のバリア性は550℃程
度までである。)。
Further, the heating temperature is set to about 600 ° C.
There is also a method in which the difference from the melting point of the alloy film 5 is set to several tens of degrees Celsius to improve the fluidity, and the contact hole 3 is buried. However, when heated at such a temperature, the SOG is applied to the interlayer insulating film 2.
When a film is used, cracks may occur in the interlayer insulating film 2, which may cause a problem such as deterioration of moisture resistance of the interlayer insulating film 2. Further, when flowing into the contact hole 3 formed on the surface of the semiconductor substrate 1 at 600 ° C., the barrier property of the barrier metal film 4 is not normally secured up to 600 ° C., so that Al in the Al alloy film 5 and Si in the semiconductor substrate 1 There is a problem that mutual diffusion with Ti cannot be prevented (TiN
The barrier property of preventing mutual diffusion between Al and Si is up to about 550 ° C. ).

【0005】このような問題点を解決し、アスペクト比
の大きなコンタクトホールにアルミ合金膜を確実に埋め
込む方法として、例えば特開平4−23319号公報に
示された技術が提案されている。まず図10に示す様に
半導体基板7上に層間絶縁膜8を積層し、所定の領域に
コンタクトホール9を形成する。次に、スパッタ法によ
りAl合金膜10を、AlとGeとの合金で、この場合
のGeの濃度は例えば20%とし、スパッタ中の実効的
ウエハの温度を、Al−20%Geの融点である420
℃付近に加温して積層する。よって、コンタクトホール
9内にはAl合金膜10が確実に埋め込まれる。
As a method of solving such a problem and reliably filling an aluminum alloy film in a contact hole having a large aspect ratio, a technique disclosed in, for example, Japanese Patent Application Laid-Open No. Hei 4-23319 has been proposed. First, as shown in FIG. 10, an interlayer insulating film 8 is laminated on a semiconductor substrate 7, and a contact hole 9 is formed in a predetermined region. Next, the Al alloy film 10 is made of an alloy of Al and Ge by a sputtering method. In this case, the Ge concentration is set to, for example, 20%, and the effective wafer temperature during sputtering is set to the melting point of Al-20% Ge. There 420
Laminate by heating to around ℃. Therefore, the Al alloy film 10 is reliably embedded in the contact hole 9.

【0006】上記したように、アルミニウムに不純物を
混入し、融点を低下させることにより、コンタクトホー
ル内に埋め込む技術が提案されている。この技術を多層
配線に適用する場合、図11に示したようにAl−20
%Geから成る上層Al合金膜11を高温にて形成する
際に、Al−20%Geから成る下層Al合金膜10が
溶解する。この際、下層Al合金膜10と層間絶縁膜1
2との熱膨張率が異なるため、下層Al合金膜10に応
力が加わる。よってこの応力が集中する例えば角部や、
層間絶縁膜12の膜厚の異なる例えばコンタクトホー
ル、又は、配線が存在する箇所では応力の不均衡が生
じ、これら箇所で溶解した下層Al合金膜10に押し出
され部分13が生じる。そして、この押し出され部分1
3同士が不必要に接触14し、配線間のショートを引き
起こしたり、ヒロックを起こす可能性がある。
As described above, a technique has been proposed in which an impurity is mixed into aluminum to lower the melting point and thereby bury the aluminum in a contact hole. When this technique is applied to a multilayer wiring, as shown in FIG.
When the upper Al alloy film 11 made of% Ge is formed at a high temperature, the lower Al alloy film 10 made of Al-20% Ge dissolves. At this time, the lower Al alloy film 10 and the interlayer insulating film 1
2, a stress is applied to the lower Al alloy film 10. Therefore, for example, corners where this stress is concentrated,
For example, stress imbalance occurs at portions where the thickness of the interlayer insulating film 12 is different, for example, at contact holes or wirings, and the portions 13 are extruded by the molten lower Al alloy film 10 at these portions. And this extruded part 1
3 may unnecessarily come into contact 14 with each other, which may cause a short circuit between wirings or a hillock.

【0007】このような問題点を解決する技術として、
例えば特開平6−151607号公報が提案されてい
る。図12に示すように例えばAl−25%Geからな
る下層Al合金膜16をバリアメタル15を介して形成
し、例えばAl−5%Geからなる上層Al合金膜17
をバリアメタル15を介して形成し、上層および下層A
l合金膜16、17の融点を上層配線に至るほど低くな
るようにして形成する方法が示されている。
As a technique for solving such a problem,
For example, JP-A-6-151607 has been proposed. As shown in FIG. 12, a lower Al alloy film 16 made of, for example, Al-25% Ge is formed via a barrier metal 15, and an upper Al alloy film 17 made of, for example, Al-5% Ge is formed.
Is formed via the barrier metal 15 and the upper layer and the lower layer A are formed.
A method is shown in which the melting points of the l-alloy films 16 and 17 are lowered so as to reach the upper wiring.

【0008】[0008]

【発明が解決しようとする課題】従来の半導体装置は以
上のように構成され、アスペクト比の大きなコンタクト
ホールを埋め込む場合、Alの融点を低下させる不純物
をAlに添加し、Al合金膜の流動性を高めることによ
り対応していた。しかしながら、コンタクトホールを埋
め込む流動性を得るために必要な量の不純物を、Alに
添加すれば、配線自体の抵抗が高くなり、電気的特性が
低下するという問題点があった。
The conventional semiconductor device is configured as described above. When a contact hole having a large aspect ratio is buried, an impurity which lowers the melting point of Al is added to Al and the fluidity of the Al alloy film is increased. Was responded to by raising However, if an amount of impurities necessary for obtaining the fluidity for filling the contact hole is added to Al, there is a problem that the resistance of the wiring itself increases and the electrical characteristics deteriorate.

【0009】又、多層配線に利用する場合は、上層に至
るほど不純物の濃度を上昇させることにより対応してい
たため、上記したことは顕著となる。又、多層配線の場
合、上層に至るほど不純物の濃度を上昇させ、融点を低
下させているものの、不純物の添加による融点の低下に
も限界があり、3層以上の配線に対し適用することは極
めて困難であるという問題点があった。
In the case where the wiring is used for a multilayer wiring, the above problem is remarkable because the problem is dealt with by increasing the impurity concentration toward the upper layer. Further, in the case of a multilayer wiring, although the impurity concentration is increased and the melting point is lowered toward the upper layer, the lowering of the melting point due to the addition of the impurity is limited, so that it is not applicable to the wiring of three or more layers. There was a problem that it was extremely difficult.

【0010】又、実際に、現在までに利用されている配
線後の後工程には、400〜450℃などで行う焼きし
め工程等の高温処理にて行う工程もあり、配線の融点の
低下によりこのような工程が汎用できなくなるか、又
は、従来通り行えば図11にて示したような問題点が発
生する。
[0010] Actually, post-wiring processes used up to now include a high-temperature process such as a baking process at 400 to 450 ° C. Such a process cannot be used for general purposes, or if it is performed conventionally, the problem shown in FIG. 11 occurs.

【0011】この発明は上記のような問題点を解消する
ためになされたもので、凹部に信頼性を損なうことなく
配線を形成することができる半導体装置の製造方法を提
供するものである。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and it is an object of the present invention to provide a method of manufacturing a semiconductor device in which a wiring can be formed in a concave portion without impairing reliability.

【0012】[0012]

【課題を解決するための手段】この発明に係る請求項1
の半導体装置の製造方法は、凹部を有する層間絶縁膜上
に、AlにAlと共晶反応を有する元素が含んで成る第
1の金属膜を積層し、第1の金属膜を加熱し、凹部内に
第1の金属膜を埋め込み、第1の金属膜上に、Alに第
1の金属膜中に含まれた元素の濃度より低い濃度の元素
が含まれるか、又は、含まれない第2の金属膜を積層
し、第1および第2の金属膜を加熱し元素を拡散させ、
第1および第2の金属膜中の元素の濃度を同一にし第3
の金属膜とするものである。
Means for Solving the Problems Claim 1 according to the present invention.
In the method of manufacturing a semiconductor device, a first metal film containing an element having a eutectic reaction with Al is stacked on an interlayer insulating film having a concave portion, and the first metal film is heated to form a concave portion. A first metal film is buried in the second metal film, and on the first metal film, Al contains an element having a concentration lower than that of the element contained in the first metal film, or a second element not containing Al Are stacked, and the first and second metal films are heated to diffuse the elements,
The same concentration of the elements in the first and second metal films is set and the third
Metal film.

【0013】又、この発明に係る請求項2の半導体装置
の製造方法は、請求項1において、第1の金属膜の積層
を、加熱しながら行うことにより、第1の金属膜の凹部
内への埋め込みを同時に行うものである。
According to a second aspect of the present invention, in the method for manufacturing a semiconductor device according to the first aspect, the lamination of the first metal film is performed while heating, so that the lamination of the first metal film is performed into the concave portion of the first metal film. Embedded at the same time.

【0014】又、この発明の請求項3の半導体装置の製
造方法は、請求項1または請求項2において、第2の金
属膜の積層を、加熱しながら行うことにより、第1およ
び第2の金属膜内の元素の拡散を同時に行い第2および
第1の金属膜中の元素の濃度を同一にし第3の金属膜と
するものである。
According to a third aspect of the present invention, in the method of manufacturing a semiconductor device according to the first or second aspect, the lamination of the second metal film is performed while heating the first and second metal films. The elements in the metal film are simultaneously diffused to make the concentrations of the elements in the second and first metal films the same to form a third metal film.

【0015】又、この発明に係る請求項4の半導体装置
の製造方法は、請求項1ないし請求項3のいずれかにお
いて、第1の金属膜を凹部内に埋め込んだ後に、凹部内
以外に形成された第1の金属膜を除去するものである。
According to a fourth aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the first to third aspects, after the first metal film is embedded in the recess, the first metal film is formed outside the recess. The removed first metal film is removed.

【0016】又、この発明に係る請求項5の半導体装置
の製造方法は、請求項1ないし請求項4のいずれかにお
いて、第3の金属膜をエッチングにより膜厚を薄くする
ものである。
According to a fifth aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the first to fourth aspects, the thickness of the third metal film is reduced by etching.

【0017】又、この発明に係る請求項6の半導体装置
の製造方法は、請求項1ないし請求項5のいずれかにお
いて、第1の金属膜と層間絶縁膜との間にバリアメタル
膜を形成するものである。
According to a sixth aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the first to fifth aspects, a barrier metal film is formed between the first metal film and the interlayer insulating film. Is what you do.

【0018】又、この発明に係る請求項7の半導体装置
の製造方法は、請求項1ないし請求項6のいずれかにお
いて、Alと共晶反応を有する元素としてCu、又は、
Ge、又は、Mg、又は、Gaの何れかを用いたもので
ある。
According to a seventh aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to any one of the first to sixth aspects, wherein the element having a eutectic reaction with Al is Cu or
Ge, Mg, or Ga is used.

【0019】又、この発明に係る請求項8の半導体装置
の製造方法は、請求項1ないし請求項7のいずれかに記
載の半導体装置の製造方法を下層の配線層および下層の
配線層上に上層の配線層を備えてなる多層配線に用いた
場合、下層の第3の金属膜中の元素の濃度より、上層の
第1の金属膜中の元素の濃度が高くするものである。
According to an eighth aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to any one of the first to seventh aspects, wherein the method of manufacturing a semiconductor device is formed on a lower wiring layer and a lower wiring layer. When used for a multilayer wiring having an upper wiring layer, the concentration of the element in the upper first metal film is higher than the concentration of the element in the lower third metal film.

【0020】[0020]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

実施の形態1.以下、この発明の実施例を図について説
明する。図1はこの発明の実施の形態1における半導体
装置の製造方法を示す断面図である。図にもとづいて実
施の形態1の半導体装置の製造方法について説明する。
まず、半導体基板18上に例えばCVD法を用いてシリ
コン酸化膜を1μmの厚み積層し層間絶縁膜19を形成
する。次に、所望の箇所に凹部としてのコンタクトホー
ル20を例えば0.5μm径にて形成する(よって、コ
ンタクトホール20のアスペクト比は2となる。)。次
に、例えばスパッタ法あるいはCVD法を用いて厚さ2
0nmのTi膜と厚さ100nmのTiN膜を順次積層
しバリアメタル膜21を形成する。
Embodiment 1 FIG. Hereinafter, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a sectional view showing a method for manufacturing a semiconductor device according to the first embodiment of the present invention. A method for manufacturing the semiconductor device according to the first embodiment will be described with reference to the drawings.
First, an interlayer insulating film 19 is formed by laminating a silicon oxide film to a thickness of 1 μm on a semiconductor substrate 18 using, for example, a CVD method. Next, a contact hole 20 as a concave portion is formed at a desired position, for example, with a diameter of 0.5 μm (therefore, the aspect ratio of the contact hole 20 is 2). Next, the thickness 2 is formed using, for example, a sputtering method or a CVD method.
A barrier metal film 21 is formed by sequentially laminating a 0 nm Ti film and a 100 nm thick TiN film.

【0021】次に、AlにAlと共晶反応を有する元素
として例えばCu(以下、不純物と称す)が6%(%は
全て重量%を示すものである)含んで成る第1の金属膜
22を例えばスパッタ法により厚さ200nm積層する
(図1(a))。この際、図8に示すAl−Cuの状態
図からCuはAlと共晶反応を有することは明らかであ
る。そして、この図より第1の金属膜22は548℃に
て液相があらわれることが確認できる。次に、第1の金
属膜22を例えば400〜500℃に加熱し、流動させ
コンタクトホール20内に流動後の第1の金属膜22a
を埋め込む(図1(b))。この際、第1の金属膜22
は不純物を6%含有させることにより液相が現れる温度
(および融点)を低下させているため、従来の場合より
低い温度で流動させることができ、400〜500℃に
加熱すれば確実にコンタクトホール20内に埋め込むこ
とができる。
Next, a first metal film 22 containing, for example, Cu (hereinafter, referred to as an impurity) as an element having a eutectic reaction with Al at 6% (all the percentages indicate weight%). Are stacked by, for example, a sputtering method to a thickness of 200 nm (FIG. 1A). At this time, it is clear from the state diagram of Al-Cu shown in FIG. 8 that Cu has a eutectic reaction with Al. From this figure, it can be confirmed that the first metal film 22 has a liquid phase at 548 ° C. Next, the first metal film 22 is heated to, for example, 400 to 500 ° C. and made to flow, and the first metal film 22
Is embedded (FIG. 1B). At this time, the first metal film 22
Since the temperature (and melting point) at which a liquid phase appears is reduced by containing 6% of impurities, the fluid can be flowed at a lower temperature than in the conventional case, and the contact hole can be surely heated to 400 to 500 ° C. 20 can be embedded.

【0022】次に、第1の金属膜22a上に例えばスパ
ッタ法を用いてAl膜を400nmの厚み積層し第2の
金属膜23を形成する(図1(c))。次に、第1およ
び第2の金属膜22a、23を例えば400℃で数分
(例えば30分程度)加熱し、第1の金属膜22a中の
不純物を両金属膜22a、23中に拡散させ、両金属膜
22a、23中の不純物の濃度を均一にし、第3の金属
膜24とする。この際、第3の金属膜24の不純物の濃
度は第1の金属膜22aの1/3程度の2%となる(こ
れは第1および第2の金属膜22a、23の体積比によ
り決定されるものである。)(図1(d))。次に、写
真製版により第3の金属膜24およびバリアメタル膜2
1のパターニングを行い配線25を形成する(図1
(e))。
Next, an Al film having a thickness of 400 nm is laminated on the first metal film 22a by, for example, a sputtering method to form a second metal film 23 (FIG. 1C). Next, the first and second metal films 22a and 23 are heated at, for example, 400 ° C. for several minutes (for example, about 30 minutes) to diffuse impurities in the first metal film 22a into the two metal films 22a and 23. The third metal film 24 is formed by making the concentration of impurities in both metal films 22a and 23 uniform. At this time, the impurity concentration of the third metal film 24 becomes about 1/3 of the first metal film 22a, that is, 2% (this is determined by the volume ratio of the first and second metal films 22a and 23). (FIG. 1D). Next, the third metal film 24 and the barrier metal film 2 are formed by photolithography.
1 to form a wiring 25 (FIG. 1)
(E)).

【0023】上記のように行われた実施の形態1の半導
体装置の製造方法によれば、第1の金属膜22として液
相が現れる温度が548℃のものを用い、この第1の金
属膜22を400〜500℃の低い加熱で流動できるよ
うにしているので、コンタクトホール20内に確実に埋
め込むことができる。又、最終的に配線25と成る第3
の金属膜24は、第2の金属膜23へ第1の金属膜22
aの不純物を拡散させ、第1および第2の金属膜22
a、23内の不純物の濃度を均一にすることにより形成
されている。よって、第3の金属膜24内の不純物の濃
度は2%程度となり、液相が現れる温度は620℃程度
となるため、後工程の熱処理に対して変形することはな
い。又、配線25の不純物の濃度は第1の金属膜22よ
り低減されるため、配線25の抵抗の上昇は最小限に抑
えることができる。
According to the method of manufacturing the semiconductor device of the first embodiment performed as described above, the first metal film 22 having a temperature at which the liquid phase appears at 548 ° C. is used. 22 is made to flow at a low heating of 400 to 500 ° C., so that it can be reliably embedded in the contact hole 20. Also, the third wiring finally formed as the wiring 25
Of the first metal film 22 to the second metal film 23
a, and the first and second metal films 22 are diffused.
It is formed by making the concentration of impurities in a and 23 uniform. Therefore, the impurity concentration in the third metal film 24 is about 2%, and the temperature at which the liquid phase appears is about 620 ° C., so that there is no deformation due to the heat treatment in the subsequent step. Further, since the impurity concentration of the wiring 25 is lower than that of the first metal film 22, an increase in the resistance of the wiring 25 can be minimized.

【0024】上記実施の形態1では、第1および第2の
金属膜22a、23を加熱し、不純物の濃度が均一とな
る第3の金属膜24を形成した後、パターニングを行い
配線25を形成する例を示したが、これに限られること
はなく、例えば上記実施の形態1と同様の工程を経て図
1(c)に示すように形成した後図2に示すように、両
金属膜22a、23およびバリアメタル膜21をパター
ニングし(図2(a))、その後で、第1および第2の
金属膜22a、23を400〜500℃に加熱し、不純
物を拡散させ両金属膜22a、23内の不純物濃度を均
一とし第3の金属膜26とし、バリアメタル膜21およ
び第3の金属膜26から成る配線27を形成するように
しても、上記同様の効果を奏することができる。
In the first embodiment, the first and second metal films 22a and 23 are heated to form the third metal film 24 having a uniform impurity concentration, and thereafter, the wiring is formed by patterning. However, the present invention is not limited to this. For example, after forming as shown in FIG. 1C through the same process as in the first embodiment, as shown in FIG. , 23 and the barrier metal film 21 are patterned (FIG. 2A). Thereafter, the first and second metal films 22a and 23 are heated to 400 to 500 ° C. to diffuse impurities and to form the two metal films 22a and 23a. The same effect as described above can be obtained by forming the third metal film 26 by making the impurity concentration in the metal layer 23 uniform, and forming the wiring 27 composed of the barrier metal film 21 and the third metal film 26.

【0025】実施の形態2.図3はこの発明の実施の形
態2の半導体装置の製造方法を示す断面図である。図1
および図3を交えて実施の形態2の半導体装置の製造方
法について説明する。まず、上記実施の形態1と同様の
工程を経て図1(b)に示すように、第1の金属膜22
aをコンタクトホール20内に埋め込む。次に、コンタ
クトホール20内以外に形成された第1の金属膜22a
およびバリアメタル21を例えばエッチバック、又は、
研磨にて除去し、コンタクトホール20内のみに除去後
の第1の金属膜22bおよびバリアメタル21aを残す
(図3(a))。
Embodiment 2 FIG. 3 is a sectional view showing the method for manufacturing the semiconductor device according to the second embodiment of the present invention. FIG.
A method of manufacturing the semiconductor device according to the second embodiment will be described with reference to FIG. First, through the same steps as in the first embodiment, as shown in FIG.
a is buried in the contact hole 20. Next, the first metal film 22a formed outside the contact hole 20
And the barrier metal 21 is, for example, etched back or
The first metal film 22b and the barrier metal 21a after the removal are removed only in the contact hole 20 by polishing (FIG. 3A).

【0026】次に、層間絶縁膜19および第1の金属膜
22b上に例えばスパッタ法を用いてAl膜を600n
mの厚み積層し第2の金属膜28を形成する(図3
(b))。次に、第1および第2の金属膜22b、28
を例えば400℃で数分加熱し、第1の金属膜22b中
の不純物を両金属膜22b、28中に拡散させ、両金属
膜22b、28中の不純物の濃度を均一にし、第3の金
属膜29とする(図3(d))。次に、写真製版により
第3の金属膜29のパターニングを行い配線30を形成
する(図3(d))。
Next, an Al film is formed on the interlayer insulating film 19 and the first metal film
m to form a second metal film 28 (FIG. 3
(B)). Next, the first and second metal films 22b and 28
Is heated, for example, at 400 ° C. for several minutes to diffuse the impurities in the first metal film 22b into the two metal films 22b and 28, to make the impurity concentrations in the two metal films 22b and 28 uniform, and to make the third metal The film 29 is formed (FIG. 3D). Next, the wiring 30 is formed by patterning the third metal film 29 by photolithography (FIG. 3D).

【0027】上記のように行われた実施の形態2の半導
体装置の製造方法によれば、上記実施の形態1と同様
に、コンタクトホール20内を確実に埋め込むことがで
きるのはもちろんのこと、第1の金属膜22bをコンタ
クトホール20内のみに残存させるため、上記実施の形
態1と比較すると、不純物を拡散させる際に残存する不
純物の全体量が減少するため、第3の金属膜29の不純
物の濃度をより一層低下させることができる(しかしな
がら、Al配線のエレクトロマイグレーション耐性を向
上させるために不純物としてのCuの濃度は0.5%程
度存在する方が望ましい)。又、コンタクトホール20
内以外の第1の金属膜21aを除去するため、第3の金
属膜29は確実に平坦化され形成される。
According to the method of manufacturing the semiconductor device of the second embodiment performed as described above, the contact hole 20 can be surely buried similarly to the first embodiment. Since the first metal film 22b is left only in the contact hole 20, the total amount of impurities remaining when diffusing the impurities is reduced as compared with the first embodiment. The concentration of the impurity can be further reduced (however, it is desirable that the concentration of Cu as an impurity be about 0.5% in order to improve the electromigration resistance of the Al wiring). Also, the contact hole 20
In order to remove the first metal film 21a other than the inside, the third metal film 29 is reliably flattened and formed.

【0028】実施の形態3.図4はこの発明の実施の形
態3の半導体装置の製造方法を示す断面図である。図1
および図4を交えて実施の形態3の半導体装置の製造方
法について説明する。まず、上記実施の形態1と同様の
工程を経て図1(b)に示すように第1の金属膜22a
をコンタクトホール20内に埋め込む。次に、第1の金
属膜22a上に例えばスパッタ法を用いてAl膜を積層
し第2の金属膜31を形成する(図4(a))。
Embodiment 3 FIG. 4 is a sectional view showing a method for manufacturing a semiconductor device according to the third embodiment of the present invention. FIG.
A method of manufacturing the semiconductor device according to the third embodiment will be described with reference to FIGS. First, through the same steps as in the first embodiment, the first metal film 22a is formed as shown in FIG.
Is embedded in the contact hole 20. Next, an Al film is laminated on the first metal film 22a by using, for example, a sputtering method to form a second metal film 31 (FIG. 4A).

【0029】次に、第1および第2の金属膜22a、3
1を例えば400℃で数分(例えば3分程度)で加熱
し、第1の金属膜22a中の不純物を両金属膜22a、
31中に拡散させ、両金属膜22a、31中の不純物の
濃度を均一にし、第3の金属膜32とする(図4
(b))。次に、第3の金属膜32を例えばエッチバッ
ク、又は、研磨によりエッチングし膜厚の薄い第3の金
属膜32aを形成する(図4(c))。次に、写真製版
により第3の金属膜32aおよびバリアメタル21のパ
ターニングを行い配線33を形成する(図4(d))。
Next, the first and second metal films 22a,
1 is heated, for example, at 400 ° C. for several minutes (for example, about 3 minutes) to remove impurities in the first metal film 22a from both metal films 22a,
The third metal film 32 is diffused into the third metal film 32 to make the concentration of impurities in both metal films 22a and 31 uniform.
(B)). Next, the third metal film 32 is etched by, for example, etch-back or polishing to form a thin third metal film 32a (FIG. 4C). Next, the third metal film 32a and the barrier metal 21 are patterned by photolithography to form a wiring 33 (FIG. 4D).

【0030】上記のように行われた実施の形態3の半導
体装置の製造方法によれば、上記実施の形態1と同様に
コンタクトホール20内を確実に埋め込むことができる
のはもちろんのこと、第3の金属膜32a中の不純物の
濃度を所望の値とするために上記実施の形態1より第2
の金属膜31の厚みを厚く設定することにより対応し、
このことにより第2の金属膜31の厚みが厚くなり、ひ
いては第3の金属膜32の厚みが厚くなるが、最終的に
は第3の金属膜32をエッチングし膜厚を、配線として
必要な厚さにまで薄くしているため、他の箇所に影響を
与えることなく配線33を形成することができる。
According to the method of manufacturing the semiconductor device of the third embodiment performed as described above, the inside of the contact hole 20 can be surely buried similarly to the first embodiment. In order to set the impurity concentration in the third metal film 32a to a desired value,
This is addressed by setting the thickness of the metal film 31 thicker,
As a result, the thickness of the second metal film 31 is increased, and thus the thickness of the third metal film 32 is increased. However, finally, the third metal film 32 is etched to make the film thickness necessary for wiring. Since the thickness is reduced to the thickness, the wiring 33 can be formed without affecting other portions.

【0031】よって、配線33を所望の不純物の濃度に
設定することが他の箇所に影響を与えることなくできる
ため、配線33の後工程の熱処理に対する変形はなく、
又、配線33の抵抗の上昇は最小限に抑えることができ
る。
Therefore, the wiring 33 can be set to a desired impurity concentration without affecting other portions, and therefore, there is no deformation to the heat treatment in a later step of the wiring 33.
Further, an increase in the resistance of the wiring 33 can be minimized.

【0032】実施の形態4.上記各実施の形態ではAl
に不純物を含んだ第1の金属膜を積層した後、熱工程に
より第1の金属膜をコンタクトホール内に埋め込み、
又、第2の金属膜を積層した後、熱工程により第1およ
び第2の金属膜中に不純物を拡散する例を示したが、こ
れに限られることはなく、第1および第2の金属膜の積
層を加熱しながら行うことにより、上記した現象を同時
に行うようにしてもよい。以下、このことの実施の形態
4を図5について説明する。
Embodiment 4 FIG. In each of the above embodiments, Al
After laminating a first metal film containing impurities, the first metal film is buried in the contact hole by a heat process,
In addition, although an example has been shown in which an impurity is diffused into the first and second metal films by a heating process after the second metal film is laminated, the present invention is not limited to this, and the first and second metal films are not limited thereto. The above-described phenomenon may be performed simultaneously by performing the film stacking while heating. Hereinafter, a fourth embodiment of this will be described with reference to FIG.

【0033】まず、上記実施の形態1と同様の工程を経
て層間絶縁膜19にコンタクトホール20を形成し、バ
リアメタル膜21を積層する。次に、AlにCuが6%
含んで成る第1の金属膜34を例えば400〜500℃
の加熱条件のスパッタ法を用いて厚さ200nm積層す
る。この際、第1の金属膜34は加熱しながら積層され
るため、コンタクトホール20内を埋め込みながら形成
されることとなる(図5(a))。
First, a contact hole 20 is formed in the interlayer insulating film 19 through the same steps as in the first embodiment, and a barrier metal film 21 is laminated. Next, 6% Cu in Al
The first metal film 34 comprising, for example, 400-500 ° C.
The layer is stacked to a thickness of 200 nm by using the sputtering method under the heating condition of At this time, since the first metal film 34 is laminated while being heated, it is formed while filling the contact hole 20 (FIG. 5A).

【0034】次に、第1の金属膜34上に例えば300
〜500℃の加熱条件のスパッタ法を用いてAl膜を厚
さ400nmの厚み積層し第2の金属膜を積層する。こ
の際、第2の金属膜は加熱しながら積層されるため、第
1の金属膜34中の不純物を第1および第2の金属膜3
4中に拡散され、最終的には不純物の濃度が均一となる
第3の金属膜35が形成されることとなる(図5
(b))。次に、写真製版により第3の金属膜35およ
びバリアメタル膜21のパターニングを行い配線36を
形成する(図5(c))。
Next, on the first metal film 34, for example, 300
An Al film is laminated to a thickness of 400 nm by a sputtering method under a heating condition of about 500 ° C., and a second metal film is laminated. At this time, since the second metal film is laminated while being heated, impurities in the first metal film 34 are removed by the first and second metal films 3.
4 and finally a third metal film 35 having a uniform impurity concentration is formed.
(B)). Next, the third metal film 35 and the barrier metal film 21 are patterned by photolithography to form a wiring 36 (FIG. 5C).

【0035】上記のように行われた実施の形態4の半導
体装置の製造方法によれば、第1の金属膜34のコンタ
クトホール20内への埋め込みを、第1の金属膜34の
積層と同時に行い、又、第2の金属膜への第1の金属膜
34中の不純物の拡散を、第2の金属膜積層時に同時に
行い第3の金属膜35の形成を同時に行うため、工程数
を減少することができる。尚、上記実施の形態4では、
便宜上上記実施の形態1にて対応させて説明したが、こ
れに限られることはなく他の実施の形態に対しても同様
に対応できることは言うまでもない。
According to the semiconductor device manufacturing method of the fourth embodiment performed as described above, the first metal film 34 is buried in the contact hole 20 simultaneously with the lamination of the first metal film 34. In addition, the number of steps is reduced because the diffusion of impurities in the first metal film 34 into the second metal film is performed simultaneously with the lamination of the second metal film and the formation of the third metal film 35 is performed simultaneously. can do. In the fourth embodiment,
The first embodiment has been described for the sake of convenience, but it is needless to say that the present invention is not limited to this and can be applied to other embodiments.

【0036】実施の形態5.上記各実施の形態では層間
絶縁膜19に形成した凹部としてのコンタクトホール2
0を例に説明したが、これに限られることはなく、例え
ば層間絶縁膜に形成される凹部であれば何れに対しても
同様に行うことができるのはもちろんである。以下、他
の凹部の例について図6を用いて説明する。
Embodiment 5 In each of the above embodiments, the contact hole 2 as a recess formed in the interlayer insulating film 19 is formed.
Although 0 has been described as an example, the present invention is not limited to this, and it is needless to say that the same can be applied to any concave portion formed in the interlayer insulating film. Hereinafter, another example of the concave portion will be described with reference to FIG.

【0037】まず、半導体基板37上に例えばCVD法
を用いてシリコン酸化膜を積層し層間絶縁膜38を形成
する。次に、所望の箇所に凹部としての配線溝39を例
えば深さ1μm幅0.3μmにて形成する。次に、例え
ばスパッタ法あるいはCVD法を用いてバリアメタル膜
40を形成する。次に、Alに不純物としてのCuが6
%含んで成る第1の金属膜41を積層する(図6
(a))。
First, a silicon oxide film is laminated on the semiconductor substrate 37 by using, for example, the CVD method, and an interlayer insulating film 38 is formed. Next, a wiring groove 39 as a concave portion is formed at a desired position, for example, with a depth of 1 μm and a width of 0.3 μm. Next, the barrier metal film 40 is formed by using, for example, a sputtering method or a CVD method. Next, Cu as an impurity is added to Al
6 is laminated (FIG. 6).
(A)).

【0038】次に、第1の金属膜41を例えば400〜
500℃に加熱し、流動させ配線溝39内に流動後の第
1の金属膜41aを埋め込む(図6(b))。次に、第
1の金属膜41a上に例えばスパッタ法を用いてAl膜
を400nmの厚み積層し第2の金属膜42を形成する
(図6(c))。次に、第1および第2の金属膜41
a、42を例えば400℃で数分(例えば3分程度)加
熱し、第1の金属膜41a中の不純物を両金属膜41
a、42中に拡散させ、両金属膜41a、42中の不純
物の濃度を均一にし、第3の金属膜43とする。この
際、第3の金属膜24の不純物の濃度は第1の金属膜4
1aの1/3程度の2%となる(図6(d))。次に、
例えばエッチバック又は研磨を用いて配線溝39内以外
の第3の金属膜43およびバリアメタル膜40を除去
し、配線45を形成する(図6(e))。
Next, the first metal film 41 is, for example,
The first metal film 41a after the flow is buried in the wiring groove 39 by heating to 500 ° C. and flowing (FIG. 6B). Next, an Al film having a thickness of 400 nm is laminated on the first metal film 41a by using, for example, a sputtering method to form a second metal film 42 (FIG. 6C). Next, the first and second metal films 41
a, 42 are heated at 400 ° C. for several minutes (for example, about 3 minutes) to remove impurities in the first metal film 41 a from both metal films 41.
The third metal film 43 is diffused into the first and second metal films 41a and 42 to make the concentration of impurities uniform. At this time, the impurity concentration of the third metal film 24 is
This is about 2/3 of 1/3 of 1a (FIG. 6D). next,
For example, the third metal film 43 and the barrier metal film 40 other than in the wiring groove 39 are removed by using etch back or polishing to form the wiring 45 (FIG. 6E).

【0039】上記のように行われた実施の形態5の半導
体装置の製造方法によれば、上記実施の形態1と同様に
第1の金属膜41として液相が現れる温度が548℃の
ものを用い、この第1の金属膜22を400〜500℃
の低い加熱で流動できるようにしているので、配線溝3
9内に確実に埋め込むことができる。又、最終的に配線
45と成る第3の金属膜43は、第2の金属膜42へ第
1の金属膜41aの不純物を拡散させ、第1および第2
の金属膜41a、42内の不純物の濃度を均一にするこ
とにより形成されている。よって、第3の金属膜43内
の不純物の濃度は2%程度となり、液相が現れる温度は
620℃程度となるため、後工程の熱処理に対して変形
することはない。又、配線45の不純物の濃度は第1の
金属膜41より低減されるため、配線45の抵抗の上昇
は最小限に抑えることができる。
According to the method of manufacturing a semiconductor device of the fifth embodiment performed as described above, the first metal film 41 whose liquid phase appears at a temperature of 548 ° C. is used as in the first embodiment. Using the first metal film 22 at 400 to 500 ° C.
The wiring groove 3
9 can be reliably embedded. In addition, the third metal film 43 that finally becomes the wiring 45 diffuses the impurity of the first metal film 41a into the second metal film 42, and the first and second
Are formed by making the concentration of impurities in the metal films 41a and 42 uniform. Therefore, the concentration of the impurity in the third metal film 43 is about 2%, and the temperature at which the liquid phase appears is about 620 ° C., so there is no deformation due to the heat treatment in the subsequent step. Further, since the concentration of the impurity in the wiring 45 is lower than that in the first metal film 41, an increase in the resistance of the wiring 45 can be minimized.

【0040】実施の形態6.上記各実施の形態では配線
が1層のみの場合について説明したが、多層配線に同様
に利用できるのはもちろんである。上記各実施の形態の
方法も多層配線に利用すれば不純物の濃度が上層ほど高
くする必要がなく、例えば3層以上を形成する場合でも
十分に対応可能となる。以下、多層配線としての2層配
線について上記実施の形態1に基づいて説明する。
Embodiment 6 FIG. In each of the above embodiments, the case where the wiring has only one layer has been described. However, it is needless to say that the same can be used for a multilayer wiring. If the method of each of the above embodiments is also applied to the multilayer wiring, the impurity concentration does not need to be higher in the upper layer, and it is possible to sufficiently cope with the case of forming three or more layers. Hereinafter, a two-layer wiring as a multilayer wiring will be described based on the first embodiment.

【0041】まず、上記実施の形態1と同様の工程を経
て図1(e)に示したように下層配線としての配線25
を形成する。次に、下層の配線25上に例えばCVD法
を用いてシリコン酸化膜を1μmの厚み積層し上層の層
間絶縁膜46を形成する。次に、所望の箇所に凹部とし
ての上層のコンタクトホール47を例えば0.5μm径
にて形成する(よって、上層のコンタクトホール47の
アスペクト比は2となる。)。次に、例えばスパッタ法
あるいはCVD法を用いて厚さ20nmのTi膜と厚さ
100nmのTiN膜を順次積層し上層のバリアメタル
膜48を形成する。
First, through the same steps as in the first embodiment, as shown in FIG.
To form Next, a silicon oxide film having a thickness of 1 μm is laminated on the lower wiring 25 by using, for example, a CVD method to form an upper interlayer insulating film 46. Next, an upper contact hole 47 as a concave portion is formed at a desired position, for example, with a diameter of 0.5 μm (therefore, the aspect ratio of the upper contact hole 47 becomes 2). Next, a 20-nm-thick Ti film and a 100-nm-thick TiN film are sequentially laminated by, for example, a sputtering method or a CVD method to form an upper barrier metal film 48.

【0042】次に、Alに不純物としての例えばCuが
下層の配線25中の不純物の濃度より高い6%含んで成
る上層の第1の金属膜49を例えばスパッタ法により厚
さ200nm積層する(図7(a))。次に、上層の第
1の金属膜49を例えば400〜500℃に加熱し、流
動させ上層のコンタクトホール47内に流動後の上層の
第1の金属膜49aを埋め込む(図7(b))。この
際、上層の第1の金属膜49の不純物の濃度が下層の配
線25中の不純物の濃度より高いため、上層の第1の金
属膜49の流動時に下層の配線25が流動する現象は生
じない。
Next, a 200 nm-thick upper metal film 49 is formed by sputtering, for example, in which Al as an impurity contains, for example, Cu as an impurity at a concentration of 6% higher than the impurity concentration in the lower wiring 25 (FIG. 4). 7 (a)). Next, the upper first metal film 49 is heated to, for example, 400 to 500 ° C. and caused to flow to bury the upper first metal film 49 a after flowing into the upper contact hole 47 (FIG. 7B). . At this time, since the impurity concentration of the upper first metal film 49 is higher than the impurity concentration of the lower wiring 25, a phenomenon occurs in which the lower wiring 25 flows when the upper first metal film 49 flows. Absent.

【0043】次に、上層の第1の金属膜49a上に例え
ばスパッタ法を用いてAl膜を400nmの厚み積層し
上層の第2の金属膜50を形成する(図7(c))。次
に、第1および第2の金属膜49a、50を例えば40
0℃で数分(例えば3分程度)加熱し、上層の第1の金
属膜49a中の不純物を上層の両金属膜49a、50中
に拡散させ、上層の両金属膜49a、50中の不純物の
濃度を均一にし、上層の配線としての第3の金属膜51
とする。この際、第3の金属膜51の不純物の濃度は第
1の金属膜49aの1/3程度の2%となる(図7
(d))。
Next, an Al film having a thickness of 400 nm is laminated on the upper first metal film 49a by, for example, a sputtering method to form an upper second metal film 50 (FIG. 7C). Next, the first and second metal films 49a and 50 are
By heating at 0 ° C. for several minutes (for example, about 3 minutes), the impurities in the upper first metal film 49a are diffused into both the upper metal films 49a, 50, and the impurities in the upper metal films 49a, 50 are diffused. Of the third metal film 51 as an upper wiring
And At this time, the impurity concentration of the third metal film 51 is about 1/3 of the first metal film 49a, that is, 2% (FIG. 7).
(D)).

【0044】上記のように行われた実施の形態6の半導
体装置の製造方法によれば、下層の配線25はもちろん
のこと上層の配線としての第3の金属膜51も上記実施
の形態1と同様の効果を奏することができる。又、従
来、多層配線時に不純物の濃度を下層から上層に至るほ
ど高く設定した場合と異なり、多層配線に対して不純物
の濃度を変化させる必要がないため限界を生じることな
く対応することができる。
According to the method of manufacturing the semiconductor device of the sixth embodiment performed as described above, not only the lower wiring 25 but also the third metal film 51 as the upper wiring is the same as in the first embodiment. Similar effects can be obtained. In addition, unlike the conventional case where the impurity concentration is set higher from the lower layer to the upper layer in the multilayer wiring, it is not necessary to change the impurity concentration in the multilayer wiring, so that it is possible to cope without limitation.

【0045】尚、上記実施の形態6では、便宜上上記実
施の形態1にて対応させて説明したが、これに限られる
ことはなく他の実施の形態に対しても同様に対応できる
ことは言うまでもない。
Although the sixth embodiment has been described with reference to the first embodiment for convenience, it is needless to say that the present invention is not limited to this and can be similarly applied to other embodiments. .

【0046】又、上記各実施の形態では不純物としてC
uを用いる例も示したが、これに限られることはなくA
lと共晶反応を有する元素であれば何れであっても同様
に利用できることはもちろんである。その中でも、G
e、又はMg、又はGa等はCuと同様容易に用いるこ
とが可能である。
In each of the above embodiments, C is used as an impurity.
Although an example using u has been shown, the present invention is not limited to this.
It goes without saying that any element that has a eutectic reaction with 1 can be similarly used. Among them, G
e, or Mg, Ga, or the like can be easily used like Cu.

【0047】又、上記各実施の形態では第1の金属膜と
層間絶縁膜との間にバリアメタル膜を備える例を示した
が、これに限られることはなく、バリアメタル膜は利用
箇所により適宜用いればよい。
In each of the above embodiments, an example is shown in which a barrier metal film is provided between the first metal film and the interlayer insulating film. However, the present invention is not limited to this. It may be used as appropriate.

【0048】上記各実施の形態では第2の金属膜をAl
膜にて形成する例を示したが、第2の金属膜に不純物の
濃度が第1の金属膜の不純物の濃度より低く(例えばC
uが0.5%含まれて成る)形成されていれば、第3の
金属膜の不純物の濃度を第1の金属膜より低下すること
はできる。このことは、半導体装置を製造する段階にお
いて、Al膜のみを形成する装置を必要としないため、
コスト低下につながる。
In each of the above embodiments, the second metal film is made of Al
Although an example in which the film is formed by a film is shown, the impurity concentration of the second metal film is lower than the impurity concentration of the first metal film (for example, C
If u is formed (contains 0.5%), the impurity concentration of the third metal film can be lower than that of the first metal film. This is because a device for forming only an Al film is not required at the stage of manufacturing a semiconductor device,
It leads to cost reduction.

【0049】[0049]

【発明の効果】以上のように、この発明の請求項1によ
れば、凹部を有する層間絶縁膜上に、AlにAlと共晶
反応を有する元素が含んで成る第1の金属膜を積層し、
第1の金属膜を加熱し、凹部内に第1の金属膜を埋め込
み、第1の金属膜上に、Alに第1の金属膜中に含まれ
た元素の濃度より低い濃度の元素が含まれるか、又は、
含まれない第2の金属膜を積層し、第1および第2の金
属膜を加熱し元素を拡散させ、第1および第2の金属膜
中の元素の濃度を同一にし第3の金属膜とするようにし
たもので、凹部内を元素の濃度の低い第3の金属膜にて
埋め込むことができる半導体装置の製造方法を提供する
ことが可能である。
As described above, according to the first aspect of the present invention, the first metal film including Al having an element having a eutectic reaction with Al is laminated on the interlayer insulating film having the concave portion. And
The first metal film is heated, the first metal film is buried in the concave portion, and an element having a concentration lower than the concentration of the element contained in the first metal film is contained in Al on the first metal film. Or
A second metal film that is not included is laminated, the first and second metal films are heated to diffuse the elements, and the concentrations of the elements in the first and second metal films are made equal to each other to form a third metal film. Accordingly, it is possible to provide a method of manufacturing a semiconductor device in which the recess can be filled with a third metal film having a low element concentration.

【0050】又、この発明の請求項2によれば、請求項
1において、第1の金属膜の積層を、加熱しながら行う
ことにより、第1の金属膜の凹部内への埋め込みを同時
に行うので、工程数を減少することができる半導体装置
の製造方法を提供することが可能である。
According to a second aspect of the present invention, in the first aspect, the lamination of the first metal film is performed while heating, so that the first metal film is simultaneously buried in the recess. Therefore, it is possible to provide a method for manufacturing a semiconductor device in which the number of steps can be reduced.

【0051】又、この発明の請求項3によれば、請求項
1または請求項2において、第2の金属膜の積層を、加
熱しながら行うことにより、第1および第2の金属膜内
の元素の拡散を同時に行い第2および第1の金属膜中の
元素の濃度を同一にし第3の金属膜とするので、工程数
を減少することができる半導体装置の製造方法を提供す
ることが可能である。
According to a third aspect of the present invention, in the first or second aspect, the lamination of the second metal film is performed while heating, so that the first and second metal films are not laminated. Since a third metal film is formed by simultaneously diffusing elements and making the concentrations of the elements in the second and first metal films the same, it is possible to provide a method of manufacturing a semiconductor device in which the number of steps can be reduced. It is.

【0052】又、この発明の請求項4によれば、請求項
1ないし請求項3のいずれかにおいて、第1の金属膜を
凹部内に埋め込んだ後に、凹部内以外に形成された第1
の金属膜を除去するので、第3の金属膜の不純物の濃度
をさらに低減することができる半導体装置の製造方法を
提供することが可能である。
According to a fourth aspect of the present invention, in any one of the first to third aspects, after the first metal film is buried in the concave portion, the first metal film formed in a portion other than the concave portion is formed.
Since the metal film is removed, it is possible to provide a method for manufacturing a semiconductor device that can further reduce the concentration of impurities in the third metal film.

【0053】又、この発明の請求項5によれば、請求項
1ないし請求項4のいずれかにおいて、第3の金属膜を
エッチングにより膜厚を薄くするので、他の箇所に影響
を生じることなく確実に第3の金属膜の不純物の濃度を
低減することができる半導体装置の製造方法を提供する
ことが可能である。
According to a fifth aspect of the present invention, in any one of the first to fourth aspects, the thickness of the third metal film is reduced by etching, so that other portions are affected. It is possible to provide a method for manufacturing a semiconductor device which can surely reduce the impurity concentration of the third metal film without any problem.

【0054】又、この発明の請求項6によれば、請求項
1ないし請求項5のいずれかにおいて、第1の金属膜と
層間絶縁膜との間にバリアメタル膜を形成するので、第
1の金属膜の物質が他の箇所に移動するのを防止できる
半導体装置の製造方法を提供することが可能である。
According to a sixth aspect of the present invention, in any one of the first to fifth aspects, a barrier metal film is formed between the first metal film and the interlayer insulating film. It is possible to provide a method of manufacturing a semiconductor device which can prevent the substance of the metal film from moving to another place.

【0055】又、この発明の請求項7によれば、請求項
1ないし請求項6のいずれかにおいて、Alと共晶反応
を有する元素としてCu、又は、Ge、又は、Mg、又
は、Gaの何れかを用いたので、Alの液相が現れる温
度を容易に低減することができる半導体装置の製造方法
を提供することが可能である。
According to a seventh aspect of the present invention, in any one of the first to sixth aspects, the element having a eutectic reaction with Al is Cu, Ge, Mg, or Ga. Since either of them is used, it is possible to provide a method of manufacturing a semiconductor device that can easily reduce the temperature at which the liquid phase of Al appears.

【0056】又、この発明の請求項8によれば、請求項
1ないし請求項7のいずれかに記載の半導体装置の製造
方法を下層の配線層および下層の配線層上に上層の配線
層を備えてなる多層配線に用いた場合、下層の第3の金
属膜中の元素の濃度より、上層の第1の金属膜中の元素
の濃度が高くするので、下層の第3の金属膜が流動する
ことなく上層の第3の金属膜を形成することができる半
導体装置の製造方法を提供することが可能である。
According to an eighth aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to any one of the first to seventh aspects, wherein the upper wiring layer is formed on the lower wiring layer and the lower wiring layer. When used for the provided multilayer wiring, the concentration of the element in the upper first metal film is higher than the concentration of the element in the lower third metal film, so that the lower third metal film flows. It is possible to provide a method for manufacturing a semiconductor device in which an upper third metal film can be formed without performing the method.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態1の半導体装置の製造
方法を示す断面図である。
FIG. 1 is a sectional view illustrating a method for manufacturing a semiconductor device according to a first embodiment of the present invention;

【図2】 この発明の実施の形態1の半導体装置の製造
方法を示す断面図である。
FIG. 2 is a sectional view illustrating the method for manufacturing the semiconductor device of the first embodiment of the present invention.

【図3】 この発明の実施の形態2の半導体装置の製造
方法を示す断面図である。
FIG. 3 is a sectional view illustrating a method of manufacturing a semiconductor device according to a second embodiment of the present invention;

【図4】 この発明の実施の形態3の半導体装置の製造
方法を示す断面図である。
FIG. 4 is a sectional view illustrating a method of manufacturing a semiconductor device according to a third embodiment of the present invention;

【図5】 この発明の実施の形態4の半導体装置の製造
方法を示す断面図である。
FIG. 5 is a sectional view illustrating a method of manufacturing a semiconductor device according to a fourth embodiment of the present invention;

【図6】 この発明の実施の形態5の半導体装置の製造
方法を示す断面図である。
FIG. 6 is a sectional view illustrating a method for manufacturing a semiconductor device according to a fifth embodiment of the present invention;

【図7】 この発明の実施の形態6の半導体装置の製造
方法を示す断面図である。
FIG. 7 is a sectional view illustrating a method of manufacturing a semiconductor device according to a sixth embodiment of the present invention;

【図8】 Al−Cuの状態図である。FIG. 8 is a phase diagram of Al—Cu.

【図9】 従来の半導体装置の製造方法を示す断面図で
ある。
FIG. 9 is a cross-sectional view illustrating a method for manufacturing a conventional semiconductor device.

【図10】 他の従来の半導体装置の製造方法を示す断
面図である。
FIG. 10 is a cross-sectional view illustrating another conventional method for manufacturing a semiconductor device.

【図11】 従来の半導体装置の製造方法の問題点を示
す図である。
FIG. 11 is a view showing a problem of a conventional method of manufacturing a semiconductor device.

【図12】 他の従来の半導体装置の製造方法を示す断
面図である。
FIG. 12 is a cross-sectional view illustrating a method for manufacturing another conventional semiconductor device.

【符号の説明】[Explanation of symbols]

19,38 層間絶縁膜、20 コンタクトホール、 21,21a,40 バリアメタル膜、 22,22a,22b,34,41,41a 第1の金
属膜、 23,28,31,42 第2の金属膜、 24,26,29,32,32a,35,43 第3の
金属膜、39 配線溝、 46 上層の層間絶縁膜、47 上層のコンタクトホー
ル、 48 上層のバリアメタル膜、49,49a 上層の第
1の金属膜、 50 上層の第2の金属膜、51 上層の第3の金属
膜。
19, 38 interlayer insulating film, 20 contact holes, 21, 21a, 40 barrier metal film, 22, 22a, 22b, 34, 41, 41a first metal film, 23, 28, 31, 42 second metal film, 24, 26, 29, 32, 32a, 35, 43 Third metal film, 39 wiring trench, 46 upper interlayer insulating film, 47 upper contact hole, 48 upper barrier metal film, 49, 49a first upper layer 50, a second metal film on the upper layer, 51 a third metal film on the upper layer.

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 凹部を有する層間絶縁膜上に、AlにA
lと共晶反応を有する元素が含んで成る第1の金属膜を
積層する工程と、上記第1の金属膜を加熱し、上記凹部
内に上記第1の金属膜を埋め込む工程と、上記第1の金
属膜上に、Alに上記第1の金属膜中に含まれた上記元
素の濃度より低い濃度の上記元素が含まれるか、又は、
含まれない第2の金属膜を積層する工程と、上記第1お
よび第2の金属膜を加熱し上記元素を拡散させ、上記第
1および第2の金属膜中の上記元素の濃度を同一にし第
3の金属膜とする工程とを備えたことを特徴とする半導
体装置の製造方法。
An Al film is formed on an interlayer insulating film having a recess.
stacking a first metal film containing an element having a eutectic reaction with the first metal film, heating the first metal film and embedding the first metal film in the concave portion, On the first metal film, Al contains the concentration of the element lower than the concentration of the element contained in the first metal film, or
A step of laminating a second metal film not included, and heating the first and second metal films to diffuse the elements, thereby making the concentrations of the elements in the first and second metal films the same. Forming a third metal film.
【請求項2】 第1の金属膜の積層を、加熱しながら行
うことにより、上記第1の金属膜の凹部内への埋め込み
を同時に行う工程を備えたことを特徴とする請求項1記
載の半導体装置の製造方法。
2. The method according to claim 1, further comprising the step of simultaneously burying the first metal film in the concave portion by performing the lamination of the first metal film while heating. A method for manufacturing a semiconductor device.
【請求項3】 第2の金属膜の積層を、加熱しながら行
うことにより、上記第1および第2の金属膜内の元素の
拡散を同時に行い上記第2および第1の金属膜中の上記
元素の濃度を同一にし第3の金属膜とする工程を備えた
ことを特徴とする請求項1または請求項2記載の半導体
装置の製造方法。
3. The lamination of the second metal film is performed while heating, whereby the elements in the first and second metal films are simultaneously diffused, and the second metal film and the second metal film in the first metal film are diffused. 3. The method for manufacturing a semiconductor device according to claim 1, further comprising the step of forming a third metal film with the same element concentration.
【請求項4】 第1の金属膜を凹部内に埋め込んだ後
に、凹部内以外に形成された上記第1の金属膜を除去す
る工程を備えたことを特徴とする請求項1ないし請求項
3のいずれかに記載の半導体装置の製造方法。
4. The method according to claim 1, further comprising, after embedding the first metal film in the recess, removing the first metal film formed outside the recess. The method for manufacturing a semiconductor device according to any one of the above.
【請求項5】 第3の金属膜をエッチングにより膜厚を
薄くする工程を備えたことを特徴とする請求項1ないし
請求項4のいずれかに記載の半導体装置の製造方法。
5. The method of manufacturing a semiconductor device according to claim 1, further comprising the step of reducing the thickness of the third metal film by etching.
【請求項6】 第1の金属膜と層間絶縁膜との間にバリ
アメタル膜を形成する工程を備えたことを特徴とする請
求項1ないし請求項5のいずれかに記載の半導体装置の
製造方法。
6. The method according to claim 1, further comprising the step of forming a barrier metal film between the first metal film and the interlayer insulating film. Method.
【請求項7】 Alと共晶反応を有する元素としてC
u、又は、Ge、又は、Mg、又は、Gaの何れかを用
いたことを特徴とする請求項1ないし請求項6のいずれ
かに記載の半導体装置の製造方法。
7. An element having a eutectic reaction with Al as C
7. The method for manufacturing a semiconductor device according to claim 1, wherein any one of u, Ge, Mg, and Ga is used.
【請求項8】 請求項1ないし請求項7のいずれかに記
載の半導体装置の製造方法を下層の配線層および上記下
層の配線層上に上層の配線層を備えてなる多層配線に用
いた場合、上記下層の第3の金属膜中の元素の濃度よ
り、上記上層の第1の金属膜中の元素の濃度が高いこと
を特徴とする半導体装置の製造方法。
8. The method of manufacturing a semiconductor device according to claim 1, wherein the method is used for a lower wiring layer and a multilayer wiring having an upper wiring layer on the lower wiring layer. A method of manufacturing a semiconductor device, wherein the concentration of an element in the upper first metal film is higher than the concentration of an element in the lower third metal film.
JP15431696A 1996-06-14 1996-06-14 Manufacture of semiconductor device Pending JPH104139A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15431696A JPH104139A (en) 1996-06-14 1996-06-14 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15431696A JPH104139A (en) 1996-06-14 1996-06-14 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH104139A true JPH104139A (en) 1998-01-06

Family

ID=15581466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15431696A Pending JPH104139A (en) 1996-06-14 1996-06-14 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH104139A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391774B1 (en) 1999-04-21 2002-05-21 Nec Corporation Fabrication process of semiconductor device
WO2020027130A1 (en) * 2018-07-30 2020-02-06 株式会社デンソー Method for manufacturing semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391774B1 (en) 1999-04-21 2002-05-21 Nec Corporation Fabrication process of semiconductor device
WO2020027130A1 (en) * 2018-07-30 2020-02-06 株式会社デンソー Method for manufacturing semiconductor device
JP2020021773A (en) * 2018-07-30 2020-02-06 株式会社デンソー Method of manufacturing semiconductor device
US11967564B2 (en) 2018-07-30 2024-04-23 Denso Corporation Method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
JPH08191104A (en) Semiconductor integrated circuit device and manufacturing method thereof
JPH0514417B2 (en)
JPH11307530A (en) Semiconductor device and its manufacture
JPH0917785A (en) Aluminum-based metal interconnection for semiconductor device
JPS63268258A (en) Semiconductor device
JPH11186391A (en) Semiconductor device and manufacture thereof
JPH104139A (en) Manufacture of semiconductor device
JP3329290B2 (en) Method for manufacturing semiconductor device
JPH10150037A (en) Semiconductor device and its manufacture
JPH04355951A (en) Semiconductor device and manufacture thereof
JP3325714B2 (en) Semiconductor device and method of manufacturing semiconductor device
JPH1041386A (en) Manufacturing method of semiconductor device
JP2994934B2 (en) Wiring formation method
JPH0837235A (en) Formation of metal wiring
JPH0621236A (en) Semiconductor device and manufacture thereof
JPH0547764A (en) Semiconductor device and its manufacture
JP2000208520A (en) Semiconductor integrated circuit device and its manufacture
JP2008171878A (en) Method of forming wiring in semiconductor device
JP3325628B2 (en) Method for manufacturing semiconductor device
JPH04296041A (en) Semiconductor device and manufacture thereof
JPH03250627A (en) Semiconductor device and manufacture thereof
JP2005057063A (en) Electronic device and manufacturing method thereof
KR20020057340A (en) Multi-interconnection structure of semiconductor device and method for fabricating the same
JPS63147346A (en) Semiconductor integrated circuit device
JP2005183888A (en) Semiconductor device and manufacturing method of semiconductor device