JPH10337049A - 静電型微小アクチュエータとその製造方法 - Google Patents
静電型微小アクチュエータとその製造方法Info
- Publication number
- JPH10337049A JPH10337049A JP13643897A JP13643897A JPH10337049A JP H10337049 A JPH10337049 A JP H10337049A JP 13643897 A JP13643897 A JP 13643897A JP 13643897 A JP13643897 A JP 13643897A JP H10337049 A JPH10337049 A JP H10337049A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- thin film
- electrode
- insulator
- nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Micromachines (AREA)
Abstract
(57)【要約】
【課題】 従来構造の静電型アクチュエータでは、力Ｆ
を大きくするために、いくら最小加工寸法を小さくして
もその効果は非常に限定されており、電極間隔を小さく
する技術を提供すること。 【解決手段】 静電型微小アクチュエータの電極を少な
くとも複数の、断面がほぼ矩形な導電体により形成し、
電極が最小加工寸法の幅を持ち、電極間の距離が実質上
最小加工寸法の幅を持ち、かつ電極の厚さよりも小さ
く、かつ電極部分が、実質上絶縁体で覆われている構造
にする。 【効果】 同一の最小加工寸法でも、電極間隔を大幅に
縮小可能なため、力Ｆを従来の構造よりも約４倍にでき
る、高性能な静電型微小アクチュエータが実現可能にな
る。
を大きくするために、いくら最小加工寸法を小さくして
もその効果は非常に限定されており、電極間隔を小さく
する技術を提供すること。 【解決手段】 静電型微小アクチュエータの電極を少な
くとも複数の、断面がほぼ矩形な導電体により形成し、
電極が最小加工寸法の幅を持ち、電極間の距離が実質上
最小加工寸法の幅を持ち、かつ電極の厚さよりも小さ
く、かつ電極部分が、実質上絶縁体で覆われている構造
にする。 【効果】 同一の最小加工寸法でも、電極間隔を大幅に
縮小可能なため、力Ｆを従来の構造よりも約４倍にでき
る、高性能な静電型微小アクチュエータが実現可能にな
る。
Description
【０００１】
【発明の属する技術分野】本発明は静電型微小アクチュ
エータに関し、特に表面マイクロマシン技術により製造
される、櫛形電極からなる静電型微小アクチュエータ装
置およびその製造方法に関する。
エータに関し、特に表面マイクロマシン技術により製造
される、櫛形電極からなる静電型微小アクチュエータ装
置およびその製造方法に関する。
【０００２】
【従来の技術】従来のマイクロマシン技術で形成された
静電型アクチュエータは、導体の表面を絶縁体で覆う場
合に、図２に示したように、シリコン基板１１上に絶縁
体１２、導体１３を各々形成後、導体１３を加工し、さ
らに絶縁体１４を堆積した後、絶縁体１２および１４を
加工するという方法で製造するのが普通であった。（ラ
トビッチ他、センサーズアンドアクチュエータズ、A48
巻 127頁 １９９５年：M.I.Lutwyche, et al., Senso
rs and Actuators, vol A48, 127 (1995)）しかしこ
の方法では、導体１３よりなる電極間隔１５を図中でＬ
と示した最小加工寸法で形成することは不可能である。
この理由は、絶縁体１２および１４を加工する際に最小
加工寸法Ｌを用いることが必要であり、合わせ余裕Ｍを
考慮すると、電極間隔Ｗ１は、絶縁体１４の膜厚をｔと
すると、 Ｗ１＝Ｌ＋２Ｍ＋２ｔ （１） とすることが必要なためである。通常合わせ余裕Ｍは最
小加工寸法Ｌの１／３程度であるから、電極間隔Ｗ１は
ほぼ最小加工寸法Ｌの２倍近い値になり、最小加工寸法
Ｌをいくら小さくしても高集積化は不可能である。
静電型アクチュエータは、導体の表面を絶縁体で覆う場
合に、図２に示したように、シリコン基板１１上に絶縁
体１２、導体１３を各々形成後、導体１３を加工し、さ
らに絶縁体１４を堆積した後、絶縁体１２および１４を
加工するという方法で製造するのが普通であった。（ラ
トビッチ他、センサーズアンドアクチュエータズ、A48
巻 127頁 １９９５年：M.I.Lutwyche, et al., Senso
rs and Actuators, vol A48, 127 (1995)）しかしこ
の方法では、導体１３よりなる電極間隔１５を図中でＬ
と示した最小加工寸法で形成することは不可能である。
この理由は、絶縁体１２および１４を加工する際に最小
加工寸法Ｌを用いることが必要であり、合わせ余裕Ｍを
考慮すると、電極間隔Ｗ１は、絶縁体１４の膜厚をｔと
すると、 Ｗ１＝Ｌ＋２Ｍ＋２ｔ （１） とすることが必要なためである。通常合わせ余裕Ｍは最
小加工寸法Ｌの１／３程度であるから、電極間隔Ｗ１は
ほぼ最小加工寸法Ｌの２倍近い値になり、最小加工寸法
Ｌをいくら小さくしても高集積化は不可能である。
【０００３】静電型アクチュエータにおいて電極間隔Ｗ
１を小さくすることが必要な理由は、静電型アクチュエ
ータの出力Ｆが、櫛形電極の数をｎとすると以下のよう
な式で表されるためである。
１を小さくすることが必要な理由は、静電型アクチュエ
ータの出力Ｆが、櫛形電極の数をｎとすると以下のよう
な式で表されるためである。
【０００４】 Ｆ＝ｋ＊（１／Ｗ１）２ （２） 但し、式（２）において、ｋは定数を表す。従って、電
極間隔Ｗ１を１／２にすれば、力Ｆは４倍になる。しか
し、実際にはＬを１／２にしてもＭは小さくなるが、ｔ
は耐圧等の制限により小さくできない。例えば最小加工
寸法Ｌを１mm、合わせ余裕Ｍを０.３mm、絶縁体膜厚ｔ
を０.１mmとすると、電極間隔Ｗ１は Ｗ１＝１mm＋２ｘ０.３mm＋２ｘ０.１mm＝１.８mm （３） となる。寸法を縮小して、たとえＬ、Ｍを１／２にして
も、ｔは小さくできないから、最小加工寸法Ｌが０.５m
mになってもＷ１は、 Ｗ１＝０.５mm＋２ｘ０.１５mm＋２ｘ０.１mm＝１.０mm （４） 以上のように、従来構造の静電型アクチュエータでは、
力Ｆを大きくするために、いくら最小加工寸法を小さく
してもその効果は非常に限定されており、電極間隔を小
さくする技術が必要であった。
極間隔Ｗ１を１／２にすれば、力Ｆは４倍になる。しか
し、実際にはＬを１／２にしてもＭは小さくなるが、ｔ
は耐圧等の制限により小さくできない。例えば最小加工
寸法Ｌを１mm、合わせ余裕Ｍを０.３mm、絶縁体膜厚ｔ
を０.１mmとすると、電極間隔Ｗ１は Ｗ１＝１mm＋２ｘ０.３mm＋２ｘ０.１mm＝１.８mm （３） となる。寸法を縮小して、たとえＬ、Ｍを１／２にして
も、ｔは小さくできないから、最小加工寸法Ｌが０.５m
mになってもＷ１は、 Ｗ１＝０.５mm＋２ｘ０.１５mm＋２ｘ０.１mm＝１.０mm （４） 以上のように、従来構造の静電型アクチュエータでは、
力Ｆを大きくするために、いくら最小加工寸法を小さく
してもその効果は非常に限定されており、電極間隔を小
さくする技術が必要であった。
【０００５】
【発明が解決しようとする課題】本発明はこのような現
在の技術の問題点を解決するためになされたものであ
る。
在の技術の問題点を解決するためになされたものであ
る。
【０００６】本発明の目的は、同一の最小加工寸法で
も、電極間隔を大幅に縮小可能なため、力Ｆを従来の構
造よりも約４倍にできる、高性能な静電型微小アクチュ
エータが実現可能とすることである。
も、電極間隔を大幅に縮小可能なため、力Ｆを従来の構
造よりも約４倍にできる、高性能な静電型微小アクチュ
エータが実現可能とすることである。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に本発明では、少なくとも複数の、断面がほぼ矩形な電
極からなり、電極が最小加工寸法の幅を持ち、電極間の
距離が実質上最小加工寸法の幅を持ち、かつ電極の厚さ
よりも小さく、かつ電極部分が、実質上絶縁体で覆われ
ていることを特徴とする。
に本発明では、少なくとも複数の、断面がほぼ矩形な電
極からなり、電極が最小加工寸法の幅を持ち、電極間の
距離が実質上最小加工寸法の幅を持ち、かつ電極の厚さ
よりも小さく、かつ電極部分が、実質上絶縁体で覆われ
ていることを特徴とする。
【０００８】本発明による静電型微小アクチュエータの
基本構造を図１を用いて説明する。図１（ａ）はシリコ
ン基板１上に堆積されたシリコン酸化物、あるいは窒化
物等、シリコン化合物からなる絶縁体薄膜２上に、導電
体層として多結晶シリコン層３を堆積し、さらにシリコ
ン酸化物、あるいは窒化物等、シリコン化合物からなる
絶縁体薄膜４を再び堆積し、これらの三層の薄膜を所定
の最小加工寸法Ｌに加工した状態を示す。図１（ｂ）
は、このように用意した構造上にさらにシリコン酸化
物、あるいは窒化物等、シリコン化合物からなる絶縁体
薄膜５をコンフォーマルに堆積し、コンフォーマルに堆
積した絶縁体薄膜５を、異方性に加工し、多結晶シリコ
ン薄膜側面にコンフォーマルに堆積した絶縁体薄膜を残
した状態を示す。図１（ｃ）は櫛形電極構造の平面図を
示す。右電極６および左電極７の電極間隔を最小加工寸
法にできることが示されている。このような構造の櫛形
アクチュエータでは、電極間隔Ｗ１と最小加工寸法Ｌの
関係は、 Ｗ１＝Ｌ （５） と、電極間隔を最小加工寸法で形成できるようになる。
例えば最小加工寸法Ｗ１が０.５mmであれば、Ｌも０.５
mmとなり、前述の式（２）からも明らかなように、この
構造では、従来構造（式（４））と比較し同一の最小加
工寸法Ｌでも約４倍の力が得られ、非常に高性能化が可
能になる為、技術的な効果は大である。
基本構造を図１を用いて説明する。図１（ａ）はシリコ
ン基板１上に堆積されたシリコン酸化物、あるいは窒化
物等、シリコン化合物からなる絶縁体薄膜２上に、導電
体層として多結晶シリコン層３を堆積し、さらにシリコ
ン酸化物、あるいは窒化物等、シリコン化合物からなる
絶縁体薄膜４を再び堆積し、これらの三層の薄膜を所定
の最小加工寸法Ｌに加工した状態を示す。図１（ｂ）
は、このように用意した構造上にさらにシリコン酸化
物、あるいは窒化物等、シリコン化合物からなる絶縁体
薄膜５をコンフォーマルに堆積し、コンフォーマルに堆
積した絶縁体薄膜５を、異方性に加工し、多結晶シリコ
ン薄膜側面にコンフォーマルに堆積した絶縁体薄膜を残
した状態を示す。図１（ｃ）は櫛形電極構造の平面図を
示す。右電極６および左電極７の電極間隔を最小加工寸
法にできることが示されている。このような構造の櫛形
アクチュエータでは、電極間隔Ｗ１と最小加工寸法Ｌの
関係は、 Ｗ１＝Ｌ （５） と、電極間隔を最小加工寸法で形成できるようになる。
例えば最小加工寸法Ｗ１が０.５mmであれば、Ｌも０.５
mmとなり、前述の式（２）からも明らかなように、この
構造では、従来構造（式（４））と比較し同一の最小加
工寸法Ｌでも約４倍の力が得られ、非常に高性能化が可
能になる為、技術的な効果は大である。
【０００９】
（実施例１）本実施例では、静電型微小アクチュエータ
の絶縁体薄膜をシリコン窒化膜で形成した場合を開示す
る。図３（ａ）は、シリコン基板２１上に化学蒸着法
（ＣＶＤ法：Chemical Vapor Deposition）により厚さ
０.１mmのシリコン窒化膜２２を堆積し、さらにＣＶＤ
法により、ボロン（ホウ素）を不純物量２ｘ１０２０ｃ
ｍー３ドープした厚さ１mmの多結晶シリコン層２３、お
よび厚さ０.１mmのシリコン窒化膜２４を堆積し、さら
にＣＶＤ法により、厚さ０.０５mmのシリコン酸化膜２
５を堆積した状態を示す。多結晶シリコンへの不純物の
ドーピングは、通常の熱拡散法、イオン打ち込み法、そ
の場ドープ法等があるが、本発明の本質的な問題点では
ない。尚、本実施例ではＣＶＤ法で多結晶シリコン膜を
成長する際に、ジシランガスにジボランガスを混入させ
る方法によりその場ドープ法により形成した。図３
（ｂ）はこのように用意した薄膜構造を、微細加工技術
によって加工し、所定の構造に加工した状態を示す。本
実施例では、ＫｒＦエキシマレーザステッパを用い、
０.３mmのライン、スペースパターンを形成後、反応性
イオンエッチングにより、シリコン窒化膜２２、多結晶
シリコン層２３、およびシリコン窒化膜２４、シリコン
酸化膜２５を加工した状態を示す。図３（ｃ）はこのラ
イン、スペースパターンに、さらにＣＶＤ法により厚さ
０.１mmのシリコン窒化膜２６をコンフォーマルに堆積
した状態を示す。このような構造を形成することによ
り、電極間隔は最小加工寸法に等しくなり、その技術レ
ベルで最大の力を出す静電アクチュエータを実現でき
る。図３（ｄ）は図３（ｃ）で用意した構造を、反応性
イオンエッチングによる異方性加工で、静電型微小アク
チュエータ上部のシリコン窒化膜２４および電極間隙部
のシリコン窒化膜２２を除去し、さらにシリコン酸化膜
２５をフッ酸系のエッチング液で除去し、最後にシリコ
ン基板２１を水酸化カリウム系のエッチング液で取り除
き静電型微小アクチュエータをシリコン基板２１から分
離させることにより、最終的な構造を形成した状態を示
す。このような方法で構造を形成することにより、最小
電極間隔を最小加工寸法に等しくできるため、従来報に
比較して最低でも４倍以上の高性能化を達成したした静
電型微小アクチュエータを実現可能である。
の絶縁体薄膜をシリコン窒化膜で形成した場合を開示す
る。図３（ａ）は、シリコン基板２１上に化学蒸着法
（ＣＶＤ法：Chemical Vapor Deposition）により厚さ
０.１mmのシリコン窒化膜２２を堆積し、さらにＣＶＤ
法により、ボロン（ホウ素）を不純物量２ｘ１０２０ｃ
ｍー３ドープした厚さ１mmの多結晶シリコン層２３、お
よび厚さ０.１mmのシリコン窒化膜２４を堆積し、さら
にＣＶＤ法により、厚さ０.０５mmのシリコン酸化膜２
５を堆積した状態を示す。多結晶シリコンへの不純物の
ドーピングは、通常の熱拡散法、イオン打ち込み法、そ
の場ドープ法等があるが、本発明の本質的な問題点では
ない。尚、本実施例ではＣＶＤ法で多結晶シリコン膜を
成長する際に、ジシランガスにジボランガスを混入させ
る方法によりその場ドープ法により形成した。図３
（ｂ）はこのように用意した薄膜構造を、微細加工技術
によって加工し、所定の構造に加工した状態を示す。本
実施例では、ＫｒＦエキシマレーザステッパを用い、
０.３mmのライン、スペースパターンを形成後、反応性
イオンエッチングにより、シリコン窒化膜２２、多結晶
シリコン層２３、およびシリコン窒化膜２４、シリコン
酸化膜２５を加工した状態を示す。図３（ｃ）はこのラ
イン、スペースパターンに、さらにＣＶＤ法により厚さ
０.１mmのシリコン窒化膜２６をコンフォーマルに堆積
した状態を示す。このような構造を形成することによ
り、電極間隔は最小加工寸法に等しくなり、その技術レ
ベルで最大の力を出す静電アクチュエータを実現でき
る。図３（ｄ）は図３（ｃ）で用意した構造を、反応性
イオンエッチングによる異方性加工で、静電型微小アク
チュエータ上部のシリコン窒化膜２４および電極間隙部
のシリコン窒化膜２２を除去し、さらにシリコン酸化膜
２５をフッ酸系のエッチング液で除去し、最後にシリコ
ン基板２１を水酸化カリウム系のエッチング液で取り除
き静電型微小アクチュエータをシリコン基板２１から分
離させることにより、最終的な構造を形成した状態を示
す。このような方法で構造を形成することにより、最小
電極間隔を最小加工寸法に等しくできるため、従来報に
比較して最低でも４倍以上の高性能化を達成したした静
電型微小アクチュエータを実現可能である。
【００１０】（実施例２）本実施例では、静電型微小ア
クチュエータの絶縁体薄膜をシリコン酸化膜で形成した
場合を開示する。図４（ａ）は、シリコン基板３１上に
熱酸化法により厚さ０.１mmのシリコン酸化膜３２を堆
積し、さらにＣＶＤ法により、ボロン（ホウ素）を不純
物量２ｘ１０２０ｃｍー３ドープした厚さ１mmの多結晶
シリコン層３３を堆積後、厚さ０.１mmのシリコン酸化
膜３４を熱酸化法により成長させ、さらにその上部にＣ
ＶＤ法によりシリコン窒化膜３５を成長させて用意した
薄膜構造を、微細加工技術によって加工し、所定の構造
に加工した状態を示す。本実施例では、ＫｒＦエキシマ
レーザステッパを用い、０.３mmのライン、スペースパ
ターンを形成後、反応性イオンエッチングにより、シリ
コン酸化膜３２、多結晶シリコン層３３、およびシリコ
ン酸化膜３４、シリコン窒化膜３５を加工した状態を示
す。多結晶シリコンへの不純物のドーピングは、通常の
熱拡散法、イオン打ち込み法、その場ドープ法等がある
が、本発明の本質的な問題点ではない。尚、本実施例で
はＣＶＤ法で多結晶シリコン膜を成長する際に、ジシラ
ンガスにジボランガスを混入させる方法によりその場ド
ープ法により形成した。図４（ｂ）はこのライン、スペ
ースパターンを酸化し、厚さ０.１mmのシリコン酸化膜
３６を多結晶シリコン層３３の側壁に成長した状態を示
す。このような構造を形成することにより、電極間隔は
最小加工寸法に等しくなり、その技術レベルで最大の力
を出す静電アクチュエータを実現できる。図４（ｃ）は
図４（ｂ）で用意した構造を、反応性イオンエッチング
による異方性加工で、静電型微小アクチュエータ上部の
シリコン窒化膜３５をマスクにしてシリコン基板３１上
に成長したシリコン酸化膜を除去し、さらに上部のシリ
コン窒化膜３５を除去し、最後にシリコン基板３１をヒ
ドラジン系のエッチング液で取り除き静電型微小アクチ
ュエータをシリコン基板３１から分離させることによ
り、最終的な構造を形成した状態を示す。このような方
法で構造を形成することにより、最小電極間隔は最小加
工寸法に等しくでき、従来報に比較して最低でも４倍以
上の高性能化を達成したした、高性能な静電型微小アク
チュエータを実現可能である。
クチュエータの絶縁体薄膜をシリコン酸化膜で形成した
場合を開示する。図４（ａ）は、シリコン基板３１上に
熱酸化法により厚さ０.１mmのシリコン酸化膜３２を堆
積し、さらにＣＶＤ法により、ボロン（ホウ素）を不純
物量２ｘ１０２０ｃｍー３ドープした厚さ１mmの多結晶
シリコン層３３を堆積後、厚さ０.１mmのシリコン酸化
膜３４を熱酸化法により成長させ、さらにその上部にＣ
ＶＤ法によりシリコン窒化膜３５を成長させて用意した
薄膜構造を、微細加工技術によって加工し、所定の構造
に加工した状態を示す。本実施例では、ＫｒＦエキシマ
レーザステッパを用い、０.３mmのライン、スペースパ
ターンを形成後、反応性イオンエッチングにより、シリ
コン酸化膜３２、多結晶シリコン層３３、およびシリコ
ン酸化膜３４、シリコン窒化膜３５を加工した状態を示
す。多結晶シリコンへの不純物のドーピングは、通常の
熱拡散法、イオン打ち込み法、その場ドープ法等がある
が、本発明の本質的な問題点ではない。尚、本実施例で
はＣＶＤ法で多結晶シリコン膜を成長する際に、ジシラ
ンガスにジボランガスを混入させる方法によりその場ド
ープ法により形成した。図４（ｂ）はこのライン、スペ
ースパターンを酸化し、厚さ０.１mmのシリコン酸化膜
３６を多結晶シリコン層３３の側壁に成長した状態を示
す。このような構造を形成することにより、電極間隔は
最小加工寸法に等しくなり、その技術レベルで最大の力
を出す静電アクチュエータを実現できる。図４（ｃ）は
図４（ｂ）で用意した構造を、反応性イオンエッチング
による異方性加工で、静電型微小アクチュエータ上部の
シリコン窒化膜３５をマスクにしてシリコン基板３１上
に成長したシリコン酸化膜を除去し、さらに上部のシリ
コン窒化膜３５を除去し、最後にシリコン基板３１をヒ
ドラジン系のエッチング液で取り除き静電型微小アクチ
ュエータをシリコン基板３１から分離させることによ
り、最終的な構造を形成した状態を示す。このような方
法で構造を形成することにより、最小電極間隔は最小加
工寸法に等しくでき、従来報に比較して最低でも４倍以
上の高性能化を達成したした、高性能な静電型微小アク
チュエータを実現可能である。
【００１１】以上の実施例では電極は多結晶シリコンか
らなり、また絶縁体はシリコンの酸化物、窒化物等、シ
リコン化合物からなる絶縁体で形成されている例を開示
したが、本発明を効果的に実施するためには、これらの
材料に限らないことは言うまでもなく、例えば電極は金
属、不純物を大量にドープした半導体等の導電体からな
り、また絶縁体は少なくとも一種類以上の金属、半導体
等の酸化物、窒化物等からなる誘電体で形成されている
構造でも同様の効果を発揮する。
らなり、また絶縁体はシリコンの酸化物、窒化物等、シ
リコン化合物からなる絶縁体で形成されている例を開示
したが、本発明を効果的に実施するためには、これらの
材料に限らないことは言うまでもなく、例えば電極は金
属、不純物を大量にドープした半導体等の導電体からな
り、また絶縁体は少なくとも一種類以上の金属、半導体
等の酸化物、窒化物等からなる誘電体で形成されている
構造でも同様の効果を発揮する。
【００１２】
【発明の効果】以上の実施例から明らかなように、本発
明によれば、従来方法では不可能であった、静電型アク
チュエータの電極間隔を最小加工寸法まで縮小すること
を可能にし、従来方法に比して約４倍という高性能化を
実現でき、その工学的効果は大である。
明によれば、従来方法では不可能であった、静電型アク
チュエータの電極間隔を最小加工寸法まで縮小すること
を可能にし、従来方法に比して約４倍という高性能化を
実現でき、その工学的効果は大である。
【図１】本発明の原理を説明する図。
【図２】従来技術を示す図。
【図３】本発明の実施例を示す図。
【図４】本発明の他の実施例を示す図。
１，１１，２１，３１…基板、２，４，５，１２，１
４，２２，２４，２５，３２，３４，３５…絶縁体、
３，１３，２３，３３…導電体。
４，２２，２４，２５，３２，３４，３５…絶縁体、
３，１３，２３，３３…導電体。
Claims (5)
- 【請求項１】少なくとも複数の、断面がほぼ矩形な電極
からなり、前記電極が最小加工寸法の幅を持ち、前記電
極間の距離が実質上最小加工寸法の幅を持ち、かつ前記
電極の厚さよりも小さく、かつ前記電極部分が、実質上
絶縁体で覆われていることを特徴とする静電型微小アク
チュエータ。 - 【請求項２】前記電極は多結晶シリコンからなり、また
前記絶縁体はシリコンの酸化物、窒化物等、シリコン化
合物からなる絶縁体で形成されていることを特徴とする
請求項１に記載の静電型微小アククエータ。 - 【請求項３】前記電極は金属、不純物を大量にドープし
た半導体等の導電体からなり、また前記絶縁体は少なく
とも一種類以上の金属、半導体等の酸化物、窒化物等か
らなる誘電体で形成されていることを特徴とする請求項
１に記載の静電型微小アククエータ。 - 【請求項４】シリコン基板上にシリコン酸化物、あるい
は窒化物等、シリコン化合物からなる絶縁体薄膜を堆積
する工程と、多結晶シリコンを堆積する工程と、シリコ
ン酸化物、あるいは窒化物等、シリコン化合物からなる
絶縁体薄膜を再び堆積する工程と、これらの三層の薄膜
を所定の微小寸法に加工する工程と、さらにシリコン酸
化物、あるいは窒化物等、シリコン化合物からなる絶縁
体薄膜をコンフォーマルに堆積する工程と、前記コンフ
ォーマルに堆積した絶縁体薄膜を、異方性に加工し、前
記多結晶シリコン薄膜側面に前記コンフォーマルに堆積
した絶縁体薄膜を残す工程を少なくとも含むことを特徴
とする静電型微小アクチュエータの製造方法。 - 【請求項５】基板上に少なくとも一種類以上の金属ある
いは半導体の酸化物、あるいは窒化物等の誘電体薄膜を
堆積する工程と、金属、不純物を大量にドープした半導
体等の導電体を堆積する工程と、再び少なくとも一種類
以上の金属あるいは半導体の酸化物、あるいは窒化物等
の誘電体薄膜を堆積する工程と、これらの三層の薄膜を
所定の微小寸法に加工する工程と、さらに少なくとも一
種類以上の金属あるいは半導体の酸化物、あるいは窒化
物等の誘電体薄膜をコンフォーマルに堆積する工程と、
前記コンフォーマルに堆積した誘電体薄膜を、異方性に
加工し、前記金属、不純物を大量にドープした半導体等
の導電体側面に前記コンフォーマルに堆積した誘電体薄
膜を残す工程を少なくとも含むことを特徴とする請求項
４記載の静電型微小アクチュエータの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13643897A JPH10337049A (ja) | 1997-05-27 | 1997-05-27 | 静電型微小アクチュエータとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13643897A JPH10337049A (ja) | 1997-05-27 | 1997-05-27 | 静電型微小アクチュエータとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10337049A true JPH10337049A (ja) | 1998-12-18 |
Family
ID=15175137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13643897A Pending JPH10337049A (ja) | 1997-05-27 | 1997-05-27 | 静電型微小アクチュエータとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10337049A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007044804A (ja) * | 2005-08-09 | 2007-02-22 | Aoi Electronics Co Ltd | ナノピンセット装置および微小試料の把持方法 |
| US7339383B2 (en) | 2004-07-16 | 2008-03-04 | Aoi Electronics Co., Ltd. | Nanogripper device having length measuring function and method for length measurement executed with nanogripper device having length measuring function |
| US7489143B2 (en) | 2004-07-16 | 2009-02-10 | Aoi Electronics Co., Ltd. | Nanogripper device and method for detecting that a sample is gripped by nanogripper device |
| JP2010175521A (ja) * | 2009-02-02 | 2010-08-12 | Fujifilm Corp | 振動モードセンサフィルム及び振動モードアクチュエータフィルム並びに振動抑制フィルム |
-
1997
- 1997-05-27 JP JP13643897A patent/JPH10337049A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7339383B2 (en) | 2004-07-16 | 2008-03-04 | Aoi Electronics Co., Ltd. | Nanogripper device having length measuring function and method for length measurement executed with nanogripper device having length measuring function |
| US7489143B2 (en) | 2004-07-16 | 2009-02-10 | Aoi Electronics Co., Ltd. | Nanogripper device and method for detecting that a sample is gripped by nanogripper device |
| JP2007044804A (ja) * | 2005-08-09 | 2007-02-22 | Aoi Electronics Co Ltd | ナノピンセット装置および微小試料の把持方法 |
| JP2010175521A (ja) * | 2009-02-02 | 2010-08-12 | Fujifilm Corp | 振動モードセンサフィルム及び振動モードアクチュエータフィルム並びに振動抑制フィルム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7932182B2 (en) | Creating novel structures using deep trenching of oriented silicon substrates | |
| JPH02102557A (ja) | 半導体装置の製造方法 | |
| US4053349A (en) | Method for forming a narrow gap | |
| JPH06151747A (ja) | 半導体装置の製造方法 | |
| JPH02295172A (ja) | Ｅｐｒｏｍセルアレイの製造方法 | |
| KR930006729B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP3033114B2 (ja) | 半導体領域を横方向に分離した素子およびその製法 | |
| JP3954095B2 (ja) | マイクロ電子素子およびその製造方法 | |
| JPH10337049A (ja) | 静電型微小アクチュエータとその製造方法 | |
| JP2571004B2 (ja) | 薄膜トランジスタ | |
| US5314836A (en) | Method of making a single electrode level CCD | |
| JP4476549B2 (ja) | 薄膜構造体の製造方法、及び加速度センサの製造方法 | |
| JPS6214107B2 (ja) | ||
| US5298448A (en) | Method of making two-phase buried channel planar gate CCD | |
| JPH02100358A (ja) | 半導体記憶装置およびその製造方法 | |
| JP2904107B2 (ja) | 電荷転送装置の製造方法 | |
| JP3016177B2 (ja) | 半導体センサにおける波状支持部材の製造方法 | |
| JPS61225851A (ja) | 半導体装置及びその製造方法 | |
| KR100465914B1 (ko) | 미소 구동기 제조방법 | |
| JPS60224242A (ja) | 半導体装置の製造方法 | |
| JPS63122239A (ja) | 半導体装置の製造方法 | |
| JPS63128642A (ja) | 半導体装置の製造方法 | |
| JPS61231722A (ja) | 半導体装置の製造方法 | |
| JPS63116466A (ja) | 電荷結合デバイスの電極形成方法 | |
| KR100261993B1 (ko) | 메탈라인을 이용한 캐패시터 제조방법 |