JPH10335519A - 半導体装置の金属配線の構造及び金属配線の形成方法 - Google Patents
半導体装置の金属配線の構造及び金属配線の形成方法Info
- Publication number
- JPH10335519A JPH10335519A JP10050416A JP5041698A JPH10335519A JP H10335519 A JPH10335519 A JP H10335519A JP 10050416 A JP10050416 A JP 10050416A JP 5041698 A JP5041698 A JP 5041698A JP H10335519 A JPH10335519 A JP H10335519A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- forming
- metal wiring
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 110
- 239000002184 metal Substances 0.000 claims abstract description 110
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 23
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 23
- 230000004888 barrier function Effects 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000002844 melting Methods 0.000 claims description 11
- 230000008018 melting Effects 0.000 claims description 9
- 239000003870 refractory metal Substances 0.000 claims description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 6
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 abstract description 2
- 238000000576 coating method Methods 0.000 abstract description 2
- 150000002739 metals Chemical class 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 6
- 239000010408 film Substances 0.000 description 18
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 7
- 239000005380 borophosphosilicate glass Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 238000011534 incubation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005289 physical deposition Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 金属配線層の電気的な特性を向上させること
ができる半導体装置の金属配線構造を提供する。 【解決手段】 平坦化膜の上に形成させる金属層を、従
来のようにバリヤ金属層を形成させてその上に形成させ
るのではなく、平坦化膜の上のバリヤ金属層を全部除去
して、その上に高融点金属層を形成させ、その上に金属
層を形成させた。
ができる半導体装置の金属配線構造を提供する。 【解決手段】 平坦化膜の上に形成させる金属層を、従
来のようにバリヤ金属層を形成させてその上に形成させ
るのではなく、平坦化膜の上のバリヤ金属層を全部除去
して、その上に高融点金属層を形成させ、その上に金属
層を形成させた。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に電気的特性を向上させることができる金属配線
の構造及びその形成方法に関する。
し、特に電気的特性を向上させることができる金属配線
の構造及びその形成方法に関する。
【０００２】
【従来の技術】一般に、アルミニウムやその合金薄膜
は、電気伝導度が高く、乾式エッチングによるパターン
形成が容易であり、シリコン酸化膜との接着性が優秀で
あり、且つ値段が比較的に安い。そのため、半導体回路
の配線材料として広く使われてきた。しかし、集積回路
の集積度が増加するに伴い、素子の大きさが減少し、配
線が微細化、多層化されるため、凹凸を有する部分やコ
ンタクト或いはビア等の接続孔の内部においてステップ
カバレージが大切になった。金属配線形成方法としてス
パッタリングを適用すれば、上記のように屈曲した部分
ではシャドー効果によって部分的に配線膜の厚さが薄く
形成されるが、特に縦横比が１以上である接続孔で一層
ひどく現れる。このため、この種の物理的堆積方法の代
わりに均一な厚さに配線膜を堆積できる気相成長法（Ｃ
ＶＤ）が導入されて、タングステン膜を減圧ＣＶＤ法で
形成することによりステップカバレージを改善する研究
が進行されたが、タングステン配線膜はアルミニウム配
線膜に比べて比抵抗が２倍以上となるため、配線膜とし
ての適用が難しい。従って、接続孔に金属プラグ層を形
成する方法が開発されている。
は、電気伝導度が高く、乾式エッチングによるパターン
形成が容易であり、シリコン酸化膜との接着性が優秀で
あり、且つ値段が比較的に安い。そのため、半導体回路
の配線材料として広く使われてきた。しかし、集積回路
の集積度が増加するに伴い、素子の大きさが減少し、配
線が微細化、多層化されるため、凹凸を有する部分やコ
ンタクト或いはビア等の接続孔の内部においてステップ
カバレージが大切になった。金属配線形成方法としてス
パッタリングを適用すれば、上記のように屈曲した部分
ではシャドー効果によって部分的に配線膜の厚さが薄く
形成されるが、特に縦横比が１以上である接続孔で一層
ひどく現れる。このため、この種の物理的堆積方法の代
わりに均一な厚さに配線膜を堆積できる気相成長法（Ｃ
ＶＤ）が導入されて、タングステン膜を減圧ＣＶＤ法で
形成することによりステップカバレージを改善する研究
が進行されたが、タングステン配線膜はアルミニウム配
線膜に比べて比抵抗が２倍以上となるため、配線膜とし
ての適用が難しい。従って、接続孔に金属プラグ層を形
成する方法が開発されている。
【０００３】これに対して、ＣＶＤ法でアルミニウムを
主とする配線膜を形成すると、ステップカバレージが改
善するとともに、既存のスパッタリングによるアルミニ
ウム配線膜の技術の周辺関連工程、例えばフォトリソグ
ラフィとの連続性を維持することができて有利である。
ＤＭＡＨ(Dimethylalumiumhydride)又はＤＭＥＡＡ(Dim
ethylethylaminalane)等のソースガスを用いてアルミニ
ウム電導線を形成する場合、絶縁膜上にアルミニウム膜
の核生成のためのインキュベーション(incubation)時間
が長い。全面蒸着のためにはＴｉ／ＴｉＮ等のバリヤ物
質をコリメータを用いたスパッタリング又はＣＶＤ法で
形成してアルミニウム膜の核生成層として適用する必要
がある。
主とする配線膜を形成すると、ステップカバレージが改
善するとともに、既存のスパッタリングによるアルミニ
ウム配線膜の技術の周辺関連工程、例えばフォトリソグ
ラフィとの連続性を維持することができて有利である。
ＤＭＡＨ(Dimethylalumiumhydride)又はＤＭＥＡＡ(Dim
ethylethylaminalane)等のソースガスを用いてアルミニ
ウム電導線を形成する場合、絶縁膜上にアルミニウム膜
の核生成のためのインキュベーション(incubation)時間
が長い。全面蒸着のためにはＴｉ／ＴｉＮ等のバリヤ物
質をコリメータを用いたスパッタリング又はＣＶＤ法で
形成してアルミニウム膜の核生成層として適用する必要
がある。
【０００４】以下、図１〜図２に基づいて従来の技術の
半導体装置の金属配線工程を説明する。図１ａに示すよ
うに、セルトランジスタ等の形成された半導体基板上に
絶縁層１を形成し、その上にＢＰＳＧ等を用いた第１平
坦化用絶縁層２を形成する。次いで、図１ｂに示すよう
に、フォトリソグラフィ工程で第１平坦化用絶縁層２及
び絶縁層１を選択的に除去して、金属配線と下部電導層
とをコンタクトさせるためのコンタクトホール３を形成
する。
半導体装置の金属配線工程を説明する。図１ａに示すよ
うに、セルトランジスタ等の形成された半導体基板上に
絶縁層１を形成し、その上にＢＰＳＧ等を用いた第１平
坦化用絶縁層２を形成する。次いで、図１ｂに示すよう
に、フォトリソグラフィ工程で第１平坦化用絶縁層２及
び絶縁層１を選択的に除去して、金属配線と下部電導層
とをコンタクトさせるためのコンタクトホール３を形成
する。
【０００５】図１ｃに示すように、コンタクトホール３
を含めた全面にＴｉ層４、ＴｉＮ層５を順次に形成す
る。Ｔｉ層４、ＴｉＮ層５は金属配線の電気的特性を向
上させるためのバリヤ層として使用される。次いで、Ｔ
ｉＮ層５上に金属層６を形成し、図１ｄに示すように、
エッチバックしてコンタクトホール３を完全に埋め込む
ように金属プラグ層７を形成する。図２ｅに示すよう
に、金属プラグ層７を含めたＴｉＮ層５上にアルミニウ
ム層８を形成し、その上に反射防止用被覆（ＡＲＣ）用
金属からなるＡＲＣ層９を形成する。ＡＲＣ層９は後続
するフォトリソグラフィ工程によるパターニング時の光
の乱反射を防ぐためのものである。次いで、金属プラグ
層７を介して下部電導層に連結されるＡＲＣ層９、アル
ミニウム層８、ＴｉＮ層５、Ｔｉ層４をフォトリソグラ
フィ工程でパターニングして第１金属配線層１０を形成
する。
を含めた全面にＴｉ層４、ＴｉＮ層５を順次に形成す
る。Ｔｉ層４、ＴｉＮ層５は金属配線の電気的特性を向
上させるためのバリヤ層として使用される。次いで、Ｔ
ｉＮ層５上に金属層６を形成し、図１ｄに示すように、
エッチバックしてコンタクトホール３を完全に埋め込む
ように金属プラグ層７を形成する。図２ｅに示すよう
に、金属プラグ層７を含めたＴｉＮ層５上にアルミニウ
ム層８を形成し、その上に反射防止用被覆（ＡＲＣ）用
金属からなるＡＲＣ層９を形成する。ＡＲＣ層９は後続
するフォトリソグラフィ工程によるパターニング時の光
の乱反射を防ぐためのものである。次いで、金属プラグ
層７を介して下部電導層に連結されるＡＲＣ層９、アル
ミニウム層８、ＴｉＮ層５、Ｔｉ層４をフォトリソグラ
フィ工程でパターニングして第１金属配線層１０を形成
する。
【０００６】図２ｆに示すように、パターニングされた
第１金属配線層１０を含めた全面に平坦化用絶縁層１１
を形成し選択的に除去して、第１金属配線層１０を構成
するＡＲＣ層９が露出されるようにして、ワイヤボンデ
ィングを行うためのビアホール１２を形成する。図２ｇ
に示すように、ビアホール１２を用いたワイヤボンディ
ング工程で第２金属配線層１３を形成する。
第１金属配線層１０を含めた全面に平坦化用絶縁層１１
を形成し選択的に除去して、第１金属配線層１０を構成
するＡＲＣ層９が露出されるようにして、ワイヤボンデ
ィングを行うためのビアホール１２を形成する。図２ｇ
に示すように、ビアホール１２を用いたワイヤボンディ
ング工程で第２金属配線層１３を形成する。
【０００７】
【発明が解決しようとする課題】上記のような従来の技
術の半導体装置の金属配線工程においては、金属プラグ
層を形成するエッチング工程で、ついでに露出されたバ
リヤメタル（コンタクトホール領域を除いた部分の）を
全部除去すれば、後工程でアルミニウム層と平坦化用絶
縁層を構成するＢＰＳＧ層との間の結合が安定的になさ
れるが、エレクトロマイグレーション等の特性が悪くな
る問題があった。また、金属プラグ層を形成するエッチ
ング工程で図２ｄのようにバリヤメタルを除去しなけれ
ば、ワイヤボンディング工程で図２ｇの拡大図に示すよ
うに金属配線に加えられるストレスでＢＰＳＧ層とバリ
ヤメタル層とが互いに分離し、浮き上がる現象が発生す
るため、金属配線の信頼性が低下する問題があった。
術の半導体装置の金属配線工程においては、金属プラグ
層を形成するエッチング工程で、ついでに露出されたバ
リヤメタル（コンタクトホール領域を除いた部分の）を
全部除去すれば、後工程でアルミニウム層と平坦化用絶
縁層を構成するＢＰＳＧ層との間の結合が安定的になさ
れるが、エレクトロマイグレーション等の特性が悪くな
る問題があった。また、金属プラグ層を形成するエッチ
ング工程で図２ｄのようにバリヤメタルを除去しなけれ
ば、ワイヤボンディング工程で図２ｇの拡大図に示すよ
うに金属配線に加えられるストレスでＢＰＳＧ層とバリ
ヤメタル層とが互いに分離し、浮き上がる現象が発生す
るため、金属配線の信頼性が低下する問題があった。
【０００８】本発明は、上記した従来の技術の半導体装
置の金属配線の構造の問題を解決するためになされたも
ので、金属配線層の電気的な特性を向上させることがで
きる半導体装置の金属配線の構造及びその形成方法を提
供することを目的とする。
置の金属配線の構造の問題を解決するためになされたも
ので、金属配線層の電気的な特性を向上させることがで
きる半導体装置の金属配線の構造及びその形成方法を提
供することを目的とする。
【０００９】
【課題を解決するための手段】電気的特性及び信頼性を
向上させるための本発明の半導体装置の金属配線の構造
は、セルトランジスタが形成された半導体基板上に選択
的にコンタクトホールを有して形成される第１平坦化用
絶縁層と、コンタクトホール内にバリヤメタルを介して
埋め込まれる金属プラグ層と、高融点金属層、アルミニ
ウム層、反射防止膜ＡＲＣからなり、金属プラグ層と第
１平坦化用絶縁層との上に選択的に形成される第１金属
配線層と、第１金属配線層上にビアホールを有して形成
される第２平坦化用絶縁層と、第２平坦化用絶縁層のビ
アホールを介して第１金属配線層上に形成される第２金
属配線層とからなることを特徴とする。本発明の半導体
装置の金属配線の形成方法は、複数のセルトランジスタ
の形成された半導体基板上に第１平坦化用絶縁層を形成
する工程と、第１平坦化用絶縁層を選択的に除去してコ
ンタクトホールを形成する工程と、コンタクトホールを
含めた全面にバリヤメタル層を形成し、そのバリヤメタ
ル層上にプラグ形成用金属層を形成する工程と、バリヤ
メタル層とプラグ形成用金属層とをエッチングして金属
プラグ層を形成する工程と、金属プラグ層を含めた第１
平坦化用絶縁層上に高融点金属層、アルミニウム層、反
射防止膜ＡＲＣを順次に形成する工程と、反射防止膜、
アルミニウム層、そして高融点金属層を選択的に除去し
て第１金属配線層を形成する工程と、第１金属配線層を
含めた全面に第２平坦化用絶縁層を形成し選択的に除去
してビアホールを形成する工程と、第１金属配線層上に
前記ビアホールを介して第２金属配線層を形成する工程
とを備えることを特徴とする。
向上させるための本発明の半導体装置の金属配線の構造
は、セルトランジスタが形成された半導体基板上に選択
的にコンタクトホールを有して形成される第１平坦化用
絶縁層と、コンタクトホール内にバリヤメタルを介して
埋め込まれる金属プラグ層と、高融点金属層、アルミニ
ウム層、反射防止膜ＡＲＣからなり、金属プラグ層と第
１平坦化用絶縁層との上に選択的に形成される第１金属
配線層と、第１金属配線層上にビアホールを有して形成
される第２平坦化用絶縁層と、第２平坦化用絶縁層のビ
アホールを介して第１金属配線層上に形成される第２金
属配線層とからなることを特徴とする。本発明の半導体
装置の金属配線の形成方法は、複数のセルトランジスタ
の形成された半導体基板上に第１平坦化用絶縁層を形成
する工程と、第１平坦化用絶縁層を選択的に除去してコ
ンタクトホールを形成する工程と、コンタクトホールを
含めた全面にバリヤメタル層を形成し、そのバリヤメタ
ル層上にプラグ形成用金属層を形成する工程と、バリヤ
メタル層とプラグ形成用金属層とをエッチングして金属
プラグ層を形成する工程と、金属プラグ層を含めた第１
平坦化用絶縁層上に高融点金属層、アルミニウム層、反
射防止膜ＡＲＣを順次に形成する工程と、反射防止膜、
アルミニウム層、そして高融点金属層を選択的に除去し
て第１金属配線層を形成する工程と、第１金属配線層を
含めた全面に第２平坦化用絶縁層を形成し選択的に除去
してビアホールを形成する工程と、第１金属配線層上に
前記ビアホールを介して第２金属配線層を形成する工程
とを備えることを特徴とする。
【００１０】
【発明の実施の形態】以下、添付図面に基づき本発明実
施形態の金属配線の構造及びその形成方法を詳細に説明
する。図３〜図４は、本実施形態の金属配線の工程断面
図である。本実施形態の金属配線は、ビアホールを用い
たワイヤボンディング工程で金属配線と平坦化用絶縁層
のＢＰＳＧ層との分離、すなわち浮き上がり現象を無く
したもので、その構造は以下の通りである。
施形態の金属配線の構造及びその形成方法を詳細に説明
する。図３〜図４は、本実施形態の金属配線の工程断面
図である。本実施形態の金属配線は、ビアホールを用い
たワイヤボンディング工程で金属配線と平坦化用絶縁層
のＢＰＳＧ層との分離、すなわち浮き上がり現象を無く
したもので、その構造は以下の通りである。
【００１１】セルトランジスタ１９を形成させた基板２
０に絶縁層２１を形成させ、その上にＢＰＳＧからなる
第１平坦化用絶縁層２２を形成させる（図３ａ）。その
第１平坦化用絶縁層２２にフォトリソグラフィ工程で第
１平坦化用絶縁層２２及び絶縁層２１を選択的に除去し
て金属配線と下部電導層とをコンタクトさせるコンタク
トホール２３を形成させる（図３ｂ）。このコンタクト
ホールは、トランジスタの一方の不純物拡散領域或いは
他方の不純物拡散領域にコンタクトされる箇所に形成さ
れる。その表面にＴｉ層２４、ＴｉＮ層２５からなるバ
リヤメタルを順次堆積させ、さらにその上に金属層２６
を堆積させる（図３ｃ）。その際、コンタクトホール２
３内にも埋め込まれるようにする。Ｔｉ層２４、ＴｉＮ
層２５は金属配線の電気的特性を向上させるためのバリ
ヤ層として使用する。その金属層２６をエッチングして
コンタクトホール内に金属プラグ層２７が埋め込まれる
ようにする（図３ｄ）。そのエッチングによりＴｉ層２
４、ＴｉＮ層２５を全て除去して第１平坦化用絶縁層２
２を露出させる。もちろん、プラグ層２７が埋め込まれ
ているコンタクトホール内にはＴｉ層２４、ＴｉＮ層２
５は残っている。
０に絶縁層２１を形成させ、その上にＢＰＳＧからなる
第１平坦化用絶縁層２２を形成させる（図３ａ）。その
第１平坦化用絶縁層２２にフォトリソグラフィ工程で第
１平坦化用絶縁層２２及び絶縁層２１を選択的に除去し
て金属配線と下部電導層とをコンタクトさせるコンタク
トホール２３を形成させる（図３ｂ）。このコンタクト
ホールは、トランジスタの一方の不純物拡散領域或いは
他方の不純物拡散領域にコンタクトされる箇所に形成さ
れる。その表面にＴｉ層２４、ＴｉＮ層２５からなるバ
リヤメタルを順次堆積させ、さらにその上に金属層２６
を堆積させる（図３ｃ）。その際、コンタクトホール２
３内にも埋め込まれるようにする。Ｔｉ層２４、ＴｉＮ
層２５は金属配線の電気的特性を向上させるためのバリ
ヤ層として使用する。その金属層２６をエッチングして
コンタクトホール内に金属プラグ層２７が埋め込まれる
ようにする（図３ｄ）。そのエッチングによりＴｉ層２
４、ＴｉＮ層２５を全て除去して第１平坦化用絶縁層２
２を露出させる。もちろん、プラグ層２７が埋め込まれ
ているコンタクトホール内にはＴｉ層２４、ＴｉＮ層２
５は残っている。
【００１２】図４ｅに示すように、金属プラグ層２７を
含めた第１平坦化用絶縁層２２上にＭｏ或いはＴａ等の
高融点金属層２８を形成する。高融点金属層２８は、Ｂ
ＰＳＧ等からなる第１平坦化用絶縁層２２との粘着性が
よく、エレクトロマイグレーション特性が優秀なものを
使用する。高融点金属層２８の代わりに、高融点金属と
類似な特性を有するコバルト、白金、ニッケル等の金属
を使用してもよい。したがって、本発明においては高融
点金属２８としては上記した金属をも含むものと解釈さ
れるべきである。次いで、高融点金属層２８上にアルミ
ニウム層２９を形成する。そして、そのアルミニウム層
２９上にＡＲＣ用金属からなる反射防止膜３０を形成す
る。反射防止膜（ＡＲＣ）３０は後続するフォトリソグ
ラフィ工程を用いたパターニング時の光の乱反射を防ぐ
ためのものである。次いで、金属プラグ層２７を介して
下部電導層に連結される、反射防止膜３０、アルミニウ
ム層２９、そして高融点金属層２８をフォトリソグラフ
ィ工程でパターニングして形成させた第１金属配線層３
１を形成する。
含めた第１平坦化用絶縁層２２上にＭｏ或いはＴａ等の
高融点金属層２８を形成する。高融点金属層２８は、Ｂ
ＰＳＧ等からなる第１平坦化用絶縁層２２との粘着性が
よく、エレクトロマイグレーション特性が優秀なものを
使用する。高融点金属層２８の代わりに、高融点金属と
類似な特性を有するコバルト、白金、ニッケル等の金属
を使用してもよい。したがって、本発明においては高融
点金属２８としては上記した金属をも含むものと解釈さ
れるべきである。次いで、高融点金属層２８上にアルミ
ニウム層２９を形成する。そして、そのアルミニウム層
２９上にＡＲＣ用金属からなる反射防止膜３０を形成す
る。反射防止膜（ＡＲＣ）３０は後続するフォトリソグ
ラフィ工程を用いたパターニング時の光の乱反射を防ぐ
ためのものである。次いで、金属プラグ層２７を介して
下部電導層に連結される、反射防止膜３０、アルミニウ
ム層２９、そして高融点金属層２８をフォトリソグラフ
ィ工程でパターニングして形成させた第１金属配線層３
１を形成する。
【００１３】図４ｆに示すように、パターニングされた
第１金属配線層３１を含めた全面に第２平坦化用絶縁層
３１を形成し、選択的に除去して第１金属配線層３１の
反射防止膜３０が露出されるようにして、ワイヤボンデ
ィングを行うためのビアホール３２を形成する。次い
で、図４ｇに示すように、ビアホール３２を用いたワイ
ヤボンディング工程で第２金属配線層３４を形成する。
上記実施形態においては、第１平坦化用絶縁層２２の上
に形成させる第１金属配線層３１が高融点金属２８の上
に形成され、この高融点金属２８は第１平坦化用絶縁層
２２と粘着性が良いので、図４ｇの拡大図に示すよう
に、ワイヤボンディング工程時に金属配線にストレスが
加えられても、配線層３１が絶縁層２２から浮き上がる
現象が生じなくなる。
第１金属配線層３１を含めた全面に第２平坦化用絶縁層
３１を形成し、選択的に除去して第１金属配線層３１の
反射防止膜３０が露出されるようにして、ワイヤボンデ
ィングを行うためのビアホール３２を形成する。次い
で、図４ｇに示すように、ビアホール３２を用いたワイ
ヤボンディング工程で第２金属配線層３４を形成する。
上記実施形態においては、第１平坦化用絶縁層２２の上
に形成させる第１金属配線層３１が高融点金属２８の上
に形成され、この高融点金属２８は第１平坦化用絶縁層
２２と粘着性が良いので、図４ｇの拡大図に示すよう
に、ワイヤボンディング工程時に金属配線にストレスが
加えられても、配線層３１が絶縁層２２から浮き上がる
現象が生じなくなる。
【００１４】
【発明の効果】このように本発明の半導体装置の金属配
線の構造においては、金属配線を［高融点金属＋アルミ
ニウム層＋ＡＲＣ層］の構造にしたので、金属配線とそ
れが重ねられる絶縁層との間に剥離が生じることがな
く、したがって、特性に優れた半導体装置とすることが
できる。また、本発明は、バリヤ層をコンタクトホール
の内部にのみ形成されるようにして、金属配線と平坦化
用絶縁層との間にバリヤ層を形成させていないので、浮
き上がり現象を防止する効果がある。さらに、高融点金
属として、コバルト、白金、ニッケル、Ｍｏ，Ｔａを使
用するとエレクトロマイグレーション特性がよいため、
金属配線の信頼性を向上させる効果がある。さらに、本
発明方法は、従来の方法に比べて、高融点金属層を形成
させる工程が増えただけで特に複雑な工程を必要としな
いので、ほとんど従来と変わることはない。
線の構造においては、金属配線を［高融点金属＋アルミ
ニウム層＋ＡＲＣ層］の構造にしたので、金属配線とそ
れが重ねられる絶縁層との間に剥離が生じることがな
く、したがって、特性に優れた半導体装置とすることが
できる。また、本発明は、バリヤ層をコンタクトホール
の内部にのみ形成されるようにして、金属配線と平坦化
用絶縁層との間にバリヤ層を形成させていないので、浮
き上がり現象を防止する効果がある。さらに、高融点金
属として、コバルト、白金、ニッケル、Ｍｏ，Ｔａを使
用するとエレクトロマイグレーション特性がよいため、
金属配線の信頼性を向上させる効果がある。さらに、本
発明方法は、従来の方法に比べて、高融点金属層を形成
させる工程が増えただけで特に複雑な工程を必要としな
いので、ほとんど従来と変わることはない。
【図１】 従来の技術の半導体装置の金属配線の工程断
面図。
面図。
【図２】 従来の技術の半導体装置の金属配線の工程断
面図。
面図。
【図３】 本発明実施形態の半導体装置の金属配線の工
程断面図。
程断面図。
【図４】 本発明実施形態の半導体装置の金属配線の工
程断面図。
程断面図。
１９ セルトランジスタ ２０ 半導体基板 ２１ 絶縁層 ２２ 第１平坦化用絶縁層 ２３ コンタクトホール ２４ Ｔｉ層 ２５ ＴｉＮ層 ２６ 金属層 ２７ 金属プラグ層 ２８ 高融点(refractory)金属層 ２９ アルミニウム層 ３０ 反射防止膜（ＡＲＣ） ３１ 第１金属配線層 ３２ 第２平坦化用絶縁層 ３３ ビアホール ３４ 第２金属配線層
Claims (4)
- 【請求項１】 セルトランジスタが形成された半導体基
板上に選択的にコンタクトホールを有して形成される第
１平坦化用絶縁層と、 コンタクトホール内にバリヤメタルを介して埋め込まれ
る金属プラグ層と、 高融点金属層、アルミニウム層、反射防止膜ＡＲＣから
なり、金属プラグ層と第１平坦化用絶縁層との上に選択
的に形成される第１金属配線層と、 前記第１金属配線層上にビアホールを有して形成される
第２平坦化用絶縁層と、 前記第２平坦化用絶縁層のビアホールを介して第１金属
配線層上に形成される第２金属配線層と、からなること
を特徴とする半導体装置の金属配線構造。 - 【請求項２】 高融点金属層は、コバルト、白金、ニッ
ケル、Ｍｏ、Ｔａのうち１つであることを特徴とする請
求項１に記載の半導体装置の金属配線構造。 - 【請求項３】 前記反射防止膜は、Ｔｉ或いはＴｉＷで
あることを特徴とする請求項１に記載の半導体装置の金
属配線構造。 - 【請求項４】 複数のセルトランジスタが形成された半
導体基板上に第１平坦化用絶縁層を形成する工程と、 前記第１平坦化用絶縁層を選択的に除去してコンタクト
ホールを形成する工程と、 前記コンタクトホールを含めた全面にバリヤメタル層を
形成し、そのバリヤメタル層上にプラグ形成用金属層を
形成する工程と、 前記バリヤメタル層とプラグ形成用金属層とをエッチン
グして金属プラグ層を形成する工程と、 前記金属プラグ層を含めた第１平坦化用絶縁層上に高融
点金属層、アルミニウム層、反射防止膜ＡＲＣを順次に
形成する工程と、 前記反射防止膜、アルミニウム層、そして高融点金属層
を選択的に除去して第１金属配線層を形成する工程と、 前記第１金属配線層を含めた全面に第２平坦化用絶縁層
を形成し、選択的に除去してビアホールを形成する工程
と、 前記第１金属配線層上に前記ビアホールを介して第２金
属配線層を形成する工程と、を備えることを特徴とする
半導体装置の金属配線の形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970019802A KR100236093B1 (ko) | 1997-05-21 | 1997-05-21 | 반도체 소자의 금속 배선 구조 및 그의 제조 방법 |
| KR19802/1997 | 1997-05-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10335519A true JPH10335519A (ja) | 1998-12-18 |
Family
ID=19506576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10050416A Pending JPH10335519A (ja) | 1997-05-21 | 1998-03-03 | 半導体装置の金属配線の構造及び金属配線の形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH10335519A (ja) |
| KR (1) | KR100236093B1 (ja) |
-
1997
- 1997-05-21 KR KR1019970019802A patent/KR100236093B1/ko not_active IP Right Cessation
-
1998
- 1998-03-03 JP JP10050416A patent/JPH10335519A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980084133A (ko) | 1998-12-05 |
| KR100236093B1 (ko) | 1999-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100215846B1 (ko) | 반도체장치의 배선형성방법 | |
| US6265313B1 (en) | Method of manufacturing copper interconnect | |
| JP5739434B2 (ja) | 銅プラグを有する半導体デバイスおよびデバイスを形成するための方法 | |
| JP3104534B2 (ja) | 半導体装置とその製法 | |
| JP3012187B2 (ja) | 半導体装置の製造方法 | |
| US20010036734A1 (en) | Method of formation of conductive lines on integrated circuits | |
| JPH05234935A (ja) | 半導体装置及びその製造方法 | |
| JP2000243836A (ja) | 半導体素子の配線形成方法 | |
| US5948705A (en) | Method of forming interconnection line | |
| JP3415081B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH10335519A (ja) | 半導体装置の金属配線の構造及び金属配線の形成方法 | |
| JP3597379B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR100195330B1 (ko) | 반도체 집적회로 배선구조 및 그의 형성방법 | |
| JP3745460B2 (ja) | 半導体装置の配線形成方法 | |
| JPH05114578A (ja) | 半導体装置及びその製造方法 | |
| JPH05283536A (ja) | 半導体装置のコンタクトホール埋め込み方法 | |
| JP3035945B2 (ja) | 半導体装置 | |
| KR100396687B1 (ko) | 반도채장치의금속배선형성방법 | |
| KR100268899B1 (ko) | 반도체소자의금속배선및그형성방법 | |
| KR100197665B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH08203899A (ja) | 半導体装置の製造方法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| KR100223748B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR0179275B1 (ko) | 반도체소자의 금속배선 구조 및 형성방법 | |
| KR0152922B1 (ko) | 반도체 소자의 배선 형성방법 |