JPH10333650A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPH10333650A JPH10333650A JP9154603A JP15460397A JPH10333650A JP H10333650 A JPH10333650 A JP H10333650A JP 9154603 A JP9154603 A JP 9154603A JP 15460397 A JP15460397 A JP 15460397A JP H10333650 A JPH10333650 A JP H10333650A
- Authority
- JP
- Japan
- Prior art keywords
- image
- signal
- display
- display device
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0232—Special driving of display border areas
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/005—Adapting incoming signals to the display format of the display terminal
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 異なる規格の信号による画像を表示する表示
装置を提供する。 【解決手段】 アクティブマトリクス型表示装置におい
て、ソース側駆動回路およびゲイト線側駆動回路に設け
られた書き込み制御回路によって、シフトレジスタの出
力信号を選択的にソース線およびゲイト線に供給する。
このことによって、画像の非表示部を明確にすることが
でき、良好な画像表示が行なえる。
装置を提供する。 【解決手段】 アクティブマトリクス型表示装置におい
て、ソース側駆動回路およびゲイト線側駆動回路に設け
られた書き込み制御回路によって、シフトレジスタの出
力信号を選択的にソース線およびゲイト線に供給する。
このことによって、画像の非表示部を明確にすることが
でき、良好な画像表示が行なえる。
Description
【０００１】
【０００２】本発明は、マトリクス状に配置された画素
により画像の表示を行う表示装置およびその表示方法に
関する。特に、アクティブマトリクス型の液晶表示装置
およびＥＬ表示装置に関する。
により画像の表示を行う表示装置およびその表示方法に
関する。特に、アクティブマトリクス型の液晶表示装置
およびＥＬ表示装置に関する。
【０００３】
【０００４】最近、安価なガラス基板上に半導体薄膜を
形成した半導体装置、例えば薄膜トランジスタ（ＴＦ
Ｔ）を作製する技術が急速に発達してきている。その理
由は、アクティブマトリクス型液晶表示装置の需要が高
まってきたことによる。
形成した半導体装置、例えば薄膜トランジスタ（ＴＦ
Ｔ）を作製する技術が急速に発達してきている。その理
由は、アクティブマトリクス型液晶表示装置の需要が高
まってきたことによる。
【０００５】アクティブマトリクス型液晶表示装置は、
マトリクス状に配置された数十〜数百万個もの画素領域
にそれぞれＴＦＴが配置され、各画素電極に出入りする
電荷をＴＦＴのスイッチング機能により制御するもので
ある。
マトリクス状に配置された数十〜数百万個もの画素領域
にそれぞれＴＦＴが配置され、各画素電極に出入りする
電荷をＴＦＴのスイッチング機能により制御するもので
ある。
【０００６】図１に従来のアクティブマトリクス型の液
晶表示装置の構成を示す。シフトレジスタやバッファ回
路は一般に周辺駆動回路と総称され、近年、アクティブ
マトリクス回路と同一基板上に一体形成される。
晶表示装置の構成を示す。シフトレジスタやバッファ回
路は一般に周辺駆動回路と総称され、近年、アクティブ
マトリクス回路と同一基板上に一体形成される。
【０００７】アクティブマトリクス回路には、ガラス基
板上に形成されたアモルファスシリコンを利用した薄膜
トランジスタが配置されている。
板上に形成されたアモルファスシリコンを利用した薄膜
トランジスタが配置されている。
【０００８】また、基板として石英を利用し、多結晶珪
素膜でもって薄膜トランジスタを作製する構成も知られ
ている。この場合、周辺駆動回路もアクティブマトリク
ス回路も石英基板上に形成される薄膜トランジスタでも
って構成される。
素膜でもって薄膜トランジスタを作製する構成も知られ
ている。この場合、周辺駆動回路もアクティブマトリク
ス回路も石英基板上に形成される薄膜トランジスタでも
って構成される。
【０００９】また、レーザーアニール等の技術を利用す
ることにより、ガラス基板上に結晶性珪素膜を用いた薄
膜トランジスタを作製する技術も知られている。この技
術を利用すると、ガラス基板にアクティブマトリクス回
路と周辺駆動回路とを集積化することができる。
ることにより、ガラス基板上に結晶性珪素膜を用いた薄
膜トランジスタを作製する技術も知られている。この技
術を利用すると、ガラス基板にアクティブマトリクス回
路と周辺駆動回路とを集積化することができる。
【００１０】図１に示すような構成においては、ソース
線側駆動回路のシフトレジスタ回路（水平走査用のシフ
トレジスタ）からの信号により、画像信号線に供給され
る画像信号が（Ｂ）に示すようなタイミングで選択され
る。そして対応するソース信号線に所定の画像信号が供
給される。
線側駆動回路のシフトレジスタ回路（水平走査用のシフ
トレジスタ）からの信号により、画像信号線に供給され
る画像信号が（Ｂ）に示すようなタイミングで選択され
る。そして対応するソース信号線に所定の画像信号が供
給される。
【００１１】ソース信号線に供給された画像信号は、画
素の薄膜トランジスタにより選択され、所定の画素電極
に書き込まれる。
素の薄膜トランジスタにより選択され、所定の画素電極
に書き込まれる。
【００１２】画素の薄膜トランジスタは、図示しないゲ
イト線側駆動回路のシフトレジスタ（垂直走査用のシフ
トレジスタ）からゲイト信号線を介して供給される選択
信号により動作する。
イト線側駆動回路のシフトレジスタ（垂直走査用のシフ
トレジスタ）からゲイト信号線を介して供給される選択
信号により動作する。
【００１３】この動作をソース線側駆動回路のシフトレ
ジスタからの信号とゲイト線側駆動回路のシフトレジス
タからの信号により、適当なタイミング設定により順次
繰り返し行うことによって、マトリクス状に配置された
各画素に順次情報が書き込まる。
ジスタからの信号とゲイト線側駆動回路のシフトレジス
タからの信号により、適当なタイミング設定により順次
繰り返し行うことによって、マトリクス状に配置された
各画素に順次情報が書き込まる。
【００１４】１画面分の画像情報を書き込んだら、次の
画面の画像情報の書込みを行う。こうして画像の表示が
次々に行われる。普通、この１画面分の情報の書込み
は、１秒間に３０回、あるいは６０回行われる。
画面の画像情報の書込みを行う。こうして画像の表示が
次々に行われる。普通、この１画面分の情報の書込み
は、１秒間に３０回、あるいは６０回行われる。
【００１５】
【００１６】近年、情報量の急激な増加に伴い、表示容
量の増大化および表示解像度の高精細化が図られてき
た。ここで、一般に用いられているコンピュータの表示
解像度の例を、画素数と規格名とによって下記に示す。
量の増大化および表示解像度の高精細化が図られてき
た。ここで、一般に用いられているコンピュータの表示
解像度の例を、画素数と規格名とによって下記に示す。
【００１７】 画素数（横×縦） ： 規格名 ６４０×４００ ： ＥＧＡ ６４０×４８０ ： ＶＧＡ ８００×６００ ： ＳＶＧＡ １０２４×７６８ ： ＸＧＡ １２８０×１０２４ ： ＳＸＧＡ
【００１８】最近では、パーソナルコンピュータの分野
においても、ディスプレイ上で性格の異なる複数の表示
を行うソフトウェアが普及しているため、ＶＧＡやＳＶ
ＧＡ規格よりも、さらに表示解像度の高いＸＧＡやＳＸ
ＧＡ規格に対応する表示装置へと移行してきている。
においても、ディスプレイ上で性格の異なる複数の表示
を行うソフトウェアが普及しているため、ＶＧＡやＳＶ
ＧＡ規格よりも、さらに表示解像度の高いＸＧＡやＳＸ
ＧＡ規格に対応する表示装置へと移行してきている。
【００１９】また、上記の表示解像度の高い液晶表示装
置が、パーソナルコンピュータにおけるデータ信号の表
示以外にテレビジョン信号の表示にも用いられるように
なってきた。
置が、パーソナルコンピュータにおけるデータ信号の表
示以外にテレビジョン信号の表示にも用いられるように
なってきた。
【００２０】テレビジョン信号には、大きく分類して、
ＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方式がある。Ｎ
ＴＳＣ方式は走査線数５２５本（有効走査線数約４８０
本）の解像度を有する。ＰＡＬ方式およびＳＥＣＡＭ方
式は走査線数６２５本（有効走査線数５７６本）の解像
度を有する。
ＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方式がある。Ｎ
ＴＳＣ方式は走査線数５２５本（有効走査線数約４８０
本）の解像度を有する。ＰＡＬ方式およびＳＥＣＡＭ方
式は走査線数６２５本（有効走査線数５７６本）の解像
度を有する。
【００２１】上述したＳＶＧＡ、ＸＧＡやＳＸＧＡ規格
に対応する液晶表示装置上に、ＮＴＳＣ方式、ＰＡＬ方
式やＳＥＣＡＭ方式のテレビジョン信号による画像を表
示する場合、これらの解像度の違いにより画像非表示部
（無画部）が必要となってくる。
に対応する液晶表示装置上に、ＮＴＳＣ方式、ＰＡＬ方
式やＳＥＣＡＭ方式のテレビジョン信号による画像を表
示する場合、これらの解像度の違いにより画像非表示部
（無画部）が必要となってくる。
【００２２】ここで、図２を参照する。図２は、ＸＧＡ
規格に対応する周辺駆動回路一体型の液晶表示装置の概
略図である。図２（Ａ）において、２０１はソース側駆
動回路である。２０２はゲイト線側駆動回路である。２
０３はＴＦＴアクティブマトリクス回路部である。図２
（Ｂ）において、２０７はソース側駆動回路である。２
０８はゲイト線側駆動回路である。２０９はＴＦＴアク
ティブマトリクス回路部である。
規格に対応する周辺駆動回路一体型の液晶表示装置の概
略図である。図２（Ａ）において、２０１はソース側駆
動回路である。２０２はゲイト線側駆動回路である。２
０３はＴＦＴアクティブマトリクス回路部である。図２
（Ｂ）において、２０７はソース側駆動回路である。２
０８はゲイト線側駆動回路である。２０９はＴＦＴアク
ティブマトリクス回路部である。
【００２３】ＸＧＡ規格に対応する液晶表示装置にＰＡ
Ｌ方式のテレビジョン信号による画像を表示する場合、
図２（Ａ）に示すように、画像表示部２０４と、画像非
表示部２０５および２０６とが必要となる。
Ｌ方式のテレビジョン信号による画像を表示する場合、
図２（Ａ）に示すように、画像表示部２０４と、画像非
表示部２０５および２０６とが必要となる。
【００２４】また、ＸＧＡ規格に対応する液晶表示装置
にＮＴＳＣ方式のテレビジョン信号による画像を表示す
る場合、図２（Ｂ）に示すように、画像表示部２１０
と、画像非表示部２１１とが必要となる。
にＮＴＳＣ方式のテレビジョン信号による画像を表示す
る場合、図２（Ｂ）に示すように、画像表示部２１０
と、画像非表示部２１１とが必要となる。
【００２５】画像非表示部２０５、２０６および２１１
は、画像表示部２０４および２１０との差異を明確にす
るため完全な黒色表示とすることが望ましい。
は、画像表示部２０４および２１０との差異を明確にす
るため完全な黒色表示とすることが望ましい。
【００２６】従来、このような画像非表示部を黒色表示
とする試みがなされてきた。しかし、従来の技術では、
画像非表示部を完全な黒色表示とすることは困難であっ
た。その結果、画質の低下が生じていた。
とする試みがなされてきた。しかし、従来の技術では、
画像非表示部を完全な黒色表示とすることは困難であっ
た。その結果、画質の低下が生じていた。
【００２７】また、ＸＧＡ規格に対応する液晶表示装置
にテレビジョン信号による画像を表示する別の方法とし
て、テレビジョン信号を、一旦パーソナルコンピュータ
など取り込み、ＸＧＡ規格に対応する信号に変換、加工
した後で液晶表示装置の駆動回路へ入力するといった方
法がある。この場合、テレビジョン信号を変換、加工す
る装置あるいは回路が別途必要となる。また、テレビジ
ョン信号が、このような装置あるいは回路を通ることに
よって、信号の減衰、あるいは劣化が生じ、結果として
画質の低下につながっていた。
にテレビジョン信号による画像を表示する別の方法とし
て、テレビジョン信号を、一旦パーソナルコンピュータ
など取り込み、ＸＧＡ規格に対応する信号に変換、加工
した後で液晶表示装置の駆動回路へ入力するといった方
法がある。この場合、テレビジョン信号を変換、加工す
る装置あるいは回路が別途必要となる。また、テレビジ
ョン信号が、このような装置あるいは回路を通ることに
よって、信号の減衰、あるいは劣化が生じ、結果として
画質の低下につながっていた。
【００２８】
【００２９】本発明のある実施態様によると、複数のＴ
ＦＴと、前記複数のＴＦＴの動作タイミングを決定する
信号を発生する信号発生手段と、前記動作タイミングを
決定する信号の出力を制御する書き込み制御手段と、前
記動作タイミングを決定する信号に基づいて外部からの
画像信号を前記ＴＦＴに出力する手段と、前記画像信号
に基づく画像を表示する表示手段と、を少なくとも含む
表示装置であって、前記画像信号は複数の画像規格から
一つが選択され、前記表示手段は複数の画像規格の表示
を行うために画像表示部と画像非表示部とを有し、前記
書き込み制御手段は前記表示手段の前記画像表示部と前
記画像非表示部との割合を制御する表示装置が提供され
る。このことによって上記目的が達成される。。
ＦＴと、前記複数のＴＦＴの動作タイミングを決定する
信号を発生する信号発生手段と、前記動作タイミングを
決定する信号の出力を制御する書き込み制御手段と、前
記動作タイミングを決定する信号に基づいて外部からの
画像信号を前記ＴＦＴに出力する手段と、前記画像信号
に基づく画像を表示する表示手段と、を少なくとも含む
表示装置であって、前記画像信号は複数の画像規格から
一つが選択され、前記表示手段は複数の画像規格の表示
を行うために画像表示部と画像非表示部とを有し、前記
書き込み制御手段は前記表示手段の前記画像表示部と前
記画像非表示部との割合を制御する表示装置が提供され
る。このことによって上記目的が達成される。。
【００３０】前記画像非表示部は、黒色を表示するよう
にしてもよい。
にしてもよい。
【００３１】前記信号発生手段はシフトレジスタ回路で
あって、前記画像規格を変化させても前記シフトレジス
タ回路の動作は変化しないようにしてもよい
あって、前記画像規格を変化させても前記シフトレジス
タ回路の動作は変化しないようにしてもよい
【００３２】前記画像規格は、テレビジョン信号、コン
ピュータからのデータ信号のうちの一つであってもよ
い。
ピュータからのデータ信号のうちの一つであってもよ
い。
【００３３】本発明の別の実施態様によると、シフトレ
ジスタ回路とソース線側書き込み制御回路とスイッチン
グ回路とを少なくとも含むソース線側駆動回路と、シフ
トレジスタ回路とゲイト線側書き込み制御回路とを少な
くとも含むゲイト線側駆動回路と、前記ソース線と前記
ゲイト線との交点付近に配置された少なくとも１つのＴ
ＦＴと、を少なくとも有するアクティブマトリクス基板
と、前記アクティブマトリクス基板に対向する対向基板
と、前記アクティブマトリクス基板と前記対向基板との
間に挟持された、印加電圧によって光学的応答が制御さ
れる表示媒体と、を少なくとも備えた表示装置であっ
て、前記スイッチング回路は、前記ソース線側書き込み
制御回路からの信号によって制御され、かつ複数の画像
規格から選択される画像信号を前記ソース線に出力し、
前記ゲイト側書き込み制御回路からの信号は、ゲイト線
に出力される表示装置が提供される。このことによって
上記目的が達成される。
ジスタ回路とソース線側書き込み制御回路とスイッチン
グ回路とを少なくとも含むソース線側駆動回路と、シフ
トレジスタ回路とゲイト線側書き込み制御回路とを少な
くとも含むゲイト線側駆動回路と、前記ソース線と前記
ゲイト線との交点付近に配置された少なくとも１つのＴ
ＦＴと、を少なくとも有するアクティブマトリクス基板
と、前記アクティブマトリクス基板に対向する対向基板
と、前記アクティブマトリクス基板と前記対向基板との
間に挟持された、印加電圧によって光学的応答が制御さ
れる表示媒体と、を少なくとも備えた表示装置であっ
て、前記スイッチング回路は、前記ソース線側書き込み
制御回路からの信号によって制御され、かつ複数の画像
規格から選択される画像信号を前記ソース線に出力し、
前記ゲイト側書き込み制御回路からの信号は、ゲイト線
に出力される表示装置が提供される。このことによって
上記目的が達成される。
【００３４】上記の表示装置において、前記画像信号を
表示する表示部は、画像表示部と画像非表示部とを含ん
でいてもよい。
表示する表示部は、画像表示部と画像非表示部とを含ん
でいてもよい。
【００３５】前記画像非表示部は、黒色を表示するよう
にしてもよい。
にしてもよい。
【００３６】前記画像規格は、テレビジョン信号、コン
ピュータからのデータ信号のうちの一つであってもよ
い。
ピュータからのデータ信号のうちの一つであってもよ
い。
【００３７】前記印加電圧によって光学的応答が制御さ
れる表示媒体は、液晶、エレクトロルミネセンス素子の
うちの１つであってもよい。
れる表示媒体は、液晶、エレクトロルミネセンス素子の
うちの１つであってもよい。
【００３８】
【００３９】
【００４０】本実施例では、ＸＧＡ規格に対応する液晶
表示装置について説明する。本実施例の液晶表示装置
は、テレビジョン信号（ＮＴＳＣ信号）の画像表示を行
うことができる。なお、本実施例では、テレビジョン信
号およびコンピュータからのデータ信号などの規格を画
像規格と呼ぶ、
表示装置について説明する。本実施例の液晶表示装置
は、テレビジョン信号（ＮＴＳＣ信号）の画像表示を行
うことができる。なお、本実施例では、テレビジョン信
号およびコンピュータからのデータ信号などの規格を画
像規格と呼ぶ、
【００４１】まず図３を参照する。図３は、本実施例に
よる液晶表示装置の簡略回路図である。ソース側駆動回
路３０１は、シフトレジスタ回路３０２、書き込み制御
回路３０３、およびスイッチング回路３０４を有する。
また、ゲイト線側駆動回路３０５は、シフトレジスタ回
路３０６、および書き込み制御回路３０７を有する。
よる液晶表示装置の簡略回路図である。ソース側駆動回
路３０１は、シフトレジスタ回路３０２、書き込み制御
回路３０３、およびスイッチング回路３０４を有する。
また、ゲイト線側駆動回路３０５は、シフトレジスタ回
路３０６、および書き込み制御回路３０７を有する。
【００４２】表示部３０８は、１０２４×７６８画素の
ＴＦＴアクティブマトリクス回路を有する。１０２４×
７６８画素のアクティブマトリクス回路には、（０、
０）、（１、０）のような符号がつけられている。本実
施例では、これらの画素を（０、０）、（１、０）のよ
うに符号で呼ぶことにする。
ＴＦＴアクティブマトリクス回路を有する。１０２４×
７６８画素のアクティブマトリクス回路には、（０、
０）、（１、０）のような符号がつけられている。本実
施例では、これらの画素を（０、０）、（１、０）のよ
うに符号で呼ぶことにする。
【００４３】ソース側駆動回路３０１は、表示部３０８
を構成するＴＦＴのソース線ｓ０〜ｓ１０２３に信号を
供給する。また、ゲイト線側駆動回路３０５は、表示部
３０８を構成するＴＦＴのゲイト線ｇ０〜ｇ７６７に信
号を供給する。
を構成するＴＦＴのソース線ｓ０〜ｓ１０２３に信号を
供給する。また、ゲイト線側駆動回路３０５は、表示部
３０８を構成するＴＦＴのゲイト線ｇ０〜ｇ７６７に信
号を供給する。
【００４４】表示部３０８の各画素は、ＴＦＴのドレイ
ン電極に接続された電極と対向電極との間に表示媒体と
して液晶層が挟持されている
ン電極に接続された電極と対向電極との間に表示媒体と
して液晶層が挟持されている
【００４５】スイッチング回路３０４に外部からＶＩＤ
ＥＯ信号が入力される。
ＥＯ信号が入力される。
【００４６】図４に、本実施例におけるソース側駆動回
路の回路例を示す。シフトレジスタ回路３０２は、複数
のフリップフロップ回路によって構成されている。シフ
トレジスタ回路に入力されるＳＰは、スタートパルスの
略であり、このスタートパルス信号の入力により、シフ
トレジスタが所定のタイミングで動作を開始する。ま
た、シフトレジスタ回路に入力されるＣＬＫは、クロッ
ク信号の略であり、所定のクロック信号がシフトレジス
タに入力される。このシフトレジスタ回路３０２は、ソ
ース信号線に対応した回路に動作タイミングを決定する
信号を供給する機能を有している。本実施例では、シフ
トレジスタ回路３０２の出力信号ｘ０〜ｘ１０２３は、
書き込み制御回路３０３に入力される。
路の回路例を示す。シフトレジスタ回路３０２は、複数
のフリップフロップ回路によって構成されている。シフ
トレジスタ回路に入力されるＳＰは、スタートパルスの
略であり、このスタートパルス信号の入力により、シフ
トレジスタが所定のタイミングで動作を開始する。ま
た、シフトレジスタ回路に入力されるＣＬＫは、クロッ
ク信号の略であり、所定のクロック信号がシフトレジス
タに入力される。このシフトレジスタ回路３０２は、ソ
ース信号線に対応した回路に動作タイミングを決定する
信号を供給する機能を有している。本実施例では、シフ
トレジスタ回路３０２の出力信号ｘ０〜ｘ１０２３は、
書き込み制御回路３０３に入力される。
【００４７】図４に示すように、書き込み制御回路３０
３は、複数のＡＮＤ回路によって構成されている。書き
込み制御回路３０３には、シフトレジスタ回路３０２の
出力信号ｘ０〜ｘ１０２３とＥＮ信号とが入力される。
このＥＮ信号によって、シフトレジスタの出力信号ｘ０
〜ｘ１０２３が、選択的にソース信号線に対応した回路
に動作タイミングを決定する信号が、スイッチング回路
３０４へ供給される。
３は、複数のＡＮＤ回路によって構成されている。書き
込み制御回路３０３には、シフトレジスタ回路３０２の
出力信号ｘ０〜ｘ１０２３とＥＮ信号とが入力される。
このＥＮ信号によって、シフトレジスタの出力信号ｘ０
〜ｘ１０２３が、選択的にソース信号線に対応した回路
に動作タイミングを決定する信号が、スイッチング回路
３０４へ供給される。
【００４８】スイッチング回路３０４は、複数のスイッ
チング素子によって構成されており、外部からのＶＩＤ
ＥＯ信号と書き込み制御回路３０３の出力とが入力され
る。書き込み制御回路３０３の出力がＨｉの時に、ＶＩ
ＤＥＯ信号がソース線ｓ０〜ｓ１０２３に供給される。
チング素子によって構成されており、外部からのＶＩＤ
ＥＯ信号と書き込み制御回路３０３の出力とが入力され
る。書き込み制御回路３０３の出力がＨｉの時に、ＶＩ
ＤＥＯ信号がソース線ｓ０〜ｓ１０２３に供給される。
【００４９】図５に、本実施例におけるゲイト線側駆動
回路の回路例を示す。シフトレジスタ回路３０６は、複
数のフリップフロップ回路によって構成されている。図
５においても、ＳＰはスタートパルスを示し、ＣＬＫは
クロック信号を示している。また、本実施例では、シフ
トレジスタの出力信号ｙ０〜ｙ７６７は、書き込み制御
回路３０７に入力される。
回路の回路例を示す。シフトレジスタ回路３０６は、複
数のフリップフロップ回路によって構成されている。図
５においても、ＳＰはスタートパルスを示し、ＣＬＫは
クロック信号を示している。また、本実施例では、シフ
トレジスタの出力信号ｙ０〜ｙ７６７は、書き込み制御
回路３０７に入力される。
【００５０】図９に示すように、書き込み制御回路３０
７は、複数のＡＮＤ回路によって構成されている。書き
込み制御回路３０７には、シフトレジスタ回路３０６の
出力信号ｙ０〜ｙ７６７とＥＮ信号とが入力される。ゲ
イト線側駆動回路においても、ＥＮ信号によってシフト
レジスタの出力信号ｙ０〜ｙ７６７が、選択的にゲイト
線ｇ０〜ｇ７６７に供給される。
７は、複数のＡＮＤ回路によって構成されている。書き
込み制御回路３０７には、シフトレジスタ回路３０６の
出力信号ｙ０〜ｙ７６７とＥＮ信号とが入力される。ゲ
イト線側駆動回路においても、ＥＮ信号によってシフト
レジスタの出力信号ｙ０〜ｙ７６７が、選択的にゲイト
線ｇ０〜ｇ７６７に供給される。
【００５１】本発明の液晶表示装置は、液晶層に電圧が
印加されていないとき黒色表示となる、ノーマリーブラ
ックモードを使用している。よって、ソース線ｓ０〜ｓ
１０２３の信号とゲイト線ｇ０〜ｇ７６７の信号とによ
って選択された表示部３０８のＴＦＴが点灯、画像を形
成する。
印加されていないとき黒色表示となる、ノーマリーブラ
ックモードを使用している。よって、ソース線ｓ０〜ｓ
１０２３の信号とゲイト線ｇ０〜ｇ７６７の信号とによ
って選択された表示部３０８のＴＦＴが点灯、画像を形
成する。
【００５２】なお、本実施例のソース側駆動回路および
ゲイト線側駆動回路の構成は、一実施例にすぎない。ソ
ース側あるいはゲイト側周辺駆動回路には、メモリ回
路、バッファ回路、他のスイッチング回路などが必要に
応じて配置される。また、その他の回路が必要に応じて
配置される。
ゲイト線側駆動回路の構成は、一実施例にすぎない。ソ
ース側あるいはゲイト側周辺駆動回路には、メモリ回
路、バッファ回路、他のスイッチング回路などが必要に
応じて配置される。また、その他の回路が必要に応じて
配置される。
【００５３】本実施例において、（０、０）〜（１０２
３、７６７）のすべての画素が表示の対象となる場合
は、書き込み制御回路３０３および３０７へ入力される
ＥＮ信号は、タイミングに関係なくＨｉである。このこ
とによって、シフトレジスタ回路３０２の出力信号ｘ０
〜ｘ１０２３は、順次スイッチング回路３０４へ入力さ
れ、シフトレジスタ回路３０６の出力信号ｙ０〜ｙ７６
７は、順次、ゲイト線ｇ０〜ｇ７６７へ入力される。ソ
ース側駆動回路においては、スイッチング回路３０４に
入力される出力信号ｘ０〜ｘ１０２３によって、ＶＩＤ
ＥＯ信号が出力され、順次ソース線ｓ０〜ｓ１０２３へ
入力される。
３、７６７）のすべての画素が表示の対象となる場合
は、書き込み制御回路３０３および３０７へ入力される
ＥＮ信号は、タイミングに関係なくＨｉである。このこ
とによって、シフトレジスタ回路３０２の出力信号ｘ０
〜ｘ１０２３は、順次スイッチング回路３０４へ入力さ
れ、シフトレジスタ回路３０６の出力信号ｙ０〜ｙ７６
７は、順次、ゲイト線ｇ０〜ｇ７６７へ入力される。ソ
ース側駆動回路においては、スイッチング回路３０４に
入力される出力信号ｘ０〜ｘ１０２３によって、ＶＩＤ
ＥＯ信号が出力され、順次ソース線ｓ０〜ｓ１０２３へ
入力される。
【００５４】ソース線ｓ０〜ｓ１０２３およびゲイト線
ｇ０〜ｇ７６７に供給される信号によって選択された表
示部３０８のＴＦＴが作動し、画像を形成する。
ｇ０〜ｇ７６７に供給される信号によって選択された表
示部３０８のＴＦＴが作動し、画像を形成する。
【００５５】次に、ある画素、あるいはある画素領域の
みが表示の対象となる場合を考える。例えば、本実施例
の液晶表示装置にテレビジョン信号（ＮＴＳＣ信号）に
よる画像を表示する場合について説明する。本実施例で
は、ＮＴＳＣ信号による画像を表示する際のアスペクト
比は、１６：９とする。
みが表示の対象となる場合を考える。例えば、本実施例
の液晶表示装置にテレビジョン信号（ＮＴＳＣ信号）に
よる画像を表示する場合について説明する。本実施例で
は、ＮＴＳＣ信号による画像を表示する際のアスペクト
比は、１６：９とする。
【００５６】本実施例の液晶表示装置は、１０２４×７
６８画素であり、ＸＧＡ規格に対応している。よって、
本実施例の液晶表示装置にＮＴＳＣ信号（有効走査線数
４８０本）による画像を表示させる場合は、非画像表示
部が必要となる。この場合、非画像表示部を黒色表示す
ることが望ましい。以下に、この非画像表示部を黒色表
示し、ＮＴＳＣ信号による画像を表示する表示方法を説
明する。
６８画素であり、ＸＧＡ規格に対応している。よって、
本実施例の液晶表示装置にＮＴＳＣ信号（有効走査線数
４８０本）による画像を表示させる場合は、非画像表示
部が必要となる。この場合、非画像表示部を黒色表示す
ることが望ましい。以下に、この非画像表示部を黒色表
示し、ＮＴＳＣ信号による画像を表示する表示方法を説
明する。
【００５７】本実施例の液晶表示装置（ＸＧＡ規格）
に、ＮＴＳＣ信号による画像を表示する場合、画素（８
５、１４４）〜（９３８、６２３）に画像を表示する。
その他の画素は、画像の表示を行なわず、黒色表示とな
るようにする。
に、ＮＴＳＣ信号による画像を表示する場合、画素（８
５、１４４）〜（９３８、６２３）に画像を表示する。
その他の画素は、画像の表示を行なわず、黒色表示とな
るようにする。
【００５８】図６および図７に、この場合のタイミング
チャートを示す。画像の表示を行わない画素のソース線
およびゲイト線、つまりｓ０〜ｓ８４、ｓ９３９〜ｓ１
０２３、ｇ０〜ｇ１４３、およびｇ６２４〜ｇ７６７に
は、信号の出力がＬｏとなるように書き込み制御回路３
０３および３０７へ入力されるＥＮ信号が制御される。
チャートを示す。画像の表示を行わない画素のソース線
およびゲイト線、つまりｓ０〜ｓ８４、ｓ９３９〜ｓ１
０２３、ｇ０〜ｇ１４３、およびｇ６２４〜ｇ７６７に
は、信号の出力がＬｏとなるように書き込み制御回路３
０３および３０７へ入力されるＥＮ信号が制御される。
【００５９】図６によると、書き込み制御回路３０３に
入力されるＥＮ信号は、シフトレジスタからの信号ｘ８
５〜ｘ９３８とタイミングが一致するときのみＨｉであ
り、この時スイッチング回路３０４へＨｉの信号が出力
される。Ｈｉの信号が入力されたスイッチング回路は、
ソース線ｓ８５〜ｓ９３８へＶＩＤＥＯ信号を順次出力
する。
入力されるＥＮ信号は、シフトレジスタからの信号ｘ８
５〜ｘ９３８とタイミングが一致するときのみＨｉであ
り、この時スイッチング回路３０４へＨｉの信号が出力
される。Ｈｉの信号が入力されたスイッチング回路は、
ソース線ｓ８５〜ｓ９３８へＶＩＤＥＯ信号を順次出力
する。
【００６０】また、図８によると、書き込み制御回路３
０７に入力されるＥＮ信号は、シフトレジスタからの信
号ｙ１４４〜ｙ６２３とタイミングが一致するときのみ
Ｈｉであり、ゲイト線ｇ１４４〜ｇ６２３へ信号を順次
出力する
０７に入力されるＥＮ信号は、シフトレジスタからの信
号ｙ１４４〜ｙ６２３とタイミングが一致するときのみ
Ｈｉであり、ゲイト線ｇ１４４〜ｇ６２３へ信号を順次
出力する
【００６１】以上の動作によって、ソース線ｓ８５〜ｓ
９３８およびゲイト線ｇ１４４〜ｇ６２３のみに信号が
出力され、所望の画素を点灯させることができ、ＮＴＳ
Ｃ信号による画像を表示することができる。さらに、表
示に関係しない画素には、信号は出力されないので、完
全な黒色表示を行うことができる。
９３８およびゲイト線ｇ１４４〜ｇ６２３のみに信号が
出力され、所望の画素を点灯させることができ、ＮＴＳ
Ｃ信号による画像を表示することができる。さらに、表
示に関係しない画素には、信号は出力されないので、完
全な黒色表示を行うことができる。
【００６２】以下に、本実施例の液晶表示装置の作製工
程について説明する。本実施例の液晶表示装置は反射型
であるが、本発明は透過型の液晶表示装置にも用いられ
得る。
程について説明する。本実施例の液晶表示装置は反射型
であるが、本発明は透過型の液晶表示装置にも用いられ
得る。
【００６３】図８（Ａ）を参照する。まず、基板８０１
の表面に下地膜（図示せず）を形成する。基板８０１に
は、ガラス基板、あるいは石英基板などの透光性を有す
る基板が用いられる。
の表面に下地膜（図示せず）を形成する。基板８０１に
は、ガラス基板、あるいは石英基板などの透光性を有す
る基板が用いられる。
【００６４】次に、結晶性珪素膜でなる活性層８０３〜
８０５を形成する。なお、活性層８０３および８０４
は、後に駆動回路のＴＦＴを構成し、活性層４０５は、
後に画素マトリクス回路のＴＦＴを構成することにな
る。
８０５を形成する。なお、活性層８０３および８０４
は、後に駆動回路のＴＦＴを構成し、活性層４０５は、
後に画素マトリクス回路のＴＦＴを構成することにな
る。
【００６５】上記の結晶性珪素膜は減圧熱ＣＶＤ法によ
って直接的に形成しても良いし、非晶質珪素膜を結晶化
させても良い。本実施例では１０〜７５ｎｍ（代表的に
は１５〜４５ｎｍ）の非晶質珪素膜を特開平７−１３０
６５２号公報記載の技術を用いて結晶化させる。活性層
８０３〜８０５は、上記の公報に記載の技術により得ら
れた結晶性珪素膜を島状にパターニングして形成したも
のである。
って直接的に形成しても良いし、非晶質珪素膜を結晶化
させても良い。本実施例では１０〜７５ｎｍ（代表的に
は１５〜４５ｎｍ）の非晶質珪素膜を特開平７−１３０
６５２号公報記載の技術を用いて結晶化させる。活性層
８０３〜８０５は、上記の公報に記載の技術により得ら
れた結晶性珪素膜を島状にパターニングして形成したも
のである。
【００６６】活性層８０３〜８０５を形成した後、ゲイ
ト絶縁膜８０６として酸化珪素膜を１２０ｎｍの厚さに
成膜する。ゲイト絶縁膜８０６としては、他にもＳｉＯ
x Ｎy で示される酸化窒化珪素膜、あるいは窒化珪素膜
を用いてもよいし、それらの積層膜を用いても良い。
ト絶縁膜８０６として酸化珪素膜を１２０ｎｍの厚さに
成膜する。ゲイト絶縁膜８０６としては、他にもＳｉＯ
x Ｎy で示される酸化窒化珪素膜、あるいは窒化珪素膜
を用いてもよいし、それらの積層膜を用いても良い。
【００６７】次に、図示しないアルミニウムを主成分と
する金属膜を成膜し、パターニングによって後のゲイト
電極およびゲイト配線の原型を形成する。ここで特開平
７−１３５３１８号公報に記載の技術を利用する。同公
報記載の技術を利用することで、図８（Ｂ）に示すよう
に、多孔状の陽極酸化膜８０７〜８０９、緻密な陽極酸
化膜８１０〜８１２、ゲイト電極８１３〜８１５、およ
びゲイト配線（図示せず）が形成される。なお、ゲイト
電極およびゲイト配線を第１の配線と呼ぶ。
する金属膜を成膜し、パターニングによって後のゲイト
電極およびゲイト配線の原型を形成する。ここで特開平
７−１３５３１８号公報に記載の技術を利用する。同公
報記載の技術を利用することで、図８（Ｂ）に示すよう
に、多孔状の陽極酸化膜８０７〜８０９、緻密な陽極酸
化膜８１０〜８１２、ゲイト電極８１３〜８１５、およ
びゲイト配線（図示せず）が形成される。なお、ゲイト
電極およびゲイト配線を第１の配線と呼ぶ。
【００６８】なお、ゲイト電極あるいはゲイト配線に
は、アルミニウムを主成分とする材料以外にもタンタ
ル、モリブデン、タングステン等の陽極酸化可能な材料
を用いることもできる。また、ゲイト電極には一導電性
を付与した結晶性珪素膜を用いても良い。
は、アルミニウムを主成分とする材料以外にもタンタ
ル、モリブデン、タングステン等の陽極酸化可能な材料
を用いることもできる。また、ゲイト電極には一導電性
を付与した結晶性珪素膜を用いても良い。
【００６９】次に、ゲイト電極８１３〜８１５、多孔質
状の陽極酸化膜８０７〜８０９をマスクとしてゲイト絶
縁膜８０６をドライエッチング法によりエッチングし、
ゲイト絶縁膜８１６〜８１８を形成する。そしてその
後、多孔質状の陽極酸化膜８０７〜８０９を除去する。
こうしてゲイト絶縁膜８１６〜８１８の端部が露出した
状態となる（図８（Ｃ））。
状の陽極酸化膜８０７〜８０９をマスクとしてゲイト絶
縁膜８０６をドライエッチング法によりエッチングし、
ゲイト絶縁膜８１６〜８１８を形成する。そしてその
後、多孔質状の陽極酸化膜８０７〜８０９を除去する。
こうしてゲイト絶縁膜８１６〜８１８の端部が露出した
状態となる（図８（Ｃ））。
【００７０】次に、Ｎ型を付与する不純物イオンを２回
に分けて添加する。本実施例では、まず１回目の不純物
添加を高加速電圧で行い、ｎ- 領域を形成する。この
時、加速電圧が高いので不純物イオンは露出した活性層
表面だけでなく露出したゲイト絶縁膜の端部の下にも添
加される。さらに、２回目の不純物添加を低加速電圧で
行い、ｎ+ 領域を形成する。この時は加速電圧が低いの
でゲイト絶縁膜がマスクとして機能する。
に分けて添加する。本実施例では、まず１回目の不純物
添加を高加速電圧で行い、ｎ- 領域を形成する。この
時、加速電圧が高いので不純物イオンは露出した活性層
表面だけでなく露出したゲイト絶縁膜の端部の下にも添
加される。さらに、２回目の不純物添加を低加速電圧で
行い、ｎ+ 領域を形成する。この時は加速電圧が低いの
でゲイト絶縁膜がマスクとして機能する。
【００７１】以上の工程を経て、駆動回路のＣＭＯＳ回
路を構成するＮチャネル型ＴＦＴの不純物領域であるソ
ース領域８１９、ドレイン領域８２０、低濃度不純物領
域８２１、チャネル形成領域８２２が形成される。ま
た、画素ＴＦＴを構成する不純物領域であるＮチャネル
型ＴＦＴのソース領域８２３、ドレイン領域８２４、低
濃度不純物領域８２５、チャネル形成領域８２６が確定
する（図８（Ｃ））。
路を構成するＮチャネル型ＴＦＴの不純物領域であるソ
ース領域８１９、ドレイン領域８２０、低濃度不純物領
域８２１、チャネル形成領域８２２が形成される。ま
た、画素ＴＦＴを構成する不純物領域であるＮチャネル
型ＴＦＴのソース領域８２３、ドレイン領域８２４、低
濃度不純物領域８２５、チャネル形成領域８２６が確定
する（図８（Ｃ））。
【００７２】なお、図８（Ｃ）に示す状態では、ＣＭＯ
Ｓ回路を構成するＰチャネル型ＴＦＴもＮチャネル型Ｔ
ＦＴと同じ構成となっている。
Ｓ回路を構成するＰチャネル型ＴＦＴもＮチャネル型Ｔ
ＦＴと同じ構成となっている。
【００７３】次に、Ｎチャネル型ＴＦＴを覆ってレジス
トマスク８２７を設け、Ｐ型を付与する不純物イオンの
添加を行う。この工程も前述の不純物添加工程と同様に
２回に分けて行い、ＣＭＯＳ回路を構成するＰチャネル
型ＴＦＴのソース領域８２８、ドレイン領域８２９、低
濃度不純物領域８３０、チャネル形成領域８３１を形成
する（図８（Ｄ））。
トマスク８２７を設け、Ｐ型を付与する不純物イオンの
添加を行う。この工程も前述の不純物添加工程と同様に
２回に分けて行い、ＣＭＯＳ回路を構成するＰチャネル
型ＴＦＴのソース領域８２８、ドレイン領域８２９、低
濃度不純物領域８３０、チャネル形成領域８３１を形成
する（図８（Ｄ））。
【００７４】図８（Ｄ）に示す構成が得られた後、ファ
ーネスアニール、レーザーアニール、ランプアニール等
による加熱処理を施し、活性層に添加された不純物イオ
ンの活性化を行う。またこの時、不純物イオンを添加す
ることによって活性層が受けたダメージを修復させるこ
とができる。
ーネスアニール、レーザーアニール、ランプアニール等
による加熱処理を施し、活性層に添加された不純物イオ
ンの活性化を行う。またこの時、不純物イオンを添加す
ることによって活性層が受けたダメージを修復させるこ
とができる。
【００７５】次に、図９を参照する。上述した工程によ
ってＴＦＴの基本的な部分が完成した後、第１の層間絶
縁層８３２として酸化珪素膜を０．３〜１μｍに形成
し、コンタクトホールを介してソース配線８３３〜８３
５、ドレイン配線８３６、８３７を形成する（これらの
配線を第２の配線と呼ぶ）。また、第１の層間絶縁膜８
３２として有機性樹脂膜を用いることもできる。
ってＴＦＴの基本的な部分が完成した後、第１の層間絶
縁層８３２として酸化珪素膜を０．３〜１μｍに形成
し、コンタクトホールを介してソース配線８３３〜８３
５、ドレイン配線８３６、８３７を形成する（これらの
配線を第２の配線と呼ぶ）。また、第１の層間絶縁膜８
３２として有機性樹脂膜を用いることもできる。
【００７６】次に、第２の絶縁層８３８を０．５〜３μ
m に形成する。本実施例では、第２の層間絶縁膜８３８
には、ポリイミドを用いた。なお、第２の層間絶縁膜８
３８には、アクリル、ポリアミド、ポリイミドアミド等
を用いてもよい。
m に形成する。本実施例では、第２の層間絶縁膜８３８
には、ポリイミドを用いた。なお、第２の層間絶縁膜８
３８には、アクリル、ポリアミド、ポリイミドアミド等
を用いてもよい。
【００７７】次に、第２の層間絶縁膜８３８の上に遮光
性を有する膜から成るブラックマスク８３９を１００ｎ
ｍに形成する。本実施例では、ブラックマスク８３９に
はチタン膜を用いるが、黒色顔料を含む樹脂膜を用いて
もよい。
性を有する膜から成るブラックマスク８３９を１００ｎ
ｍに形成する。本実施例では、ブラックマスク８３９に
はチタン膜を用いるが、黒色顔料を含む樹脂膜を用いて
もよい。
【００７８】ブラックマスク８３９を形成した後、第３
の層間絶縁膜８４０を０．１〜０．３μm に形成する。
本実施例では、第３の層間絶縁膜には酸化珪素膜を用い
たが、窒化珪素膜、有機性樹脂膜のいずれか、あるいは
これらの積層膜を用いてもよい。
の層間絶縁膜８４０を０．１〜０．３μm に形成する。
本実施例では、第３の層間絶縁膜には酸化珪素膜を用い
たが、窒化珪素膜、有機性樹脂膜のいずれか、あるいは
これらの積層膜を用いてもよい。
【００７９】そして、第２の層間絶縁膜８３８および第
３の層間絶縁膜８４０にコンタクトホールを形成し、画
素電極８４１を形成する。この時、ブラックマスク８３
９と画素電極８４１とが重なる領域では、補助容量が形
成される。本実施例では、画素電極８４１はアルミニウ
ムを主成分とする材料からなる。
３の層間絶縁膜８４０にコンタクトホールを形成し、画
素電極８４１を形成する。この時、ブラックマスク８３
９と画素電極８４１とが重なる領域では、補助容量が形
成される。本実施例では、画素電極８４１はアルミニウ
ムを主成分とする材料からなる。
【００８０】なお、画素電極８４１には反射率の高い材
料を用いる。本実施例ではアルミニウムを主成分とする
材料を用いたが、チタン、アルミニウムとシリコンとの
合金、アルミニウムとチタンとの合金、あるいはアルミ
ニウムとスカンジウムとの合金等を用いてもよい。ある
いは画素電極８４１は、これら複数の材料の積層構造を
とってもよい。
料を用いる。本実施例ではアルミニウムを主成分とする
材料を用いたが、チタン、アルミニウムとシリコンとの
合金、アルミニウムとチタンとの合金、あるいはアルミ
ニウムとスカンジウムとの合金等を用いてもよい。ある
いは画素電極８４１は、これら複数の材料の積層構造を
とってもよい。
【００８１】次に、水素を含む雰囲気中において加熱処
理を施し、活性層の不対結合手を水素で終端する。この
水素化処理によってＴＦＴの特性が大幅に改善される。
理を施し、活性層の不対結合手を水素で終端する。この
水素化処理によってＴＦＴの特性が大幅に改善される。
【００８２】その後、上部に絶縁膜を形成し、ＣＭＰ
（Ｃｈｅｍｉｃａｌ Ｍｃｈａｎｉｃａｌ Ｐｏｌｉｓ
ｈ：化学機械研磨）処理を施す。本実施例では、この絶
縁膜にはポリイミド膜を用いた。上記絶縁膜に用いられ
る有機性樹脂としては、ポリアミド、ポリイミドアミ
ド、あるいはアクリル等が好ましい。
（Ｃｈｅｍｉｃａｌ Ｍｃｈａｎｉｃａｌ Ｐｏｌｉｓ
ｈ：化学機械研磨）処理を施す。本実施例では、この絶
縁膜にはポリイミド膜を用いた。上記絶縁膜に用いられ
る有機性樹脂としては、ポリアミド、ポリイミドアミ
ド、あるいはアクリル等が好ましい。
【００８３】上記のＣＭＰ処理工程によって、図９
（Ｂ）に示すように、絶縁膜８４２、８４３が形成され
る。しかも、絶縁膜８４２、８４３および画素電極８４
１の上部は平坦化されている。
（Ｂ）に示すように、絶縁膜８４２、８４３が形成され
る。しかも、絶縁膜８４２、８４３および画素電極８４
１の上部は平坦化されている。
【００８４】以上の様にして、反射型液晶表示装置の画
素マトリクス回路およびドライバー回路を含むアクティ
ブマトリクス基板が形成される。
素マトリクス回路およびドライバー回路を含むアクティ
ブマトリクス基板が形成される。
【００８５】次に、アクティブマトリクス基板の最上層
（画素電極８４１および絶縁膜８４２、８４３）の上面
に配向膜８４４を形成する。また、対向電極８４５、配
向膜８４６を形成した対向基板８４７を準備する。な
お、対向基板８４７には必要に応じてカラーフィルター
を設けてもよい。
（画素電極８４１および絶縁膜８４２、８４３）の上面
に配向膜８４４を形成する。また、対向電極８４５、配
向膜８４６を形成した対向基板８４７を準備する。な
お、対向基板８４７には必要に応じてカラーフィルター
を設けてもよい。
【００８６】そして、対向基板側にはシール材（図示せ
ず）を印刷し、アクティブマトリクス基板側にはスペー
サ（図示せず）を散布して両基板の貼り合わせを行う。
さらに、両基板間に液晶材料を注入して封止材（図示せ
ず）で封止する。この様にして、対向基板とアクティブ
マトリクス基板との間に液晶層８４８が挟持される。
ず）を印刷し、アクティブマトリクス基板側にはスペー
サ（図示せず）を散布して両基板の貼り合わせを行う。
さらに、両基板間に液晶材料を注入して封止材（図示せ
ず）で封止する。この様にして、対向基板とアクティブ
マトリクス基板との間に液晶層８４８が挟持される。
【００８７】以上の工程によって、図９（Ｃ）に示す様
なアクティブマトリクス型の反射型液晶表示装置が完成
する。なお、動作時には図９（Ｃ）に示す様に入射光が
画素電極４４１に反射されて画像が表示される。
なアクティブマトリクス型の反射型液晶表示装置が完成
する。なお、動作時には図９（Ｃ）に示す様に入射光が
画素電極４４１に反射されて画像が表示される。
【００８８】本実施例の液晶表示装置によると、書き込
み制御回路に入力するＥＮ信号を適切に制御することに
よって、表示領域を制限することができ、しかも表示に
関係しない画素を完全に黒色表示とすることができる。
み制御回路に入力するＥＮ信号を適切に制御することに
よって、表示領域を制限することができ、しかも表示に
関係しない画素を完全に黒色表示とすることができる。
【００８９】したがって、本実施例の液晶表示装置表示
方法によると、ＸＧＡ規格に対応する液晶表示装置にテ
レビジョン信号（ＮＴＳＣ信号）を良好に表示すること
ができる。
方法によると、ＸＧＡ規格に対応する液晶表示装置にテ
レビジョン信号（ＮＴＳＣ信号）を良好に表示すること
ができる。
【００９０】なお、本実施例では、書き込み制御回路を
構成する回路としてＡＮＤ回路を用いたが、外部からの
入力信号によってシフトレジスタからの入力信号を制御
できる回路ならば、いかなる回路を用いてもよい。
構成する回路としてＡＮＤ回路を用いたが、外部からの
入力信号によってシフトレジスタからの入力信号を制御
できる回路ならば、いかなる回路を用いてもよい。
【００９１】また、本実施例では、ＸＧＡ規格に対応す
る液晶表示装置にＮＴＳＣ信号による画像を表示する場
合について述べたが、ＳＶＧＡやＳＸＧＡなどの規格、
あるいはその他の規格に対応する液晶表示装置に、ＮＴ
ＳＣ信号やＰＡＬ信号などのテレビジョン信号による画
像を表示する場合にも、本発明の表示方法を適用するこ
とができる。
る液晶表示装置にＮＴＳＣ信号による画像を表示する場
合について述べたが、ＳＶＧＡやＳＸＧＡなどの規格、
あるいはその他の規格に対応する液晶表示装置に、ＮＴ
ＳＣ信号やＰＡＬ信号などのテレビジョン信号による画
像を表示する場合にも、本発明の表示方法を適用するこ
とができる。
【００９２】また、本実施例では特に述べなかったが、
カラー表示を行なう場合は、必要に応じてカラーフィル
タを設けるとよい。特に、投射型液晶表示装置に本発明
の表示方法を用いる場合は、本実施例の液晶表示装置を
３枚用い、それぞれに赤、青、および緑の映像を表示さ
せ、スクリーン上に投射し、合成することによって良好
なカラー表示が行なえる。
カラー表示を行なう場合は、必要に応じてカラーフィル
タを設けるとよい。特に、投射型液晶表示装置に本発明
の表示方法を用いる場合は、本実施例の液晶表示装置を
３枚用い、それぞれに赤、青、および緑の映像を表示さ
せ、スクリーン上に投射し、合成することによって良好
なカラー表示が行なえる。
【００９３】なお、本実施例では、表示媒体として液晶
を用いる場合について説明してきたが、本発明の表示装
置の表示方法は、液晶と高分子との混合層、いわゆる高
分子分散型液晶表示装置にも用いることができる。ま
た、本発明の表示装置の表示方法を、印加電圧に応答し
て光学的特性が変調され得るその他のいかなる表示媒体
を備えた表示装置に用いてもよい。例えば、エレクトロ
ルミネセンス素子などを表示媒体として備えた表示装置
に用いてもよい。
を用いる場合について説明してきたが、本発明の表示装
置の表示方法は、液晶と高分子との混合層、いわゆる高
分子分散型液晶表示装置にも用いることができる。ま
た、本発明の表示装置の表示方法を、印加電圧に応答し
て光学的特性が変調され得るその他のいかなる表示媒体
を備えた表示装置に用いてもよい。例えば、エレクトロ
ルミネセンス素子などを表示媒体として備えた表示装置
に用いてもよい。
【００９４】また、本実施例の液晶表示装置において
は、ＥＮ信号を制御することによってパーソナルコンピ
ュータからの信号の表示と、テレビジョン信号の表示と
を切り替えることができる。この信号の切り替えは、使
用者がその都度行なうようにしてもよい。あるいは、表
示装置の出荷時にディップスイッチなどによって特定の
信号による画像を表示するように設定されてもよい。こ
の場合においても、表示装置に変更を要しないので、同
一の表示装置を量産することができる。
は、ＥＮ信号を制御することによってパーソナルコンピ
ュータからの信号の表示と、テレビジョン信号の表示と
を切り替えることができる。この信号の切り替えは、使
用者がその都度行なうようにしてもよい。あるいは、表
示装置の出荷時にディップスイッチなどによって特定の
信号による画像を表示するように設定されてもよい。こ
の場合においても、表示装置に変更を要しないので、同
一の表示装置を量産することができる。
【００９５】
【発明の効果】本発明の液晶表示装置の表示方法による
と、異なる規格に対応する表示装置にテレビジョン信号
による画像を表示することができる。
と、異なる規格に対応する表示装置にテレビジョン信号
による画像を表示することができる。
【図１】 従来のアクティブマトリクス型の液晶表示装
置の概略図である。
置の概略図である。
【図２】 ＸＧＡ規格に対応する表示装置にテレビジョ
ン信号による画像を表示した時の画像の非表示部を説明
する図である。
ン信号による画像を表示した時の画像の非表示部を説明
する図である。
【図３】 本発明によるアクティブマトリクス型液晶表
示装置の概略図である。
示装置の概略図である。
【図４】 本発明によるアクティブマトリクス型液晶表
示装置のソース線側駆動回路の構成図である。
示装置のソース線側駆動回路の構成図である。
【図５】 本発明によるアクティブマトリクス型液晶表
示装置のゲイト線側駆動回路の構成図である。
示装置のゲイト線側駆動回路の構成図である。
【図６】 本発明によるアクティブマトリクス型液晶表
示装置のソース線側駆動回路のタイミングチャートであ
る。
示装置のソース線側駆動回路のタイミングチャートであ
る。
【図７】 本発明によるアクティブマトリクス型液晶表
示装置のゲイト線側駆動回路のタイミングチャートであ
る。
示装置のゲイト線側駆動回路のタイミングチャートであ
る。
【図８】 本発明によるアクティブマトリクス型液晶表
示装置の作製工程を示す図である。
示装置の作製工程を示す図である。
【図９】 本発明によるアクティブマトリクス型液晶表
示装置の作製工程を示す図である。
示装置の作製工程を示す図である。
３０１ ソース線側駆動回路 ３０２ シフトレジスタ回路 ３０３ 書き込み制御回路 ３０４ スイッチング回路 ３０５ ゲイト線側駆動回路 ３０６ シフトレジスタ回路 ３０７ 書き込み制御回路 ３０８ 表示部
Claims (9)
- 【請求項１】複数のＴＦＴと、 前記複数のＴＦＴの動作タイミングを決定する信号を発
生する信号発生手段と、 前記動作タイミングを決定する信号の出力を制御する書
き込み制御手段と、 前記動作タイミングを決定する信号に基づいて外部から
の画像信号を前記ＴＦＴに出力する手段と、 前記画像
信号に基づく画像を表示する表示手段と、を少なくとも
含む表示装置であって、 前記画像信号は複数の画像規格から一つが選択され、前
記表示手段は複数の画像規格の表示を行うために画像表
示部と画像非表示部とを有し、前記書き込み制御手段は
前記表示手段の前記画像表示部と前記画像非表示部との
割合を制御する表示装置。 - 【請求項２】前記画像非表示部は、黒色を表示する請求
項１に記載の表示装置。 - 【請求項３】前記信号発生手段はシフトレジスタ回路で
あって、前記画像規格を変化させても前記シフトレジス
タ回路の動作は変化しない請求項２に記載の表示装置。 - 【請求項４】前記画像規格は、テレビジョン信号、コン
ピュータからのデータ信号のうちの一つである請求項３
に記載の表示装置。 - 【請求項５】シフトレジスタ回路とソース線側書き込み
制御回路とスイッチング回路とを少なくとも含むソース
線側駆動回路と、シフトレジスタ回路とゲイト線側書き
込み制御回路とを少なくとも含むゲイト線側駆動回路
と、前記ソース線と前記ゲイト線との交点付近に配置さ
れた少なくとも１つのＴＦＴと、を少なくとも有するア
クティブマトリクス基板と、 前記アクティブマトリクス基板に対向する対向基板と、 前記アクティブマトリクス基板と前記対向基板との間に
挟持された、印加電圧によって光学的応答が制御される
表示媒体と、を少なくとも備えた表示装置であって、 前記スイッチング回路は、前記ソース線側書き込み制御
回路からの信号によって制御され、かつ複数の画像規格
から選択される画像信号を前記ソース線に出力し、前記
ゲイト側書き込み制御回路からの信号は、ゲイト線に出
力される表示装置。 - 【請求項６】請求項５に記載の表示装置において、前記
画像信号を表示する表示部は、画像表示部と画像非表示
部とを含む表示装置。 - 【請求項７】前記画像非表示部は、黒色を表示する請求
項６に記載の表示装置。 - 【請求項８】前記画像規格は、テレビジョン信号、コン
ピュータからのデータ信号のうちの一つである請求項７
に記載の表示装置。 - 【請求項９】前記印加電圧によって光学的応答が制御さ
れる表示媒体は、液晶、エレクトロルミネセンス素子の
うちの１つである、請求項５乃至８に記載の表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15460397A JP3946307B2 (ja) | 1997-05-28 | 1997-05-28 | 表示装置 |
| US09/084,739 US6469686B1 (en) | 1997-05-28 | 1998-05-27 | Display device |
| US10/274,000 US6809715B2 (en) | 1997-05-28 | 2002-10-21 | Driving method of display device |
| US10/967,209 US6950085B2 (en) | 1997-05-28 | 2004-10-19 | Display device |
| US11/232,903 US7372442B2 (en) | 1997-05-28 | 2005-09-23 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15460397A JP3946307B2 (ja) | 1997-05-28 | 1997-05-28 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10333650A true JPH10333650A (ja) | 1998-12-18 |
| JP3946307B2 JP3946307B2 (ja) | 2007-07-18 |
Family
ID=15587800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15460397A Expired - Fee Related JP3946307B2 (ja) | 1997-05-28 | 1997-05-28 | 表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (4) | US6469686B1 (ja) |
| JP (1) | JP3946307B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002268608A (ja) * | 2001-03-08 | 2002-09-20 | Matsushita Electric Ind Co Ltd | 液晶表示装置及びこれを用いた画像表示応用装置 |
| JP2002311901A (ja) * | 2001-04-11 | 2002-10-25 | Sanyo Electric Co Ltd | 表示装置 |
| JP2003084683A (ja) * | 2001-09-10 | 2003-03-19 | Semiconductor Energy Lab Co Ltd | 発光装置及びその作製方法 |
| JP2006031032A (ja) * | 1999-01-08 | 2006-02-02 | Semiconductor Energy Lab Co Ltd | 半導体表示装置およびその駆動回路 |
| JPWO2006134873A1 (ja) * | 2005-06-14 | 2009-01-08 | シャープ株式会社 | 表示装置の駆動回路、表示装置の駆動方法、信号線駆動方法および表示装置 |
| KR20140138440A (ko) * | 2013-05-23 | 2014-12-04 | 엘지디스플레이 주식회사 | 평판 표시 장치 및 그의 구동 방법 |
| JP2015121732A (ja) * | 2013-12-25 | 2015-07-02 | エルジー ディスプレイ カンパニー リミテッド | 表示装置用の駆動回路、画素回路、および表示装置 |
| CN107274842A (zh) * | 2016-04-01 | 2017-10-20 | 三星显示有限公司 | 显示设备 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3946307B2 (ja) * | 1997-05-28 | 2007-07-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US6512504B1 (en) | 1999-04-27 | 2003-01-28 | Semiconductor Energy Laborayory Co., Ltd. | Electronic device and electronic apparatus |
| TW483287B (en) | 1999-06-21 | 2002-04-11 | Semiconductor Energy Lab | EL display device, driving method thereof, and electronic equipment provided with the EL display device |
| JP3822060B2 (ja) * | 2000-03-30 | 2006-09-13 | シャープ株式会社 | 表示装置用駆動回路、表示装置の駆動方法、および画像表示装置 |
| US6747626B2 (en) * | 2000-11-30 | 2004-06-08 | Texas Instruments Incorporated | Dual mode thin film transistor liquid crystal display source driver circuit |
| EP1424674B1 (en) | 2001-09-07 | 2017-08-02 | Joled Inc. | El display panel, its driving method, and el display apparatus |
| US11302253B2 (en) | 2001-09-07 | 2022-04-12 | Joled Inc. | El display apparatus |
| US20060038742A1 (en) * | 2002-07-23 | 2006-02-23 | Research In Motion Limited | Method and apparatus of controlling a liquid crystal display viewing area |
| KR101263531B1 (ko) * | 2006-06-21 | 2013-05-13 | 엘지디스플레이 주식회사 | 액정표시장치 |
| KR100994479B1 (ko) * | 2008-06-12 | 2010-11-15 | 주식회사 토비스 | 액정 표시 장치 및 영상 표시 방법 |
| JP5378592B2 (ja) * | 2010-03-19 | 2013-12-25 | シャープ株式会社 | 表示装置および表示駆動方法 |
| CN104143307B (zh) * | 2014-06-30 | 2017-03-08 | 上海天马微电子有限公司 | Tft阵列基板及其驱动方法和显示装置 |
| KR20160074761A (ko) * | 2014-12-18 | 2016-06-29 | 삼성디스플레이 주식회사 | 디스플레이 패널 및 이를 포함하는 디스플레이 장치 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62214783A (ja) * | 1986-03-15 | 1987-09-21 | Fujitsu Ltd | マトリクス表示装置 |
| JPH06186925A (ja) * | 1992-12-16 | 1994-07-08 | Sharp Corp | 表示装置の駆動回路 |
| JPH0736406A (ja) * | 1993-07-23 | 1995-02-07 | Seiko Epson Corp | ドットマトリクス型表示装置及びその駆動方法 |
| JPH095789A (ja) * | 1995-06-23 | 1997-01-10 | Toshiba Corp | 液晶表示装置 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5168270A (en) * | 1990-05-16 | 1992-12-01 | Nippon Telegraph And Telephone Corporation | Liquid crystal display device capable of selecting display definition modes, and driving method therefor |
| KR960010723B1 (ko) * | 1990-12-20 | 1996-08-07 | 가부시끼가이샤 한도오따이 에네루기 겐큐쇼 | 전기광학장치 |
| US5392058A (en) * | 1991-05-15 | 1995-02-21 | Sharp Kabushiki Kaisha | Display-integrated type tablet device |
| JP2838338B2 (ja) * | 1991-05-21 | 1998-12-16 | 株式会社半導体エネルギー研究所 | 電気光学装置の駆動方法 |
| JPH05273522A (ja) * | 1992-01-08 | 1993-10-22 | Matsushita Electric Ind Co Ltd | 表示デバイスおよびそれを用いた表示装置 |
| JP2626451B2 (ja) * | 1993-03-23 | 1997-07-02 | 日本電気株式会社 | 液晶表示装置の駆動方法 |
| EP0693210A4 (en) * | 1993-04-05 | 1996-11-20 | Cirrus Logic Inc | METHOD AND DEVICE FOR COMPENSATING FOR IMAGE SPLIT IN LIQUID CRYSTAL DISPLAYS |
| JPH0879663A (ja) * | 1994-09-07 | 1996-03-22 | Sharp Corp | 駆動回路及び表示装置 |
| US5883609A (en) * | 1994-10-27 | 1999-03-16 | Nec Corporation | Active matrix type liquid crystal display with multi-media oriented drivers and driving method for same |
| US5682174A (en) * | 1995-02-16 | 1997-10-28 | Texas Instruments Incorporated | Memory cell array for digital spatial light modulator |
| US5945972A (en) * | 1995-11-30 | 1999-08-31 | Kabushiki Kaisha Toshiba | Display device |
| US6115020A (en) * | 1996-03-29 | 2000-09-05 | Fujitsu Limited | Liquid crystal display device and display method of the same |
| US6011530A (en) * | 1996-04-12 | 2000-01-04 | Frontec Incorporated | Liquid crystal display |
| JPH09325741A (ja) * | 1996-05-31 | 1997-12-16 | Sony Corp | 画像表示システム |
| JP3946307B2 (ja) * | 1997-05-28 | 2007-07-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
| TW417404B (en) * | 1998-02-03 | 2001-01-01 | Seiko Epson Corp | Projection display device and method therefor, and an image display device |
| US6246386B1 (en) * | 1998-06-18 | 2001-06-12 | Agilent Technologies, Inc. | Integrated micro-display system |
| US6667783B2 (en) * | 2000-01-21 | 2003-12-23 | Rainbow Displays, Inc. | Construction of large, robust, monolithic and monolithic-like, AMLCD displays with wide view angle |
-
1997
- 1997-05-28 JP JP15460397A patent/JP3946307B2/ja not_active Expired - Fee Related
-
1998
- 1998-05-27 US US09/084,739 patent/US6469686B1/en not_active Expired - Fee Related
-
2002
- 2002-10-21 US US10/274,000 patent/US6809715B2/en not_active Expired - Lifetime
-
2004
- 2004-10-19 US US10/967,209 patent/US6950085B2/en not_active Expired - Fee Related
-
2005
- 2005-09-23 US US11/232,903 patent/US7372442B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62214783A (ja) * | 1986-03-15 | 1987-09-21 | Fujitsu Ltd | マトリクス表示装置 |
| JPH06186925A (ja) * | 1992-12-16 | 1994-07-08 | Sharp Corp | 表示装置の駆動回路 |
| JPH0736406A (ja) * | 1993-07-23 | 1995-02-07 | Seiko Epson Corp | ドットマトリクス型表示装置及びその駆動方法 |
| JPH095789A (ja) * | 1995-06-23 | 1997-01-10 | Toshiba Corp | 液晶表示装置 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006031032A (ja) * | 1999-01-08 | 2006-02-02 | Semiconductor Energy Lab Co Ltd | 半導体表示装置およびその駆動回路 |
| JP2002268608A (ja) * | 2001-03-08 | 2002-09-20 | Matsushita Electric Ind Co Ltd | 液晶表示装置及びこれを用いた画像表示応用装置 |
| JP2002311901A (ja) * | 2001-04-11 | 2002-10-25 | Sanyo Electric Co Ltd | 表示装置 |
| JP2003084683A (ja) * | 2001-09-10 | 2003-03-19 | Semiconductor Energy Lab Co Ltd | 発光装置及びその作製方法 |
| JPWO2006134873A1 (ja) * | 2005-06-14 | 2009-01-08 | シャープ株式会社 | 表示装置の駆動回路、表示装置の駆動方法、信号線駆動方法および表示装置 |
| US8144103B2 (en) | 2005-06-14 | 2012-03-27 | Sharp Kabushiki Kaisha | Driving circuit of display device, method of driving display device, and display device for enabling partial screen and widescreen display modes |
| KR20140138440A (ko) * | 2013-05-23 | 2014-12-04 | 엘지디스플레이 주식회사 | 평판 표시 장치 및 그의 구동 방법 |
| JP2015121732A (ja) * | 2013-12-25 | 2015-07-02 | エルジー ディスプレイ カンパニー リミテッド | 表示装置用の駆動回路、画素回路、および表示装置 |
| CN107274842A (zh) * | 2016-04-01 | 2017-10-20 | 三星显示有限公司 | 显示设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6809715B2 (en) | 2004-10-26 |
| US20050078072A1 (en) | 2005-04-14 |
| US20030043102A1 (en) | 2003-03-06 |
| JP3946307B2 (ja) | 2007-07-18 |
| US6469686B1 (en) | 2002-10-22 |
| US6950085B2 (en) | 2005-09-27 |
| US20060012553A1 (en) | 2006-01-19 |
| US7372442B2 (en) | 2008-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7372442B2 (en) | Display device | |
| JP4036923B2 (ja) | 表示装置およびその駆動回路 | |
| US8217877B2 (en) | Display device, driving method thereof, and electronic device using the display device | |
| US7375715B2 (en) | Active matrix type display device | |
| US7193602B2 (en) | Driver circuit, electro-optical device, and driving method | |
| JP4911215B2 (ja) | 薄膜半導体装置、電気光学装置、および電子機器 | |
| US6876339B2 (en) | Semiconductor device and driving method thereof | |
| US20050212988A1 (en) | Liquid crystal display apparatus and manufacturing method therefor | |
| JP3791208B2 (ja) | 電気光学装置の駆動回路 | |
| JP2001075503A (ja) | 表示装置 | |
| KR20010020935A (ko) | 표시 장치 및 상기 표시 장치의 구동 방법 | |
| JPH10111520A (ja) | 液晶表示パネル及びそれを用いた電子機器 | |
| JP3779279B2 (ja) | 画像表示装置 | |
| JP3832492B2 (ja) | 電気光学装置の駆動回路、電気光学装置、および、電子機器 | |
| US20030184534A1 (en) | Display apparatus, driving method, and projection apparatus | |
| JP3411496B2 (ja) | 画像表示装置 | |
| JP2000310792A (ja) | 液晶表示装置 | |
| JP2000305527A (ja) | 電気光学装置の駆動回路、電気光学装置、および、電子機器 | |
| JP3832495B2 (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040513 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040513 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060417 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060815 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070410 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070411 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140420 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |