JPH10327587A - 圧電トランスの制御回路及びその制御方法 - Google Patents

圧電トランスの制御回路及びその制御方法

Info

Publication number
JPH10327587A
JPH10327587A JP9135188A JP13518897A JPH10327587A JP H10327587 A JPH10327587 A JP H10327587A JP 9135188 A JP9135188 A JP 9135188A JP 13518897 A JP13518897 A JP 13518897A JP H10327587 A JPH10327587 A JP H10327587A
Authority
JP
Japan
Prior art keywords
voltage
piezoelectric transformer
frequency
circuit
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9135188A
Other languages
English (en)
Inventor
Takeshi Fujimura
健 藤村
Katsuyuki Ishikawa
勝之 石川
Masaaki Toyama
正明 外山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chichibu Onoda Cement Corp
Original Assignee
Chichibu Onoda Cement Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chichibu Onoda Cement Corp filed Critical Chichibu Onoda Cement Corp
Priority to JP9135188A priority Critical patent/JPH10327587A/ja
Priority to TW086112093A priority patent/TW349278B/zh
Priority to PCT/JP1997/002966 priority patent/WO1998009369A1/en
Priority to EP97935889A priority patent/EP0922324B1/en
Priority to US09/242,929 priority patent/US6239558B1/en
Priority to DE69704082T priority patent/DE69704082T2/de
Priority to CNB971992606A priority patent/CN1175554C/zh
Priority to KR1019997001612A priority patent/KR100322513B1/ko
Priority to AT97935889T priority patent/ATE199197T1/de
Publication of JPH10327587A publication Critical patent/JPH10327587A/ja
Priority to HK99104775A priority patent/HK1031279A1/xx
Pending legal-status Critical Current

Links

Classifications

    • Y02B70/1441

Landscapes

  • Generation Of Surge Voltage And Current (AREA)

Abstract

(57)【要約】 【課題】 負荷である冷陰極管の管電流を略一定に保つ
機能と、間欠発振による広範囲な輝度調整機能との両立
が可能であって、特に輝度調整による消灯・再点灯が可
能な圧電トランスの制御回路及びその制御方法の提供。 【解決手段】 パルス電源回路8にて発振期間が0%に
設定された状態では、圧電トランス1は駆動されないた
め、負荷電流は略ゼロとなる。このとき、誤差増幅回路
5において、負荷電流検出電圧Vriは基準電圧Vref1よ
り小さくなるので、誤差増幅回路5の出力する制御電圧
Vctrは小さくなり、発振周波数は共振周波数を越えて
低周波側にシフトする。そして、制御電圧Vctrが基準
電圧Vref2よりも小さくなると、電圧比較回路9が“L
ow”を出力することにより、電圧制御発振回路6Aは
上限周波数を設定するための発振信号を出力する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、圧電トランスの制
御回路及びその制御方法に関し、例えば、冷陰極管の駆
動装置に使用して好適な圧電トランスの制御回路及びそ
の制御方法に関する。
【0002】
【従来の技術】近年、持ち運びの容易なノート型パーソ
ナルコンピュータ等には、その表示装置として液晶表示
器が広く用いられている。この液晶表示装置の内部に
は、液晶表示パネルを背照すべく、所謂バックライトと
して冷陰極管が備えられており、その冷陰極管を点灯さ
せるには、電池等の直流低電圧から点灯開始時1000
Vrms以上、定常点灯時、500Vrms程度の交流高電圧
への変換が可能な昇圧インバータが必要とされる。従
来、この昇圧インバータの昇圧用トランスとして、巻線
トランスが使われてきたが、最近では機械エネルギーを
介して電気変換することにより昇圧を行う圧電トランス
が使用されるようになりつつある。この圧電トランス
は、出力負荷(負荷抵抗)の大きさによって昇圧比が大
きく変化するという一般には好ましくない特性を有して
いるが、一方でこの負荷抵抗への依存性が冷陰極管のイ
ンバータ電源の特性に適しており、液晶表示器の薄型
化、高効率化の要求に応える小型高電圧電源として注目
されている。このような圧電トランスの制御回路の一例
を図1を参照して説明する。
【0003】図1は、従来例としての圧電トランスの制
御回路のブロック構成図である。
【0004】図中、101は圧電トランス、102は圧
電トランス101の出力側に接続された冷陰極管等の負
荷、103は負荷に流れる電流を検出するための検出用
抵抗Rdet、104は検出用抵抗103に生じた交流電
圧を直流電圧に変換する整流回路、105は整流回路1
04にて整流後の電圧Vriと基準電圧Vref1とを比較
し、その比較結果である差を増幅する誤差増幅回路、1
06は誤差増幅回路105の出力電圧に応じて発振信号
を出力する電圧制御発振回路、そして107は電圧制御
発振回路106の発振信号に応じて圧電トランス101
を駆動する駆動回路である。次に、上記の構成を備える
制御回路の動作について図2を用いて説明する。
【0005】図2は、圧電トランスの出力電圧及び負荷
電流についての周波数特性の一例を説明する図である。
【0006】圧電トランス101は、同図(上側)に示
す如く圧電トランス101が有する共振周波数を頂上と
する山形の共振周波数特性を有し、圧電トランス101
の出力電圧によって負荷102に流れる電流も同様な山
形の特性となることが一般的に知られている。尚、同図
(下側)では、負荷電流を負荷電流検出電圧Vriで表わ
している。この特性において、右側(右下がり)の部分
を使った制御について説明する。当該制御回路への電源
を投入すると、電圧制御発振回路106は初期周波数f
aで発振を開始する。その際、負荷102には電流が流
れていないため、検出抵抗103に発生する電圧は零で
ある。従って、誤差増幅回路105は、負荷電流検出電
圧Vriと基準電圧Vref1とを比較した結果である負の電
圧を電圧制御増幅回路106に出力する。そして、電圧
制御回路106はその電圧に応じて発振信号の発振周波
数を低周波側にシフトさせるため、周波数が低周波側に
シフトしていくに従って圧電トランス101の出力電圧
は上昇し、負荷電流(負荷電流検出電圧Vri)も増加し
始める。そして、負荷電流(負荷電流検出電圧Vri)と
基準電圧Vref1とが同じになったところで周波数が安定
する(fb)。もし、温度変化や経時変化により共振周
波数が変化してもそれに応じて周波数がシフトして常に
負荷電流を略一定に保つことができる。
【0007】従って、図1の制御回路によれば、負荷電
流検出電圧Vriを基準電圧Vref1にすべく周波数制御が
行われ、その周波数制御によって負荷電流が所定値に保
持されるようになる。このような圧電トランスの制御回
路において負荷を冷陰極管とし、冷陰極管の点灯装置と
して使用すれば、冷陰極管の輝度はそれに流れる管電流
に比例するため、所定の輝度に保持できるという重要な
機能が達成できる。ただし、冷陰極管の点灯装置では、
所定の輝度に保持する機能の他に、輝度を変える機能
(調光機能)が必要である。その手法の1つとして、例
えば、本願出願人による先行する特願平8−22845
8号においては、圧電トランスに間欠的なパルス電圧を
印加して駆動することにより、冷陰極管の平均管電流を
調整する手法を提案している。ここで、その手法の概要
を、図3及び図4を参照して説明する。
【0008】図3は、従来例としての冷陰極管の輝度調
節が可能な圧電トランスの制御回路のブロック構成図で
ある。
【0009】図4は、従来例としての冷陰極管の輝度調
節が可能な圧電トランスの制御回路の動作を説明する図
である。
【0010】図4において、横軸はそれぞれ時間を示し
ており、縦軸はそれぞれ上から順に、パルス電源回路1
08から駆動回路107に供給されるパルス電圧、発振
回路109から出力される発振信号、そして圧電トラン
ス101の出力電圧を示している。
【0011】輝度を小さくする場合は、パルス電源回路
108よりあるパルス間隔を持ったパルス電圧を駆動回
路107に供給する。ここで、パルス電源回路108よ
り駆動回路107に供給されるパルス電圧のHigh期
間(Thigh)は、発振回路109から得られる発振信号
の周期より十分大きいものとする(例えば、パルス電圧
の周波数が100kHzに対し、発振信号の周波数は数
百Hz程度とする)。図示の如く、パルス状の電源電圧
がLow期間(Tlow)であるときは、駆動回路107
は圧電トランス101を駆動できないため、出力電圧は
零である。一方、パルス電圧がHigh期間(Thigh)
のときは、駆動回路107に電圧が印加されて動作する
ため、圧電トランス101は駆動されて出力電圧が発生
する。この動作が繰り返されることにより、冷陰極管
(負荷2)に流れる管電流(負荷電流)の平均値が小さ
くなり、輝度を低下させることができる。この場合、パ
ルス電圧におけるHigh期間をさらに短く、またはL
ow期間を更に長くすれば、冷陰極管に流れる平均管電
流はより小さくなり、輝度は低下する。人間の視覚にと
っては、High期間における残像が残るためである。
【0012】
【発明が解決しようとする課題】しかしながら、図3の
手法を図1に示した圧電トランスの制御回路に組み込ん
で調光機能を負荷しようとしても、調光機能は得られな
い。なぜならば、調光させるべく間欠発振による平均管
電流を減少させると、負荷電流検出電圧Vriが基準電圧
Vrefより小さくなるため、電圧制御発振回路106の
発振周波数が低周波側にシフトし、駆動回路107が管
電流を増加させる方向に働き、結局平均管電流は変らな
くなってしまうためである。即ち、圧電トランスの制御
回路が持つ、「管電流を略一定に保つ機能」により、
「調光機能」が機能しなくなってしまうためである。
【0013】そこで本発明は、負荷である冷陰極管の管
電流を略一定に保つ機能と、間欠発振による広範囲な輝
度調整機能との両立が可能であって、特に輝度調整によ
る消灯・再点灯が可能な圧電トランスの制御回路及びそ
の制御方法の提供を目的とする。
【0014】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の圧電トランスの制御回路は、以下の構成を
特徴とする。
【0015】即ち、制御電圧に応じて発振信号を生成す
る発振手段と、その発振手段からの発振信号に応じて発
生させた交流電圧により圧電トランスを駆動する駆動手
段と、前記圧電トランスの出力側に接続された負荷の負
荷電流を検出し、その負荷電流を略一定にすべく該発振
手段の発振周波数を制御する制御手段と、を備える圧電
トランスの制御回路であって、前記発振手段の発振周波
数が所定の制御範囲からはずれた時に、その発振周波数
を、所定周波数に掃引する掃引手段を備えることを特徴
とする。
【0016】また、例えば前記所定周波数は、前記圧電
トランスが複数有する共振特性のうち、前記制御手段が
使用している共振特性における出力電圧が極小値を示す
周波数であることを特徴とし、好ましくは、前記所定の
制御範囲は、前記制御手段が使用している共振特性のう
ち、前記圧電トランスの出力電圧が極大値を採る周波数
よりも高周波数側の周波数特性に含まれており、且つ前
記所定周波数を含むとよい。
【0017】更に、好ましくは前記圧電トランスを間欠
的に駆動するためのパルス信号を生成し、そのパルス信
号を前記駆動手段に供給する間欠発振手段を備え、その
間欠発振手段は、生成するパルス信号のデューティー比
を調整することにより、前記負荷電流を調整する調整手
段を含むとよい。
【0018】また、例えば前記発振手段の制御電圧を検
知する制御電圧検出手段を備え、前記掃引手段は、該制
御電圧検出手段の出力に基づいて、前記発振手段の発振
周波数が前記所定の制御範囲からはずれたことを検出す
るとよい。
【0019】好ましくは、更に、前記負荷電流検出手段
の出力を前記パルス電圧に同期してサンプリングし、ホ
ールドするサンプルホールド手段と、そのサンプルホー
ルド手段からの出力に基づいて、前記発振手段の制御電
圧を生成する制御電圧生成手段と、を備えることを特徴
とする。これにより、間欠発振により駆動手段が間欠さ
れても、負荷電流の略一定にする周波数制御を実現す
る。
【0020】または、上記の目的を達成するため、本発
明の圧電トランスの制御方法は、以下の構成を特徴とす
る。
【0021】即ち、制御電圧に応じて発振信号を生成
し、その発振信号に応じて発生させた交流電圧により圧
電トランスを駆動し、その圧電トランスの出力側に接続
された負荷の負荷電流を検出し、その負荷電流を略一定
にすべく該発振周波数を制御する圧電トランスの制御方
法であって、前記発振周波数が所定の制御範囲からはず
れた時に、その発振周波数を、所定周波数に掃引するこ
とを特徴とする。
【0022】また、例えば前記所定周波数は、前記圧電
トランスが複数有する共振特性のうち、前記制御方法に
使用している共振特性における出力電圧が極小値を示す
周波数とすることを特徴とし、好ましくは前記所定の制
御範囲は、前記制御方法に使用している共振特性のう
ち、前記圧電トランスの出力電圧が極大値を採る周波数
よりも高周波数側の周波数特性に含まれており、且つ前
記所定周波数を含むとよい。
【0023】
【発明の実施の形態】
[第1の実施形態]以下、本発明に係る圧電トランスの
制御回路の第1の実施形態を図面を参照して説明する。
【0024】図5は、本発明の第1の実施形態としての
圧電トランスの制御回路のブロック構成図である。
【0025】図中、1は圧電トランス、2は圧電トラン
ス1の出力側に接続された冷陰極管等の負荷、3は負荷
に流れる電流を検出するための検出用抵抗Rdet、4は
検出用抵抗3に生じた交流電圧を直流電圧に変換する整
流回路、12は整流回路4の出力電圧(以下、負荷電流
検出電圧Vri)をパルス電源回路8からの信号に応じて
保持するサンプルホールド回路、5はサンプルホールド
回路12の出力電圧と基準電圧Vref1とを比較してその
差を増幅する誤差増幅回路、6は誤差増幅回路5の出力
電圧に応じて発振信号を出力する電圧制御発振回路、7
は電圧制御発振回路6の発振信号に応じて圧電トランス
1を駆動する駆動回路である。また、8はパルス電源回
路であり、冷陰極管(負荷2)の輝度を変化させるべく
駆動回路7に供給するパルス状の電源電圧を入力電圧V
iより生成し、且つそのパルス状の電源電圧におけるパ
ルス幅及び間隔を制御する。
【0026】また、サンプルホールド回路12は、同図
に示す如くバッファ12a、充電用のコンデンサ12
b、スイッチング素子12cで構成される。
【0027】図6は、本発明の第1の実施形態としての
パルス電源回路の構成を説明する図である。
【0028】図中、パルス電源回路8は、直流電圧であ
る入力電圧Viを、例えばMOS−FET(MOS型電
界効果トランジスタ)等のスイッチング素子8bにより
パルス発振回路8aから出力される信号に応じてオン/
オフさせることにより、駆動回路7へパルス電圧を出力
する。また、パルス発振回路8aから出力される信号
は、サンプルホールド回路12のスイッチング素子12
cにも供給されている。従って、パルス発振回路8aか
ら出力される信号によってスイッチング素子8bとスイ
ッチング素子12cとのスイッチング速度が制御される
ように構成されている。
【0029】次に、上記のような構成を備える圧電トラ
ンスの制御回路の動作について説明する。
【0030】はじめに、輝度を最大にする場合は、パル
ス電源回路8から供給されるパルス状の電源電圧は連続
的な直流電圧となり、サンプルホールド回路12ではス
イッチング素子12cは常に閉じた状態となる。従っ
て、サンプルホールド回路12が無い状態となって従来
技術で説明した回路と同様な制御であるので説明を省略
する。
【0031】次に、輝度を下げるべくパルス発振回路8
aが調整され、パルス電源回路8からパルス状の電源電
圧が駆動回路7に供給され、圧電トランス1が関係駆動
されている場合の動作について説明する。
【0032】今、パルス電源回路8内部のスイッチング
素子8bが閉じて駆動回路4に電圧Viが供給されてい
る時、駆動回路7からの駆動電圧によって圧電トランス
1は駆動され、冷陰極管には管電流が流れる(発振期
間)。この時、サンプルホールド回路12内のスイッチ
ング素子12cの制御端子には、パルス電源回路内部の
パルス発振回路8aからの信号が入力されているので、
パルス電源回路8内部のスイッチング素子8bと同じく
閉じており、検出抵抗3及び整流回路4により検出され
た負荷電流検出電圧Vriは、コンデンサ12bに充電さ
れる共に、バッファ12aを介して誤差増幅回路5に出
力される。従って、誤差増幅回路5からは負荷電流検出
電圧Vriと基準電圧Vref1との差に応じた電圧が出力さ
れ、結果として圧電トランス1が駆動される。
【0033】次に、パルス電源回路8内部のスイッチン
グ素子8bが開き、駆動回路4に電圧が供給されていな
い時には、圧電トランス1が駆動されないため、冷陰極
管には管電流が流れない(休止期間)。この時、サンプ
ルホールド回路12内部のスイッチング素子12cは開
いているので、整流回路4からの負荷電流検出電圧Vri
には影響されず、サンプルホールド回路12内部の充電
コンデンサ12bにスイッチング素子12cが閉じてい
る間に充電されていた電圧、即ち点灯時の負荷電流検出
電圧Vriが誤差増幅回路5に出力される。
【0034】従って、休止期間においても、発振期間の
負荷電流検出電圧Vriにより充電された電圧を使って発
振周波数の制御が可能となるため、発振期間における圧
電トランス1の駆動状態が保持されることになる。ま
た、冷陰極管の調光をするためにパルス発振回路8aを
調整してThighもしくはTlowを変化させることによ
り、平均管電流を変化させることができるので、結果と
して冷陰極管の輝度を変えることも可能となる。
【0035】以上説明した図5の制御回路によれば、冷
陰極管を調光すべく間欠的に圧電トランスを駆動した場
合において、発振期間の管電流に相当する電圧制御発振
回路への電圧をサンプルホールド回路の制御により保持
できるため、休止期間であっても該発振期間における駆
動回路の駆動状態を保持可能となり、且つ発振期間もし
くは休止期間の長さを変えることによって平均管電流を
調整できるため、冷陰極管の輝度の調整も可能となる。
【0036】しかしながら、上述の手法によると、パル
ス電源回路8の発振期間(デューティー)を約20%〜
100%に調整することで、相対輝度を約10%〜10
0%の範囲で変えることができるが、相対輝度を0%ま
で調整することは不可能である。その理由について説明
すると、発振期間を0%、即ち圧電トランス1の駆動を
停止させると、管電流が零となるため、管電流を所定値
に保持しようとする電圧制御発振回路8の周波数制御に
より、周波数が下限値(例えば、図2の山形の特性の左
端付近)まで掃引される。下限周波数では、共振周波数
から大きくずれているため、圧電トランス1は冷陰極管
の点灯開始に必要な高電圧を発生させることができず、
再点灯できなくなってしまう。また、再点灯しても共振
特性の左側では管電流を略一定にする周波数制御が正帰
還となるために正常な制御が行われない。つまり、輝度
を0%に調整した後、正常な動作に戻れないという問題
が生じる。そこでこの問題を改善した第2の実施形態を
以下に説明する。
【0037】[第2の実施形態]図7は、本発明の第2
の実施形態としての圧電トランスの制御回路のブロック
構成図であり、同図において、第1の実施形態(図5)
と同様な回路構成の部分については、同一の参照番号を
付して説明は省略する。
【0038】図中、9は、誤差増幅回路5から出力され
る制御電圧Vctrと基準電圧Vref2とを比較し、その比
較結果に応じてHighまたはLowの信号を出力する
電圧比較回路である。電圧制御発振回路6Aは、図5の
電圧制御発振回路6と同様、誤差増幅回路5の出力電圧
に応じて駆動回路7に発振信号を出力する電圧制御発振
回路であるが、更に、電圧制御発振回路6Aが出力する
発振信号の周波数を上限周波数(初期周波数)にするス
トローブ端子Pが設けられている。以下、電圧制御発振
回路6Aの構成及び動作について説明する。
【0039】図8は、本発明の第2の実施形態としての
電圧制御発振回路の構成を示す図である。
【0040】図中、スイッチング素子6aには、誤差増
幅回路5の出力電圧と内部電圧Vidとが入力されてい
る。ここで、内部電圧Vidは、駆動回路7への発振信号
を上限周波数(初期周波数)に固定するために用いる。
これらの入力は、ストローブ端子Pに入力される信号の
状態に応じてスイッチング素子6aにより切り換えら
れ、V/Fコンバータ6bに入力されて周波数に変換さ
れる。
【0041】本実施形態において、電圧制御発振回路6
Aは、ストローブ端子Pに“High”が入力されたと
きには誤差増幅回路5の出力電圧を選択し、その出力電
圧に応じた周波数の信号を駆動回路7へ出力する。以
下、この一連の制御動作を「通常の調光動作」と言う。
一方、電圧制御発振回路6Aは、ストローブ端子Pに
“Low”が入力されたときには、内部電圧Vidを選択
し、その内部電圧Vidに応じた周波数の信号を駆動回路
7へ出力する。
【0042】ここで、上限周波数には、圧電トランス1
が複数有する共振特性のうち、当該制御回路が制御に使
用している共振特性における高周波数側の所定の制御範
囲内であって、出力電圧が極小値(例えば、図2のf
a)を示す周波数に設定するのが望ましい。これは、一
般に圧電トランスがその固有振動数の整数倍毎に共振周
波数を有するため、当該制御回路が調光制御に使用して
いる共振特性における上限周波数より大きな周波数まで
を採用すると、次の山形の共振特性の範囲に入ってしま
い、正常な制御ができなくなってしまうからである。
【0043】本実施形態において、パルス電源回路8の
発振期間が略20%〜100%である場合には、前述し
た図5の制御回路と同様の制御がなされているため、発
振周波数は共振周波数より高周波側、即ち、制御電圧V
ctrは基準電圧Vref2よりも大きい。従って、電圧比較
回路9から“High”が出力され、相対輝度が約10
%〜100%の範囲で上記の通常の調光動作が行われ
る。
【0044】この場合において、パルス電源回路8の発
振期間が20%よりも小さく調整されると、上述した第
1の実施形態の最後で説明したように、冷陰極管(負
荷)2の調光制御が不可能(消灯状態)となる。
【0045】次に、パルス電源回路8の発振期間を0%
に設定し、消灯状態から冷陰極管(負荷)2を再点灯さ
せる動作について図9を参照して説明する。
【0046】図9は、本発明の第2の実施形態としての
圧電トランスの制御回路の動作を説明する図であり、電
圧制御発振回路6Aによる発振信号の周波数に対する負
荷電流検出電圧Vri並びに制御電圧Vctrの特性を示
す。
【0047】本実施形態において、パルス電源回路8の
パルス発振回路8aにて発振期間が0%に設定された状
態では、圧電トランス1は駆動されないため、圧電トラ
ンス1の出力電圧は略ゼロを示し、負荷電流は略ゼロと
なる。従って、誤差増幅回路5において、負荷電流検出
電圧Vriは基準電圧Vref1より小さくなるので、誤差増
幅回路5の出力する制御電圧Vctrは小さくなり、発振
周波数は共振周波数を越えて低周波側にシフトする。そ
して、制御電圧Vctrが基準電圧Vref2よりも小さくな
ると、電圧比較回路9が“Low”を出力することによ
り、電圧制御発振回路6Aは上述した上限周波数を設定
するための発振信号を出力する。
【0048】また、このとき、電圧制御発振回路6Aに
より発振信号の周波数を上限周波数faに復帰させて
も、図2に示したような圧電トランス1の出力特性によ
り、圧電トランス1の発振周波数は共振周波数を超え低
周波側にシフトするため、圧電トランス1の出力電圧は
低下する。従って、パルス発振回路8aにて発振期間が
0%に設定された状態においては、誤差増幅回路5の制
御電圧Vctrが基準電圧Vref2よりも小さくなると、電
圧制御発振回路6Aが、発振信号の周波数を上限周波数
faに再び復帰させるという動作が繰り返される(図9
参照)。
【0049】そして、この状態から、即ち発振期間0%
の状態から、パルス電源回路8内のパルス発振回路8a
が調整されることにより発振期間が延長されていくと、
圧電トランス1の出力には出力電圧が発生し、その結果
冷陰極管(負荷2)には負荷電流が流れて点灯する。そ
して、負荷電流検出電圧Vriが、基準電圧Vref1より大
きくなると、電圧制御発振回路6Aは上記の通常の調光
動作に戻る。
【0050】このように、上述した本実施形態によれ
ば、負荷である冷陰極管の管電流を略一定に保つ機能
と、パルス電源回路の発振期間が0%〜100%の範囲
における輝度調整機能との両立が可能となり、発振期間
が0%からの冷陰極管の再点灯も確実に行えるようにな
る。
【0051】<第2の実施形態の変形例>図10は、本
発明の第2の実施形態の変形例1としての圧電トランス
の制御回路のブロック構成図である。
【0052】同図において、前述の図7と異なる構成を
説明すれば、電圧制御発振回路6はストローブ端子を備
えておらず、図5と同じものである。その代わり、誤差
増幅回路5Aは、増幅回路5a、スイッチング素子5
b、並びに増幅回路5aに入力する基準電圧をスイッチ
ング素子5bを介して基準電圧Vref1またはVref3の何
れかに切り替えるストローブ端子Pを備える。
【0053】本変形例において、電圧制御発振回路6に
入力される制御電圧Vctrが基準電圧Vref2より大きい
とき、電圧比較回路9は“High”を出力し、これに
より誤差増幅回路5Aの負入力端子には基準電圧Vref1
が入力される。基準電圧Vref1が、誤差増幅回路5Aに
入力されているときの動作は、前述した実施形態(図
7)における通常の調光動作と同様の制御となるため説
明を省略する。
【0054】一方、本変形例におて、制御電圧Vctrが
基準電圧Vref2より小さいとき、例えば、パルス発振回
路8aにて発振期間が0%に設定され、その結果冷陰極
管2が消灯したとき、電圧比較回路9は“Low”を出
力し、これにより誤差増幅回路5Aの負入力端子には基
準電圧Vref3として、例えば負の電圧が入力される。こ
のような状態のとき、負荷電流検出電圧Vriは基準電圧
Vref3よりも常に大きくなるので、本変形例の誤差増幅
回路5Aは、電圧制御発振回路6が発振信号の周波数を
上限周波数faに復帰させることが可能な電圧を、制御
電圧Vctrとして出力する。このような回路構成によっ
ても、上述した図7の制御回路と同様の効果が得られ
る。
【0055】更に、本実施形態の変形例2として、前述
の図7における駆動回路7を、トランジスタにより構成
した所謂ブリッジ型の駆動回路とした場合について、図
11を参照して説明する。
【0056】図11は、本発明の第2の実施形態の変形
例2としての圧電トランスの制御回路のブロック構成図
である。
【0057】前述の図7の場合は、パルス電源回路8に
より駆動回路7自体を間欠駆動させて圧電トランス1を
間欠駆動させた。一方、本変形例では、駆動回路7にハ
ーフブリッジ型の回路を採用し、パルス発振回路13及
びアンド(AND)回路15を使用して、圧電トランス
1の間欠駆動を実現させる。
【0058】図11において、パルス発振回路13は、
不図示の調整手段を備えており、出力するパルス信号の
デューティー比の調整が可能である。アンド回路15
は、パルス発振回路13が出力するパルス信号と電圧制
御発振回路6Aの出力する発振信号との論理積信号を出
力する。
【0059】本変形例の駆動回路7は、ハーフブリッジ
型に接続されたP型トランジスタ(FET:電界効果ト
ランジスタ)7aとN型トランジスタ(FET)7bと
で構成されている。
【0060】この駆動回路7には、ハイ側にアンド回路
15からの論理積信号が入力され、ロー側に電圧制御発
振回路6Aの出力する発振信号が入力されることによ
り、2つのトランジスタ7a,7bが交互にスイッチン
グを行う。従って、駆動回路7には入力電圧Viが入力
されるが、2つのトランジスタ7a,7bによるスイッ
チング動作により、圧電トランス1には入力電圧Viを
振幅とする駆動電圧(交流電圧)が間欠的に印加され
る。また、パルス発振回路13が出力するパルス信号
は、サンプルホールド回路12のスイッチング素子12
cへ出力されており、そのパルス信号に同期してスイッ
チング素子12cの切り換えを図7の実施形態と同様に
制御する。
【0061】上記の構成以外は、図7の実施形態と同様
なため、同一の参照番号を付して詳細な説明は省略す
る。このような回路構成によっても、上述した図7の制
御回路と同様の効果が得られる。
【0062】尚、変形例2では、図7の制御回路に基づ
いて説明したが、図10の制御回路についてもハーフブ
リッジ型の駆動回路7を採用し、パルス電源回路8の代
わりにパルス発振回路13及びアンド回路15を使用し
てもよいことは言うまでもない。また、駆動回路7は、
ハーフブリッジ型に限られるものではなく、フルブリッ
ジ型の回路としてもよいことは言うまでもない。
【0063】
【発明の効果】以上説明したように、本発明によれば、
負荷である冷陰極管の管電流を略一定に保つ機能と、間
欠発振による広範囲な輝度調整機能との両立が可能であ
って、特に輝度調整による消灯・再点灯が可能な圧電ト
ランスの制御回路及びその制御方法の提供が実現する。
【0064】即ち、パルス電源回路の発振期間が0%〜
100%の範囲における輝度調整が実現し、発振周波数
が所定の制御範囲からはずれたことを検知した場合には
電圧制御発振回路の発振周波数を上限値に復帰させるよ
うにした。これにより、発振期間を調整して0%から大
きくすれば、管電流を所定値にする周波数制御が再び開
始されて冷陰極管は再点灯できるようになる。
【0065】
【図面の簡単な説明】
【図1】従来例としての圧電トランスの制御回路のブロ
ック構成図である。
【図2】圧電トランスの出力電圧及び負荷電流について
の周波数特性の一例を説明する図である。
【図3】従来例としての冷陰極管の輝度調節が可能な圧
電トランスの制御回路のブロック構成図である。
【図4】従来例としての冷陰極管の輝度調節が可能な圧
電トランスの制御回路の動作を説明する図である。
【図5】本発明の第1の実施形態としての圧電トランス
の制御回路のブロック構成図である。
【図6】本発明の第1の実施形態としてのパルス電源回
路の構成を説明する図である。
【図7】本発明の第2の実施形態としての圧電トランス
の制御回路のブロック構成図である。
【図8】本発明の第2の実施形態としての電圧制御発振
回路の構成を示す図である。
【図9】本発明の第2の実施形態としての圧電トランス
の制御回路の動作を説明する図である。
【図10】本発明の第2の実施形態の変形例1としての
圧電トランスの制御回路のブロック構成図である。
【図11】本発明の第2の実施形態の変形例2としての
圧電トランスの制御回路のブロック構成図である。
【符号の説明】
1,101 圧電トランス 2,102 負荷 3 検出用抵抗 4,104 整流回路 5,5A,105 誤差増幅回路 5a 増幅回路 5b,6a,8b,12c スイッチング素子 6b V/Fコンバータ 7,107 駆動回路 7a,7b トランジスタ 8a,13 パルス発振回路 9 電圧比較回路 8,108 パルス電源回路 109 発振回路 12 サンプルホールド回路 12a バッファ 12b コンデンサ 15 AND回路

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 制御電圧に応じて発振信号を生成する発
    振手段と、その発振手段からの発振信号に応じて発生さ
    せた交流電圧により圧電トランスを駆動する駆動手段
    と、前記圧電トランスの出力側に接続された負荷の負荷
    電流を検出し、その負荷電流を略一定にすべく該発振手
    段の発振周波数を制御する制御手段と、を備える圧電ト
    ランスの制御回路であって、 前記発振手段の発振周波数が所定の制御範囲からはずれ
    た時に、その発振周波数を、所定周波数に掃引する掃引
    手段を備えることを特徴とする圧電トランスの制御回
    路。
  2. 【請求項2】 前記所定周波数は、前記圧電トランスが
    複数有する共振特性のうち、前記制御手段が使用してい
    る共振特性における出力電圧が極小値を示す周波数であ
    ることを特徴とする請求項1記載の圧電トランスの制御
    回路。
  3. 【請求項3】 前記所定の制御範囲は、前記制御手段が
    使用している共振特性のうち、前記圧電トランスの出力
    電圧が極大値を採る周波数よりも高周波数側の周波数特
    性に含まれており、且つ前記所定周波数を含むことを特
    徴とする請求項2記載の圧電トランスの制御回路。
  4. 【請求項4】 更に、前記圧電トランスを間欠的に駆動
    するためのパルス信号を生成し、そのパルス信号を前記
    駆動手段に供給する間欠発振手段を備え、その間欠発振
    手段は、生成するパルス信号のデューティー比を調整す
    ることにより、前記負荷電流を調整する調整手段を含む
    ことを特徴とする請求項1乃至請求項3の何れかに記載
    の圧電トランスの制御回路。
  5. 【請求項5】 前記間欠発振手段は、前記交流電圧の基
    となる直流電圧からパルス電圧を発生するパルス電圧手
    段であることを特徴とする請求項4記載の圧電トランス
    の制御回路。
  6. 【請求項6】 前記駆動手段は、トランジスタをブリッ
    ジ型に構成したブリッジ回路を含み、 前記間欠発振手段は、 パルス信号を生成するパルス発振手段と、 そのパルス発振手段からのパルス信号と前記発振手段か
    らの発振信号とに基づいて論理積を算出する論理積算出
    手段と、を備え、前記トランジスタのそれぞれを、前記
    発振手段からの発振信号または前記論理積算出手段から
    の出力信号により駆動することを特徴とする請求項4記
    載の圧電トランスの制御回路。
  7. 【請求項7】 更に、前記発振手段の制御電圧を検知す
    る制御電圧検出手段を備え、前記掃引手段は、該制御電
    圧検出手段の出力に基づいて、前記発振手段の発振周波
    数が前記所定の制御範囲からはずれたことを検出するこ
    とを特徴とする請求項1乃至請求項7の何れかに記載の
    圧電トランスの制御回路。
  8. 【請求項8】 更に、前記負荷電流検出手段の出力を前
    記パルス電圧に同期してサンプリングし、ホールドする
    サンプルホールド手段と、 そのサンプルホールド手段からの出力に基づいて、前記
    発振手段の制御電圧を生成する制御電圧生成手段と、を
    備えることを特徴とする請求項7記載の圧電トランスの
    制御回路。
  9. 【請求項9】 制御電圧に応じて発振信号を生成し、そ
    の発振信号に応じて発生させた交流電圧により圧電トラ
    ンスを駆動し、その圧電トランスの出力側に接続された
    負荷の負荷電流を検出し、その負荷電流を略一定にすべ
    く該発振周波数を制御する圧電トランスの制御方法であ
    って、 前記発振周波数が所定の制御範囲からはずれた時に、そ
    の発振周波数を、所定周波数に掃引することを特徴とす
    る圧電トランスの制御方法。
  10. 【請求項10】 前記所定周波数は、前記圧電トランス
    が複数有する共振特性のうち、前記制御方法に使用して
    いる共振特性における出力電圧が極小値を示す周波数と
    することを特徴とする請求項9記載の圧電トランスの制
    御方法。
  11. 【請求項11】 前記所定の制御範囲は、前記制御方法
    に使用している共振特性のうち、前記圧電トランスの出
    力電圧が極大値を採る周波数よりも高周波数側の周波数
    特性に含まれており、且つ前記所定周波数を含むことを
    特徴とする請求項10記載の圧電トランスの制御方法。
JP9135188A 1996-08-29 1997-05-26 圧電トランスの制御回路及びその制御方法 Pending JPH10327587A (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP9135188A JPH10327587A (ja) 1997-05-26 1997-05-26 圧電トランスの制御回路及びその制御方法
TW086112093A TW349278B (en) 1996-08-29 1997-08-22 Control circuit and method for piezoelectric transformer
DE69704082T DE69704082T2 (de) 1996-08-29 1997-08-26 Steuerschaltung und -verfahren für piezoelektrischen transformator
EP97935889A EP0922324B1 (en) 1996-08-29 1997-08-26 Control circuit and method for piezoelectric transformer
US09/242,929 US6239558B1 (en) 1996-08-29 1997-08-26 System for driving a cold-cathode fluorescent lamp connected to a piezoelectric transformer
PCT/JP1997/002966 WO1998009369A1 (en) 1996-08-29 1997-08-26 Control circuit and method for piezoelectric transformer
CNB971992606A CN1175554C (zh) 1996-08-29 1997-08-26 压电变压器的控制电路及方法
KR1019997001612A KR100322513B1 (ko) 1996-08-29 1997-08-26 압전 트랜스포머를 위한 제어 회로 및 방법
AT97935889T ATE199197T1 (de) 1996-08-29 1997-08-26 Steuerschaltung und -verfahren für piezoelektrischen transformator
HK99104775A HK1031279A1 (en) 1996-08-29 1999-10-26 Control circuit and method for piezoelectric transformer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9135188A JPH10327587A (ja) 1997-05-26 1997-05-26 圧電トランスの制御回路及びその制御方法

Publications (1)

Publication Number Publication Date
JPH10327587A true JPH10327587A (ja) 1998-12-08

Family

ID=15145903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9135188A Pending JPH10327587A (ja) 1996-08-29 1997-05-26 圧電トランスの制御回路及びその制御方法

Country Status (1)

Country Link
JP (1) JPH10327587A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7847491B2 (en) 2001-01-09 2010-12-07 O2Micro International Limited Sequential burst mode activation circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7847491B2 (en) 2001-01-09 2010-12-07 O2Micro International Limited Sequential burst mode activation circuit

Similar Documents

Publication Publication Date Title
KR100322513B1 (ko) 압전 트랜스포머를 위한 제어 회로 및 방법
US6198198B1 (en) Control circuit and method for piezoelectric transformer
JP3216572B2 (ja) 圧電トランスの駆動回路
US6930898B2 (en) Single-stage backlight inverter and method for driving the same
JP2972691B2 (ja) 電子安定器のための位相制御回路
JP3063645B2 (ja) 圧電トランスの駆動回路
US6153962A (en) Piezoelectric transformer inverter
JP2004208396A (ja) 直流−交流変換装置、及びそのコントローラic
US7012578B2 (en) Light emission control device, backlight device, liquid crystal display apparatus, liquid crystal monitor and liquid crystal television
JP3599570B2 (ja) 放電灯の輝度調整方法及び放電灯点灯装置
JPH10228993A (ja) 圧電トランスインバータ装置
JPH10285942A (ja) 圧電トランスの制御回路及び制御方法
EP2222141B1 (en) Discharge lamp lighting circuit for AC-driving a discharge lamp
JP2004039336A (ja) 冷陰極管用圧電インバータ
JPH10327587A (ja) 圧電トランスの制御回路及びその制御方法
JPH10223390A (ja) 圧電トランスの制御回路
JP3681851B2 (ja) 圧電トランスの制御回路
JPH07142178A (ja) ランプ駆動回路
JPH10223388A (ja) 圧電トランスの制御回路
JPH1075576A (ja) 圧電トランスの制御回路
JPH11299254A (ja) 圧電トランスインバータ
JP2000166257A (ja) 圧電トランスインバ―タ
JPH09131066A (ja) インバータ装置およびこのインバータ装置を使用した照明装置
JP2002151292A (ja) 圧電トランスの制御回路
JPH11298060A (ja) 冷陰極管駆動用圧電トランスインバータ及び液晶表示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060331