JPH10327414A - 動きベクトル検出装置および方法 - Google Patents

Abstract

(57)【要約】 【課題】 サーチデータのパイプライン的な移動を防止
し、消費電力を抑制する。 【解決手段】 メモリ４１乃至４４に、サーチ範囲の画
素データを記憶させる。メモリ３１には、基準ブロック
の画素データを記憶する。メモリ３１に記憶された画素
データのうち、垂直方向、または水平方向に、インタリ
ーブされた位置の画素データを読み出して、減算器４６
乃至５３に供給する。減算器４６乃至５３において、メ
モリ４１乃至４４から、セレクタ４５を介して読み出し
た対応する画素データを減算し、その差の絶対値を加算
器５４または加算器５５で加算する。最小値検出回路３
５で、加算器５４、加算器５５、または加算器３４の出
力の最小値を求め、その最小値に対応するサーチブロッ
クの動きベクトルを出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、動きベクトル検出
装置および方法に関し、特に、より少ない消費電力で動
きベクトルを検出することができるようにした、動きベ
クトル検出装置および方法に関する。

【０００２】

【従来の技術】例えば、ＭＰＥＧ（Moving Picture Exp
erts Group）においては、動きベクトルを検出し、それ
を利用して動画像データを圧縮するようにしている。従
って、この圧縮処理を行うには、動きベクトルを検出す
る必要がある。

【０００３】図１５は、従来の動きベクトル検出装置の
例を表している。この構成は、信学技報ＩＣＤ９３−８
０（１９９３−０８）、第６１頁乃至第６８頁に、「Ｃ
ＣＩＲ６０１対応のハーフペル精度動きベクトル検出Ｌ
ＳＩ」として開示されているものである。

【０００４】この例においては、入力回路から演算部７
１にサーチウインドウデータ（サーチ範囲のデータ）が
供給される。このサーチ範囲の画素データは、基準ブロ
ック（リファレンスブロック）の幅で、１画素行分づ
つ、サイドレジスタ８１から処理要素（ＰＥ）８２にシ
フトされる。各処理要素８２は１サーチブロック分の画
素データを保持する。また、各処理要素８２には、動き
ベクトルを検出する基準ブロックのデータ（テンプレー
トデータ）が予め常駐されている。処理要素８２は、常
駐されている基準ブロックの画素データと、保持してい
るサーチブロックの画素データとの差分を検出し、その
検出結果を総和回路７２に出力する。縦続接続されてい
る処理要素８２は、クロックに同期してサーチブロック
（基準ブロック）の幅の１行分の画素データを、順次、
後段の処理要素８２に転送する。各段の処理要素８２
は、同様の処理を行う。そして、新たな１行分の画素デ
ータが入力されてきたとき、再び、基準ブロックの画素
データとサーチブロックの画素データの差を演算し、演
算結果を総和回路７２に出力する。

【０００５】総和回路７２は、基準ブロックの画素とサ
ーチブロックの画素の差の絶対値の和を、サーチブロッ
ク毎に演算する。そして、演算結果を最小値検出回路７
３に出力する。

【０００６】最小値検出回路７３は、総和回路７２の出
力が最小となるタイミングのサーチブロックのサーチウ
インドウ内の位置を検出する。そして、検出結果を動き
ベクトルとして出力する。

【０００７】

【発明が解決しようとする課題】このように、従来の動
きベクトル検出装置においては、画素データを順次後段
の処理要素に転送し、パイプライン的な処理を行うよう
にしているので、１クロック毎に大部分の処理要素にお
いてデータが書き換えられる結果、電流が流れ、消費電
力が大きくなる課題があった。

【０００８】本発明はこのような状況に鑑みてなされた
ものであり、サーチデータを水平または垂直方向にイン
タリーブした形態で保存するようにし、もって、サーチ
データの移動が少なくなるようにし、消費電力を抑制す
るようにするものである。

【０００９】

【課題を解決するための手段】請求項１に記載の動きベ
クトル検出装置は、サーチ範囲の画素データのうち、ト
ップフィールドの画素データであって、水平または垂直
方向の奇数番目の列の画素データを記憶する第１の記憶
手段と、サーチ範囲の画素データのうち、トップフィー
ルドの画素データであって、水平または垂直方向の偶数
番目の列の画素データを記憶する第２の記憶手段と、サ
ーチ範囲の画素データのうち、ボトムフィールドの画素
データであって、水平または垂直方向の奇数番目の列の
画素データを記憶する第３の記憶手段と、サーチ範囲の
画素データのうち、ボトムフィールドの画素データであ
って、水平または垂直方向の偶数番目の列の画素データ
を記憶する第４の記憶手段と、第１乃至第４の記憶手段
に記憶された画素データのうち、所定のサーチブロック
の画素データを選択する選択手段と、基準ブロックの画
素データのうち、少なくともインタリーブした位置の画
素データを記憶する第５の記憶手段と、選択手段により
選択されたサーチブロックの画素データと、第５の記憶
手段に記憶されている基準ブロックの画素データの差を
演算する第１の演算手段と、サーチブロック毎に、第１
の演算手段の演算結果の和を演算する第２の演算手段
と、第２の演算手段の演算結果の最小値に対応するサー
チブロックを検出する検出手段とを備えることを特徴と
する。

【００１０】請求項２に記載の動きベクトル検出方法
は、サーチ範囲の画素データのうち、トップフィールド
の画素データであって、水平または垂直方向の奇数番目
の列の画素データを記憶する第１の記憶ステップと、サ
ーチ範囲の画素データのうち、トップフィールドの画素
データであって、水平または垂直方向の偶数番目の列の
画素データを記憶する第２の記憶ステップと、サーチ範
囲の画素データのうち、ボトムフィールドの画素データ
であって、水平または垂直方向の奇数番目の列の画素デ
ータを記憶する第３の記憶ステップと、サーチ範囲の画
素データのうち、ボトムフィールドの画素データであっ
て、水平または垂直方向の偶数番目の列の画素データを
記憶する第４の記憶ステップと、第１乃至第４の記憶ス
テップに記憶された画素データのうち、所定のサーチブ
ロックの画素データを選択する選択ステップと、基準ブ
ロックの画素データのうち、少なくともインタリーブし
た位置の画素データを記憶する第５の記憶ステップと、
選択ステップで選択されたサーチブロックの画素データ
と、第５の記憶ステップで記憶された基準ブロックの画
素データの差を演算する第１の演算ステップと、サーチ
ブロック毎に、第１の演算ステップの演算結果の和を演
算する第２の演算ステップと、第２の演算ステップの演
算結果の最小値に対応するサーチブロックを検出する検
出ステップとを備えることを特徴とする。

【００１１】請求項１に記載の動きベクトル検出装置に
おいては、第１の記憶手段が、サーチ範囲の画素データ
のうち、トップフィールドの画素データであって、水平
または垂直方向の奇数番目の列の画素データを記憶し、
第２の記憶手段が、サーチ範囲の画素データのうち、ト
ップフィールドの画素データであって、水平または垂直
方向の偶数番目の列の画素データを記憶し、第３の記憶
手段が、サーチ範囲の画素データのうち、ボトムフィー
ルドの画素データであって、水平または垂直方向の奇数
番目の列の画素データを記憶し、第４の記憶手段が、サ
ーチ範囲の画素データのうち、ボトムフィールドの画素
データであって、水平または垂直方向の偶数番目の列の
画素データを記憶し、選択手段が、第１乃至第４の記憶
手段に記憶された画素データのうち、所定のサーチブロ
ックの画素データを選択し、第５の記憶手段が、基準ブ
ロックの画素データのうち、少なくともインタリーブし
た位置の画素データを記憶し、第１の演算手段が、選択
手段により選択されたサーチブロックの画素データと、
第５の記憶手段に記憶されている基準ブロックの画素デ
ータの差を演算し、第２の演算手段が、サーチブロック
毎に、第１の演算手段の演算結果の和を演算し、検出手
段が、第２の演算手段の演算結果の最小値に対応するサ
ーチブロックを検出する。

【００１２】請求項２に記載の動きベクトル検出方法に
おいては、第１の記憶ステップが、サーチ範囲の画素デ
ータのうち、トップフィールドの画素データであって、
水平または垂直方向の奇数番目の列の画素データを記憶
し、第２の記憶ステップが、サーチ範囲の画素データの
うち、トップフィールドの画素データであって、水平ま
たは垂直方向の偶数番目の列の画素データを記憶し、第
３の記憶ステップが、サーチ範囲の画素データのうち、
ボトムフィールドの画素データであって、水平または垂
直方向の奇数番目の列の画素データを記憶し、第４の記
憶ステップが、サーチ範囲の画素データのうち、ボトム
フィールドの画素データであって、水平または垂直方向
の偶数番目の列の画素データを記憶し、選択ステップ
が、第１乃至第４の記憶ステップに記憶された画素デー
タのうち、所定のサーチブロックの画素データを選択
し、第５の記憶ステップが、基準ブロックの画素データ
のうち、少なくともインタリーブした位置の画素データ
を記憶し、第１の演算ステップが、選択ステップで選択
されたサーチブロックの画素データと、第５の記憶ステ
ップで記憶された基準ブロックの画素データの差を演算
し、第２の演算ステップが、サーチブロック毎に、第１
の演算ステップの演算結果の和を演算し、検出ステップ
が、第２の演算ステップの演算結果の最小値に対応する
サーチブロックを検出する。

【００１３】

【発明の実施の形態】以下に本発明の実施の形態を説明
するが、特許請求の範囲に記載の発明の各手段と以下の
実施の形態との対応関係を明らかにするために、各手段
の後の括弧内に、対応する実施の形態（但し一例）を付
加して本発明の特徴を記述すると、次のようになる。但
し勿論この記載は、各手段を記載したものに限定するこ
とを意味するものではない。

【００１４】請求項１に記載の動きベクトル検出装置
は、サーチ範囲の画素データのうち、トップフィールド
の画素データであって、水平または垂直方向の奇数番目
の列の画素データを記憶する第１の記憶手段（例えば、
図２のメモリ４１）と、サーチ範囲の画素データのう
ち、トップフィールドの画素データであって、水平また
は垂直方向の偶数番目の列の画素データを記憶する第２
の記憶手段（例えば、図２のメモリ４２）と、サーチ範
囲の画素データのうち、ボトムフィールドの画素データ
であって、水平または垂直方向の奇数番目の列の画素デ
ータを記憶する第３の記憶手段（例えば、図２のメモリ
４３）と、サーチ範囲の画素データのうち、ボトムフィ
ールドの画素データであって、水平または垂直方向の偶
数番目の列の画素データを記憶する第４の記憶手段（例
えば、図２のメモリ４４）と、第１乃至第４の記憶手段
に記憶された画素データのうち、所定のサーチブロック
の画素データを選択する選択手段（例えば、図２のセレ
クタ４５）と、基準ブロックの画素データのうち、少な
くともインタリーブした位置の画素データを記憶する第
５の記憶手段（例えば、図２のメモリ３１）と、選択手
段により選択されたサーチブロックの画素データと、第
５の記憶手段に記憶されている基準ブロックの画素デー
タの差を演算する第１の演算手段（例えば、図２の減算
器４６乃至５３）と、サーチブロック毎に、第１の演算
手段の演算結果の和を演算する第２の演算手段（例え
ば、図２の加算器５４，５５）と、第２の演算手段の演
算結果の最小値に対応するサーチブロックを検出する検
出手段（例えば、図２の最小値検出回路３５）とを備え
ることを特徴とする。

【００１５】図１は、本発明の動きベクトル検出装置を
応用した、画像圧縮装置の構成例を表している。画像デ
ータは、減算器１に入力され、動き補償回路１０より供
給された予測画像データとの差分が演算され、その演算
結果が、ＤＣＴ回路３に供給されている。ＤＣＴ回路３
は、入力されたデータをＤＣＴ（Discret Cosine Trans
form）変換して、量子化回路４に出力する。量子化回路
４は、入力されたＤＣＴ係数を量子化して、ＶＬＣ回路
５と逆量子化回路６に出力するようになされている。Ｖ
ＬＣ回路５は、量子化回路４より入力された量子化デー
タをＶＬＣ（Variable Length Code）（可変長符号）に
変換し、図示せぬ伝送路に伝送する。

【００１６】逆量子化回路６は、量子化回路４より入力
された量子化データを逆量子化し、逆ＤＣＴ回路７に出
力している。逆ＤＣＴ回路７は、逆量子化回路６より入
力されたデータを逆ＤＣＴ処理して、加算器８に出力す
る。加算器８は、動き補償回路１０より入力された予測
画像データと、逆ＤＣＴ回路７より供給されデータ（差
分データ）とを加算し、もとの画像データに戻して、フ
レームメモリ９に供給し、記憶させるようになされてい
る。

【００１７】フレームメモリ９より読み出された画像デ
ータは、動き補償回路１０で動き補償された後、減算器
１と加算器８に予測画像データとして供給される。

【００１８】一方、入力された画像データは、フレーム
メモリ２に供給され記憶されるとともに、そこから適宜
読み出され、動き検出回路１１に供給され、動きベクト
ルが検出される。検出された動きベクトルは、動き補償
回路１０に供給されるようになされている。

【００１９】次に、その動作について説明する。入力さ
れた画像データは、減算器１に供給される。減算器１に
は、フレームメモリ９から読み出され、動き補償回路１
０で動きベクトルに対応して動き補償された予測画像デ
ータが供給されたおり、減算器１は、入力された画像デ
ータから、この予測画像データを減算して、その差分デ
ータをＤＣＴ回路３に出力する。ＤＣＴ回路３は、入力
された差分データをＤＣＴ変換し、量子化回路４に出力
する。量子化回路４は、入力されたＤＣＴ係数を量子化
し、ＶＬＣ回路５に供給する。ＶＬＣ回路５は、入力さ
れた量子化データを可変長符号に変換し、出力する。

【００２０】逆量子化回路６は、量子化回路４が出力し
た量子化データを極所的に復号するために、逆量子化し
て、逆ＤＣＴ回路７に出力する。逆ＤＣＴ回路７は、入
力された量子化データを逆ＤＣＴ処理し、もとの差分デ
ータに戻して、加算器８に出力する。加算器８にはま
た、動き補償回路１０より出力された予測画像データが
供給されており、この予測画像データに、逆ＤＣＴ回路
７より出力された差分データが加算され、もとの画像デ
ータに戻された後、フレームメモリ９に供給され、記憶
される。

【００２１】動き検出回路１１は、フレームメモリ２に
記憶された所定のフィールドの画像データを適宜読み出
し、動きベクトルを検出し、検出した動きベクトルを動
き補償回路１０に出力する。動き補償回路１０は、この
動きベクトルに対応して、フレームメモリ９より読み出
された画像データに動き補償を施し、予測画像データを
生成し、減算器１と加算器８に出力する。

【００２２】図２は、動き検出回路１１の構成例を表し
ている。メモリ４１乃至４４には、動きベクトルを検出
するサーチ範囲の画素データが供給され、記憶されるよ
うになされている。この実施の形態の場合、サーチ範囲
は、図３に示すように、８×８個の画素で構成されてい
る。メモリ４１乃至４４には、図３に示す、８×８個の
画素データのうち、所定の８個の画素データが適宜記憶
されるようになされている。

【００２３】動きベクトルを検出するために、このサー
チ範囲の所定のサーチブロックの画素データと、基準ブ
ロックの画素データとが比較される。この基準ブロック
は、図４に示すように、４×４個の画素で構成され、メ
モリ３１に供給され、記憶される。従って、サーチブロ
ックも、４×４個の画素で構成される。

【００２４】なお、図３と図４は、トップフィールドと
ボトムフィールドで構成される１フレーム分の画素デー
タの一部を表しており、ｔで表す画素データは、トップ
フィールドの画素データを表し、ｂで表す画素データ
は、ボトムフィールドの画素データを表している。

【００２５】この実施の形態の場合、２対１サブサンプ
ル方式で、動きベクトルが検出される。従って、４×４
個の画素で構成される基準ブロックの画素データのう
ち、動きベクトル検出に、実際に使用される画素データ
は、その１／２の８個の画素データとなる。そして、こ
の実施の形態の場合、４×４個の画素データのうち、図
４に示すように、インタリーブされた画素データが、動
きベクトル検出のための画素データとして利用される。
図４の例においては、垂直方向の１列おきの画素データ
（図中、黒色で示す画素データ）が利用される。すなわ
ち、左側から第１列目の画素データｔ（０，０），ｂ
（０，０），ｔ（１，０），ｂ（１，０）と、第３列目
の画素データｔ（０，２），ｂ（０，２），ｔ（１，
２），ｂ（１，２）である。

【００２６】これに対して、例えば、図５に示すよう
に、４×４個の画素のうち、各列の上半分、または下半
分の画素を交互に抽出し、利用することも理論的には可
能である。しかしながら、このような抽出を行うと、イ
ンタリーブした関係にはならず、本願発明の特徴であ
る、画素データの移動を軽減する効果を発揮することが
できなくなる。そこで、図４に示すように、インタリー
ブした位置の画素データを、リファレンスデータとして
用いる。

【００２７】なお、メモリ３１には、基準ブロックの４
×４個の全ての画素データを記憶させるようにすること
も可能であるが、実際に使用されるのは、そのうちの８
個の画素データだけであるから、その８個の画素データ
だけを記憶させるようにすることも可能である。

【００２８】図２に戻って、セレクタ４５は、メモリ４
１乃至メモリ４４から、それぞれ４個の画素データを読
み出し、減算器４６乃至５３のいずれかに供給するよう
になされている。減算器４６乃至５３にはまた、メモリ
３１から基準ブロックの８個の画素データのうちの１つ
の画素データが適宜選択され、供給されている。減算器
４６乃至５３は、セレクタ４５から入力された画素デー
タと、メモリ３１から入力された画素データとを減算
し、その差の絶対値を演算する。減算器４６乃至４９の
出力は、加算器５４に供給され、加算されるようになさ
れている。また、減算器５０乃至５３の出力は、加算器
５５に入力され、加算されるようになされている。加算
器５４の出力と、加算器５５の出力は、加算器３４に入
力され、さらに加算されるようになされている。そし
て、加算器５４、加算器５５、および加算器３４の出力
は、最小値検出回路３５に入力されている。最小値検出
回路３５は、入力されたデータの中から最小のデータの
サーチブロックを求め、そのサーチブロックに対応する
残差（動きベクトル）を出力するようになされている。

【００２９】メモリ４１，４２、減算器４６乃至４９、
加算器５４、並びにセレクタ４５で構成される演算回路
３２は、トップフィールドの画素データの処理を行う演
算回路を構成し、メモリ４３，４４、セレクタ４５、減
算器５０乃至５３、加算器５５で構成される演算回路３
３は、ボトムフィールドの画素データの演算を行うよう
になされている。

【００３０】次に、その動作について説明する。図３に
示すように、この実施の形態の場合、８×８個のサーチ
範囲のデータのうち、左上の４×４個の画素が最初にサ
ーチブロックとして抽出される。そして、サーチブロッ
クの４×４個の画素データのうち、メモリ３１に記憶さ
れている８個の画素に対応する８個の画素データと、メ
モリ３１に記憶されている８個の画素データとの差が演
算される。そして、各画素の絶対値の和が、そのサーチ
ブロックの残差とされる。

【００３１】次に、このサーチブロックが、１画素分だ
け下側に移動される。すなわち、図３において、破線で
示すブロックから、実線で示すブロックに、サーチブロ
ックが変更される。このサーチブロックにおいても、同
様に残差が演算される。そして、サーチブロックが、サ
ーチ範囲内の最も下方まで移動したとき、次に、サーチ
ブロックは、一番上まで移動されるとともに、１画素分
だけ右側に移動される。以下同様の処理が繰り返され
る。そして、各サーチブロックの残差のうち、最小の残
差を示すサーチブロックのサーチ範囲内の位置を示すデ
ータが、動きベクトルとされる。

【００３２】このような処理を行うために、最初に、図
示せぬメモリから、サーチ範囲のデータとして、メモリ
４１に、図３における画素データｔ０乃至ｔ３、並び
に、画素データｔ８乃至ｔ１１が供給され、記憶され
る。すなわち、図６に黒色で示す画素データがメモリ４
１に記憶される。

【００３３】同様にして、メモリ４２には、図７に示す
ように、画素データｔ４乃至ｔ７、並びに画素データｔ
１２乃至ｔ１５が保持される。メモリ４３には、図８に
示すように、画素データｂ０乃至ｂ３、並びに、画素デ
ータｂ８乃至ｂ１１が保持される。さらに、メモリ４４
には、図９に示すように、画素データｂ４乃至ｂ７、並
びに画素データｂ１２乃至ｂ１５が保持される。

【００３４】セレクタ４５は、メモリ４１乃至４４に記
憶されている画素データを、図１０に示すように、各時
刻Ｔｉにおいて、減算器４６乃至５３に供給する。

【００３５】すなわち、時刻Ｔ０においては、メモリ４
１に記憶されている画素データｔ０乃至ｔ３、並びにｔ
８乃至ｔ１１のうち、画素データｔ０，ｔ１，ｔ８，ｔ
９を選択し、それぞれを、減算器４６乃至４９に供給す
る。減算器４６乃至４９には、メモリ３１から、図４に
示す画素データｔ（０，０），ｔ（１，０），ｔ（０，
２），ｔ（１，２）が、それぞれ供給されている。従っ
て、減算器４６は、画素データｔ（０，０）と画素デー
タｔ０の差（ｔ（０，０）−ｔ０）の絶対値（ａｂｓ
（ｔ（０，０）−ｔ０））を演算する。同様に、減算器
４７では、ａｂｓ（ｔ（１，０）−ｔ１）が、減算器４
８では、ａｂｓ（ｔ（０，２）−ｔ８）が、減算器４９
では、ａｂｓ（ｔ（１，２）−ｔ９）が、それぞれ演算
される。

【００３６】加算器５４は、減算器４６乃至４９の出力
を加算する。すなわち、次式を演算する。 ａｂｓ（ｔ（０，０）−ｔ０）＋ａｂｓ（ｔ（１，０）
−ｔ１）＋ａｂｓ（ｔ（０，２）−ｔ８）＋ａｂｓ（ｔ
（１，２）−ｔ９）

【００３７】一方、減算器５０乃至５３には、メモリ４
３に記憶されている画素データｂ０乃至ｂ３、並びに画
素データｂ８乃至ｂ１１のうち、画素データｂ０，ｂ
１，ｂ８，ｂ９が、それぞれセレクタ４５により選択さ
れ、減算器５０乃至５３に供給される。この減算器５０
乃至５３には、メモリ３１に記憶されている画素データ
のうち、画素データｂ０，ｂ１，ｂ８，ｂ９が供給され
ている。従って、減算器５０乃至５３は、ａｂｓ（ｂ
（０，０）−ｂ０），ａｂｓ（ｂ（１，０）−ｂ１），
ａｂｓ（ｂ（０，２）−ｂ８），ａｂｓ（ｂ（１，２）
−ｂ９）を、それぞれ演算する。加算器５５は、減算器
５０乃至５３の演算結果を次のように加算する。 ａｂｓ（ｂ（０，０）−ｂ０）＋ａｂｓ（ｂ（１，０）
−ｂ１）＋ａｂｓ（ｂ（０，２）−ｂ８）＋ａｂｓ（ｂ
（１，２）−ｂ９）

【００３８】加算器５４の出力は、メモリ３１に記憶さ
れているトップフィールドの画素データと、メモリ４１
に記憶されているトップフィールドの画素データとの差
のデータＤｔｔであり、加算器５５の出力は、メモリ３
１に記憶されているボトムフィールドの画素データと、
メモリ４３に記憶されているボトムフィールドの画素デ
ータとの差のデータＤｂｂである。従って、フレーム予
測の残差は、加算器３４で、加算器５４の出力と加算器
５５の出力を加算して、データＤｆｒとして求められ
る。

【００３９】最小値検出回路３５は、加算器５４、加算
器５５、および加算器３４の出力から、最小の残差を求
める。

【００４０】次に、時刻Ｔ１においては、セレクタ４５
は、メモリ４３に記憶されている画素データｂ０，ｂ
１，ｂ８，ｂ９を、それぞれ減算器４６乃至４９に供給
する。また、メモリ４１に記憶されている画素データｔ
１，ｔ２，ｔ９，ｔ１０が読み出され、それぞれ減算器
５０乃至５３に供給される。減算器４６乃至５３には、
メモリ３１から時刻Ｔ０における場合と同一の画素デー
タが供給されている。従って、減算器４６乃至４９で
は、ａｂｓ（ｔ（０，０）−ｂ０），ａｂｓ（ｔ（１，
０）−ｂ１），ａｂｓ（ｔ（０，２）−ｂ８），ａｂｓ
（ｔ（１，２）−ｂ９）が演算され、減算器５０乃至５
３では、ａｂｓ（ｂ（０，０）−ｔ１），ａｂｓ（ｂ
（１，０）−ｔ２），ａｂｓ（ｂ（０，２）−ｔ９），
ａｂｓ（ｂ（１，２）−ｔ１０）が演算される。

【００４１】従って、加算器５４は、次式を演算する。 ａｂｓ（ｔ（０，０）−ｂ０）＋ａｂｓ（ｔ（１，０）
−ｂ１）＋ａｂｓ（ｔ（０，２）−ｂ８）＋ａｂｓ（ｔ
（１，２）−ｂ９）

【００４２】また、加算器５５では次式が演算される。 ａｂｓ（ｂ（０，０）−ｔ１）＋ａｂｓ（ｂ（１，０）
−ｔ２）＋ａｂｓ（ｂ（０，２）−ｔ９）＋ａｂｓ（ｂ
（１，２）−ｔ１０）

【００４３】加算器３４は、加算器５４の出力と加算器
５５の出力を加算する。最小値検出回路３５は、加算器
５４、加算器５５および加算器３４の出力の最小値を演
算する。そして、さらに時刻Ｔ０で求めた最小値と比較
し、より小さい方を最小値として求める。

【００４４】以上のような処理が、時刻Ｔ２，Ｔ３，Ｔ
４において、順次繰り返される。時刻Ｔ４においての演
算結果が完了したとき、サーチブロックが、図３におい
て左上の位置から、順次１画素分ずつ下方に移動し、最
も下側まで移動したことになる。

【００４５】次に、時刻Ｔ５において、セレクタ４５
は、メモリ４２に記憶されている画素データｔ４乃至ｔ
７、並びに画素データｔ１２乃至ｔ１５のうち、画素デ
ータｔ４，ｔ５，ｔ１２，ｔ１３を、それぞれ減算器４
６乃至４９に供給し、メモリ４４に記憶されている画素
データｂ４乃至ｂ７、並びに画素データｂ１２乃至ｂ１
５のうち、画素データｂ４，ｂ５，ｂ１２，ｂ１３を、
それぞれ減算器５０乃至５３に供給する。従って、減算
器４６は、ａｂｓ（ｔ（０，０）−ｔ４）を演算し、減
算器４７は、ａｂｓ（ｔ（１，０）−ｔ５）を演算し、
減算器４８は、ａｂｓ（ｔ（０，２）−ｔ１２）を演算
し、減算器４９は、ａｂｓ（ｔ（１，２）−ｔ１３）を
演算する。また、減算器５０は、ａｂｓ（ｂ（０，０）
−ｂ４）を演算し、減算器５１は、ａｂｓ（ｂ（１，
０）−ｂ５）を演算し、減算器５２は、ａｂｓ（ｂ
（０，２）−ｂ１２）を演算し、減算器５３は、ａｂｓ
（ｂ（１，２）−ｂ１３）を演算する。

【００４６】加算器５４は、減算器４６乃至４９の出力
を加算し、加算器５５は、減算器５０乃至５３の出力を
加算する。また、加算器３４は、加算器５４と加算器５
５の出力を加算する。そして、最小値検出回路３５は、
加算器５４、加算器５５、および加算器３４の出力のう
ち最小値を求め、既に求められている最小値を比較し、
より小さい方を最小値として残す演算を行う。

【００４７】すなわち、これにより、図３に破線で示し
たサーチブロックを１画素分だけ右側に移動した位置の
サーチブロックの残差が求められたことになる。

【００４８】以下同様にして、図１０に示すように、セ
レクタ４５が、メモリ４１乃至４４に記憶されている画
素データを適宜選択して、減算器４６乃至５３に供給
し、演算が行われる。

【００４９】なお、時刻Ｔ０乃至Ｔ４のタイミングにお
いては、メモリ４１とメモリ４３が使用されているが、
時刻Ｔ５乃至Ｔ９のタイミングにおいては、メモリ４２
とメモリ４４が使用される。そこで、この間に、将来的
に必要になる画素データが書き込まれる。すなわち、メ
モリ４１には、図１１に示すように、それまで書き込ま
れていた画素データｔ０，ｔ１，ｔ２，ｔ３の上に、新
たな画素データｔ１６，ｔ１７，ｔ１８，ｔ１９が上書
きされる。その結果、メモリ４１には、画素データｔ８
乃至ｔ１１、並びに画素データｔ１６乃至ｔ１９が記憶
される。

【００５０】同様に、メモリ４３においては、図１２に
示すように、それまでの画素データｂ０乃至ｂ３の上
に、新たな画素データｂ１６乃至ｂ１９が上書きされ、
結局、メモリ４３には、画素データｂ８乃至ｂ１１、並
びに画素データｂ１６乃至ｂ１９が記憶される。

【００５１】以下同様に、時刻Ｔ１０乃至Ｔ１４のタイ
ミングにおいては、メモリ４１とメモリ４３が使用さ
れ、メモリ４２とメモリ４４は使用されないので、メモ
リ４２とメモリ４４には、新たなデータが書き込まれ
る。すなわち、図１３に示すように、メモリ４２には、
それまでの画素データｔ４乃至ｔ７の上に、新たな画素
データｔ２０乃至ｔ２３が上書きされる。その結果、メ
モリ４２には、画素データｔ１２乃至ｔ１５と、画素デ
ータｔ２０乃至ｔ２３が記憶される。

【００５２】同様に、メモリ４４には、図１４に示すよ
うに、それまで記憶されていた画素データｂ４乃至ｂ７
の上に、新たな画素データｂ２０乃至ｂ２３が上書きさ
れる。その結果、メモリ４４には、画素データｂ１２乃
至ｂ１５、並びに画素データｂ２０乃至ｂ２３が記憶さ
れる。

【００５３】以上のようにして、図３に示す８×８画素
で構成されるサーチ範囲の中でサーチブロックを移動さ
せ、各移動位置における画素データと、メモリ３１に記
憶されている基準ブロックの画素データとの残差が求め
られる。そして、サーチ範囲内において、最小の残差が
得られるサーチブロックのサーチ範囲内の位置が、動き
ベクトルとして、最小値検出回路３５から出力される。

【００５４】例えば、図３において、破線で示すサーチ
ブロックに対応する動きベクトルＭＶ（ｍｖｘ，ｍｖ
ｙ）は、（−２，−２）となる。図３において、実線で
示す位置のサーチ範囲の動きベクトルは、（−２，−
１）となる。時刻Ｔ４のサーチブロックに対応する動き
ベクトルは、（−２，＋２）となり、時刻Ｔ５のサーチ
範囲の動きベクトルは、（−１，−２）となる。

【００５５】なお、減算器４６乃至５３においては、差
の絶対値を求めるようにしたが、差の自乗和を求めるよ
うにしてもよい。

【００５６】また、上記実施の形態においては、画素列
を水平方向にインタリーブするようにしたが、垂直方向
にインタリーブするようにすることも可能である。

【００５７】このように、サーチする画素列をインタリ
ーブすることにより、サーチを行っている間に、サーチ
に使用しない列の画素データを更新することが可能とな
り、また、サーチデータのパイプライン的な移動を行わ
なくてもすむようになる。その結果、画素データの転送
にともなう電流の流れを減少させ、消費電力を削減する
ことが可能となる。

【００５８】

【発明の効果】以上の如く、請求項１に記載の動きベク
トル検出装置および請求項２に記載の動きベクトル検出
方法によれば、基準ブロックの画素データのうち、イン
タリーブした位置の画素データを用いて演算を行うよう
にしたので、サーチデータのパイプライン的な移動を防
止し、消費電力を抑制することが可能となる。

【図面の簡単な説明】

【図１】本発明を適用した画像圧縮装置の構成例を示す
ブロック図である。

【図２】図１の動き検出回路１１の構成例を示すブロッ
ク図である。

【図３】サーチ範囲を説明する図である。

【図４】基準ブロックの構成を説明する図である。

【図５】基準ブロックの他の構成を説明する図である。

【図６】図２のメモリ４１に記憶される画素データを説
明する図である。

【図７】図２のメモリ４２に記憶される画素データを説
明する図である。

【図８】図２のメモリ４３に記憶される画素データを説
明する図である。

【図９】図２のメモリ４４に記憶される画素データを説
明する図である。

【図１０】図２の構成例における画素データの転送を説
明する図である。

【図１１】図２のメモリ４１における画素データの更新
を説明する図である。

【図１２】図２のメモリ４３における画素データの更新
を説明する図である。

【図１３】図２のメモリ４２における画素データの更新
を説明する図である。

【図１４】図２のメモリ４４における画素データの更新
を説明する図である。

【図１５】従来の動きベクトル検出回路の構成例を示す
ブロック図である。

【符号の説明】

１ 減算器， ３ ＤＣＴ回路， ４ 量子化回路，
５ ＶＬＣ回路， ６逆量子化回路， ７ 逆ＤＣＴ回
路， ８ 加算器， ９ フレームメモリ，１０ 動き
補償回路， １１ 動き検出回路， ３１ メモリ，
３２，３３演算回路， ３４ 加算器， ３５ 最小値
検出回路， ４１乃至４４ メモリ， ４５ セレク
タ， ４６乃至５３ 減算器， ５４，５５ 加算器

Claims (2)

【特許請求の範囲】
1. 【請求項１】 サーチ範囲の画素データのうち、トップ
   フィールドの画素データであって、水平または垂直方向
   の奇数番目の列の画素データを記憶する第１の記憶手段
   と、 サーチ範囲の画素データのうち、トップフィールドの画
   素データであって、水平または垂直方向の偶数番目の列
   の画素データを記憶する第２の記憶手段と、 サーチ範囲の画素データのうち、ボトムフィールドの画
   素データであって、水平または垂直方向の奇数番目の列
   の画素データを記憶する第３の記憶手段と、 サーチ範囲の画素データのうち、ボトムフィールドの画
   素データであって、水平または垂直方向の偶数番目の列
   の画素データを記憶する第４の記憶手段と、 前記第１乃至第４の記憶手段に記憶された画素データの
   うち、所定のサーチブロックの画素データを選択する選
   択手段と、 基準ブロックの画素データのうち、少なくともインタリ
   ーブした位置の画素データを記憶する第５の記憶手段
   と、 前記選択手段により選択されたサーチブロックの画素デ
   ータと、前記第５の記憶手段に記憶されている基準ブロ
   ックの画素データの差を演算する第１の演算手段と、 前記サーチブロック毎に、前記第１の演算手段の演算結
   果の和を演算する第２の演算手段と、 前記第２の演算手段の演算結果の最小値に対応するサー
   チブロックを検出をする検出手段とを備えることを特徴
   とする動きベクトル検出装置。
2. 【請求項２】 サーチ範囲の画素データのうち、トップ
   フィールドの画素データであって、水平または垂直方向
   の奇数番目の列の画素データを記憶する第１の記憶ステ
   ップと、 サーチ範囲の画素データのうち、トップフィールドの画
   素データであって、水平または垂直方向の偶数番目の列
   の画素データを記憶する第２の記憶ステップと、 サーチ範囲の画素データのうち、ボトムフィールドの画
   素データであって、水平または垂直方向の奇数番目の列
   の画素データを記憶する第３の記憶ステップと、 サーチ範囲の画素データのうち、ボトムフィールドの画
   素データであって、水平または垂直方向の偶数番目の列
   の画素データを記憶する第４の記憶ステップと、 前記第１乃至第４の記憶ステップに記憶された画素デー
   タのうち、所定のサーチブロックの画素データを選択す
   る選択ステップと、 基準ブロックの画素データのうち、少なくともインタリ
   ーブした位置の画素データを記憶する第５の記憶ステッ
   プと、 前記選択ステップで選択されたサーチブロックの画素デ
   ータと、前記第５の記憶ステップで記憶された基準ブロ
   ックの画素データの差を演算する第１の演算ステップ
   と、 前記サーチブロック毎に、前記第１の演算ステップの演
   算結果の和を演算する第２の演算ステップと、 前記第２の演算ステップの演算結果の最小値に対応する
   サーチブロックを検出する検出ステップとを備えること
   を特徴とする動きベクトル検出方法。