KR20010052630A - 동작 추정 - Google Patents

동작 추정 Download PDF

Info

Publication number
KR20010052630A
KR20010052630A KR1020007013856A KR20007013856A KR20010052630A KR 20010052630 A KR20010052630 A KR 20010052630A KR 1020007013856 A KR1020007013856 A KR 1020007013856A KR 20007013856 A KR20007013856 A KR 20007013856A KR 20010052630 A KR20010052630 A KR 20010052630A
Authority
KR
South Korea
Prior art keywords
pixel
sum
sums
partial
orthogonal
Prior art date
Application number
KR1020007013856A
Other languages
English (en)
Inventor
바크무트스키미카엘
Original Assignee
요트.게.아. 롤페즈
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요트.게.아. 롤페즈, 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 요트.게.아. 롤페즈
Publication of KR20010052630A publication Critical patent/KR20010052630A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43—Hardware specially adapted for motion estimation or compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Image Analysis (AREA)

Abstract

기준 화상(reference picture)의 탐색 영역에서 제 1 화소 배열 및 복수의 제 2 화소 배열들 간에 최상의 정합을 결정하는 단계(20)가 제공된다. 본 방법은 수평 합의 세트와 제 1 수직 합 세트로 구성된 제 1 화소 배열의 제 1 전 직교-합 시그니처(full orthogonal-sum signature)를 제공하는 단계(22); 복수의 제 2 화소 배열들 중 각각의 배열에 대한 복수의 부분적인 직교-합 시그니처들을 제공하는 단계(22); 복수의 부분적인 직교-합 시그니처들을 이용하는 복수의 제 2 화소 배열들 중 각각의 배열에 대한 복수의 제 2 전 직교-합 시그니처들을 동시에 계산하는 단계(25); 및 제 1 및 제 2 화소 배열들 간의 최상의 정합을 결정하기 위해 각각의 제 2 전 직교-합 시그니처들과 제 1 전 직교-합 시그니처를 비교하는 단계(27, 29, 31, 33)를 포함한다.

Description

동작 추정{Motion estimation}
상기에 근거하여, 동작 추정이 수행될 수 있는 곳에서 속도를 향상시키고, 동작 추정의 양과 복잡성 또는 동작 추정을 수행하기 위해 요구된 DFCU 하드웨어를 상당히 감소시키고, 적절한 단가에서 상당한 화상 품질의 향상을 제공하는 동작 추정 방법에 대한 기술분야에서의 필요성이 현재 존재한다. 1999년 4월 6일에 출원된 U.S. 특허 출원 시리얼 넘버 제 09,287161에서 본 발명자에 의해 발표되었으며, "직교-합 블록 정합을 이용하는 동작 추정 방법"이란 제목의 동작 추정 방법은 최상의 정합을 확인하기 위해 비교돼야하는 보다 적은 양의 데이터를 산출하고, 현재의 거대블록과 탐색 영영에서 나란히 배치된 화소들의 개별적인 휘도 값들을 비교하기보다는 단일의 거대블록 시그니처들을 비교함으로서 최상의 정합들을 탐색함으로서 동작 추정 탐색 엔진 하드웨어 필요성을 상당히 감소시킬 수 있다. 하지만, 이 발명적인 방법은 동작 추정 탐색 절차를 가속시키는 문제를 직접적으로 다루지 않는다.
본 발명은 일반적으로 현재 이용가능한 기술 보다 더 심플하고, 빠르며, 저렴한 효과적인 동작 추정 방법에 관한 것이다.
일반적으로, MPEG 비디오 데이터 시스템의 부호화는 많은 단계를 요한다. 이 단계들 중 제 1 단계는 거대블록을 각각의 화상(picture)로 분할하는 단계로 구성된다. 다음 단계로는, 이론적으로 MPEG 비디오 데이터 스트림에서 각 "반-내부(non-intra)" 화상의 각각의 거대블록이 앵커 화상(들)(anchor picture)에서 현재의 거대블록의 대응 위치의 지정된 수직 및 수평 탐색 영역들 내에 위치된 모든 가능한 16×16 화소 배열(pixel array)들과 비교된다. 이 이론적인 "전 탐색 알고리즘(full search algorithm)"은 항상 최상의 정합을 산출하지만, 예를 들어 N×M의 블록 크기 및 (N+2w)×(N+2w)의 탐색 영역에 대해 요구되는 엄청난 계산 양, 즉 왜곡 함수(MAE)가 각각의 블록에 대해 (2w+1)2배로 계산되어야 하는 엄청난 계산 양으로 인해 실질적인 응용으로는 거의 사용되지 않는다. 오히려, 훨씬 더 빠르게 수행될 수 있고 훨씬 더 적은 계산 양을 갖는 더 실질적인 다른 동작 추정 알고리즘들을 비교할 수 있는 기준 또는 벤치마크로서 사용된다. 이러한 더 실직적인 동작 추정 알고리즘들은 일반적으로 "빠른 탐색 알고리즘들"로서 언급된다.
앞서 말한 탐색 또는 "동작 추정" 절차는, 주어진 예상 모드에 대해 지정된 탐색 영역 내의 앵커 화상에서 정합에 가장 가까운 거대블록(지정된 정합 회로에 따라)의 위치에 대응하는 동작 벡터로 귀착한다. 일단 예상 모드 및 동작 벡터(들)가 결정되면, 정합에 가장 가까운 거대블록의 화소 값들은 현재의 거대블록의 대응 화소들로부터 감산되며, 차별적인 화소들의 결과 16×16 배열은 8×8 "블록들"로 변환되며, 각각에 대해서 이산 코사인 전송(DCT)이 수행되고, 이산 코사인 전송의 그 결과 계수들은 각각 양자화되고, 허프만 부호화(예상 타입, 동작 벡터, 및 다른 정보가 거대블록에 속하게 되는 것과 같은)되어 MPEG 비트 스트림을 산출한다. 적절한 거대블록이 없는 경우 정합은 앵커 화상에서 검출되거나, 현재의 화상이 내부 또는 "I-"화상인 경우 상기 절차들은 현재의 거대블록의 실질적인 화소들 상에서 수행되며(즉, 임의의 다른 화상에서의 화소들에 관하여 취해져도 차이는 없다), 이 거대블록은 "내부" 거대블록으로 지정된다.
모든 MPEG-2 예상 모드들에 대해, 동작 추정의 기본적인 기술은 앵커 화상에서 주어진 16×16 화소 배열과 현재의 거대블록을 비교하는 단계, 지정된 매트릭(metric)에 따라 정합의 품질을 추정하는 단계, 및 탐색 영역 내에 위치된 모든 16×16 화소 배열에 대한 절차를 반복하는 단계로 구성된다. 가장 잘알려진 표준(criteria)들 중에서 최소 절대 에러(minimum absolute error; MAE)는 매트릭이 정합 앵커 화상 거대블록 내의 대응 화소와 거대블록 내의 256 화소들 각각의 차이의 절대값들의 합으로 구성되고, 최소 자승 에러(minimum square error; MSE)는 매트릭이 상기 화소 차이의 자승의 합으로 구성된다. 어느 한 경우에 있어서든지, 대응 합의 가장 작은 값을 갖는 정합이 지정된 탐색 영역 내에서 최상의 정합으로서 선택되고, 현재의 거대블록과 관련된 수평 및 수직 위치들은 동작 벡터를 구성한다. 그럼에도 불구하고 결과 최소 합이 너무 크다고 간주되면, 적절한 정합은 현재의 거대블록에 대해 존재하지 않고, 내부 거대블록에 따라 부호화 된다. 본 발명의 목적들에 대해, 상기 두 개의 표준들 또는 임의의 다른 적절한 표준이 사용될 수 있다.
다양한 빠른 탐색 알고리즘들이 탐색 영역 내에서 후보 동작 벡터 위치들의 소정 서브세트(subset)에서만 왜곡 함수(예를 들어, MAE 함수) 값을 산정함으로서 전체적인 계산 노력을 감소시킨다. 이 알고리즘들은 왜곡 측정치가 최상의 정합 예상 방향으로 일률적으로 감소한다는 가정에 기초한다. 이 가정이 언제나 옮은 것은 아니라고 할 지라도, 적은 양의 계산을 갖는 차선(subopimal)의 동작 벡터를 여전히 찾을 수 있다.
동작 추정에 가장 일반적으로 사용되는 접근법은 일반적으로 여러 처리 단계들로 나누어진 하이브리드 접근법이다. 제 1 단계로, 영상은 화소 평균화 단계에 의해 제거된다. 다음 단계로, 보다 작은 수의 화소들 상에서 동작하는 빠른 탐색 알고리즘이 수행되어 최상의 정합 부근에서 결과치를 산출한다. 이후, 얻어진 동작 벡터 주위의 보다 작은 탐색 영역에서 전 탐색 알고리즘이 수행된다. 반-화소 벡터(half-pel vector)들이 필요하다면(MPEG-2를 갖는 것과 같은), 반-화소 탐색은 개별적인 단계로서 수행되거나 또는 제한된 전 탐색(limited full search)과 조합된다.
동작 추정에 대해 하이브리드 접근법으로 달성될 수 있는 엄청난 절감에도 불구하고, 엄청난 양의 계산이 여전히 MAE를 계산하는 각각의 반복(iteration)에 대해 수행돼야 한다. 왜곡 함수가 모든 블록 오프셋에 대한 모든 클록 사이클에서 계산돼야 한다고 가정할 때 동작 블록 크기가 16×16인 MPEG-2 HDTV와 같은 요구되는 응용(demanding applications)에서 바람직하며, 왜곡 함수 계산 장치(DFCU)는 MAE를 산출하기 위해 8(8비트 휘도 데이터가 동작 추정을 위해 사용된다)에서 시작하는 비트 폭(bit width)을 증가시키는 보다 심플한 많은 회로들로 구성된다. 이 수는 DFCU 마다 8로서 시작하는 비트 폭을 증가시키는 총 757 회로들에 대해, 증가 비트 폭의 255 합산 회로, 256 뺄셈 회로, 256 절대값 계산 회로의 합과 같다.
화상 해상도에 따라, 이러한 극히 복잡한 많은 장치들이 실질적인 시스템에 대해 요구된다. 하드웨어를 재 사용하기 위해 DFCU 내에서의 보다 적은 수의 회로를 사용하는 것이 가능하지만, 처리 시간을 상당히 증가시키고 HDTV와 같은 요구되는 응용에는 적합하지 않을 수 있다. 이 경우에 있어, DFCU들의 수는 강화 병렬 처리(enhanced parallel processing)에 의한 보상을 위해 간단히 증가돼야 한다.
동작 추정에 대한 하이브리드 접근법의 제 1 단계(대략적인 탐색)는 적절한 정합을 산출하기 위해 가장 넓은 탐색 영역을 커버해야되므로 하드웨어 사용 조건에서 일반적으로 가장 요구되는 단계이다.
도 1은 기준 화상의 탐색 영역에서의 9×9의 전체 구조를 나타내는 도면.
도 2a는 도 1에 나타내어진 9×9 화소 배열에 의해 포함된 8×8 화소 배열의 구성을 넘버링하는 화소 및 전체 구조를 나타내는 도면.
도 2b는 그 근원이 도 1에 도시된 9×9 화소 배열의 좌표 R1, C1에 위치된 화소인 8×8 화소 배열의 위치와 구조를 나타내는 도면.
도 2c는 그 근원이 도 1에 도시된 9×9 화소 배열의 좌표 R1, C2에 위치된 화소인 8×8 화소 배열의 위치와 구조를 나타내는 도면.
도 2d는 그 근원이 도 1에 도시된 9×9 화소 배열의 좌표 R2, C1에 위치된 화소인 8×8 화소 배열의 위치와 구조를 나타내는 도면.
도 2e는 그 근원이 도 1에 도시된 9×9 화소 배열의 좌표 R2, C2에 위치된 화소인 8×8 화소 배열의 위치와 구조를 나타내는 도면.
도 3a는 본 발명의 예시적인 실시예의 동작 추정 방법에 따른 도 1에 도시된 9×9 화소 배열에 대해 계산된 부분적인 수평 합들(SH1 내지 SH9)의 세트를 나타내는 도면.
도 3b는 본 발명의 예시적인 실시예의 동작 추정 방법에 따른 도 1에
나타내어진 9×9 화소 배열에 대해 계산된 부분적인 수직 합들(SV1 내지 SV9)의 세트를 나타내는 도면.
도 3c는 본 발명의 예시적인 실시예의 동작 추정 방법에 따른 도 1에 나타내어진 9×9 화소 배열 내에 주어진 8×8 화소 배열에 대한 전 수평 합을 계산하기 위해 적절하게 부분적인 수직 합에 오른쪽 또는 왼쪽의 화소 값을 부가하는 원리를 도시하는 도면.
도 3d는 본 발명의 예시적인 실시예의 동작 추정 방법에 따른 도 1에 나타내어진 9×9 화소 배열 내에 주어진 8×8 화소 배열에 대한 전 수직 합을 계산하기 위해 적절하게 부분적인 수직 합에 위 또는 아래의 화소 값을 부가하는 원리를 도시하는 도면.
도 4는 본 발명의 예시적인 실시예를 계산하는 동작 추정 엔진의 블록도.
본 발명의 목적은 향상된 동작 추정을 제공하는 것이다. 이 때문에, 본 발명은 독립 청구항들로 정의된 바와 같은 방법 및 동작 추정 탐색 엔진을 제공한다. 이로운 실시예들은 독립 청구항들로 정의된다.
본 발명의 양상에 따른 방법 및 장치는 단일의 시도로 다수의 고-품질 동작 추정 탐색 결과들을 산출하기 위해 기준 화상의 탐색 영역에서 거대블록들에 대해 계산되는 직교 합들을 광범위하게 재 사용함으로서 이러한 문제를 직접적으로 다룬다.
본 발명은 제 1 화상에서 제 1 화소 배열과 기준 화상의 탐색 영역에서 복수의 제 2 화소 배열들 간의 최상의 정합을 결정하기 위한 방법을 포함하며, 여기서 제 1 및 제 2 화소 배열들 각각은 개별적인 화소 값의 복수 행(R)들 및 복수 열(C)들을 포함한다.
본 발명의 여러 목적들, 특성들, 및 이점들이 도면과 관련하여 취해진 아래의 설명으로부터 쉽게 이해될 것이다.
개략적으로, 본 발명의 동작 추정 방법은 일반적으로 아래의 단계들로 구성된다.
제 1 단계로, 참조부호로 통합되고 US 특허 출원 시리얼 넘버 제 09/287161에서 나타난 방법으로, 현재 부호화될 거대블록의 전 직교-합 시그니처는 그 거대블록의 행들이 각 화소 값들의 합들을 나타내는 수평 합들의 세트 및 그 거대블록의 열들의 각 화소 값들의 합들을 나타내는 수직 합들의 제 1 세트를 계산함으로서 계산된다.
제 2단계로, 기준 화상의 탐색 영역에 포함된 복수의 기준 화소 배열들 중 각각의 배열에 대한 복수의 부분적인 직교-합 시그니처들은 계산되며, 복수의 부분적인 직교-합 시그니처들 각각은 기준 화소 배열들 중 각 배열의 복수 행들(M)의 개별적인 화소 값들의 합들을 나타내는 부분적인 수평 합들의 세트 및 기준 화소 배열들 중 각 배열의 복수 열들(N)의 개별적인 화소 값들의 합들을 나타내는 부분적인 수직 합들의 세트로 구성되며, 여기서 M〈 R 및 N〈 C 이다.
제 3 단계로, 복수의 기준 화소 배열들 중 각 배열에 대한 복수의 전 직교-합 시그니처들은 복수의 부분적인 직교 합 시그니처들을 이용하여 계산된다. 마지막 단계로, 현재 부호화될 거대블록의 전 직교-합 시그니처는 거대블록과 기준 화소 배열들 간의 최상의 정합을 결정하기 위해 기준 화소 배열들의 전 직교-합 시그니처들 각각과 비교된다.
본 바람직한 실시예에 있어서, N=C-1 및 M=R-1 이고, 부분적인 수평 합들의 세트는 기준 화소 값들 모두를 포함하는 (C+1)×(R+1) 화소 배열의 R+1 행들의 N 열들에 포함된 개별적인 화소 값들의 합들을 나타내고, 부분적인 수직 합들의 세트는 (C+1)×(R+1) 화소 배열의 C+1 열들의 M 행들에 포함된 개별적인 화소 값들의 합들을 나타낸다. R+1 행들 및 C+1 열들은 총괄하여 기준 화소 배열들 모두를 포함하는 (C+1)×(R+1) 화소 배열을 포함하며, M 행들 및 N 열들은 (C+1)×(R+1) 화소 배열의 중앙에 위치된다. C는 R과 같거나 또는 같지 않을 수 있고, M은 N과 같거나 같지 않을 수 있다는 것이 이해될 것이다.
비교 단계는 소정의 최상 정합 탐색 매트릭, 예를 들어 최소 절대 에러(MAE) 탐색 매트릭을 이용하여 수행되지만, 본 발명은 이러한 또는 임의의 다른 특정한 사용에 있어 제한됨이 없다.
바람직하게도, 현재 부호화될 거대블록 및 기준 화소 배열들 각각은 MPEG 표준, 예를 들어 MPEG-2 표준에 의해 정의된 구조를 갖은 제거된 또는 제거되지 않은 거대블록을 각각 구성한다. 또한, 아래에서 자세히 상술되는 바와 같이, 본 발명의 동작 추정 방법은 디지털 비디오 부호기, 예를 들어 MPEG-2 디지털 비디오 부호기의 동작 추정 탐색 엔진에 바람직하게 사용된다.
바람직하며 이롭게도, 복수의 부분적인 직교-합 시그니처들을 제공하는 단계는 부분적인 수평 합들 각각과 부분적인 수직 합들 각각을 먼저 계산하고 이후에 동작 추정 탐색 엔진의 메모리에 계산된 부분적인 수평 및 수직 합들을 기억함으로서 수행되며, 복수의 제 2 전 직교-합 시그니처들을 계산하는 단계는 제 2 화소 배열들 각각에 대해 각각의 부분적인 수직 합을 가산함으로서 전 수직 합들의 세트 및 적절하게 M 행들의 위 또는 아래에 있는 (C+1)×(R+1) 화소 배열의 선택된 행으로부터의 화소 값을 계산하고, 제 2 화소 배열 각각에 대해 각각의 부분적인 수평 합을 가산함으로서 전 수평 합들의 세트 및 적절하게 N 열들의 위 또는 아래에 있는 (C+1)×(R+1) 화소 배열의 선택된 열로부터의 화소 값을 계산함으로서 수행된다. 바람직하며 이롭게도, 계산하는 서브-단계들 모두는 동시에 수행된다.
도 1, 2a 내지 2e, 및 3a 내지 3d를 참조하여, 본 발명의 동작 추정 방법의 예시적인 실시예는 지금 상술된다. 처음부터, 본 발명이 8×8 거대블록들의 문맥(context)에 대해 상술되지만, 물론 본 발명은 임의의 특정 블록의 크기나 구조에 제한됨이 없다는 것을 인식할 수 있을 것이다. 8×8 거대블록 문맥은 본 발명의 원리를 쉽게 예시하려는 목적을 위해서만 제공된다.
특히, 도 1에서 기준 화상의 지정된 탐색 영역에 위치된 9×9 화소 배열의 전체 구조를 나타내는 도면이 보여진다. 9×9 화소 배열은 C1 내지 C9로 라벨이 붙여진 9열들 및 R1 내지 R9로 라벨이 붙여진 9행들을 갖는다. 아래에 더 상술된 바와 같이, 도 2a에 도시된 바와 같은 구조 및 화소 넘버링 구성을 갖는 네 개의 개별적인 기준 8×8 화소 배열들은 도 1에서 X로 표시된 바와 같이 각각이 9×9 화소 배열의 화소 좌표 R1 내지 C1, R1 내지 C2, R2 내지 C1, 및 R2 내지 C2에 그 근원을 갖는 9×9 화소 배열 내에 포함된다(또는 화소 배열에 의해). 그 근원이 R1 내지 C1인 기준 8×8 화소 배열은 도 2b에 도시되며, 그 근원이 R1 내지 C2인 기준 화소 배열은 도 2CDP 도시되고, 그 근원이 R2 내지 C1인 기준 8×8 화소 배열은 도 2d에 도시되고, 그 근원이 R2 내지 C2 인 기준 8×8 화소 배열은 도 2e에 도시된다.
아래에서 충분히 상술된 바와 같이, 본 발명의 예시적인 실시예의 동작 추정 방법에 따라, 이 제 개의 개별적인 기준 8×8 화소 배열들 각각의 전 직교-합 시그니처들은 메모리에서 사전에 계산된 부분적인 수평 합들 및 부분적인 수직 합들을 이용하여 동시에 계산되고, 이후에 이 네 개의 기준 8×8 화소 배열들의 전 직교-합 시그니처들은 예를 들어 최소 절대 에러(MAE)와 같은 소정의 탐색 매트릭에 따라 현재 부호화될 거대블록이 이 네 개의 기준 8×8 화소 배열들과 최상으로 정합하도록 결정하기 위해 현재 부호화될 거대블록과 동시에 비교된다. 물론, 본 발명은 기준 화소 배열들의 임의의 특정 수에 제한됨이 없는데, 예를 들어 네 개의 기준 화소 배열들 보다 많거나 작은 직교-합 시그니처들이 동시에 계산되고, 이후에 본 발명의 원리에 따라 현재 부호화될 거대블록의 직교-합 시그니처와 동시에 비교될 수 있으므로 단일의 통과(시도)로 다수의 동작 추정들을 동시에 수행할 수 있다.
도 3a 내지 3d를 참조하여, 부분적인 수평 합들 SH1 내지 SH9(도 3a)의 세트 및 부분적인 수직 합들 SV1 내지 SV9(도 3b)의 세트가 일단 계산되고 이후에 동작 탐색 엔진 내의 메모리에 바람직하게 기억된다. 부분적인 수평 합들 SH1 내지 SH9는 도 1에 도시된 9×9 화소 배열의 9개 각각의 행들 R1 내지 R9에 위치된 중간 7 열들 C2 내지 C8의 개별적인 화소 (휘도) 값들의 합들을 나타낸다. 부분적인 수직 합들 SV1 내지 SV9는 도 1에 도시된 9×9 화소 배열의 각각의 열들 C1 내지 C9에 위치된 중간 7 행들 R2 내지 R8의 개별적인 화소 (휘도) 값들의 합들을 나타낸다. 쉽게 이해되는 바와 같이, 부분적인 수평 합들 SH1 내지 SH8은 그 근원이 R1 내지 C1 및 R1 내지 C2(도 2b 및 도 2c에 각각 도시된)인 두 개의 기준 8×8 화소 배열들과 동일하고, 부분적인 수평 합들 SH2 내지 SH9는 그 근원이 R2 내지 C1 및 R2 내지 C2(도 2d 및 도 2e에 각각 도시된)인 두 개의 8×8 화소 배열들과 동일하고, 부분적인 수직 합들 SV1 내지 SV8은 그 근원이 R1 내지 C1 및 R2 내지 C1(도 2b 및 도 2d에 각각 도시된)인 두 개의 기준 8×8 화소 배열들과 동일하고, 부분적인 수직 합들 SV2 내지 SV9는 그 근원이 R1 내지 C2 및 R2 내지 C2(도 2c 및 도 2e에 각각 도시된)인 두 개의 기준 8×8 화소 배열들과 동일하다.
이후에, 도 3c에 개략적으로 도시된 바와 같이, 네 개의 개별적인 기준 8×8 화소 배열들의 행들 각각에 대한 전 수평 합들은 적절하게 부분적인 수평 합들 SH1 내지 SH9의 왼쪽 또는 오른쪽에 부분적인 수평 합들 SH1 내지 SH9를 단순히 부가함으로서 쉽게 계산될 수 있으며, 도 3d에서 개략적으로 도시된 바와 같이, 적절하게 부분적인 수직 합들 SV1 내지 SV9의 위 또는 아래의 있는 화소 배열을 부분적인 수직 합들 SV1 내지 SV9에 단순히 부가함으로서 쉽게 계산될 수 있다.
네 개의 기준 8×8 화소 배열들 각각에 대한 전 수평 및 수직 합들의 결과로서 생기는 세트(즉, 이 기준 화소 배열들의 결과로 생기는 직교-합 시그니처)는 이 네 개의 기준 화소 배열들 중 하나가 최상의 정합을 이루도록 결정하기 위해 현재 부호화될 거대블록의 직교-합 시그니처와 동시에 비교될 수 있다. 최상의 정합을 이루기 위한 기준 화소 배열은 이후에 동작 추정 탐색 엔진에서 더 처리하기 위해 선택될 수 있다. 그래서, 본 발명의 예시적인 실시예에 따라, 네 개의 기준 화소 배열들 각각의 전 직교-합 시그니처들은 이 네 개의 기준 배열들과 동일한 부분적인 수평 및 부분적인 수직 합들을 광범위하게 재 사용함으로서 최소의 계산 양으로 동시에, 더욱이 단일의 시도(통과)로서 계산될 수 있으며, 현재 부호화될 거대블록을 갖는 최상의 정합을 이루는 기준 화소 배열들 중 하나는 더 처리하기 위해 결정되고 선택될 수 있다.
도 4를 참조하여, 본 발명의 동작 추정 방법의 예시적인 실시예를 실행하기 위한 동작 추정 탐색 엔진(20)의 블록도를 보여준다. 보여지는 바와 같이, 탐색 엔진(20)은 부분적인 수평 합들 SH1 내지 SH9 및 부분적인 수직 합들 SV1 내지 SV9를 계산하고 기억하는 메모리와 계산 논리를 포함한다. 부분적인 수평 합들 SH1 내지 SH9 및 부분적인 수직 합들 SV1 내지 SV9는 출력부로서 제공되고, 좌표 R1C1-R9C1, R1C2-R1C8, R9C2-R9C8, 및 R1C9-R9C9 에 위치된 각각의 화소 값들은 두 개의 개별적인 출력부에 각각 제공된다. 복수의 가산기들(25)은 현재 부호화될 거대블록("부호화 거대블록")과 비교될 네 개의 기준 화소 배열들 각각에 대해 전 수평 합들의 세트 및 전 수직 합들의 세트를 제공하기 위해 부분적인 수평 합들 SH1 내지 SH9 및 부분적인 수직 합들 SV1 내지 SV9 중 적당한 합에 각각의 화소 값들 R1C1-R9C1, R1C2-R1C8, R9C2-R9C8, 및 R1C9-R9C9 중 적당한 하나를 가산하기 위해 제공된다.
특히, 도 2b에 도시된 기준 화소 배열에 대한 전 수평 합들은 R1C1+SH1; R2C1+SH2; R3C1+SH3; R4C1+SH4; R5C1+SH5; R6C1+SH6; R7C1+SH7; 및 R8C1+SH8 이다. 이 전 수평 합들은 도 4에서 "HOR.SUMS LEFT1"로서 식별되어져 있다. 유사하게, 도 2b에 도시된 기준 화소 배열에 대한 전 수평 합들은 R1C1+SV1; R1C2+SV2; R1C3+SV3; R1C4+SV4; R1C5+SV5; R1C6+SV6; R1C7+SV7; 및 R1C8+SV8 이다. 이 전 수직 합들은 도 4에서 "VSUMS UP1"로서 식별되어져 있다. 다른 세 개의 기준 화소 배열들에 대한 전 수평 수직 합들은 유사한 방법으로 계산된다.
특히, 도 2c(즉, 그 근원이 R1-C2 이다)에 도시된 기준 화소 배열에 대한 전 수평 합들은 R1C9+SH1; R2C9+SH2; R3C9+SH3; R4C9+SH4; R5C9+SH5; R6C9+SH6; R7C9+SH7; 및 R8C9+SH8 이다. 이 전 수평 합들은 도 2c에서 "HSUMS RGHT1"로서 식별되어져 있다. 유사하게, 도 2c 에 도시된 기준 화소 배열에 대한 전 수직 합들은 R1C2+SV2; R1C3+SV3; R1C4+SV4; R1C5+SV5; R1C6+SV6; R1C7+SV7; R1C8+SV8; 및 R1C9+SV9 이다. 이 전 수직 합들은 도 4에서 "VSUMS UP2"로서 식별되어져 있다.
도 2d(즉, 그 근원이 R2-C1이다) 에 도시된 기준 화소 배열에 대한 전 수평 합들은 R2C1+SH2; R3C1+SH3; R4C1+SH4; R5C1+SH5; R6C1+SH6; R7C1+SH7; R8C1+SH8; 및 R9C1+SH9 이다. 이 전 수평 합들은 도 4에서 "HSUMS LFT2"로서 식별되어져 있다. 유사하게, 도 2d에 도시된 기준 화소 배열에 대한 전 수직 합들은 R9C1+SV1; R9C2+SV2; R9C3+SV3; R9C4+SV4; R9C5+SV5; R9C6+SV6; R9C7+SV7; 및 R9C8+SV8 이다. 이 전 수직 합들은 도 4에서 "VSUMS DWN1"로서 식별되어져 있다.
도 2e(즉, 그 근원이 R2-C2이다)에 도시된 기준 화소 배열에 대한 전 수평 합들은 R2C9+SH2; R3C9+SH3; R4C9+SH4; R5C9+SH5; R6C9+SH6; R7C9+SH7; R8C9+SH8; 및 R9C9+SH9 이다. 이 전 수평 합들은 도 4에서 "HSUMS RGHT2"로서 식별되어져 있다. 유사하게, 도 2e에 도시된 기준 화소 배열에 대한 전 수직 합들은 R9C2+SV2; R9C3+SV3; R9C4+SV4; R9C5+SV5; R9C6+SV6; R9C7+SV7; R9C8+SV8; 및 R9C9+SV9 이다. 이 전 수직 합들은 도 4에서 "VSUMS DWN2"로서 식별되어져 있다.
계속해서 도 4를 참조하여, 그 근원이 R1-C1인 기준 화소 배열의 직교-합들(즉, 직교-합 시그니처)을 이루는 "HSUMS LFT1" 및 "VSUMS UP1"은 현재 부호화되는 거대블록(즉, "부호화 거대블록")의 대응 직교 합들을 다른 입력부에서 받아들이는 제 1의 MAE 계산 회로("Compute MAE1")(27)에 입력값으로서 사용된다. 그 근원이 R1-C2인 기준 화소 배열의 직교-합들을 이루는 "HSUMS RGHT1" 및 "VSUMS UP2"는 부호화 겨대블록의 대응 직교-합들(즉, 직교-합 시그니처)을 다른 입력부에서 받아들이는 제 2의 MAE 계산 회로("Compute MAE2")(29)에 입력값으로서 사용된다. 그 근원이 R2-C1인 기준 화소 배열의 직교 합들(즉, 직교-합 시그니처)을 이루는 "HSUMS LFT2" 및 "VSUMS DWN1"은 부호화 거대블록의 대응 직교 합들(즉, 직교-합 시그니처)을 다른 입력부에서 받아들이는 제 3의 MAE 계산 회로("Compute MAE3")(31)에 입력값으로서 사용된다.
그 근원이 R2-C2인 기준 화소 배열의 직교 합들(즉, 직교-합 시그니처)을 이루는 "HSUMS RGHT2" 및 "VSUMS DWN2"는 부호화 거대블록의 대응 직교 합들(즉, 직교-합 시그니처)을 다른 입력부에서 받아들이는 제 4의 MAE 계산 회로("Compute MAE4")에 입력값으로서 사용된다.
계속해서 도 4를 참조하여, MAE 계산 회로(27, 29, 31, 33)들은 각각의 기준 화소 배열들의 직교-합 시그니처들과 부호화 거대블록의 직교-합 시그니처를 비교하고, 각각의 MAE들(및/또는 임의의 다른 적당한 왜곡 함수/탐색 매트릭)을 계산한다는 것을 쉽게 이해할 것이다. 이 MAE 계산 회로(27, 29, 31, 33)들은 병렬로 배치됨으로, 회로들은 각각의 MAE들을 동시에 계산하도록 동작한다. 마지막으로, 선택기 회로(35)("Select Best Out Of Four"로 식별됨)는 MAE 계산 회로들(27, 29, 31, 33)에 의해 MAE들의 출력값을 받아들이고, 최상의 정합으로서 최하의 정합을 선택하고, 동작 추정 처리에서 더 사용하기 위해 그 결과 출력한다.
그래서, 단일의 시도(통과)로, 본 발명의 예시적인 실시예의 동작 추정 엔진(20)은 앵커(기준) 화상에서 네 개의 거대블록의 위치들의 직교 합들과 지정된 탐색 매트릭(MAE의 경우에 있어서)에 따라 네 개의 기준 화소 배열들 중 어느 하나에서 최상의 정합을 이루도록 결정하기 위해 부호화 거대블록의 직교 합과 비교한다. 물론, 이전에 상술한 바와 같이, 본 발명은, 네 개의 기준 화소 배열들 보다 크거나 작은 직교- 합 시그니처들이 동시에 계산되고, 기준 화소 배열의 임의의 특정 수에 제한됨이 없는데, 예를 들어 본 발명의 원리에 따라 현재 부호화될 거대블록의 직교-합 시그니처에 동시에 비교되어, 단일의 통과(시도)로 다수의 동작 추정을 동시에 수행할 수 있다.
또한, 본 발명의 방법론은 이하 상술한 방법으로 동작 추정 탐색 엔진이 수평 및 수직로 탐색할 때에 광범위하게 재 사용되기 위해 기억되는 부분적인 직교-합들로서 동작 추정 탐색 처리의 시작 시에 메모리가 한번에 판독되도록 요구한다는 것을 인식할 수 있을 것이다.
앞서 상술한 바와 같이, DFCU의 계산상 복잡성은 동작 추정 회로(탐색 엔진)의 단가에 있어 주요한 인자이다. 하지만, 본 발명의 동작 추정 방법은 DFCU의 단가 및 복잡성에 있어 획기적인 감소를 제공하며, 이것은 동작 추정 탐색을 위해 우선 제거되지 않거나 또는 로-레벨(low-level)의 제거된 보다 실질적인 영상이 되어, 동작 추정 탐색의 정확성 및 궁극적으로는 화질을 획기적으로 향상시킨다. 이러한 관계로 인해, 본 발명의 동작 추정 방법은 동작 추정의 많은 단계들에 있어 실질적인 감소는 허용될 뿐만 아니라 모든 제거된 제거 단계(decimation stage)들에 대해 요구된 특별한 영상 필터링 회로를 제거하는 것이 허용된다. 이러한 하드웨어를 절감함에 따라, 탐색 처리는 잠재적으로 적당한 단가에서 뛰어난 질적 향상을 가져오는 제거되지 않은 영상으로 시작 할 수 있다.
본 발명의 동작 추정 방법에 따라 인식되는 또 다른 이점은 뛰어나게 강화된 동작 속도이다. 기존에 있어, 논리의 복합 단계들은 나란히 놓여진 휘도 등급들을 비교하기 위해 요구되며, 단일 클록 사이클에서 결과치를 얻을 가능성을 실질적으로 제거한다. 이러한 이유로 인해, 시스템 클록 주파수는 실질적으로 감소되어야 하고 시스템은 실질적인 논리 자원(logic resource)들을 이용하여 연결돼야 한다. 본 발명의 동작 추정 방법은 다수의 직교-합들의 동시적/병렬적인 계산이 단일 클록 사이클에서 쉽게 달성되도록 하며, 기준 화상의 탐색 영역에서 대응하는 복수(예를 들어 네 개)의 기준 화소 배열들에 대응하는 복수의 MAE들의 동시적/병렬적인 계산으로 인한 획기적으로 감소된 MAE 계산 시간을 수반한다.
이러한 이점들에 부가하여, 본 발명은 앞서 언급된 U.S. 특허출원 시리얼 넘버 제 09/287161에서 나타난 직교-합 블록 정합을 이용하는 동작 추정 방법을 뛰어나게 가속한다.
또한, 본 발명은 현재 이용가능한 기술을 뛰어넘는 아래의 세 가지 중요한 이점들을 달성한다.
직교-합 계산들에 있어 하드웨어를 공유함으로 인해 실질적인 하드웨어 감소;
고도로 공유된 하드웨어를 이용하는 탐색의 단일 단계에서 다수(X)(예를 들어, 4)의 거대블록의 위치들을 동시에 산정. 달성된 X 배 가속은 영상 제거(video decimation)에 비교된 탐색 품질을 손상시키지 않는다:
전-탐색 동작 추정 알고리즘은 본 발명의 동작 추정 방법 및 장치를 이용하여 실행될 수 있다.
본 발명의 바람직한 실시예들은 위에서 자세히 상술되었지만, 관련 기술분야의 숙련자들에게 있어 명확하며 여기에서 가르쳐진 기본 발명 개념들의 많은 변용들 및/또는 변형들이 첨부된 청구범위들에 정의된 바와 같이 본 발명의 범위에 포함됨을 명확하게 이해할 수 있을 것이다.
청구항에서, 괄호들 사이에 놓인 임의의 참조 부호들은 청구항을 제한한다고 생각되지 않는다. 용어 "포함하는"은 청구항에 기록된 것 이상의 다른 구성 요소들 또는 단계들의 존재를 배제하지 않는다. 본 발명은 여러개의 개별적인 구성 요소들을 포함하는 하드웨어 및 적절하게 프로그램화된 컴퓨터에 의해서 실행될 수 있다. 여러 수단들을 열거하는 장치 청구항에서, 여러 개의 이러한 수단들은 하드웨어의 동일 아이템 및 하나의 수단에 의해 구현될 수 있다. 방법이 서로 다른 종속 청구항들에서 인용된다는 단순한 사실은 이 방법들의 조합이 이점을 이용하지 않을 수 있다는 것을 가르치지 않는다.
요약해서, 기준 화상(reference picture)의 탐색 영역에서 제 1 화소 배열 및 복수의 제 2 화소 배열들 간에 최상의 정합을 결정하는 단계(20)가 제공되며, 제 1 및 제 2 화소 배열들 각각은 각각의 화소 값들의 복수 열들(C) 및 복수 행들(R)을 포함한다. 본 방법은 제 1 화소 배열의 행들의 각 화소 값들의 합을 나타내는 수평 합들의 세트 및 제 1 화소 배열의 열들의 각 화소 값들을 나타내는 수직 합들의 세트로 구성된 제 1 화소 배열이 제 1 전 직교-합 시그니처를 제공하는 단계(22); 복수의 제 2 화소 배열들 중 각각의 배열에 대한 복수의 부분적인 직교-합 시그니처들을 제공하는 단계(22)로서, 복수의 부분적인 직교-합 시그니처들은 제 2 화소 배열들 중 각 배열의 복수 행들(M)의 각 화소 값들의 합을 나타내는 부분적인 수평 합들의 세트 및 제 2 화소 배열들 중 각 배열의 복수 열들(N)의 각 화소 값들의 합을 나타내는 부분적인 수직 합들의 세트로 구성되며, M〈 R 및 N〈 C 인, 제공 단계(22); 복수의 부분적인 직교-합 시그니처들을 이용하는 복수의 제 2 화소 배열들 중 각 화소 배열에 대한 복수의 제 2 전 직교-합 시그니처들을 동시에 계산하는 단계(25); 제 1 전 직교-합 시그니처와 및 제 1 및 제 2 화소 배열들 간의 최상의 정합을 결정하기 위한 제 2 전 직교-합 시그니처들 각각을 비교하는 단계(27, 29, 31, 33)를 포함한다.

Claims (12)

  1. 제 1 화상에서의 제 1 화소 배열 및 기준 화상의 탐색 영역에서의 복수의 제 2 화소 배열들 간의 최상의 정합을 결정하는 방법으로서,
    상기 제 1 및 제 2 화소 배열들 각각은 각 화소 값들의 복수 행(R)들 및 복수 열(C)들을 포함하며,
    상기 방법은, 상기 제 1 화소 배열 행들의 각 화소 값들의 합들을 나타내는 수평 합들 세트 및 상기 제 1 화소 배열의 열들의 각 화소 값들의 합들을 나타내는 수직 합들의 제 1 세트를 구비한 상기 제 1 화소 배열의 제 1 전 직교-합 시그니처(full orthogonal-sum signature)를 제공하는 단계;
    복수의 제 2 화소 배열들 중 각각의 배열들에 대한 복수의 부분적인 직교-합 시그니처들을 제공하는 단계로서, 상기 복수의 부분적인 직교-합 시그니처들 각각은 상기 제 2 화소 배열들 중 각 배열의 복수 행(M)들의 각 화소 값들의 합들을 나타내는 부분적인 수평 합들의 세트 및 상기 제 2 화소 배열들 중 각 배열의 복수 열(N)들의 각 화소 값들의 합들을 나타내는 부분적인 수직 합들의 세트를 포함하며, M〈 R 와 N〈 C이고, R은 C 와 같거나 같지 않을 수 있고 M은 N과 같거나 같지 않을 수 있는, 상기 단계;
    상기 복수의 부분적인 직교-합 시그니처들을 이용하는 상기 복수의 제 2 화소 배열 중 각 배열들에 대한 복수의 제 2 전 직교-합 시그니처들을 계산하는 단계; 및
    제 1 및 제 2 화소 배열들 간의 최상의 정합을 결정하기 위해 상기 제 2 전 화소 직교-합 시그니처들 각각과 제 1 전 직교-합 시그니처를 비교하는 단계를 포함하는, 최상의 정합 결정 방법.
  2. 제 1항에 있어서,
    N=C-1 및 M=R-1 인, 최상의 정합 결정 방법.
  3. 제 2항에 있어서,
    상기 부분적인 수평 합들의 세트는 상기 제 2 화소 배열들 모두를 포함하는 (C+1)×(R+1) 화소 배열의 행(R+1)들의 N 열들에 포함된 각각의 화소 값들의 합들을 나타내고,
    상기 부분적인 수직 합들의 세트는 상기 (C+1)×(R+1) 화소 배열의 열(C+1)들의 M 행들에 포함된 각각의 화소 값들의 합들을 나타내고,
    상기 행(R+1)들 및 열(C+1)들은 상기 제 2 화소 배열들 모두를 포함하는 상기 (C+1)×(R+1)을 집합적으로 포함하고,
    상기 M행들 및 N열들은 상기 (C+1)×(R+1) 화소 배열의 중앙에 위치하는, 최상의 정합 결정 방법.
  4. 제 1항에 있어서,
    복수의 부분적인 직교-합 시그니처들을 제공하는 상기 단계는 먼저 상기 부분적인 수평 합들 각각 및 상기 부분적인 수직 합들 각각을 계산하고 이후에 메모리에 계산된 부분적인 수평 및 수직 합들을 기억함으로서 수행되는, 최상의 정합 결정 방법.
  5. 제 3항에 있어서,
    상기 복수의 제 2 전 직교-합 시그니처들을 계산하는 단계는, 제 2 화소 배열들 각각에 대해 각각의 부분적인 수직 합을 부가함으로서 전 수직 합들의 세트 및 적절하게 M행들 위 또는 아래에 있는 상기 (C+1)×(R+1)의 선택된 행으로부터의 화소 값을 계산하는 단계, 및
    상기 제 2 화소 배열들 각각에 대해 각각의 부분적인 수평 합에 부가함으로서 전 수평 합들의 세트 및 적절하게 N열들 위 또는 아래에 있는 상기 (C+1)×(R+1)의 선택된 열로부터의 화소 값을 계산하는 단계에 의해 수행되는, 최상의 정합 결정 방법.
  6. 제 5항에 있어서,
    상기 제 2 화소 배열들 각각에 대한 전 수직 합들의 세트를 계산하는 부-단계(sub-step) 및 상기 제 2 화소 배열들 각각에 대한 전 수평 합들의 세트를 계산하는 부-단계는 동시에 수행되는, 최상의 정합 결정 방법.
  7. 제 1항에 있어서,
    상기 복수의 부분적인 직교-합 시그니처들을 이용하는 상기 복수의 제 2 화소 배열들 중 상기 각각의 배열에 대한 복수의 제 2 전 직교-합 시그니처들을 계산하는 상기 단계는 상기 제 2 전 직교-합 시그니처들 각각을 동시에 계산함으로서 수행되는, 최상의 정합 결정 방법.
  8. 제 3항에 있어서,
    상기 복수의 부분적인 직교-합 시그니처들을 이용하는 상기 복수의 제 2 화소 배열들 중 상기 각각의 배열에 대한 복수의 제 2 전 직교-합 시그니처들을 계산하는 상기 단계는 상기 제 2 전 직교-합 시그니처들 각각을 동시에 계산함으로서 수행되는, 최상의 정합 결정 방법.
  9. 제 1 화상에서의 제 1 화소 배열 및 기준 화상의 탐색 영역에서의 복수의 제 2 화소 배열들 간의 최상의 정합을 결정하기 위한 동작 추정 탐색 엔진으로서, 상기 제 1 및 제 2 화소 배열들 각각은 각각의 화소 값들의 복수 R행들 및 복수 C열들을 포함하고,
    상기 동작 추정 탐색 엔진은, 상기 제 1 화소 배열 행들의 각각의 화소 값들의 합들을 나타내는 수평 합들의 세트 및 상기 제 1 화소 배열 열들의 각각의 화소 값들의 합들을 나타내는 수평 합들의 제 1 세트로 구성된 상기 제 1 화소 배열의 제 1 전 직교-합 시그니처를 제공하는 회로;
    상기 복수의 제 2 화소 배열들 중 각각의 배열에 대한 복수의 부분적인 직교-합 시그니처들을 제공하는 회로로서, 상기 복수의 부분적인 직교-합 시그니처들 각각은 상기 제 2 화소 배열 중 각 배열의 복수 M행들의 각 화소 값들의 합을 나타내는 부분적인 수평 합들의 세트 및 상기 제 2 화소 배열들 중 각 배열의 복수 N열들의 각 화소 값들의 합을 나타내는 부분적인 수직 합들의 세트로 구성되며, M〈 R 와 N〈 C, 및 R은 C 와 같거나 또는 같지 않을 수 있고 M은 N과 같거나 또는 같지 않을 수 있는, 상기 회로;
    상기 복수의 부분적인 직교-합 시그니처들을 이용하는 상기 복수의 제 2 화소 배열들 중 각 배열에 대한 복수의 제 2 전 직교-합 시그니처들을 계산하는 회로;
    상기 제 1 및 제 2 화소 배열들 간의 최상의 정합을 결정하기 위해 상기 제 2 전 직교-합 시그니처들 각각과 제 1 전 직교-합 시그니처를 비교하는 회로를 포함하는, 동작 추정 탐색 엔진.
  10. 제 9항에 있어서,
    상기 제 1 및 제 2 화소 배열들 각각은 MPEG표준에 의해 정의된 구조를 갖는 매크로블록인, 동작 추정 탐색 엔진.
  11. 제 10항에 있어서,
    상기 복수의 제 2 전 직교-합 시그니처들을 계산하는 상기 회로는 상기 제 2 화소 배열들 각각에 대해 각각의 부분적인 수직 합에 부가함으로서 전 수직 합들의 세트 및 적절하게 상기 M행들의 위 또는 아래에 있는 상기 (C+1)×(R+1) 화소 배열의 선택된 행으로부터의 화소 값을 계산하고, 상기 제 2 화소 배열들 각각에 대해 각각의 부분적인 수평 합에 부가함으로서 전 수평 합들의 세트 및 적절하게 상기 N열들의 위 또는 아래에 있는 상기 (C+1)×(R+1)화소 배열의 선택된 열로부터의 화소 값을 계산하기 위해 동작하는, 동작 추정 탐색 엔진.
  12. 제 9항에 있어서,
    상기 복수의 제 2 전 직교-합 시그니처들을 계산하는 상기 회로는 상기 제 2 직교-합 시그니처들 각각을 동시에 계산하는, 동작 추정 탐색 엔진.
KR1020007013856A 1999-04-06 2000-04-04 동작 추정 KR20010052630A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/287,160 US6400764B1 (en) 1999-04-06 1999-04-06 Motion estimation method featuring orthogonal-sum concurrent multi matching
US09/287,160 1999-04-06
PCT/EP2000/002921 WO2000060874A1 (en) 1999-04-06 2000-04-04 Motion estimation

Publications (1)

Publication Number Publication Date
KR20010052630A true KR20010052630A (ko) 2001-06-25

Family

ID=23101710

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007013856A KR20010052630A (ko) 1999-04-06 2000-04-04 동작 추정

Country Status (6)

Country Link
US (1) US6400764B1 (ko)
EP (1) EP1086590A1 (ko)
JP (1) JP2003524933A (ko)
KR (1) KR20010052630A (ko)
CN (1) CN1189037C (ko)
WO (1) WO2000060874A1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1243141B1 (en) * 1999-12-14 2011-10-19 Scientific-Atlanta, LLC System and method for adaptive decoding of a video signal with coordinated resource allocation
US6987866B2 (en) * 2001-06-05 2006-01-17 Micron Technology, Inc. Multi-modal motion estimation for video sequences
CN1290027C (zh) * 2001-08-27 2006-12-13 皇家飞利浦电子股份有限公司 高速缓存方法
US20030059089A1 (en) * 2001-09-25 2003-03-27 Quinlan James E. Block matching at the fractional pixel level for motion estimation
US20030103567A1 (en) * 2001-12-03 2003-06-05 Riemens Abraham Karel Motion compensation and/or estimation
US7274857B2 (en) * 2001-12-31 2007-09-25 Scientific-Atlanta, Inc. Trick modes for compressed video streams
WO2004057497A2 (en) * 2002-12-19 2004-07-08 Koninklijke Philips Electronics N.V. Reordered search of media fingerprints
US7966642B2 (en) * 2003-09-15 2011-06-21 Nair Ajith N Resource-adaptive management of video storage
US8600217B2 (en) 2004-07-14 2013-12-03 Arturo A. Rodriguez System and method for improving quality of displayed picture during trick modes
CN101056411B (zh) * 2006-04-11 2010-09-01 义隆电子股份有限公司 检测图像位移的方法
US20090033791A1 (en) * 2007-07-31 2009-02-05 Scientific-Atlanta, Inc. Video processing systems and methods
US20110205438A1 (en) * 2007-09-10 2011-08-25 Trident Microsystems (Far East) Ltd. Method and apparatus for motion estimation and motion compensation in video image data
US8300696B2 (en) * 2008-07-25 2012-10-30 Cisco Technology, Inc. Transcoding for systems operating under plural video coding specifications
US9998750B2 (en) 2013-03-15 2018-06-12 Cisco Technology, Inc. Systems and methods for guided conversion of video from a first to a second compression format
CN105684441B (zh) 2013-10-25 2018-09-21 微软技术许可有限责任公司 视频和图像编码中的基于散列的块匹配
US11076171B2 (en) 2013-10-25 2021-07-27 Microsoft Technology Licensing, Llc Representing blocks with hash values in video and image coding and decoding
WO2015131326A1 (en) 2014-03-04 2015-09-11 Microsoft Technology Licensing, Llc Encoder-side decisions for block flipping and skip mode in intra block copy prediction
KR102185245B1 (ko) 2014-03-04 2020-12-01 마이크로소프트 테크놀로지 라이센싱, 엘엘씨 해시 기반 블록 매칭을 위한 해시 테이블 구성 및 이용가능성 검사
EP3158751B1 (en) 2014-06-23 2019-07-31 Microsoft Technology Licensing, LLC Encoder decisions based on results of hash-based block matching
EP3202142B1 (en) 2014-09-30 2020-11-11 Microsoft Technology Licensing, LLC Hash-based encoder decisions for video coding
US10390039B2 (en) 2016-08-31 2019-08-20 Microsoft Technology Licensing, Llc Motion estimation for screen remoting scenarios
US11095877B2 (en) 2016-11-30 2021-08-17 Microsoft Technology Licensing, Llc Local hash-based motion estimation for screen remoting scenarios
US11202085B1 (en) 2020-06-12 2021-12-14 Microsoft Technology Licensing, Llc Low-cost hash table construction and hash-based block matching for variable-size blocks

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5710603A (en) * 1992-10-07 1998-01-20 Daewoo Electronics Co., Ltd. Method for detecting motion vectors
US5638128A (en) * 1994-11-08 1997-06-10 General Instrument Corporation Of Delaware Pixel interpolation filters for video decompression processor
FR2742248B1 (fr) * 1995-12-06 1998-01-23 Thomson Multimedia Sa Procede de traitement de donnees dans des reseaux matriciels dans un systeme d'estimation de mouvement
US5652625A (en) * 1996-06-19 1997-07-29 United Microelectronics Corp. Multi-stage pipeline architecture for motion estimation block matching
US6192148B1 (en) * 1998-11-05 2001-02-20 Winbond Electronics Corp. Method for determining to skip macroblocks in encoding video

Also Published As

Publication number Publication date
JP2003524933A (ja) 2003-08-19
US6400764B1 (en) 2002-06-04
EP1086590A1 (en) 2001-03-28
CN1314051A (zh) 2001-09-19
WO2000060874A1 (en) 2000-10-12
CN1189037C (zh) 2005-02-09

Similar Documents

Publication Publication Date Title
KR20010052630A (ko) 동작 추정
US8218635B2 (en) Systolic-array based systems and methods for performing block matching in motion compensation
US7020201B2 (en) Method and apparatus for motion estimation with all binary representation
KR100659704B1 (ko) 비디오 이미지 데이터의 제 1 및 제 2 프레임 사이의 움직임 벡터를 얻기 위한 방법, 장치, 및 시스템, 및 컴퓨터-판독가능 매체
US9319708B2 (en) Systems and methods of improved motion estimation using a graphics processing unit
US8275049B2 (en) Systems and methods of improved motion estimation using a graphics processing unit
US5706059A (en) Motion estimation using a hierarchical search
US5838828A (en) Method and apparatus for motion estimation in a video signal
US8724702B1 (en) Methods and systems for motion estimation used in video coding
US5682209A (en) Motion estimation using limited-time early exit with prequalification matrices and a predicted search center
KR101578052B1 (ko) 움직임 추정 장치 및 이를 구비하는 동영상 부호화 장치
GB2378345A (en) Method for scanning a reference macroblock window in a search area
US20060002472A1 (en) Various methods and apparatuses for motion estimation
US6668020B2 (en) Method for motion estimation in video coding
US6360015B1 (en) RAM-based search engine for orthogonal-sum block match motion estimation system
US6411652B1 (en) Motion estimation
KR20010052624A (ko) 움직임 추정
US6931066B2 (en) Motion vector selection based on a preferred point
US20050089099A1 (en) Fast motion estimating apparatus
KR100359091B1 (ko) 움직임추정장치
US7269288B2 (en) Apparatus for parallel calculation of prediction bits in a spatially predicted coded block pattern and method thereof
US8270478B2 (en) Method and apparatus for computing a sliding sum of absolute differences
KR100778954B1 (ko) 반도체 다이 영역 소비를 감소시킨 움직임 추정 ｓａｄ어레이
KR100202310B1 (ko) 비디오 반화소 단위 움직임 추정장치
KR100223052B1 (ko) 비디오 움직임 추정장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application