JP2003524933A - 動き評価 - Google Patents

動き評価

Info

Publication number
JP2003524933A
JP2003524933A JP2000610236A JP2000610236A JP2003524933A JP 2003524933 A JP2003524933 A JP 2003524933A JP 2000610236 A JP2000610236 A JP 2000610236A JP 2000610236 A JP2000610236 A JP 2000610236A JP 2003524933 A JP2003524933 A JP 2003524933A
Authority
JP
Japan
Prior art keywords
pixel array
pixel
sum
feature information
partial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000610236A
Other languages
English (en)
Inventor
バクムツスキー,マイケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2003524933A publication Critical patent/JP2003524933A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43Hardware specially adapted for motion estimation or compensation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51Motion estimation or motion compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Image Analysis (AREA)

Abstract

(57)【要約】 第1の画素配列及び第2の画素配列の各画素配列は複数R行と複数C列の個別の画素値を含み、第1のピクチャの第1の画素配列と、基準ピクチャの探索領域内の複数の第2の画素配列との間で最良の組み合わせ相手を判定する方法(20)が提供される。この方法は、上記第1の画素配列の上記行の上記個別の画素値の合計を表す水平和の集合と、上記第1の画素配列の上記列の上記個別の画素値の合計を表す垂直和の第1の集合とを含む上記第1の画素配列の第1の完全直交和特徴情報を供与する手順(22)と、M<RかつN<Cであり、各部分直交和は、上記第2の画素配列の各画素配列の複数M行の個別の画素値の合計を表す部分水平和の集合と、上記第2の画素配列の各画素配列の複数N列の個別の画素値の合計を表す部分垂直和の集合とを含み、上記複数の第2の画素配列の中のそれぞれの画素配列に対する複数の部分直交和特徴情報を供与する手順(22)と、上記複数の部分徳行和特徴情報を用いて、上記複数の第2の画素配列のそれぞれの画素配列に対する複数の第2の完全直交和特徴情報を同時的に計算する手順(25)と、上記第1の画素配列と上記第2の画素配列の間で最良の組み合わせ相手を判定するため、上記第1の完全直交和特徴情報を上記第2の完全直交和特徴情報と比較する手順(27,29,31,33)とを有する。

Description

【発明の詳細な説明】
【0001】 [発明の背景] 本発明は、現在利用可能な技術よりも簡単、高速かつ低価格である効率的な動
き評価方法に関する。
【0002】 一般的に、MPEGビデオデータストリームの符号化のためには、多数の手順
が必要とされる。これらの手順の中の第1の手順は、各ピクチャをマクロブロッ
クに分割することである。次に、理論的に、MPEGビデオデータストリーム内
の「非イントラ」ピクチャ毎の各マクロブロックが、別のピクチャにおける現在
マクロブロックの対応した位置の指定された水平及び垂直探索領域内に存在する
実現可能な全ての16×16型の画素配列と比較される。この理論的な「全探索
アルゴリズム」(すなわち、探索領域内のすべての起こり得るブロック全体の中
から最良の組み合わせ相手である最良マッチを探索すること)は、常に最良の組
み合わせ相手を与えるが、実世界のアプリケーションでは殆ど使用されない。そ
の理由は、非常に多量の計算が必要とされるからであり、たとえば、N×Nのブ
ロックサイズ及び(N+2W)×(N+2w)の探索領域に対し、歪み関数MA
Eはブロック毎に(2w+1)2回計算される必要がある。さらに、全探索アル
ゴリズムは、より高速で、かつ、より計算量の少ない他の実際的な動き評価アル
ゴリズムの比較を行うため、基準若しくはベンチマークとしてのみ使用される。
これらのより実際的な動き評価アルゴリズムは、一般的に、「高速探索アルゴリ
ズム」と呼ばれる。
【0003】 上記の探索若しくは「動き評価」手続きは、ある種の予測モードの場合、指定
された探索領域の範囲内のアンカーピクチャにおける(指定されたマッチング規
準に従って)最接近マッチングマクロブロックの動きベクトルを生成する。予測
モード及び動きベクトルが判定されると、最接近マッチングマクロブロックの画
素値は、現在マクロブロックの対応した画素から減算され、得られた差画素の1
6×16型配列は8×8型ブロックに変換され、ブロック毎に離散コサイン変換
(DCT)が行われ、それにより得られた係数は、個別に量子化され、MPEG
ビットストリームを生成するため(そのマクロブロックに関連した予測タイプ、
動きベクトル、及び、その他の情報のままで)ハフマン符号化される。アンカー
ピクチャ内で適切なマクロブロック組み合わせ相手が検出されない場合、或いは
、現在ピクチャがイントラピクチャ、すなわち、I−ピクチャである場合、上記
の手続きは、現在マクロブロックの実際の画素に関して行われ(すなわち、他の
ピクチャの画素に関する差分が行われない)、このマクロブロックは、「イント
ラ」マクロブロックと呼ばれる。
【0004】 全てのMPEG−2予測モードに対し、動き評価の基本的な技術は、現在マク
ロブロックをアンカーピクチャ内の所与の16×16型画像アレイと比較し、指
定された規準に従って組み合わせの品質を評価し、探索範囲内に存在する16×
16型画素配列毎にこの手続きを繰り返す。この探索を行うハードウエア若しく
はソフトウエア機構は、一般的に、探索エンジンと呼ばれ、組み合わせの品質を
判定する多数の周知の規準が存在する。特に、最も良く知られた規準は、マクロ
ブロック内の256画素と、組み合わせ相手のアンカーピクチャマクロブロック
内の対応した画素の画素毎の差の絶対値の和が測定規準となる最小絶対値誤差(
MAE)、並びに、上記画素毎の差の平方の和が測定規準となる最小自乗誤差(
MSE)である。いずれの規準の場合でも、対応した和の最小値をとる組み合わ
せ相手が、指定された探索範囲内で最良の組み合わせ相手として選択され、その
マクロブロックの現在マクロブロックに対する相対的な水平位置及び垂直位置が
動きベクトルを構成する。得られた最小和が未だ非常に大きいと考えられる場合
、現在マクロブロックに対する適当な組み合わせ相手は存在しないので、現在マ
クロブロックは、イントラマクロブロックとして符号化される。本発明の目的の
ため、上記の二つの規準のうちいずれか一方、或いは、他の適当な規準が使用さ
れる。
【0005】 多数の高速探索アルゴリズムは、探索領域内の候補動きベクトル位置(ロケー
ション)の所定の部分集合だけで歪み関数(たとえば、MAE関数)を評価する
ので、全体的な計算量が削減される。これらのアルゴリズムは、歪み測度が最良
組み合わせ相手予測の方向で単調減少することを前提としている。たとえ、この
前提が常に真であるとは限らないとしても、このアルゴリズムは、非常に少ない
計算量で準最適動きベクトルを検出することができる。
【0006】 動き評価のために最も一般的に使用される方法は、幾つかの処理手順に概ね分
割される混成方式である。第一に、画像は画素平均化によって削減(間引き)さ
れる。次に、少数個の画素に関して動作する高速探索アルゴリズムが実行され、
最良組み合わせ相手の近傍に結果を生ずる。次に、獲得された動きベクトルの周
辺の狭い領域で全探索アルゴリズムが実行される。(MPEG−2の場合のよう
に)半画素ベクトルが必要とされる場合、半画素探索が別の手順で行われ、或い
は、半画素探索が制限付きの全探索と結合される。
【0007】 動き評価のための混成方式において、著しい節約が達成され得るとしても、依
然として、MAEを計算する反復毎に膨大な計算を実行する必要がある。動きブ
ロックサイズが16×16であるMPEG−2 HDTVのような要求の厳しい
アプリケーションで望まれるように、歪み関数を全てのブロックオフセットに対
しクロックサイクル毎に計算しなければならないと仮定すると、歪み関数計算ユ
ニット(DFUC)は、MAEを生成するため、(8ビット輝度データが動き評
価のため使用される)8ビットから始めてビット数が増加する多数のより簡単な
回路により構成される。この回路の数は、256個の減算回路と、256個の絶
対値計算回路と、増加するビット幅の255個の加算回路の合計に一致し、DF
CU一つあたりに、8ビットからビット数が増加する全部で757個の回路が設
けられる。
【0008】 ピクチャ解像度に依存して、多数のかなり複雑な回路が実際のシステムで必要
とされる。DFCU内で使用される回路の数を削減して、そのハードウエアを再
利用することが可能であるが、これにより実質的に処理時間が増加し、HDTV
のような要求の厳しいアプリケーションでは許容できなくなる。この場合、並列
処理によって補うため、DFCUの個数が増加される。
【0009】 動き評価のための混成方式のおける第1の手順(粗い探索)は、合理的に正確
な組み合わせ相手を見つけるため、できるだけ広い探索領域をカバーする必要が
あるので、一般的にハードウエア使用量の点で最も要求が厳しい手順である。
【0010】 前述の通り、動き評価が実行される速度が高められ、動き評価を実行するため
必要とされる動き評価又はDFCUハードウエアの量及び複雑さが著しく軽減さ
れ、合理的な費用でピクチャ品質を著しく改良する評価方法が必要である。1999
年4月6日に出願され、名称が"Motion Estimation Method Using Orthogonal-Su
m Bloc Matching"である本願発明者による米国特許出願番号09,287161(書類番
号PHA23.652)に開示された動き評価方法は、最良組み合わせ相手を識別するた
めに比較されるべき非常に少量のデータを生成し、現在マクロブロック及び探索
領域に配列された画素の個別の輝度値を比較するのではなく、固有のマクロブロ
ック特徴情報を比較することによって最良組み合わせ相手を探索することによっ
て、動き評価探索エンジンハードウエア必要量を実質的に削減する。しかし、そ
こに提案された新規の方法は、動き評価探索手続きの速度を高める課題を直接的
には取り扱っていない。
【0011】 [発明の概要] 本発明の目的は、改良された動き評価技術を提供することである。このため、
本発明は、独立請求項に記載された方法及び動き評価探索エンジンを提供する。
【0012】 本発明の一面による方法及び装置は、1回の試行で多数の高品質動き評価探索
結果を生成するため、基準ピクチャの探索領域内でマクロブロックに対し計算さ
れる直交和を大量に再利用することによって、この課題を直接的に取り扱う。
【0013】 本発明は、第1の画素配列及び第2の画素配列の中の各画素配列がR行C列の
形の個別の画素値を含む場合に、第1のピクチャ内の第1の画素配列と、基準ピ
クチャの探索領域内の複数の第2の画素配列との間で最良の組み合わせ相手を判
定する方法を達成する。
【0014】 本発明の上記並びにその他の目的、特徴及び効果は、添付図面と併せて以下の
詳細な説明から容易に理解されるであろう。
【0015】 [発明の詳細な説明] 概略的に説明すると、本発明の動き評価方法は以下の手順を含む。
【0016】 第一に、現在符号化中のマクロブロックの完全直交和特徴情報が、参考のため
ここに引用された米国特許出願第09/287161号明細書に開示された方法に従って
、上記マクロブロックの行の個別の画素値の和を表す水平和の集合と、上記マク
ロブロックの列の個別の画素値の和を表す第1の垂直和の集合とを計算すること
によって計算される。
【0017】 第二に、基準ピクチャの探索領域内に含まれる複数の基準画素配列の中の基準
画素配列毎に、M<RかつN<Cと表されるとき、各部分直交和特徴情報が上記
基準画素配列の中の対応した基準画素配列の複数行であるM行の個別の画素値の
和を表す部分水平和の集合と、上記基準画素配列の中の対応した画素配列の複数
列であるN列の個別の画素値の和を表す部分垂直和の集合とにより構成されてい
る複数の部分直交和特徴情報が計算される。
【0018】 第三に、上記複数の基準画素配列の中の対応した基準画素配列に対する完全直
交和特徴情報又は部分直交和特徴情報が複数の部分直交和特徴情報を用いて計算
される。最後に、現在符号化中のマクロブロックの完全直交和特徴情報が、上記
マクロブロックと上記基準画像配列の間で最良の組み合わせ相手方を判定するた
め、上記基準画素配列の各完全直交和特徴情報と比較される。
【0019】 現時点で好ましい一実施例によれば、N=C−1かつM=R−1であり、部分
水平和の集合は、全ての基準画素配列を包含する(C+1)×(R+1)型画素
配列のN列R+1行に含まれる個別の画素値の和を表し、部分垂直和の集合は、
(C+1)×(R+1)型画素配列のM行C+1列に含まれる個別の画素値の和
を表す。R+1行とC+1列は、併せて、全ての基準画素配列を包含する(C+
1)×(R+1)型画素配列を形成し、M行N列は、(C+1)×(R+1)型
画素配列の中心に位置合わせされる。CはRと一致しても一致しなくてもよく、
MはNと一致しても一致しなくてもよいことが認められる。
【0020】 比較手順は、所定の最良マッチ探索規準、たとえば、最小絶対値誤差(MAE
)探索規準を用いて行われるが、本発明は、このような規準或いはその他の規準
を使用する特定の実施形態に制限されるものではない。
【0021】 好ましくは、現在符号化中のマクロブロック及び各基準画素配列は、たとえば
、MPEG−2標準のようなMPEG標準によって規定された構造を有する削減
されたマクロブロック若しくは削減されていないマクロブロックを形成する。ま
た、以下で詳述されるように、本発明の動き評価方法は、好ましくは、ディジタ
ルビデオ復号器、たとえば、MPEG−2方式ディジタルビデオ復号器の動き評
価探索エンジンに実装される。
【0022】 好ましくは、かつ、有利的には、複数の部分直交和特徴情報を供与する手順は
、最初に、各部分水平和及び各部分垂直和を計算し、次に、計算された部分水平
和及び部分垂直和を動き評価探索エンジンのメモリに格納することによって実行
され、複数の第2の完全直交和特徴情報を計算する手順は、第2の画素配列毎に
、適宜にM行の上側又は下側の(C+1)×(R+1)型画素配列の選択された
行からの画素値を各部分垂直和に加算することによって完全垂直和の集合を計算
し、第2の画素配列毎に、適宜にN列の左側又は右側の(C+1)×(R+1)
型画素配列の選択された列からの画素値を各部分水平和に加算することによって
完全水平和の集合を計算することにより実行される。好ましくは、かつ、有利的
には、両方の計算用サブ手順が並列的に行われる。
【0023】 図1、2A〜2E、及び、3A〜3Dを参照して、本発明の動き評価方法の一
実施例を説明する。最初に、本発明は、8×8型マクロブロックの状況に基づい
て説明されているが、本発明は、勿論、特定のブロックサイズ又はブロック構造
に限定されるものではない点を指摘する。8×8型マクロブロックの状況は、本
発明の原理を簡単に説明する目的のためだけに使用されている。
【0024】 図1をより詳細に参照すると、基準ピクチャの指定された探索領域に配置され
た9×9型画素配列の一般的な構造が示されている。9×9型画素配列は、C1
からC9までの9列と、R1からR9までの9行とを有する。以下で詳述される
ように、図2Aに示された構造及び画素番号付けコンフィギュレーションを有す
る4個の別々の基準8×8型画素配列(若しくは、基準ブロック)は、9×9型
画素配列内に収容(又は包含)され、各基準8×8型画素配列は、図1において
マークXが付けられたボックスによって示されるように、9×9型画素配列の画
素座標R1−C1、R1−C2、R2−C1及びR2−C2に原点を有する、図
2Bには、原点がR1−C1である基準8×8型画素配列が示され、図2Cには
、原点がR1−C2である基準8×8画素配列が示され、図2Dには、原点がR
2−C1である基準8×8画素配列が示され、図2Eには、原点がR2−C2で
ある基準8×8画素配列が示されている。
【0025】 以下で完全に説明するように、本発明の一実施例の動き評価方法によれば、上
記4個の別々の各基準8×8型画素配列の完全直交和特徴情報は、先に計算され
、メモリに記憶された部分水平和及び部分垂直和を用いて並列的に計算され、次
に、これらの4個の基準8×8型画素配列の4個の直交和特徴情報は、これらの
4個の基準8×8型画素配列の中で現在符号化中のマクロブロックと最良の組み
合わせとなる基準8×8型画素配列を、たとえば、最小絶対値誤差(MAE)の
ような所定の探索規準に従って判定するため、現在符号化中のマクロブロックの
完全直交和特徴情報と並列的に比較される。勿論、本発明は、特定の数の基準画
素配列に限定されず、たとえば、4個未満若しくは4個よりも多い基準画素配列
の直交和特徴情報を並列的に計算し、本発明の原理に従って、現在符号化中の マクロブロックの直交和特徴情報と並列的に比較し、これにより、単一パス(試
行)で多数の動き評価を同時に行うことが可能である。
【0026】 図3A乃至3Dを参照するに、部分水平和SH1−SH9の集合(図3A)と
、部分垂直和SV1−SV9の集合(図3B)が1回計算され、次に、好ましく
は、動き評価探索エンジン内のメモリに記憶される。部分水平和SH1−SH9
は、図1に示された9×9型画素配列の行R1からR9までの9行に配置された
中間のC2からC8までの7列の個別の画素(輝度)値の和を表す。部分垂直和
SV1−SV9は、図1に示された9×9型画素配列の列C1からC9までの9
列に配置された中間のR2からR8までの7行の個別の画素(輝度)値の和を表
す。容易にわかるように、部分水平和SH1−SH8は、図2B及び2Cにそれ
ぞれ示されているように、原点がR1−C1にある基準8×8型画素配列と、原
点がR1−C2にある基準8×8型画素配列の二つの基準8×8型画素配列に共
通であり、部分水平和SH2−SH9は、図2D及び2Eにそれぞれ示されてい
るように、原点がR2−C1にある基準8×8型画素配列と、原点がR2−C2
にある基準8×8型画素配列の二つの基準8×8型画素配列に共通であり、部分
垂直和SV1−SV8は、図2B及び2Dにそれぞれ示されているように、原点
がR1−C1にある基準8×8型画素配列と、原点がR2−C1にある基準8×
8型画素配列の二つの基準8×8型画素配列に共通であり、部分垂直和SV2−
SV9は、図2C及び2Eにそれぞれ示されているように、原点がR1−C2に
ある基準8×8型画素配列と、原点がR2−C2にある基準8×8型画素配列の
二つの基準8×8型画素配列に共通である。
【0027】 次に、図3Cに概略的に示されるように、4個の別々の基準8×8型画素配列
の各行に対する完全水平和は、適宜に部分水平和SH1−SH9の左側又は右側
にある画素値を部分水平和SH1−SH9に加算することによって容易に計算さ
れ、図3Dに概略的に示されるように、4個の別々の基準8×8型画素配列の各
列に対する完全垂直和は、適宜に部分垂直和SV1−SV9の上側又は下側にあ
る画素値を部分垂直和SV1−SV9に加算することによって容易に計算される
【0028】 4個の別々の基準8×8画素配列毎に獲得された完全水平和及び完全垂直和(
すなわち、これらの基準8×8画素配列の合成直交和特徴情報)は、4個の基準
画素配列の中で最良組み合わせ相手方を与える基準画素配列を判定するため、現
在符号化中のマクロブロックの直交和特徴情報と並列的に比較される。最良組み
合わせ相手方を与えることが判明した基準画素配列は、動き評価探索エンジンに
おける更なる処理のため選択される。かくして、本発明の一実施例によれば、4
個の基準画素配列毎の完全直交和特徴情報は、これらの基準画素配列に共通した
部分水平和及び部分垂直和を大量に再利用することによって、最小の計算量で同
時に計算され、かつ、1回の試行(パス)で、現在符号化中のマクロブロックの
最良組み合わせ相手となる一つの基準画素配列を判定し、更なる処理のため選択
することが可能である。
【0029】 図4を参照するに、本発明の動き評価方法の一実施例を実現する動き評価探索
エンジン20のブロック図が示されている。同図からわかるように、探索エンジ
ン20は、部分水平和SH1−SH9及び部分垂直和SV1−SV9を計算し、
記憶する計算論理及びメモリ22を含む。部分水平和SH1−SH9及び部分垂
直和SV1−SV9は、出力として得られ、座標R1C1−R9C1、R1C2
−R1C8、R9C2−R9C8及びR1C9−R9C9に配置された個別の画
素値は、二つの別々の出力に与えられる。現在符号化中のマクロブロック(符号
化マクロブロック)と比較されるべき4個の基準画素配列毎に、完全水平和の集
合及び完全垂直和の集合を生成するため、個別の画素値R1C1−R9C1、R
1C2−R1C8、R9C2−R9C8及びR1C9−R9C9の中の適当な画
素値を、部分水平和SH1−SH9及び部分垂直和SV1−SV9の中の適当な
部分和に加算する複数の加算器25が設けられる。
【0030】 実際上、図2Bに示された(原点がR1−C1である)基準画素配列に対する
完全水平和は、R1C1+SH1、R2C1+SH2、R3C1+SH3、R4
C1+SH4、R5C1+SH5、R6C1+SH6、R7C1+SH7及びR
8C1+SH8である。これらの完全水平和は、図4において、"HSUMS LFT1"の
ように名前が付けられている。同様に、図2Bに示された基準画素配列に対する
完全垂直和は、R1C1+SV1、R1C2+SV2、R1C3+SV3、R1
C4+SV4、R1C5+SV5、R1C6+SV6、R1C7+SV7及びR
1C8+SV8である。これらの完全垂直和は、図4において、"VSUMS UP1"の
ように名前が付けられている。他の3個の基準画素配列に対する完全水平和及び
完全垂直和は同様に計算される。
【0031】 特に、図2Cに示された(原点がR1−C2である)基準画素配列に対する完
全水平和は、R1C9+SH1、R2C9+SH2、R3C9+SH3、R4C
9+SH4、R5C9+SH5、R6C9+SH6、R7C9+SH7及びR8
C9+SH8である。これらの完全水平和は、図4において、"HSUMS RGHT1"の
ように名前が付けられている。同様に、図2Cに示された基準画素配列に対する
完全垂直和は、R1C2+SV2、R1C3+SV3、R1C4+SV4、R1
C5+SV5、R1C6+SV6、R1C7+SV7、R1C8+SV8及びR
1C9+SV9である。これらの完全垂直和は、図4において、"VSUMS UP2"の
ように名前が付けられている。
【0032】 図2Dに示された(原点がR2−C1である)基準画素配列に対する完全水平
和は、R2C1+SH2、R3C1+SH3、R4C1+SH4、R5C1+S
H5、R6C1+SH6、R7C1+SH7、R8C1+SH8及びR9C1+
SH9である。これらの完全水平和は、図4において、"HSUMS LFT2"のように名
前が付けられている。同様に、図2Dに示された基準画素配列に対する完全垂直
和は、R9C1+SV1、R9C2+SV2、R9C3+SV3、R9C4+S
V4、R9C5+SV5、R9C6+SV6、R9C7+SV7及びR9C8+
SV8である。これらの完全垂直和は、図4において、"VSUMS DWN1"のように名
前が付けられている。
【0033】 図2Eに示された(原点がR2−C2である)基準画素配列に対する完全水平
和は、R2C9+SH2、R3C9+SH3、R4C9+SH4、R5C9+S
H5、R6C9+SH6、R7C9+SH7、R8C9+SH8及びR9C9+
SH9である。これらの完全水平和は、図4において、"HSUMS RGHT2"のように
名前が付けられている。同様に、図2Eに示された基準画素配列に対する完全垂
直和は、R9C2+SV2、R9C3+SV3、R9C4+SV4、R9C5+
SV5、R9C6+SV6、R9C7+SV7、R9C8+SV8及びR9C9
+SV9である。これらの完全垂直和は、図4において、"VSUMS DWN2"のように
名前が付けられている。
【0034】 図4を更に参照するに、R1−C1に原点がある基準画素配列の直交和(すな
わち、直交和特徴情報)を形成する"HSUMS LFT1"及び"VSUMS UP1"は、入力とし
て、第1のMAE計算回路(Compute MAE1)27に供給され、この第1のMAE
計算回路27は、別の入力で、現在符号化中のマクロブロック(すなわち、符号
化マクロブック)の対応した直交和(すなわち、直交和特徴情報)"OSUMS COS M
ACROBL"を受ける。R1−C2に原点がある基準画素配列の直交和(すなわち、
直交和特徴情報)を形成する"HSUMS RGHT1"及び"VSUMS UP2"は、入力として、第
2のMAE計算回路(Compute MAE2)29に供給され、この第2のMAE計算回
路29は、別の入力で、符号化マクロブックの対応した直交和(すなわち、直交
和特徴情報)を受ける。R2−C1に原点がある基準画素配列の直交和(すなわ
ち、直交和特徴情報)を形成する"HSUMS LFT2"及び"VSUMS DWN1"は、入力として
、第3のMAE計算回路(Compute MAE3)31に供給され、この第3のMAE計
算回路31は、別の入力で、符号化マクロブックの対応した直交和(すなわち、
直交和特徴情報)を受ける。R2−C2に原点がある基準画素配列の直交和(す
なわち、直交和特徴情報)を形成する"HSUMS RGHT1"及び"VSUMS DWN2"は、入力
として、第4のMAE計算回路(Compute MAE4)33に供給され、この第4のM
AE計算回路33は、別の入力で、符号化マクロブックの対応した直交和(すな
わち、直交和特徴情報)を受ける。
【0035】 図4を更に参照するに、MAE計算回路27、29、31及び33は、対応し
た基準画素配列の直交和特徴情報を、符号化マクロブロックの直交和特徴情報と
比較し、次に、対応したMAE(及び/又は、適当な歪み関数/探索規準)を計
算する。これらのMAE計算回路27、29、31及び33は、並列に配置され
ているので、それぞれのMAEを同時に計算するよう動作する。最後に、セレク
タ回路35("Select Best Out Of Four")は、MAE計算回路27、29、31
及び33によって出力されたMAE(MAE1−MAE4)を受け取り、最も小
さいMAEを最良MAEとして選択し、動き評価プロセスで更に使用するためそ
の結果を出力する。
【0036】 かくして、単一の試行(パス)で、本発明の一実施例の動き評価探索エンジン
20は、アンカー(基準)ピクチャ内の4個のマクロブロック位置(基準画素配
列)の直交和を符号化マクロブロックの直交和と同時に比較し、4個の基準画素
配列の中で、指定された探索規準(本例の場合には、MAE)に従って、最良の
組み合わせ相手となる基準画素配列を判定する。勿論、既に説明した通り、本発
明は、特定の数の基準画素配列には限定されず、たとえば、5個以上又は4個未
満の基準画素配列の直交和特徴情報を同時に計算し、本発明の原理にしたがって
、現在符号化中のマクロブロックの直交和特徴情報と並列的に比較してもよく、
これにより、単一のパス(試行)で多数の動き評価が並列的に行われる。さらに
、本発明の方法論によれば、メモリは、動き評価探索プロセスの始めに、部分直
交和が1回だけ書き込みをされ、部分直交和はメモリに記憶されるので、動き評
価探索エンジンが上述の方法で水平方向及び垂直方向に探索するとき、部分直交
和は大量に再利用される。
【0037】 上述の通り、DFCUの計算的複雑さは、動き評価回路(探索エンジン)のコ
ストにおける主な因子である。しかし、本発明の動き評価方法は、DFCUのコ
スト及び複雑さに関してかかる著しい緩和をもたらすので、動き評価探索のため
、間引きされていないビデオ又は低レベルの間引きしかされていないビデオから
始めることが非常に実際的になり、動き評価探索の精度、したがって、最終的に
画質が著しく改良される。この点に関連して、本発明の動き評価方法は、動き評
価の段数を実質的に削減するだけではなく、取り除かれた全ての間引き段に必要
とされた特殊なビデオフィルタリング回路を除去することができる。本発明の探
索プロセスは、このようにハードウエアが節約されると共に、間引き去れていな
いビデオから始めて妥当なコストで品質を改良することができる。
【0038】 本発明の動き評価方法によって実現される更なる利点は、演算速度が著しく高
められることである。通常、配列された輝度の大きさを比較するため、多段の論
理が必要とされ、実際上、単一クロックサイクルで結果を獲得できる可能性はな
い。この理由のため、システムクロック周波数を実質的に低下させるか、或いは
、システムは、実質的な論理リソースを利用してパイプライン化されなければな
らない。この本発明の動き評価方法は、多数の直交和の同時的/並列的な計算を
単一クロックサイクルで容易に実現することができ、基準ピクチャの探索領域に
おける複数(たとえば、4個)の基準画素配列に対応した複数(たとえば、4個
)のMAEの同時的/並列的計算によって、MAE計算時間が大幅に低減される
【0039】 これらの利点の他に、本発明は、前述の参考文献:米国特許出願第09/287161
号に開示された直交和ブロックマッチングを用いて動き評価方法を著しく加速す
る。
【0040】 さらに、本発明は、現在利用可能な技術に対し以下の三つの重要な利点を有す
る。
【0041】 第一に、直交和計算においてハードウエアを共用することによって実質的にハ
ードウエアが削減される。
【0042】 第二に、探索の単一過程における多数X個(たとえば、4個)のマクロブロッ
ク位置は、高度に共用化されたハードウエアを用いて同時評価される。達成され
るX倍の加速化は、ビデオ間引きのように探索品質を劣化させない。
【0043】 第三に、全探索動き評価アルゴリズムが本発明の動き評価方法及び装置を用い
て実現される。
【0044】 上述の通り、本発明の好ましい実施例を詳細に説明したが、ここで教示された
基本的な新規概念の多数の変形及び/又は変更は、特許請求の範囲に記載された
発明の範囲を逸脱することなく、当業者によって容易に行われ得る事項である。
【0045】 請求項の記載中、括弧付きで示された参照番号は、請求項に記載された事項を
制限するものとみなされるべきではない。「含む、有する」のような用語は、請
求項に列挙された要素若しくは手順以外の要素若しくは手順の存在を排除するも
のではない。本発明は、幾つかの別々の要素を含むハードウエア、並びに、適当
にプログラムされたコンピュータを用いて実現することができる。幾つかの手段
を列挙する装置発明の請求項において、一部の手段は、全く同一のハードウエア
品によって実施可能である。手段が相互に異なる従属請求項だけに記載されてい
ることは、これらの手段の組み合わせによって効果が得られないことを示すもの
ではない。
【0046】 概略的に説明すると、第1の画素配列及び第2の画素配列の各画素配列は複数
R行と複数C列の個別の画素値を含み、第1のピクチャの第1の画素配列と、基
準ピクチャの探索領域内の複数の第2の画素配列との間で最良の組み合わせ相手
を判定する方法(20)が提供される。この方法は、 上記第1の画素配列の上記行の上記個別の画素値の合計を表す水平和の集合と
、上記第1の画素配列の上記列の上記個別の画素値の合計を表す垂直和の第1の
集合とを含む上記第1の画素配列の第1の完全直交和特徴情報を供与する手順(
22)と、 M<RかつN<Cであり、各部分直交和は、上記第2の画素配列の各画素配列
の複数M行の個別の画素値の合計を表す部分水平和の集合と、上記第2の画素配
列の各画素配列の複数N列の個別の画素値の合計を表す部分垂直和の集合とを含
み、上記複数の第2の画素配列の中のそれぞれの画素配列に対する複数の部分直
交和特徴情報を供与する手順(22)と、 上記複数の部分徳行和特徴情報を用いて、上記複数の第2の画素配列のそれぞ
れの画素配列に対する複数の第2の完全直交和特徴情報を同時的に計算する手順
(25)と、 上記第1の画素配列と上記第2の画素配列の間で最良の組み合わせ相手を判定
するため、上記第1の完全直交和特徴情報を上記第2の完全直交和特徴情報と比
較する手順(27,29,31,33)とを有する。
【図面の簡単な説明】
【図1】 基準ピクチャの探索領域内の9×9型画素配列の概略的な構造を示す図である
【図2A】 図1に示された9×9型画素配列に包含される8×8型画素配列の概略的な構
造及び画素番号付けコンフィギュレーションを示す図である。
【図2B】 図1に示された9×9型画素配列の座標R1、C1の画素を原点とする8×8
型画素配列の位置及び構造を示す図である。
【図2C】 図1に示された9×9型画素配列の座標R1、C2の画素を原点とする8×8
型画素配列の位置及び構造を示す図である。
【図2D】 図1に示された9×9型画素配列の座標R2、C1の画素を原点とする8×8
型画素配列の位置及び構造を示す図である。
【図2E】 図1に示された9×9型画素配列の座標R2、C2の画素を原点とする8×8
型画素配列の位置及び構造を示す図である。
【図3A】 本発明の一実施例の動き評価方法に従って図1に示された9×9型画素配列に
対し計算された部分水平和SH1−SH9の集合を示す図である。
【図3B】 本発明の一実施例の動き評価方法に従って図1に示された9×9型画素配列に
対し計算された部分垂直和SV1−SV9の集合を示す図である。
【図3C】 本発明の一実施例の動き評価方法に従って図1に示された9×9型画素配列内
の所与の8×8型画素配列に対する全水平和を計算するため、適宜左側若しくは
右側の画素値を部分水平和に加算する原理を説明する図である。
【図3D】 本発明の一実施例の動き評価方法に従って図1に示された9×9型画素配列内
の所与の8×8型画素配列に対する全垂直和を計算するため、適宜上側若しくは
下側の画素値を部分垂直和に加算する原理を説明する図である。
【図4】 本発明の一実施例による動き評価探索エンジンのブロック図である。
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5C059 KK19 MA00 NN01 NN08 NN28 5L096 AA06 GA09 HA04 【要約の続き】 1の画素配列と上記第2の画素配列の間で最良の組み合 わせ相手を判定するため、上記第1の完全直交和特徴情 報を上記第2の完全直交和特徴情報と比較する手順(2 7,29,31,33)とを有する。

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 第1の画素配列及び第2の画素配列の各画素配列は複数R行
    と複数C列の個別の画素値を含み、第1のピクチャの第1の画素配列と、基準ピ
    クチャの探索領域内の複数の第2の画素配列との間で最良の組み合わせ相手を判
    定する方法であって、 上記第1の画素配列の上記行の上記個別の画素値の合計を表す水平和の集合と
    、上記第1の画素配列の上記列の上記個別の画素値の合計を表す垂直和の第1の
    集合とを含む上記第1の画素配列の第1の完全直交和特徴情報を供与する手順と
    、 M<RかつN<Cであり、各部分直交和は、上記第2の画素配列の各画素配列
    の複数M行の個別の画素値の合計を表す部分水平和の集合と、上記第2の画素配
    列の各画素配列の複数N列の個別の画素値の合計を表す部分垂直和の集合とを含
    み、上記複数の第2の画素配列の中のそれぞれの画素配列に対する複数の部分直
    交和特徴情報を供与する手順と、 上記複数の第2の画素配列のそれぞれの画素配列に対し、上記複数の部分直交
    和特徴情報を用いて複数の第2の完全直交和特徴情報を並列的に計算する手順と
    、 上記第1の画素配列と上記第2の画素配列の間で最良の組み合わせ相手を判定
    するため、上記第1の完全直交和特徴情報を上記第2の完全直交和特徴情報と比
    較する手順とを有する、方法。
  2. 【請求項2】 N=C−1かつM=R−1である、請求項1記載の方法。
  3. 【請求項3】 上記部分水平和の集合は、上記第2の画素配列の全てを包含
    する(C+1)×(R+1)型画素配列のR+1行のN列に含まれる個別の画素
    値の和を表し、 上記部分垂直和の集合は、上記(C+1)×(R+1)型画素配列のC+1列
    のM行に含まれる個別の画素値の和を表し、 R+1行とC+1列は、併せて、上記第2の画素配列の全てを包含する上記(
    C+1)×(R+1)型画素配列を形成し、 M行とN列は、上記(C+1)×(R+1)型画素配列の中心に位置合わせさ
    れる、請求項2記載の方法。
  4. 【請求項4】 上記複数の部分直交和特徴情報を供与する手順は、最初に、
    各部分水平和及び各部分垂直和を計算し、次に、計算された部分水平和及び部分
    垂直和をメモリに格納することによって実行される、請求項1記載の方法。
  5. 【請求項5】 上記複数の第2の完全直交和特徴情報を計算する手順は、 上記第2の画素配列毎に、適宜にM行の上側又は下側の(C+1)×(R+1
    )型画素配列の選択された行からの画素値を各部分垂直和に加算することによっ
    て完全垂直和の集合を計算し、 第2の画素配列毎に、適宜にN列の左側又は右側の(C+1)×(R+1)型
    画素配列の選択された列からの画素値を各部分水平和に加算することによって完
    全水平和の集合を計算することにより実行される、請求項3記載の方法。
  6. 【請求項6】 上記第2の画素配列毎に完全垂直和の集合を計算するサブ手
    順と、 上記第2の画素配列毎に完全水平和の集合を計算するサブ手順とが並列的に行
    われる、請求項5記載の方法。
  7. 【請求項7】 上記複数の第2の画素配列のそれぞれの画素配列に対し、上
    記複数の部分直交和特徴情報を用いて複数の第2の完全直交和特徴情報を並列的
    に計算する手順は、 上記複数の第2の完全直交和特徴情報の中の各完全直交和特徴情報を並列的に
    計算することによって行われる、請求項1記載の方法。
  8. 【請求項8】 上記複数の第2の画素配列のそれぞれの画素配列に対し、上
    記複数の部分直交和特徴情報を用いて複数の第2の完全直交和特徴情報を並列的
    に計算する手順は、 上記複数の第2の完全直交和特徴情報の中の各完全直交和特徴情報を並列的に
    計算することによって行われる、請求項3記載の方法。
  9. 【請求項9】 第1の画素配列及び第2の画素配列の各画素配列は複数R行
    と複数C列の個別の画素値を含み、第1のピクチャの第1の画素配列と、基準ピ
    クチャの探索領域内の複数の第2の画素配列との間で最良の組み合わせ相手を判
    定する動き評価探索エンジンであって、 上記第1の画素配列の上記行の上記個別の画素値の合計を表す水平和の集合と
    、上記第1の画素配列の上記列の上記個別の画素値の合計を表す垂直和の第1の
    集合とを含む上記第1の画素配列の第1の完全直交和特徴情報を供与する回路と
    、 M<RかつN<Cであり、RはCと一致してもしなくてもよく、MはNと一致
    してもしなくてもよい場合に、各部分直交和は、上記第2の画素配列の各画素配
    列の複数M行の個別の画素値の合計を表す部分水平和の集合と、上記第2の画素
    配列の各画素配列の複数N列の個別の画素値の合計を表す部分垂直和の集合とを
    含み、上記複数の第2の画素配列の中のそれぞれの画素配列に対する複数の部分
    直交和特徴情報を供与する回路と、 上記複数の第2の画素配列のそれぞれの画素配列に対し、上記複数の部分直交
    和特徴情報を用いて複数の第2の完全直交和特徴情報を並列的に計算する回路と
    、 上記第1の画素配列と上記第2の画素配列の間で最良の組み合わせ相手を判定
    するため、上記第1の完全直交和特徴情報を上記第2の完全直交和特徴情報と比
    較する回路とを有する、動き評価探索エンジン。
  10. 【請求項10】 上記第1の画素配列及び上記第2の画素配列の中の各画素
    配列は、MPEG標準によって規定された構造を有するマクロブロックである。
    請求項9記載の動き評価探索エンジン。
  11. 【請求項11】 上記複数の第2の完全直交和特徴情報を計算する回路は、 上記第2の画素配列毎に、適宜にM行の上側又は下側の(C+1)×(R+1
    )型画素配列の選択された行からの画素値を各部分垂直和に加算することによっ
    て完全垂直和の集合を計算し、 第2の画素配列毎に、適宜にN列の左側又は右側の(C+1)×(R+1)型
    画素配列の選択された列からの画素値を各部分水平和に加算することによって完
    全水平和の集合を計算するよう動作する、請求項10記載の動き評価探索エンジ
    ン。
  12. 【請求項12】 上記複数の第2の完全直交和特徴情報を計算する回路は、 上記複数の第2の完全直交和特徴情報の中の各完全直交和特徴情報を並列的に
    計算するよう動作する、請求項9記載の動き評価エンジン。
JP2000610236A 1999-04-06 2000-04-04 動き評価 Pending JP2003524933A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/287,160 US6400764B1 (en) 1999-04-06 1999-04-06 Motion estimation method featuring orthogonal-sum concurrent multi matching
US09/287,160 1999-04-06
PCT/EP2000/002921 WO2000060874A1 (en) 1999-04-06 2000-04-04 Motion estimation

Publications (1)

Publication Number Publication Date
JP2003524933A true JP2003524933A (ja) 2003-08-19

Family

ID=23101710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000610236A Pending JP2003524933A (ja) 1999-04-06 2000-04-04 動き評価

Country Status (6)

Country Link
US (1) US6400764B1 (ja)
EP (1) EP1086590A1 (ja)
JP (1) JP2003524933A (ja)
KR (1) KR20010052630A (ja)
CN (1) CN1189037C (ja)
WO (1) WO2000060874A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2362659B1 (en) * 1999-12-14 2014-11-26 Scientific-Atlanta, LLC System and method for adaptive decoding of a video signal with coordinated resource allocation
US6987866B2 (en) * 2001-06-05 2006-01-17 Micron Technology, Inc. Multi-modal motion estimation for video sequences
JP2005501355A (ja) * 2001-08-27 2005-01-13 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ キャッシュ方法
US20030059089A1 (en) * 2001-09-25 2003-03-27 Quinlan James E. Block matching at the fractional pixel level for motion estimation
US20030103567A1 (en) * 2001-12-03 2003-06-05 Riemens Abraham Karel Motion compensation and/or estimation
US7274857B2 (en) 2001-12-31 2007-09-25 Scientific-Atlanta, Inc. Trick modes for compressed video streams
EP1576499A2 (en) * 2002-12-19 2005-09-21 Koninklijke Philips Electronics N.V. Reordered search of media fingerprints
US7966642B2 (en) * 2003-09-15 2011-06-21 Nair Ajith N Resource-adaptive management of video storage
US8600217B2 (en) 2004-07-14 2013-12-03 Arturo A. Rodriguez System and method for improving quality of displayed picture during trick modes
CN101056411B (zh) * 2006-04-11 2010-09-01 义隆电子股份有限公司 检测图像位移的方法
US20090033791A1 (en) * 2007-07-31 2009-02-05 Scientific-Atlanta, Inc. Video processing systems and methods
WO2009034488A2 (en) * 2007-09-10 2009-03-19 Nxp B.V. Method an apparatus for line based vertical motion estimation and compensation
US8300696B2 (en) * 2008-07-25 2012-10-30 Cisco Technology, Inc. Transcoding for systems operating under plural video coding specifications
US9998750B2 (en) 2013-03-15 2018-06-12 Cisco Technology, Inc. Systems and methods for guided conversion of video from a first to a second compression format
CN105684441B (zh) 2013-10-25 2018-09-21 微软技术许可有限责任公司 视频和图像编码中的基于散列的块匹配
EP3061233B1 (en) * 2013-10-25 2019-12-11 Microsoft Technology Licensing, LLC Representing blocks with hash values in video and image coding and decoding
KR102185245B1 (ko) 2014-03-04 2020-12-01 마이크로소프트 테크놀로지 라이센싱, 엘엘씨 해시 기반 블록 매칭을 위한 해시 테이블 구성 및 이용가능성 검사
US10368092B2 (en) 2014-03-04 2019-07-30 Microsoft Technology Licensing, Llc Encoder-side decisions for block flipping and skip mode in intra block copy prediction
CN105706450B (zh) 2014-06-23 2019-07-16 微软技术许可有限责任公司 根据基于散列的块匹配的结果的编码器决定
MX2017004210A (es) 2014-09-30 2017-11-15 Microsoft Technology Licensing Llc Decisiones de codificador basadas en hash para codificar video.
US10390039B2 (en) 2016-08-31 2019-08-20 Microsoft Technology Licensing, Llc Motion estimation for screen remoting scenarios
US11095877B2 (en) 2016-11-30 2021-08-17 Microsoft Technology Licensing, Llc Local hash-based motion estimation for screen remoting scenarios
US11202085B1 (en) 2020-06-12 2021-12-14 Microsoft Technology Licensing, Llc Low-cost hash table construction and hash-based block matching for variable-size blocks

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5710603A (en) * 1992-10-07 1998-01-20 Daewoo Electronics Co., Ltd. Method for detecting motion vectors
US5638128A (en) * 1994-11-08 1997-06-10 General Instrument Corporation Of Delaware Pixel interpolation filters for video decompression processor
FR2742248B1 (fr) * 1995-12-06 1998-01-23 Thomson Multimedia Sa Procede de traitement de donnees dans des reseaux matriciels dans un systeme d'estimation de mouvement
US5652625A (en) * 1996-06-19 1997-07-29 United Microelectronics Corp. Multi-stage pipeline architecture for motion estimation block matching
US6192148B1 (en) * 1998-11-05 2001-02-20 Winbond Electronics Corp. Method for determining to skip macroblocks in encoding video

Also Published As

Publication number Publication date
KR20010052630A (ko) 2001-06-25
CN1189037C (zh) 2005-02-09
CN1314051A (zh) 2001-09-19
US6400764B1 (en) 2002-06-04
WO2000060874A1 (en) 2000-10-12
EP1086590A1 (en) 2001-03-28

Similar Documents

Publication Publication Date Title
JP2003524933A (ja) 動き評価
US8218635B2 (en) Systolic-array based systems and methods for performing block matching in motion compensation
JP2920208B2 (ja) 動画像の動きベクトルの符号化方法
US9319708B2 (en) Systems and methods of improved motion estimation using a graphics processing unit
US7933331B2 (en) High quality, low memory bandwidth motion estimation processor
US8149915B1 (en) Refinement of motion vectors in hierarchical motion estimation
US6263025B1 (en) Motion vector detecting apparatus
US20040120400A1 (en) Method and /or apparatus for motion estimation using a hierarchical search followed by a computation split for different block sizes
US8724702B1 (en) Methods and systems for motion estimation used in video coding
US20060239349A1 (en) Image coding unit and image coding method
US7471725B2 (en) Segmented motion estimation with no search for small block sizes
US20060002472A1 (en) Various methods and apparatuses for motion estimation
KR20050089886A (ko) 배경 움직임 벡터 검출
JPH10262258A (ja) 画像符号化装置及び方法
JP2007288273A (ja) 動きベクトル探索方法及び装置
US6360015B1 (en) RAM-based search engine for orthogonal-sum block match motion estimation system
CA2480444C (en) Methods and apparatus for efficient global motion compensation encoding and associated decoding
KR100782800B1 (ko) 움직임 추정 방법
US20050089099A1 (en) Fast motion estimating apparatus
KR100994771B1 (ko) 블록정합에 의한 움직임 벡터 탐색방법 및 탐색장치
US6925125B2 (en) Enhanced aperture problem solving method using displaced center quadtree adaptive partitioning
KR20010052624A (ko) 움직임 추정
Pyko et al. Motion Vectors Estimation for Video Encoding Based on the Macroblock Signatures
Wu et al. Motion vector generation for video coding by gray prediction
JP3334317B2 (ja) 画像照合方法および装置