JP3513214B2 - 動きベクトル検出装置 - Google Patents
動きベクトル検出装置Info
- Publication number
- JP3513214B2 JP3513214B2 JP10470694A JP10470694A JP3513214B2 JP 3513214 B2 JP3513214 B2 JP 3513214B2 JP 10470694 A JP10470694 A JP 10470694A JP 10470694 A JP10470694 A JP 10470694A JP 3513214 B2 JP3513214 B2 JP 3513214B2
- Authority
- JP
- Japan
- Prior art keywords
- motion vector
- search area
- vector detection
- block
- reference block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Color Television Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Image Analysis (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、特に、画像の予測符
号化装置に用いて好適な動きベクトル検出装置に関す
る。 【０００２】 【従来の技術】ＭＰＥＧ(Moving Picture Coding Exper
ts Group) 方式のように、他のフレームとの相関を利用
して画像を符号化する予測符号化方式が知られている。
図７は、このような予測符号化装置の一例である。 【０００３】図７において、入力端子２０１に画像デー
タが供給される。この画像データは動きベクトル検出回
路２０２に供給されると共に、減算回路２０３に供給さ
れる。動きベクトル検出回路２０２で、フレーム間の動
きベクトルが求められる。この動きベクトルが動き補償
回路２０４に供給される。 【０００４】一方、参照フレームの画像データは、フレ
ームメモリ２０５に蓄えられる。フレームメモリ２０５
の出力は、動き補償回路２０４に供給される。動き補償
回路２０４で、フレームメモリ２０５からの画像データ
が、動きベクトル検出回路２０２で求められた動きベク
トルに基づいて、動き補償される。この動き補償された
画像データは、減算回路２０３に供給されると共に、加
算器２０６に供給される。 【０００５】減算回路２０３には、入力端子２０１から
現フレームの画像テータが供給されると共に、動き補償
回路２０４で動き補償された参照フレームの画像データ
が供給される。減算回路２０３で、現フレームの画像デ
ータと、動き補償された参照フレームの画像データとが
減算され、連続するフレーム間の差分データが求められ
る。この差分データが、ＤＣＴ回路２０７に供給され
る。ＤＣＴ回路２０７でこの差分データがＤＣＴ変換さ
れる。ＤＣＴ回路２０７の出力が量子化器２０８に供給
される。量子化器２０８で、ＤＣＴ回路２０７の出力が
量子化される。この量子化器２０８の出力が出力端子２
０９から出力される。 【０００６】また、このＤＣＴ変換され、量子化された
差分データは、逆量子化器２１０及び逆ＤＣＴ回路２１
１に供給され、元の差分データに戻され、加算器２０６
に供給される。加算器２０６には、動き補償回路２０４
から参照フレームの画像データが供給される。加算器２
０６で、この参照フレームの画像データに、参照フレー
ムと現フレームとの差分データが加算され、現フレーム
の画像データが求められる。求められた現フレームの画
像データは、次の参照フレームとして、フレームメモリ
２０５に蓄えられる。 【０００７】このように、フレーム間予測符号化処理で
は、動きベクトルに基づいて動き補償された参照フレー
ムと、現フレームとの差分データが符号化される。この
ようなフレーム間予測符号化処理において用いられる動
きベクトル検出方法として、ブロックマッチング法が知
られている。 【０００８】図８は、このようなブロックマッチング法
を説明するためのものである。図８において、２２１は
基準フレームを示し、２２２は検索フレームを示してい
る。基準フレーム２２１には基準ブロック２２３が設定
され、検索フレーム２２２に候補ブロック２２４が設定
される。検索フレーム２２２の候補ブロック２２４は、
所定のサーチエリア内を移動される。そして、基準フレ
ーム２２１の基準ブロック２２３と、検索フレーム２２
２の候補ブロック２２４とがどの程度合致しているかが
判断される。基準ブロックに最も合致している候補ブロ
ック２２４がマッチングブロックとされる。このマッチ
ングブロックから動きベクトルが求められる。 【０００９】このようなＭＰＥＧ方式の符号化装置に用
いて好適な動きベクトル検出ユニットの開発が進められ
ている。動きベクトル検出ユニットは、動きベクトル検
出回路が集積回路化又はモジュール化されてものであ
る。 【００１０】ＭＰＥＧ方式のような画像の予測符号化で
は、より広いサーチ範囲が要求されている。特に、ＭＰ
ＥＧ方式では、フレーム又はフィールド内で符号化が完
結するＩピクチャーと、前方向予測符号化を行うＰピク
チャーと、両方向予測符号化を行うＢピクチャーとが順
に送られる。Ｐピクチャー、Ｂピクチャーでは、参照す
るピクチャー間の距離がにより、必要とされるサーチエ
リアの大きさが変わってくる。参照するピクチャーとの
間の距離が大きい場合には、より大きいサーチエリアを
確保しなければならない。 【００１１】そこで、ＭＰＥＧ方式のような画像の予測
符号化を行うための動きベクトル検出装置では、複数の
動きベクトル検出ユニットが並べて配置され、サーチエ
リアが広げられている。つまり、図９において、Ｓｗ１
１、Ｓｗ１２、Ｓｗ１３、Ｓｗ１４は、夫々、サーチエ
リアである。このサーチエリアＳｗ１１、Ｓｗ１２、Ｓ
ｗ１３、Ｓｗ１４が並べられ、４倍のサーチエリアＴＳ
ｗが確保される。 【００１２】図９Ａ〜図９Ｄに示すように、基準ブロッ
クＲＢ１が固定され、サーチエリアＳｗ１１、Ｓｗ１
２、Ｓｗ１３、Ｓｗ１４がずらされる。すなわち、図９
Ａ〜図９Ｄに示すように、基準ブロックＲＢ１の位置に
対応してサーチエリアＳｗ１１が置かれ、サーチエリア
Ｓｗ１１とのマッチング演算が行なわれ、基準ブロック
ＲＢ１の位置に対応してサーチエリアＳｗ１２が置か
れ、サーチエリアＳｗ１２とのマッチング演算が行わ
れ、基準ブロックＲＢ１１の位置に対応してサーチエリ
アＳｗ１３が置かれ、サーチエリアＳｗ１３とのマッチ
ング演算が行われ、基準ブロックＲＢ１の位置に対応し
てサーチエリアＳｗ１４が置かれ、サーチエリアＳｗ１
４とのマッチング演算が行われる。 【００１３】図１０は、従来のＭＰＥＧエンコーダの動
きベクトル検出装置の動きベクトル検出回路の一例であ
る。この動きベクトル検出回路では、上述のようにした
サーチエリアが広げられている。図１０において、１０
１及び１０２は入力ディジタルビデオ信号を蓄えるフレ
ームメモリ、１０３〜１０７はモードに応じて切り替え
られる２：１のセレクタ、１０８〜１１１は１６Ｈ（Ｈ
は水平周期）遅延回路、１２１〜１３５は２５６クロッ
ク遅延回路、１４０〜１５１は動きベクトル検出ユニッ
トである。 【００１４】入力端子１６１にディジタルビデオ信号が
供給される。Ｉピクチャー、Ｐピクチャー、Ｂピクチャ
ーの場合とで、夫々、セレクタ１０３〜１０７が切り替
えられる。各動きベクトル検出ユニット１４０〜１５１
は、ブロックの大きさが（１６×１６）画素、サーチエ
リアが（３２×３２）画素とされている。各動きベクト
ル検出ユニット１４０〜１５１は、サーチエリアのデー
タの入力ポートＰ１と、１６Ｈ遅延されたサーチエリア
のデータの入力ポートＰ２と、基準ブロックの入力ポー
トＰ３を有している。 【００１５】サーチエリアを広くとる場合には、フレー
ムメモリ１０１から、検索フレームのサーチエリアの画
像データが読み出される。フレームメモリ１０１からの
サーチエリアの画像データは、セレクタ１０３、１６Ｈ
遅延回路１０８、１０９を介される。 【００１６】１６Ｈ遅延回路１０９の出力は、２５６ク
ロック遅延回路１２１〜１２４、セレクタ１０５、２５
６クロック遅延回路１３３を介され、これらの各段間の
出力が動きベクトル検出ユニット１５０、１４８、１４
６、１４４、１４２、１４０のポートＰ２に供給され
る。 【００１７】１６Ｈ遅延回路１０８の出力は、２５６ク
ロック遅延回路１２５〜１２８、セレクタ１０６、２５
６クロック遅延回路１３４を介され、これらの各段間の
出力が動きベクトル検出ユニット１５０、１４８、１４
６、１４４、１４２、１４０のポートＰ１に供給される
と共に、動きベクトル検出ユニット１５１、１４９、１
４７、１４５、１４３、１４１のポートＰ２に供給され
る。 【００１８】セレクタ１０３の出力は、２５６クロック
遅延回路１２９〜１３２、セレクタ１０７、２５６クロ
ック遅延回路１３５を介され、これらの各段間の出力が
動きベクトル検出ユニット１５１、１４９、１４７、１
４５、１４３、１４１のポートＰ１に供給される。 【００１９】入力端子１６１からの基準ブロックの画像
データは、動きベクトル検出ユニット１４０〜１５１の
ポートＰ３に供給される。 【００２０】この場合には、１２個分の動きベクトル検
出ユニットに相当するサーチエリアが確保される。サー
チエリアを動かすために、２５６クロック遅延回路１２
１〜１３５が設けられている。基準ブロックは固定され
ている。 【００２１】 【発明が解決しようとする課題】上述のように、従来で
は、複数の動きベクトル検出ユニットを並べてより大き
いサーチエリアを確保する場合に、基準ブロックを固定
し、サーチエリアをずらしていくようにしている。とこ
ろが、このようにした場合には、サーチエリアを動かす
ための多数の遅延回路（２５６クロック遅延回路１２１
〜１３５）が必要になり、回路規模が増大する。 【００２２】したがって、この発明の目的は、複数の動
きベクトル検出ユニットを並べてより大きいサーチエリ
アを確保するようにした場合に、回路規模の削減が図れ
る動きベクトル検出装置を提供することにある。 【００２３】 【課題を解決するための手段】この発明は、基準画面に
基準ブロックを設定し、参照画面に候補ブロックを設定
し、参照画面の候補ブロックをサーチエリア内で移動さ
せながら、参照画面の候補ブロックと基準画面の基準ブ
ロックとのマッチング演算を行って、動きベクトルを検
出する複数の動きベクトル検出ユニットと、 基準画面の
信号を、サーチエリアに対応して順次シフトさせる遅延
手段とからなり、 動きベクトル検出ユニットは、基準ブ
ロックのデータを入力する基準ブロックデータ含む基準
画面の信号の入力ポートと、サーチエリアのデータを含
む参照画面の信号の入力ポートとを有し、 サーチエリア
に対応して順次シフトされた基準画面の信号を、それぞ
れ、複数の動きベクトル検出ユニットの基準ブロックデ
ータの入力ポートに供給し、 参照画面の信号を、複数の
動きベクトル検出ユニットのサーチエリア入力ポートに
供給し、 複数の動きベクトル検出ユニットのそれぞれに
おいて、サーチエリアに対応して順次シフトされた基準
画面の信号から基準ブロックを設定し、参照画面の信号
から候補ブロックを設定し、参照画面の候補ブロックを
サーチエリア内で移動させながら、参照画面の候補ブロ
ックと基準画面の基準ブロックとのマッチング演算を行
なうようにしたことを特徴とする動きベクトル検出装置
である。 【００２４】 【作用】所定のサーチエリアの動きベクトル検出ユニッ
トを複数配置してサーチエリアを拡大するようにした場
合に、サーチエリアの方を固定して、基準ブロックの方
を動かすようにすることで、回路規模が削減できる。 【００２５】 【実施例】以下、この発明の一実施例について図面を参
照して説明する。図１は、この発明の基本構成を説明す
るためのものである。図１において、サーチエリアＳｗ
１、Ｓｗ２、Ｓｗ３、Ｓｗ４が並べられ、４倍のサーチ
エリアが確保される。この場合、従来、基準ブロックＲ
Ｂを固定して、サーチエリアをずらしていたのに対し
て、この発明では、図１Ａ〜図１Ｄに示すように、サー
チエリアＳｗ１、Ｓｗ２、Ｓｗ３、Ｓｗ４は固定してお
き、基準ブロックＲＢの方をずらしている。 【００２６】すなわち、図１Ａ〜図１Ｄに示すように、
基準ブロックＲＢをサーチエリアＳｗ１に置いてサーチ
エリアＳｗ１とのマッチング演算が行なわれ、基準ブロ
ックＲＢをサーチエリアＳｗ２に置いてサーチエリアＳ
ｗ２とのマッチング演算が行われ、基準ブロックＲＢを
サーチエリアＳｗ３に置いてサーチエリアＳｗ３とのマ
ッチング演算が行われ、基準ブロックＲＢをサーチエリ
アＳｗ４に置いてサーチエリアＳｗ４とのマッチング演
算が行われる。 【００２７】このようなマッチング演算を行うために
は、４つの動きベクトル検出ユニットを用意し、この４
つの動きベクトル検出ユニットに４つのエリアＳｗ１、
Ｓｗ２、Ｓｗ３、Ｓｗ４の画像データを夫々供給すると
共に、基準ブロックの画像データを、各サーチエリアに
対応する分だけ遅延させて、供給すれば良いことにな
る。 【００２８】図２は、この発明がＭＰＥＧ方式の符号化
装置の動きベクトル検出回路に適用された一実施例であ
る。図２において、１及び２は入力ディジタルビデオ信
号を蓄えるフレームメモリ、３〜７はモードに応じて切
り替えられる２：１のセレクタ、１１〜１４は１６Ｈ
（Ｈは水平周期）遅延回路、２１〜２５は２５６クロッ
ク遅延回路、３０〜４１は動きベクトル検出ユニットで
ある。 【００２９】入力端子４２にディジタルビデオ信号が供
給される。Ｉピクチャー、Ｐピクチャー、Ｂピクチャー
の場合とで、夫々、セレクタ３〜７が切り替えられる。
各動きベクトル検出ユニット３０〜４１は、ブロックの
大きさが例えば（１６×１６）画素、サーチエリアが
（３２×３２）画素とされている。各動きベクトル検出
ユニット３０〜４１は、サーチエリアのデータの入力ポ
ートＰ１と、１６Ｈ遅延されたサーチエリアのデータの
入力ポートＰ２と、基準ブロックの入力ポートＰ３を有
している。 【００３０】Ｐピクチャーでは、図３Ａに示すように、
動きベクトル検出ユニット３０〜４１を（６×２）個分
並べたのに相当するサーチエリアが確保される。また、
Ｂピクチャーでは、ピクチャー間の距離により、図３Ｂ
に示すように動きベクトル検出ユニット３０〜３３を
（２×２）個分並べたのに相当するサーチエリア、又は
図３Ｃに示すように動きベクトル検出ユニット３０〜３
３を（４×２）個分並べたのに相当するサーチエリアが
確保される。 【００３１】Ｐピクチャーの場合には、フレームメモリ
１から、検索フレームのサーチエリアの画像データが読
み出される。フレームメモリ１からのサーチエリアの画
像データは、セレクタ３、１６Ｈ遅延回路１１、１２、
セレクタ５を介され、各段間から検索ブロックの画像デ
ータが得られる。 【００３２】１６Ｈ遅延回路１２の出力は、動きベクト
ル検出ユニット４０、３８、３６、３４のポートＰ２に
供給されると共に、セレクタ５を介して、動きベクトル
検出ユニット３２、３０のポートＰ２に供給される。 【００３３】１６Ｈ遅延回路１１の出力は、動きベクト
ル検出ユニット４０、３８、３６、３４のポートＰ１に
供給されると共に動きベクトル検出ユニット４１、３
９、３７、３５のポートＰ２に供給される。これと共
に、１６Ｈ遅延回路１１の出力は、セレクタ６を介し
て、動きベクトル検出ユニット３０、３２のポートＰ１
に供給されると共に、動きベクトル検出ユニット３３、
３１のポートＰ２に供給される。 【００３４】セレクタ３の出力は、動きベクトル検出ユ
ニット４１、３９、３７、３５のポートＰ１に供給され
ると共に、セレクタ７を介して、動きベクトル検出ユニ
ット３３、３１のポートＰ１に供給される。 【００３５】入力端子４２からは、基準フレームの基準
ブロックの画像データが供給される。この入力端子４２
からの画像データは、２５６クロック遅延回路２１、２
２、２３、２４、２５を介される。その段間から基準ブ
ロックの画像データが得られる。２５６クロック遅延回
路２５の出力が動きベクトル検出ユニット３０及び３１
のポートＰ３に供給される。２５６クロック遅延回路２
４の出力が動きベクトル検出ユニット３２及び３３のポ
ートＰ３に供給される。２５６クロック遅延回路２３の
出力が動きベクトル検出ユニット３４及び３５のポート
Ｐ３に供給される。２５６クロック遅延回路２２の出力
が動きベクトル検出ユニット３６及び３７のポートＰ３
に供給される。２５６クロック遅延回路２１の出力が動
きベクトル検出ユニット３８及び３９のポートＰ３に供
給される。入力端子３１からのデータが動きベクトル検
出ユニット４０及び４１のポートＰ３に供給される。 【００３６】図４Ａに示すようなサーチエリアは、図４
Ｂに示すように、１２個分の動きベクトル検出ユニット
で確保される。このような処理を実現しているのが、１
６Ｈ遅延回路１１〜１４と、２５６クロック遅延回路２
１〜２５である。１６Ｈというのは、１つの動きベクト
ル検出ユニットの垂直方向のサーチエリアに対応する。
基準ブロックを水平方向に動かすために、２５６クロッ
ク遅延回路２１〜２５が設けられている。入力端子４２
からの基準ブロックのデータは、２５６クロック遅延回
路２１〜２５の縦続接続を介され、その段間から各動き
ベクトル検出ユニット３０〜４１に供給されているの
で、サーチエリアに対して、基準ブロックＲＢの方がず
らされたことになる。 【００３７】図５は、この発明の他の実施例を示すもの
である。この実施例では、図６に示すように、動きベク
トル検出ユニット５０〜６１に、２５６クロック遅延回
路７２を設けた構成とされている。また、図６に示すよ
うに、動きベクトル検出ユニット５０〜６１の出力を制
御するバッファ７３及び７４が設けられている。このよ
うな遅延回路７２付きの動きベクトル検出ユニット５０
〜６１を用いて、図２で示した動きベクトル検出回路と
同様な回路を構成したのが、図５である。このように、
２５６クロック遅延回路７２を動きベクトル検出ユニッ
ト５０〜６１に設けることで、全体の回路構成が非常に
簡単化され、回路規模の小型化が図れる。 【００３８】 【発明の効果】この発明によれば、複数の動きベクトル
検出ユニットを配置してサーチエリアを拡大するように
した場合に、サーチエリアに対して、基準ブロックの方
をずらすようにしたことにより、必要とされる遅延回路
の個数が削減され、回路規模の削減が図れる。すなわ
ち、ＭＰＥＧの符号化装置を構成する場合、従来では１
５個の２５６クロック遅延回路１２１〜１３５が必要で
あったのに対して、本願発明では、５個の２５６クロッ
ク遅延回路２１〜２５で良い。
号化装置に用いて好適な動きベクトル検出装置に関す
る。 【０００２】 【従来の技術】ＭＰＥＧ(Moving Picture Coding Exper
ts Group) 方式のように、他のフレームとの相関を利用
して画像を符号化する予測符号化方式が知られている。
図７は、このような予測符号化装置の一例である。 【０００３】図７において、入力端子２０１に画像デー
タが供給される。この画像データは動きベクトル検出回
路２０２に供給されると共に、減算回路２０３に供給さ
れる。動きベクトル検出回路２０２で、フレーム間の動
きベクトルが求められる。この動きベクトルが動き補償
回路２０４に供給される。 【０００４】一方、参照フレームの画像データは、フレ
ームメモリ２０５に蓄えられる。フレームメモリ２０５
の出力は、動き補償回路２０４に供給される。動き補償
回路２０４で、フレームメモリ２０５からの画像データ
が、動きベクトル検出回路２０２で求められた動きベク
トルに基づいて、動き補償される。この動き補償された
画像データは、減算回路２０３に供給されると共に、加
算器２０６に供給される。 【０００５】減算回路２０３には、入力端子２０１から
現フレームの画像テータが供給されると共に、動き補償
回路２０４で動き補償された参照フレームの画像データ
が供給される。減算回路２０３で、現フレームの画像デ
ータと、動き補償された参照フレームの画像データとが
減算され、連続するフレーム間の差分データが求められ
る。この差分データが、ＤＣＴ回路２０７に供給され
る。ＤＣＴ回路２０７でこの差分データがＤＣＴ変換さ
れる。ＤＣＴ回路２０７の出力が量子化器２０８に供給
される。量子化器２０８で、ＤＣＴ回路２０７の出力が
量子化される。この量子化器２０８の出力が出力端子２
０９から出力される。 【０００６】また、このＤＣＴ変換され、量子化された
差分データは、逆量子化器２１０及び逆ＤＣＴ回路２１
１に供給され、元の差分データに戻され、加算器２０６
に供給される。加算器２０６には、動き補償回路２０４
から参照フレームの画像データが供給される。加算器２
０６で、この参照フレームの画像データに、参照フレー
ムと現フレームとの差分データが加算され、現フレーム
の画像データが求められる。求められた現フレームの画
像データは、次の参照フレームとして、フレームメモリ
２０５に蓄えられる。 【０００７】このように、フレーム間予測符号化処理で
は、動きベクトルに基づいて動き補償された参照フレー
ムと、現フレームとの差分データが符号化される。この
ようなフレーム間予測符号化処理において用いられる動
きベクトル検出方法として、ブロックマッチング法が知
られている。 【０００８】図８は、このようなブロックマッチング法
を説明するためのものである。図８において、２２１は
基準フレームを示し、２２２は検索フレームを示してい
る。基準フレーム２２１には基準ブロック２２３が設定
され、検索フレーム２２２に候補ブロック２２４が設定
される。検索フレーム２２２の候補ブロック２２４は、
所定のサーチエリア内を移動される。そして、基準フレ
ーム２２１の基準ブロック２２３と、検索フレーム２２
２の候補ブロック２２４とがどの程度合致しているかが
判断される。基準ブロックに最も合致している候補ブロ
ック２２４がマッチングブロックとされる。このマッチ
ングブロックから動きベクトルが求められる。 【０００９】このようなＭＰＥＧ方式の符号化装置に用
いて好適な動きベクトル検出ユニットの開発が進められ
ている。動きベクトル検出ユニットは、動きベクトル検
出回路が集積回路化又はモジュール化されてものであ
る。 【００１０】ＭＰＥＧ方式のような画像の予測符号化で
は、より広いサーチ範囲が要求されている。特に、ＭＰ
ＥＧ方式では、フレーム又はフィールド内で符号化が完
結するＩピクチャーと、前方向予測符号化を行うＰピク
チャーと、両方向予測符号化を行うＢピクチャーとが順
に送られる。Ｐピクチャー、Ｂピクチャーでは、参照す
るピクチャー間の距離がにより、必要とされるサーチエ
リアの大きさが変わってくる。参照するピクチャーとの
間の距離が大きい場合には、より大きいサーチエリアを
確保しなければならない。 【００１１】そこで、ＭＰＥＧ方式のような画像の予測
符号化を行うための動きベクトル検出装置では、複数の
動きベクトル検出ユニットが並べて配置され、サーチエ
リアが広げられている。つまり、図９において、Ｓｗ１
１、Ｓｗ１２、Ｓｗ１３、Ｓｗ１４は、夫々、サーチエ
リアである。このサーチエリアＳｗ１１、Ｓｗ１２、Ｓ
ｗ１３、Ｓｗ１４が並べられ、４倍のサーチエリアＴＳ
ｗが確保される。 【００１２】図９Ａ〜図９Ｄに示すように、基準ブロッ
クＲＢ１が固定され、サーチエリアＳｗ１１、Ｓｗ１
２、Ｓｗ１３、Ｓｗ１４がずらされる。すなわち、図９
Ａ〜図９Ｄに示すように、基準ブロックＲＢ１の位置に
対応してサーチエリアＳｗ１１が置かれ、サーチエリア
Ｓｗ１１とのマッチング演算が行なわれ、基準ブロック
ＲＢ１の位置に対応してサーチエリアＳｗ１２が置か
れ、サーチエリアＳｗ１２とのマッチング演算が行わ
れ、基準ブロックＲＢ１１の位置に対応してサーチエリ
アＳｗ１３が置かれ、サーチエリアＳｗ１３とのマッチ
ング演算が行われ、基準ブロックＲＢ１の位置に対応し
てサーチエリアＳｗ１４が置かれ、サーチエリアＳｗ１
４とのマッチング演算が行われる。 【００１３】図１０は、従来のＭＰＥＧエンコーダの動
きベクトル検出装置の動きベクトル検出回路の一例であ
る。この動きベクトル検出回路では、上述のようにした
サーチエリアが広げられている。図１０において、１０
１及び１０２は入力ディジタルビデオ信号を蓄えるフレ
ームメモリ、１０３〜１０７はモードに応じて切り替え
られる２：１のセレクタ、１０８〜１１１は１６Ｈ（Ｈ
は水平周期）遅延回路、１２１〜１３５は２５６クロッ
ク遅延回路、１４０〜１５１は動きベクトル検出ユニッ
トである。 【００１４】入力端子１６１にディジタルビデオ信号が
供給される。Ｉピクチャー、Ｐピクチャー、Ｂピクチャ
ーの場合とで、夫々、セレクタ１０３〜１０７が切り替
えられる。各動きベクトル検出ユニット１４０〜１５１
は、ブロックの大きさが（１６×１６）画素、サーチエ
リアが（３２×３２）画素とされている。各動きベクト
ル検出ユニット１４０〜１５１は、サーチエリアのデー
タの入力ポートＰ１と、１６Ｈ遅延されたサーチエリア
のデータの入力ポートＰ２と、基準ブロックの入力ポー
トＰ３を有している。 【００１５】サーチエリアを広くとる場合には、フレー
ムメモリ１０１から、検索フレームのサーチエリアの画
像データが読み出される。フレームメモリ１０１からの
サーチエリアの画像データは、セレクタ１０３、１６Ｈ
遅延回路１０８、１０９を介される。 【００１６】１６Ｈ遅延回路１０９の出力は、２５６ク
ロック遅延回路１２１〜１２４、セレクタ１０５、２５
６クロック遅延回路１３３を介され、これらの各段間の
出力が動きベクトル検出ユニット１５０、１４８、１４
６、１４４、１４２、１４０のポートＰ２に供給され
る。 【００１７】１６Ｈ遅延回路１０８の出力は、２５６ク
ロック遅延回路１２５〜１２８、セレクタ１０６、２５
６クロック遅延回路１３４を介され、これらの各段間の
出力が動きベクトル検出ユニット１５０、１４８、１４
６、１４４、１４２、１４０のポートＰ１に供給される
と共に、動きベクトル検出ユニット１５１、１４９、１
４７、１４５、１４３、１４１のポートＰ２に供給され
る。 【００１８】セレクタ１０３の出力は、２５６クロック
遅延回路１２９〜１３２、セレクタ１０７、２５６クロ
ック遅延回路１３５を介され、これらの各段間の出力が
動きベクトル検出ユニット１５１、１４９、１４７、１
４５、１４３、１４１のポートＰ１に供給される。 【００１９】入力端子１６１からの基準ブロックの画像
データは、動きベクトル検出ユニット１４０〜１５１の
ポートＰ３に供給される。 【００２０】この場合には、１２個分の動きベクトル検
出ユニットに相当するサーチエリアが確保される。サー
チエリアを動かすために、２５６クロック遅延回路１２
１〜１３５が設けられている。基準ブロックは固定され
ている。 【００２１】 【発明が解決しようとする課題】上述のように、従来で
は、複数の動きベクトル検出ユニットを並べてより大き
いサーチエリアを確保する場合に、基準ブロックを固定
し、サーチエリアをずらしていくようにしている。とこ
ろが、このようにした場合には、サーチエリアを動かす
ための多数の遅延回路（２５６クロック遅延回路１２１
〜１３５）が必要になり、回路規模が増大する。 【００２２】したがって、この発明の目的は、複数の動
きベクトル検出ユニットを並べてより大きいサーチエリ
アを確保するようにした場合に、回路規模の削減が図れ
る動きベクトル検出装置を提供することにある。 【００２３】 【課題を解決するための手段】この発明は、基準画面に
基準ブロックを設定し、参照画面に候補ブロックを設定
し、参照画面の候補ブロックをサーチエリア内で移動さ
せながら、参照画面の候補ブロックと基準画面の基準ブ
ロックとのマッチング演算を行って、動きベクトルを検
出する複数の動きベクトル検出ユニットと、 基準画面の
信号を、サーチエリアに対応して順次シフトさせる遅延
手段とからなり、 動きベクトル検出ユニットは、基準ブ
ロックのデータを入力する基準ブロックデータ含む基準
画面の信号の入力ポートと、サーチエリアのデータを含
む参照画面の信号の入力ポートとを有し、 サーチエリア
に対応して順次シフトされた基準画面の信号を、それぞ
れ、複数の動きベクトル検出ユニットの基準ブロックデ
ータの入力ポートに供給し、 参照画面の信号を、複数の
動きベクトル検出ユニットのサーチエリア入力ポートに
供給し、 複数の動きベクトル検出ユニットのそれぞれに
おいて、サーチエリアに対応して順次シフトされた基準
画面の信号から基準ブロックを設定し、参照画面の信号
から候補ブロックを設定し、参照画面の候補ブロックを
サーチエリア内で移動させながら、参照画面の候補ブロ
ックと基準画面の基準ブロックとのマッチング演算を行
なうようにしたことを特徴とする動きベクトル検出装置
である。 【００２４】 【作用】所定のサーチエリアの動きベクトル検出ユニッ
トを複数配置してサーチエリアを拡大するようにした場
合に、サーチエリアの方を固定して、基準ブロックの方
を動かすようにすることで、回路規模が削減できる。 【００２５】 【実施例】以下、この発明の一実施例について図面を参
照して説明する。図１は、この発明の基本構成を説明す
るためのものである。図１において、サーチエリアＳｗ
１、Ｓｗ２、Ｓｗ３、Ｓｗ４が並べられ、４倍のサーチ
エリアが確保される。この場合、従来、基準ブロックＲ
Ｂを固定して、サーチエリアをずらしていたのに対し
て、この発明では、図１Ａ〜図１Ｄに示すように、サー
チエリアＳｗ１、Ｓｗ２、Ｓｗ３、Ｓｗ４は固定してお
き、基準ブロックＲＢの方をずらしている。 【００２６】すなわち、図１Ａ〜図１Ｄに示すように、
基準ブロックＲＢをサーチエリアＳｗ１に置いてサーチ
エリアＳｗ１とのマッチング演算が行なわれ、基準ブロ
ックＲＢをサーチエリアＳｗ２に置いてサーチエリアＳ
ｗ２とのマッチング演算が行われ、基準ブロックＲＢを
サーチエリアＳｗ３に置いてサーチエリアＳｗ３とのマ
ッチング演算が行われ、基準ブロックＲＢをサーチエリ
アＳｗ４に置いてサーチエリアＳｗ４とのマッチング演
算が行われる。 【００２７】このようなマッチング演算を行うために
は、４つの動きベクトル検出ユニットを用意し、この４
つの動きベクトル検出ユニットに４つのエリアＳｗ１、
Ｓｗ２、Ｓｗ３、Ｓｗ４の画像データを夫々供給すると
共に、基準ブロックの画像データを、各サーチエリアに
対応する分だけ遅延させて、供給すれば良いことにな
る。 【００２８】図２は、この発明がＭＰＥＧ方式の符号化
装置の動きベクトル検出回路に適用された一実施例であ
る。図２において、１及び２は入力ディジタルビデオ信
号を蓄えるフレームメモリ、３〜７はモードに応じて切
り替えられる２：１のセレクタ、１１〜１４は１６Ｈ
（Ｈは水平周期）遅延回路、２１〜２５は２５６クロッ
ク遅延回路、３０〜４１は動きベクトル検出ユニットで
ある。 【００２９】入力端子４２にディジタルビデオ信号が供
給される。Ｉピクチャー、Ｐピクチャー、Ｂピクチャー
の場合とで、夫々、セレクタ３〜７が切り替えられる。
各動きベクトル検出ユニット３０〜４１は、ブロックの
大きさが例えば（１６×１６）画素、サーチエリアが
（３２×３２）画素とされている。各動きベクトル検出
ユニット３０〜４１は、サーチエリアのデータの入力ポ
ートＰ１と、１６Ｈ遅延されたサーチエリアのデータの
入力ポートＰ２と、基準ブロックの入力ポートＰ３を有
している。 【００３０】Ｐピクチャーでは、図３Ａに示すように、
動きベクトル検出ユニット３０〜４１を（６×２）個分
並べたのに相当するサーチエリアが確保される。また、
Ｂピクチャーでは、ピクチャー間の距離により、図３Ｂ
に示すように動きベクトル検出ユニット３０〜３３を
（２×２）個分並べたのに相当するサーチエリア、又は
図３Ｃに示すように動きベクトル検出ユニット３０〜３
３を（４×２）個分並べたのに相当するサーチエリアが
確保される。 【００３１】Ｐピクチャーの場合には、フレームメモリ
１から、検索フレームのサーチエリアの画像データが読
み出される。フレームメモリ１からのサーチエリアの画
像データは、セレクタ３、１６Ｈ遅延回路１１、１２、
セレクタ５を介され、各段間から検索ブロックの画像デ
ータが得られる。 【００３２】１６Ｈ遅延回路１２の出力は、動きベクト
ル検出ユニット４０、３８、３６、３４のポートＰ２に
供給されると共に、セレクタ５を介して、動きベクトル
検出ユニット３２、３０のポートＰ２に供給される。 【００３３】１６Ｈ遅延回路１１の出力は、動きベクト
ル検出ユニット４０、３８、３６、３４のポートＰ１に
供給されると共に動きベクトル検出ユニット４１、３
９、３７、３５のポートＰ２に供給される。これと共
に、１６Ｈ遅延回路１１の出力は、セレクタ６を介し
て、動きベクトル検出ユニット３０、３２のポートＰ１
に供給されると共に、動きベクトル検出ユニット３３、
３１のポートＰ２に供給される。 【００３４】セレクタ３の出力は、動きベクトル検出ユ
ニット４１、３９、３７、３５のポートＰ１に供給され
ると共に、セレクタ７を介して、動きベクトル検出ユニ
ット３３、３１のポートＰ１に供給される。 【００３５】入力端子４２からは、基準フレームの基準
ブロックの画像データが供給される。この入力端子４２
からの画像データは、２５６クロック遅延回路２１、２
２、２３、２４、２５を介される。その段間から基準ブ
ロックの画像データが得られる。２５６クロック遅延回
路２５の出力が動きベクトル検出ユニット３０及び３１
のポートＰ３に供給される。２５６クロック遅延回路２
４の出力が動きベクトル検出ユニット３２及び３３のポ
ートＰ３に供給される。２５６クロック遅延回路２３の
出力が動きベクトル検出ユニット３４及び３５のポート
Ｐ３に供給される。２５６クロック遅延回路２２の出力
が動きベクトル検出ユニット３６及び３７のポートＰ３
に供給される。２５６クロック遅延回路２１の出力が動
きベクトル検出ユニット３８及び３９のポートＰ３に供
給される。入力端子３１からのデータが動きベクトル検
出ユニット４０及び４１のポートＰ３に供給される。 【００３６】図４Ａに示すようなサーチエリアは、図４
Ｂに示すように、１２個分の動きベクトル検出ユニット
で確保される。このような処理を実現しているのが、１
６Ｈ遅延回路１１〜１４と、２５６クロック遅延回路２
１〜２５である。１６Ｈというのは、１つの動きベクト
ル検出ユニットの垂直方向のサーチエリアに対応する。
基準ブロックを水平方向に動かすために、２５６クロッ
ク遅延回路２１〜２５が設けられている。入力端子４２
からの基準ブロックのデータは、２５６クロック遅延回
路２１〜２５の縦続接続を介され、その段間から各動き
ベクトル検出ユニット３０〜４１に供給されているの
で、サーチエリアに対して、基準ブロックＲＢの方がず
らされたことになる。 【００３７】図５は、この発明の他の実施例を示すもの
である。この実施例では、図６に示すように、動きベク
トル検出ユニット５０〜６１に、２５６クロック遅延回
路７２を設けた構成とされている。また、図６に示すよ
うに、動きベクトル検出ユニット５０〜６１の出力を制
御するバッファ７３及び７４が設けられている。このよ
うな遅延回路７２付きの動きベクトル検出ユニット５０
〜６１を用いて、図２で示した動きベクトル検出回路と
同様な回路を構成したのが、図５である。このように、
２５６クロック遅延回路７２を動きベクトル検出ユニッ
ト５０〜６１に設けることで、全体の回路構成が非常に
簡単化され、回路規模の小型化が図れる。 【００３８】 【発明の効果】この発明によれば、複数の動きベクトル
検出ユニットを配置してサーチエリアを拡大するように
した場合に、サーチエリアに対して、基準ブロックの方
をずらすようにしたことにより、必要とされる遅延回路
の個数が削減され、回路規模の削減が図れる。すなわ
ち、ＭＰＥＧの符号化装置を構成する場合、従来では１
５個の２５６クロック遅延回路１２１〜１３５が必要で
あったのに対して、本願発明では、５個の２５６クロッ
ク遅延回路２１〜２５で良い。
【図面の簡単な説明】
【図１】この発明の基本構成を説明するための略線図で
ある。 【図２】この発明の一実施例のブロック図である。 【図３】この発明の一実施例の説明に用いる略線図であ
る。 【図４】この発明の一実施例の説明に用いる略線図であ
る。 【図５】この発明の他の実施例のブロック図である。 【図６】この発明の他の実施例の説明に用いるブロック
図である。 【図７】従来の符号化装置の一例のブロック図である。 【図８】従来の動きベクトル検出回路の説明に用いる略
線線図である。 【図９】従来の動きベクトル検出回路においてサーチ範
囲を広げた場合の説明に用いる略線線図である。 【図１０】従来の動きベクトル検出回路の一例のブロッ
ク図である。 【符号の説明】 １１〜１４ １６Ｈ遅延回路 ２１〜２５ ２５６クロック遅延回路 ３０〜４１ 動きベクトル検出ユニット
ある。 【図２】この発明の一実施例のブロック図である。 【図３】この発明の一実施例の説明に用いる略線図であ
る。 【図４】この発明の一実施例の説明に用いる略線図であ
る。 【図５】この発明の他の実施例のブロック図である。 【図６】この発明の他の実施例の説明に用いるブロック
図である。 【図７】従来の符号化装置の一例のブロック図である。 【図８】従来の動きベクトル検出回路の説明に用いる略
線線図である。 【図９】従来の動きベクトル検出回路においてサーチ範
囲を広げた場合の説明に用いる略線線図である。 【図１０】従来の動きベクトル検出回路の一例のブロッ
ク図である。 【符号の説明】 １１〜１４ １６Ｈ遅延回路 ２１〜２５ ２５６クロック遅延回路 ３０〜４１ 動きベクトル検出ユニット
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 基準画面に基準ブロックを設定し、参照
画面に候補ブロックを設定し、上記参照画面の候補ブロ
ックをサーチエリア内で移動させながら、上記参照画面
の候補ブロックと基準画面の基準ブロックとのマッチン
グ演算を行って、動きベクトルを検出する複数の動きベ
クトル検出ユニットと、 上記基準画面の信号を、サーチエリアに対応して順次シ
フトさせる遅延手段とからなり、 上記動きベクトル検出ユニットは、基準ブロックのデー
タを入力する基準ブロックデータ含む基準画面の信号の
入力ポートと、サーチエリアのデータを含む参照画面の
信号の入力ポートとを有し、 上記サーチエリアに対応して順次シフトされた基準画面
の信号を、それぞれ、上記複数の動きベクトル検出ユニ
ットの基準ブロックデータの入力ポートに供給し、 上記参照画面の信号を、上記複数の動きベクトル検出ユ
ニットのサーチエリア入力ポートに供給し、 上記複数の動きベクトル検出ユニットのそれぞれにおい
て、上記サーチエリアに対応して順次シフトされた基準
画面の信号から基準ブロックを設定し、上記参照画面の
信号から候補ブロックを設定し、上記参照画面の候補ブ
ロックをサーチエリア内で移動させながら、上記参照画
面の候補ブロックと基準画面の基準ブロックとのマッチ
ング演算を行なう ようにしたことを特徴とする動きベク
トル検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10470694A JP3513214B2 (ja) | 1994-04-19 | 1994-04-19 | 動きベクトル検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10470694A JP3513214B2 (ja) | 1994-04-19 | 1994-04-19 | 動きベクトル検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07288818A JPH07288818A (ja) | 1995-10-31 |
| JP3513214B2 true JP3513214B2 (ja) | 2004-03-31 |
Family
ID=14387933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10470694A Expired - Fee Related JP3513214B2 (ja) | 1994-04-19 | 1994-04-19 | 動きベクトル検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3513214B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100225690B1 (ko) * | 1995-04-18 | 1999-10-15 | 모리시다 요이치 | 상관도 연산장치, 병렬상관도 연산장치 및 상관도연산방법 |
| JPH11112991A (ja) * | 1997-10-08 | 1999-04-23 | Sharp Corp | 動きベクトル検出装置 |
| JP4822940B2 (ja) * | 2006-06-02 | 2011-11-24 | キヤノン株式会社 | 画像処理装置及び画像処理方法 |
-
1994
- 1994-04-19 JP JP10470694A patent/JP3513214B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07288818A (ja) | 1995-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0679034B1 (en) | Apparatus and method for detecting motion vectors | |
| JP2671820B2 (ja) | 両方向予測方法及び両方向予測装置 | |
| JPH0799659A (ja) | 非消耗的動き予測法 | |
| JPH09163380A (ja) | 画像符号化装置及び動きベクトル検出方法 | |
| JPH10262258A (ja) | 画像符号化装置及び方法 | |
| Kappagantula et al. | Motion compensated predictive coding | |
| JPH07115646A (ja) | 画像処理装置 | |
| JPH11225334A (ja) | Ｍｐｅｇ−２画像復号器の分散値算定アクセラレータ | |
| JPH0965339A (ja) | 画像ブロック動き検出装置 | |
| JP3513214B2 (ja) | 動きベクトル検出装置 | |
| JP3681784B2 (ja) | 映像信号符号化装置 | |
| JP3360942B2 (ja) | 動画像符号化装置 | |
| US5485214A (en) | Dual bus dual bank architecture for motion compensation | |
| JP3606597B2 (ja) | 動きベクトル検出装置 | |
| JPH1042300A (ja) | 動きベクトル検出装置 | |
| KR100504416B1 (ko) | 화상부호화방법및장치 | |
| JPH10164596A (ja) | 動き検出装置 | |
| JP3620080B2 (ja) | 動きベクトル検出回路 | |
| JP3911784B2 (ja) | 画像圧縮装置及び画像圧縮方法 | |
| EP0909097B1 (en) | Image encoding method and device | |
| JPH10191347A (ja) | 動き検出装置、動き検出方法、及び、記憶媒体 | |
| WO1999044369A1 (en) | Device and method for coding image | |
| Jeon et al. | Real-time MPEG-2 video codec system using multiple digital signal processors | |
| JPH09271028A (ja) | 動きベクトル検出回路 | |
| JP2872105B2 (ja) | ディストーション算出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040109 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |