JP3513214B2 - 動きベクトル検出装置 - Google Patents
動きベクトル検出装置Info
- Publication number
- JP3513214B2 JP3513214B2 JP10470694A JP10470694A JP3513214B2 JP 3513214 B2 JP3513214 B2 JP 3513214B2 JP 10470694 A JP10470694 A JP 10470694A JP 10470694 A JP10470694 A JP 10470694A JP 3513214 B2 JP3513214 B2 JP 3513214B2
- Authority
- JP
- Japan
- Prior art keywords
- motion vector
- search area
- vector detection
- block
- reference block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Color Television Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Image Analysis (AREA)
Description
【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、特に、画像の予測符
号化装置に用いて好適な動きベクトル検出装置に関す
る。 【0002】 【従来の技術】MPEG(Moving Picture Coding Exper
ts Group) 方式のように、他のフレームとの相関を利用
して画像を符号化する予測符号化方式が知られている。
図7は、このような予測符号化装置の一例である。 【0003】図7において、入力端子201に画像デー
タが供給される。この画像データは動きベクトル検出回
路202に供給されると共に、減算回路203に供給さ
れる。動きベクトル検出回路202で、フレーム間の動
きベクトルが求められる。この動きベクトルが動き補償
回路204に供給される。 【0004】一方、参照フレームの画像データは、フレ
ームメモリ205に蓄えられる。フレームメモリ205
の出力は、動き補償回路204に供給される。動き補償
回路204で、フレームメモリ205からの画像データ
が、動きベクトル検出回路202で求められた動きベク
トルに基づいて、動き補償される。この動き補償された
画像データは、減算回路203に供給されると共に、加
算器206に供給される。 【0005】減算回路203には、入力端子201から
現フレームの画像テータが供給されると共に、動き補償
回路204で動き補償された参照フレームの画像データ
が供給される。減算回路203で、現フレームの画像デ
ータと、動き補償された参照フレームの画像データとが
減算され、連続するフレーム間の差分データが求められ
る。この差分データが、DCT回路207に供給され
る。DCT回路207でこの差分データがDCT変換さ
れる。DCT回路207の出力が量子化器208に供給
される。量子化器208で、DCT回路207の出力が
量子化される。この量子化器208の出力が出力端子2
09から出力される。 【0006】また、このDCT変換され、量子化された
差分データは、逆量子化器210及び逆DCT回路21
1に供給され、元の差分データに戻され、加算器206
に供給される。加算器206には、動き補償回路204
から参照フレームの画像データが供給される。加算器2
06で、この参照フレームの画像データに、参照フレー
ムと現フレームとの差分データが加算され、現フレーム
の画像データが求められる。求められた現フレームの画
像データは、次の参照フレームとして、フレームメモリ
205に蓄えられる。 【0007】このように、フレーム間予測符号化処理で
は、動きベクトルに基づいて動き補償された参照フレー
ムと、現フレームとの差分データが符号化される。この
ようなフレーム間予測符号化処理において用いられる動
きベクトル検出方法として、ブロックマッチング法が知
られている。 【0008】図8は、このようなブロックマッチング法
を説明するためのものである。図8において、221は
基準フレームを示し、222は検索フレームを示してい
る。基準フレーム221には基準ブロック223が設定
され、検索フレーム222に候補ブロック224が設定
される。検索フレーム222の候補ブロック224は、
所定のサーチエリア内を移動される。そして、基準フレ
ーム221の基準ブロック223と、検索フレーム22
2の候補ブロック224とがどの程度合致しているかが
判断される。基準ブロックに最も合致している候補ブロ
ック224がマッチングブロックとされる。このマッチ
ングブロックから動きベクトルが求められる。 【0009】このようなMPEG方式の符号化装置に用
いて好適な動きベクトル検出ユニットの開発が進められ
ている。動きベクトル検出ユニットは、動きベクトル検
出回路が集積回路化又はモジュール化されてものであ
る。 【0010】MPEG方式のような画像の予測符号化で
は、より広いサーチ範囲が要求されている。特に、MP
EG方式では、フレーム又はフィールド内で符号化が完
結するIピクチャーと、前方向予測符号化を行うPピク
チャーと、両方向予測符号化を行うBピクチャーとが順
に送られる。Pピクチャー、Bピクチャーでは、参照す
るピクチャー間の距離がにより、必要とされるサーチエ
リアの大きさが変わってくる。参照するピクチャーとの
間の距離が大きい場合には、より大きいサーチエリアを
確保しなければならない。 【0011】そこで、MPEG方式のような画像の予測
符号化を行うための動きベクトル検出装置では、複数の
動きベクトル検出ユニットが並べて配置され、サーチエ
リアが広げられている。つまり、図9において、Sw1
1、Sw12、Sw13、Sw14は、夫々、サーチエ
リアである。このサーチエリアSw11、Sw12、S
w13、Sw14が並べられ、4倍のサーチエリアTS
wが確保される。 【0012】図9A〜図9Dに示すように、基準ブロッ
クRB1が固定され、サーチエリアSw11、Sw1
2、Sw13、Sw14がずらされる。すなわち、図9
A〜図9Dに示すように、基準ブロックRB1の位置に
対応してサーチエリアSw11が置かれ、サーチエリア
Sw11とのマッチング演算が行なわれ、基準ブロック
RB1の位置に対応してサーチエリアSw12が置か
れ、サーチエリアSw12とのマッチング演算が行わ
れ、基準ブロックRB11の位置に対応してサーチエリ
アSw13が置かれ、サーチエリアSw13とのマッチ
ング演算が行われ、基準ブロックRB1の位置に対応し
てサーチエリアSw14が置かれ、サーチエリアSw1
4とのマッチング演算が行われる。 【0013】図10は、従来のMPEGエンコーダの動
きベクトル検出装置の動きベクトル検出回路の一例であ
る。この動きベクトル検出回路では、上述のようにした
サーチエリアが広げられている。図10において、10
1及び102は入力ディジタルビデオ信号を蓄えるフレ
ームメモリ、103〜107はモードに応じて切り替え
られる2:1のセレクタ、108〜111は16H(H
は水平周期)遅延回路、121〜135は256クロッ
ク遅延回路、140〜151は動きベクトル検出ユニッ
トである。 【0014】入力端子161にディジタルビデオ信号が
供給される。Iピクチャー、Pピクチャー、Bピクチャ
ーの場合とで、夫々、セレクタ103〜107が切り替
えられる。各動きベクトル検出ユニット140〜151
は、ブロックの大きさが(16×16)画素、サーチエ
リアが(32×32)画素とされている。各動きベクト
ル検出ユニット140〜151は、サーチエリアのデー
タの入力ポートP1と、16H遅延されたサーチエリア
のデータの入力ポートP2と、基準ブロックの入力ポー
トP3を有している。 【0015】サーチエリアを広くとる場合には、フレー
ムメモリ101から、検索フレームのサーチエリアの画
像データが読み出される。フレームメモリ101からの
サーチエリアの画像データは、セレクタ103、16H
遅延回路108、109を介される。 【0016】16H遅延回路109の出力は、256ク
ロック遅延回路121〜124、セレクタ105、25
6クロック遅延回路133を介され、これらの各段間の
出力が動きベクトル検出ユニット150、148、14
6、144、142、140のポートP2に供給され
る。 【0017】16H遅延回路108の出力は、256ク
ロック遅延回路125〜128、セレクタ106、25
6クロック遅延回路134を介され、これらの各段間の
出力が動きベクトル検出ユニット150、148、14
6、144、142、140のポートP1に供給される
と共に、動きベクトル検出ユニット151、149、1
47、145、143、141のポートP2に供給され
る。 【0018】セレクタ103の出力は、256クロック
遅延回路129〜132、セレクタ107、256クロ
ック遅延回路135を介され、これらの各段間の出力が
動きベクトル検出ユニット151、149、147、1
45、143、141のポートP1に供給される。 【0019】入力端子161からの基準ブロックの画像
データは、動きベクトル検出ユニット140〜151の
ポートP3に供給される。 【0020】この場合には、12個分の動きベクトル検
出ユニットに相当するサーチエリアが確保される。サー
チエリアを動かすために、256クロック遅延回路12
1〜135が設けられている。基準ブロックは固定され
ている。 【0021】 【発明が解決しようとする課題】上述のように、従来で
は、複数の動きベクトル検出ユニットを並べてより大き
いサーチエリアを確保する場合に、基準ブロックを固定
し、サーチエリアをずらしていくようにしている。とこ
ろが、このようにした場合には、サーチエリアを動かす
ための多数の遅延回路(256クロック遅延回路121
〜135)が必要になり、回路規模が増大する。 【0022】したがって、この発明の目的は、複数の動
きベクトル検出ユニットを並べてより大きいサーチエリ
アを確保するようにした場合に、回路規模の削減が図れ
る動きベクトル検出装置を提供することにある。 【0023】 【課題を解決するための手段】この発明は、基準画面に
基準ブロックを設定し、参照画面に候補ブロックを設定
し、参照画面の候補ブロックをサーチエリア内で移動さ
せながら、参照画面の候補ブロックと基準画面の基準ブ
ロックとのマッチング演算を行って、動きベクトルを検
出する複数の動きベクトル検出ユニットと、 基準画面の
信号を、サーチエリアに対応して順次シフトさせる遅延
手段とからなり、 動きベクトル検出ユニットは、基準ブ
ロックのデータを入力する基準ブロックデータ含む基準
画面の信号の入力ポートと、サーチエリアのデータを含
む参照画面の信号の入力ポートとを有し、 サーチエリア
に対応して順次シフトされた基準画面の信号を、それぞ
れ、複数の動きベクトル検出ユニットの基準ブロックデ
ータの入力ポートに供給し、 参照画面の信号を、複数の
動きベクトル検出ユニットのサーチエリア入力ポートに
供給し、 複数の動きベクトル検出ユニットのそれぞれに
おいて、サーチエリアに対応して順次シフトされた基準
画面の信号から基準ブロックを設定し、参照画面の信号
から候補ブロックを設定し、参照画面の候補ブロックを
サーチエリア内で移動させながら、参照画面の候補ブロ
ックと基準画面の基準ブロックとのマッチング演算を行
なうようにしたことを特徴とする動きベクトル検出装置
である。 【0024】 【作用】所定のサーチエリアの動きベクトル検出ユニッ
トを複数配置してサーチエリアを拡大するようにした場
合に、サーチエリアの方を固定して、基準ブロックの方
を動かすようにすることで、回路規模が削減できる。 【0025】 【実施例】以下、この発明の一実施例について図面を参
照して説明する。図1は、この発明の基本構成を説明す
るためのものである。図1において、サーチエリアSw
1、Sw2、Sw3、Sw4が並べられ、4倍のサーチ
エリアが確保される。この場合、従来、基準ブロックR
Bを固定して、サーチエリアをずらしていたのに対し
て、この発明では、図1A〜図1Dに示すように、サー
チエリアSw1、Sw2、Sw3、Sw4は固定してお
き、基準ブロックRBの方をずらしている。 【0026】すなわち、図1A〜図1Dに示すように、
基準ブロックRBをサーチエリアSw1に置いてサーチ
エリアSw1とのマッチング演算が行なわれ、基準ブロ
ックRBをサーチエリアSw2に置いてサーチエリアS
w2とのマッチング演算が行われ、基準ブロックRBを
サーチエリアSw3に置いてサーチエリアSw3とのマ
ッチング演算が行われ、基準ブロックRBをサーチエリ
アSw4に置いてサーチエリアSw4とのマッチング演
算が行われる。 【0027】このようなマッチング演算を行うために
は、4つの動きベクトル検出ユニットを用意し、この4
つの動きベクトル検出ユニットに4つのエリアSw1、
Sw2、Sw3、Sw4の画像データを夫々供給すると
共に、基準ブロックの画像データを、各サーチエリアに
対応する分だけ遅延させて、供給すれば良いことにな
る。 【0028】図2は、この発明がMPEG方式の符号化
装置の動きベクトル検出回路に適用された一実施例であ
る。図2において、1及び2は入力ディジタルビデオ信
号を蓄えるフレームメモリ、3〜7はモードに応じて切
り替えられる2:1のセレクタ、11〜14は16H
(Hは水平周期)遅延回路、21〜25は256クロッ
ク遅延回路、30〜41は動きベクトル検出ユニットで
ある。 【0029】入力端子42にディジタルビデオ信号が供
給される。Iピクチャー、Pピクチャー、Bピクチャー
の場合とで、夫々、セレクタ3〜7が切り替えられる。
各動きベクトル検出ユニット30〜41は、ブロックの
大きさが例えば(16×16)画素、サーチエリアが
(32×32)画素とされている。各動きベクトル検出
ユニット30〜41は、サーチエリアのデータの入力ポ
ートP1と、16H遅延されたサーチエリアのデータの
入力ポートP2と、基準ブロックの入力ポートP3を有
している。 【0030】Pピクチャーでは、図3Aに示すように、
動きベクトル検出ユニット30〜41を(6×2)個分
並べたのに相当するサーチエリアが確保される。また、
Bピクチャーでは、ピクチャー間の距離により、図3B
に示すように動きベクトル検出ユニット30〜33を
(2×2)個分並べたのに相当するサーチエリア、又は
図3Cに示すように動きベクトル検出ユニット30〜3
3を(4×2)個分並べたのに相当するサーチエリアが
確保される。 【0031】Pピクチャーの場合には、フレームメモリ
1から、検索フレームのサーチエリアの画像データが読
み出される。フレームメモリ1からのサーチエリアの画
像データは、セレクタ3、16H遅延回路11、12、
セレクタ5を介され、各段間から検索ブロックの画像デ
ータが得られる。 【0032】16H遅延回路12の出力は、動きベクト
ル検出ユニット40、38、36、34のポートP2に
供給されると共に、セレクタ5を介して、動きベクトル
検出ユニット32、30のポートP2に供給される。 【0033】16H遅延回路11の出力は、動きベクト
ル検出ユニット40、38、36、34のポートP1に
供給されると共に動きベクトル検出ユニット41、3
9、37、35のポートP2に供給される。これと共
に、16H遅延回路11の出力は、セレクタ6を介し
て、動きベクトル検出ユニット30、32のポートP1
に供給されると共に、動きベクトル検出ユニット33、
31のポートP2に供給される。 【0034】セレクタ3の出力は、動きベクトル検出ユ
ニット41、39、37、35のポートP1に供給され
ると共に、セレクタ7を介して、動きベクトル検出ユニ
ット33、31のポートP1に供給される。 【0035】入力端子42からは、基準フレームの基準
ブロックの画像データが供給される。この入力端子42
からの画像データは、256クロック遅延回路21、2
2、23、24、25を介される。その段間から基準ブ
ロックの画像データが得られる。256クロック遅延回
路25の出力が動きベクトル検出ユニット30及び31
のポートP3に供給される。256クロック遅延回路2
4の出力が動きベクトル検出ユニット32及び33のポ
ートP3に供給される。256クロック遅延回路23の
出力が動きベクトル検出ユニット34及び35のポート
P3に供給される。256クロック遅延回路22の出力
が動きベクトル検出ユニット36及び37のポートP3
に供給される。256クロック遅延回路21の出力が動
きベクトル検出ユニット38及び39のポートP3に供
給される。入力端子31からのデータが動きベクトル検
出ユニット40及び41のポートP3に供給される。 【0036】図4Aに示すようなサーチエリアは、図4
Bに示すように、12個分の動きベクトル検出ユニット
で確保される。このような処理を実現しているのが、1
6H遅延回路11〜14と、256クロック遅延回路2
1〜25である。16Hというのは、1つの動きベクト
ル検出ユニットの垂直方向のサーチエリアに対応する。
基準ブロックを水平方向に動かすために、256クロッ
ク遅延回路21〜25が設けられている。入力端子42
からの基準ブロックのデータは、256クロック遅延回
路21〜25の縦続接続を介され、その段間から各動き
ベクトル検出ユニット30〜41に供給されているの
で、サーチエリアに対して、基準ブロックRBの方がず
らされたことになる。 【0037】図5は、この発明の他の実施例を示すもの
である。この実施例では、図6に示すように、動きベク
トル検出ユニット50〜61に、256クロック遅延回
路72を設けた構成とされている。また、図6に示すよ
うに、動きベクトル検出ユニット50〜61の出力を制
御するバッファ73及び74が設けられている。このよ
うな遅延回路72付きの動きベクトル検出ユニット50
〜61を用いて、図2で示した動きベクトル検出回路と
同様な回路を構成したのが、図5である。このように、
256クロック遅延回路72を動きベクトル検出ユニッ
ト50〜61に設けることで、全体の回路構成が非常に
簡単化され、回路規模の小型化が図れる。 【0038】 【発明の効果】この発明によれば、複数の動きベクトル
検出ユニットを配置してサーチエリアを拡大するように
した場合に、サーチエリアに対して、基準ブロックの方
をずらすようにしたことにより、必要とされる遅延回路
の個数が削減され、回路規模の削減が図れる。すなわ
ち、MPEGの符号化装置を構成する場合、従来では1
5個の256クロック遅延回路121〜135が必要で
あったのに対して、本願発明では、5個の256クロッ
ク遅延回路21〜25で良い。
号化装置に用いて好適な動きベクトル検出装置に関す
る。 【0002】 【従来の技術】MPEG(Moving Picture Coding Exper
ts Group) 方式のように、他のフレームとの相関を利用
して画像を符号化する予測符号化方式が知られている。
図7は、このような予測符号化装置の一例である。 【0003】図7において、入力端子201に画像デー
タが供給される。この画像データは動きベクトル検出回
路202に供給されると共に、減算回路203に供給さ
れる。動きベクトル検出回路202で、フレーム間の動
きベクトルが求められる。この動きベクトルが動き補償
回路204に供給される。 【0004】一方、参照フレームの画像データは、フレ
ームメモリ205に蓄えられる。フレームメモリ205
の出力は、動き補償回路204に供給される。動き補償
回路204で、フレームメモリ205からの画像データ
が、動きベクトル検出回路202で求められた動きベク
トルに基づいて、動き補償される。この動き補償された
画像データは、減算回路203に供給されると共に、加
算器206に供給される。 【0005】減算回路203には、入力端子201から
現フレームの画像テータが供給されると共に、動き補償
回路204で動き補償された参照フレームの画像データ
が供給される。減算回路203で、現フレームの画像デ
ータと、動き補償された参照フレームの画像データとが
減算され、連続するフレーム間の差分データが求められ
る。この差分データが、DCT回路207に供給され
る。DCT回路207でこの差分データがDCT変換さ
れる。DCT回路207の出力が量子化器208に供給
される。量子化器208で、DCT回路207の出力が
量子化される。この量子化器208の出力が出力端子2
09から出力される。 【0006】また、このDCT変換され、量子化された
差分データは、逆量子化器210及び逆DCT回路21
1に供給され、元の差分データに戻され、加算器206
に供給される。加算器206には、動き補償回路204
から参照フレームの画像データが供給される。加算器2
06で、この参照フレームの画像データに、参照フレー
ムと現フレームとの差分データが加算され、現フレーム
の画像データが求められる。求められた現フレームの画
像データは、次の参照フレームとして、フレームメモリ
205に蓄えられる。 【0007】このように、フレーム間予測符号化処理で
は、動きベクトルに基づいて動き補償された参照フレー
ムと、現フレームとの差分データが符号化される。この
ようなフレーム間予測符号化処理において用いられる動
きベクトル検出方法として、ブロックマッチング法が知
られている。 【0008】図8は、このようなブロックマッチング法
を説明するためのものである。図8において、221は
基準フレームを示し、222は検索フレームを示してい
る。基準フレーム221には基準ブロック223が設定
され、検索フレーム222に候補ブロック224が設定
される。検索フレーム222の候補ブロック224は、
所定のサーチエリア内を移動される。そして、基準フレ
ーム221の基準ブロック223と、検索フレーム22
2の候補ブロック224とがどの程度合致しているかが
判断される。基準ブロックに最も合致している候補ブロ
ック224がマッチングブロックとされる。このマッチ
ングブロックから動きベクトルが求められる。 【0009】このようなMPEG方式の符号化装置に用
いて好適な動きベクトル検出ユニットの開発が進められ
ている。動きベクトル検出ユニットは、動きベクトル検
出回路が集積回路化又はモジュール化されてものであ
る。 【0010】MPEG方式のような画像の予測符号化で
は、より広いサーチ範囲が要求されている。特に、MP
EG方式では、フレーム又はフィールド内で符号化が完
結するIピクチャーと、前方向予測符号化を行うPピク
チャーと、両方向予測符号化を行うBピクチャーとが順
に送られる。Pピクチャー、Bピクチャーでは、参照す
るピクチャー間の距離がにより、必要とされるサーチエ
リアの大きさが変わってくる。参照するピクチャーとの
間の距離が大きい場合には、より大きいサーチエリアを
確保しなければならない。 【0011】そこで、MPEG方式のような画像の予測
符号化を行うための動きベクトル検出装置では、複数の
動きベクトル検出ユニットが並べて配置され、サーチエ
リアが広げられている。つまり、図9において、Sw1
1、Sw12、Sw13、Sw14は、夫々、サーチエ
リアである。このサーチエリアSw11、Sw12、S
w13、Sw14が並べられ、4倍のサーチエリアTS
wが確保される。 【0012】図9A〜図9Dに示すように、基準ブロッ
クRB1が固定され、サーチエリアSw11、Sw1
2、Sw13、Sw14がずらされる。すなわち、図9
A〜図9Dに示すように、基準ブロックRB1の位置に
対応してサーチエリアSw11が置かれ、サーチエリア
Sw11とのマッチング演算が行なわれ、基準ブロック
RB1の位置に対応してサーチエリアSw12が置か
れ、サーチエリアSw12とのマッチング演算が行わ
れ、基準ブロックRB11の位置に対応してサーチエリ
アSw13が置かれ、サーチエリアSw13とのマッチ
ング演算が行われ、基準ブロックRB1の位置に対応し
てサーチエリアSw14が置かれ、サーチエリアSw1
4とのマッチング演算が行われる。 【0013】図10は、従来のMPEGエンコーダの動
きベクトル検出装置の動きベクトル検出回路の一例であ
る。この動きベクトル検出回路では、上述のようにした
サーチエリアが広げられている。図10において、10
1及び102は入力ディジタルビデオ信号を蓄えるフレ
ームメモリ、103〜107はモードに応じて切り替え
られる2:1のセレクタ、108〜111は16H(H
は水平周期)遅延回路、121〜135は256クロッ
ク遅延回路、140〜151は動きベクトル検出ユニッ
トである。 【0014】入力端子161にディジタルビデオ信号が
供給される。Iピクチャー、Pピクチャー、Bピクチャ
ーの場合とで、夫々、セレクタ103〜107が切り替
えられる。各動きベクトル検出ユニット140〜151
は、ブロックの大きさが(16×16)画素、サーチエ
リアが(32×32)画素とされている。各動きベクト
ル検出ユニット140〜151は、サーチエリアのデー
タの入力ポートP1と、16H遅延されたサーチエリア
のデータの入力ポートP2と、基準ブロックの入力ポー
トP3を有している。 【0015】サーチエリアを広くとる場合には、フレー
ムメモリ101から、検索フレームのサーチエリアの画
像データが読み出される。フレームメモリ101からの
サーチエリアの画像データは、セレクタ103、16H
遅延回路108、109を介される。 【0016】16H遅延回路109の出力は、256ク
ロック遅延回路121〜124、セレクタ105、25
6クロック遅延回路133を介され、これらの各段間の
出力が動きベクトル検出ユニット150、148、14
6、144、142、140のポートP2に供給され
る。 【0017】16H遅延回路108の出力は、256ク
ロック遅延回路125〜128、セレクタ106、25
6クロック遅延回路134を介され、これらの各段間の
出力が動きベクトル検出ユニット150、148、14
6、144、142、140のポートP1に供給される
と共に、動きベクトル検出ユニット151、149、1
47、145、143、141のポートP2に供給され
る。 【0018】セレクタ103の出力は、256クロック
遅延回路129〜132、セレクタ107、256クロ
ック遅延回路135を介され、これらの各段間の出力が
動きベクトル検出ユニット151、149、147、1
45、143、141のポートP1に供給される。 【0019】入力端子161からの基準ブロックの画像
データは、動きベクトル検出ユニット140〜151の
ポートP3に供給される。 【0020】この場合には、12個分の動きベクトル検
出ユニットに相当するサーチエリアが確保される。サー
チエリアを動かすために、256クロック遅延回路12
1〜135が設けられている。基準ブロックは固定され
ている。 【0021】 【発明が解決しようとする課題】上述のように、従来で
は、複数の動きベクトル検出ユニットを並べてより大き
いサーチエリアを確保する場合に、基準ブロックを固定
し、サーチエリアをずらしていくようにしている。とこ
ろが、このようにした場合には、サーチエリアを動かす
ための多数の遅延回路(256クロック遅延回路121
〜135)が必要になり、回路規模が増大する。 【0022】したがって、この発明の目的は、複数の動
きベクトル検出ユニットを並べてより大きいサーチエリ
アを確保するようにした場合に、回路規模の削減が図れ
る動きベクトル検出装置を提供することにある。 【0023】 【課題を解決するための手段】この発明は、基準画面に
基準ブロックを設定し、参照画面に候補ブロックを設定
し、参照画面の候補ブロックをサーチエリア内で移動さ
せながら、参照画面の候補ブロックと基準画面の基準ブ
ロックとのマッチング演算を行って、動きベクトルを検
出する複数の動きベクトル検出ユニットと、 基準画面の
信号を、サーチエリアに対応して順次シフトさせる遅延
手段とからなり、 動きベクトル検出ユニットは、基準ブ
ロックのデータを入力する基準ブロックデータ含む基準
画面の信号の入力ポートと、サーチエリアのデータを含
む参照画面の信号の入力ポートとを有し、 サーチエリア
に対応して順次シフトされた基準画面の信号を、それぞ
れ、複数の動きベクトル検出ユニットの基準ブロックデ
ータの入力ポートに供給し、 参照画面の信号を、複数の
動きベクトル検出ユニットのサーチエリア入力ポートに
供給し、 複数の動きベクトル検出ユニットのそれぞれに
おいて、サーチエリアに対応して順次シフトされた基準
画面の信号から基準ブロックを設定し、参照画面の信号
から候補ブロックを設定し、参照画面の候補ブロックを
サーチエリア内で移動させながら、参照画面の候補ブロ
ックと基準画面の基準ブロックとのマッチング演算を行
なうようにしたことを特徴とする動きベクトル検出装置
である。 【0024】 【作用】所定のサーチエリアの動きベクトル検出ユニッ
トを複数配置してサーチエリアを拡大するようにした場
合に、サーチエリアの方を固定して、基準ブロックの方
を動かすようにすることで、回路規模が削減できる。 【0025】 【実施例】以下、この発明の一実施例について図面を参
照して説明する。図1は、この発明の基本構成を説明す
るためのものである。図1において、サーチエリアSw
1、Sw2、Sw3、Sw4が並べられ、4倍のサーチ
エリアが確保される。この場合、従来、基準ブロックR
Bを固定して、サーチエリアをずらしていたのに対し
て、この発明では、図1A〜図1Dに示すように、サー
チエリアSw1、Sw2、Sw3、Sw4は固定してお
き、基準ブロックRBの方をずらしている。 【0026】すなわち、図1A〜図1Dに示すように、
基準ブロックRBをサーチエリアSw1に置いてサーチ
エリアSw1とのマッチング演算が行なわれ、基準ブロ
ックRBをサーチエリアSw2に置いてサーチエリアS
w2とのマッチング演算が行われ、基準ブロックRBを
サーチエリアSw3に置いてサーチエリアSw3とのマ
ッチング演算が行われ、基準ブロックRBをサーチエリ
アSw4に置いてサーチエリアSw4とのマッチング演
算が行われる。 【0027】このようなマッチング演算を行うために
は、4つの動きベクトル検出ユニットを用意し、この4
つの動きベクトル検出ユニットに4つのエリアSw1、
Sw2、Sw3、Sw4の画像データを夫々供給すると
共に、基準ブロックの画像データを、各サーチエリアに
対応する分だけ遅延させて、供給すれば良いことにな
る。 【0028】図2は、この発明がMPEG方式の符号化
装置の動きベクトル検出回路に適用された一実施例であ
る。図2において、1及び2は入力ディジタルビデオ信
号を蓄えるフレームメモリ、3〜7はモードに応じて切
り替えられる2:1のセレクタ、11〜14は16H
(Hは水平周期)遅延回路、21〜25は256クロッ
ク遅延回路、30〜41は動きベクトル検出ユニットで
ある。 【0029】入力端子42にディジタルビデオ信号が供
給される。Iピクチャー、Pピクチャー、Bピクチャー
の場合とで、夫々、セレクタ3〜7が切り替えられる。
各動きベクトル検出ユニット30〜41は、ブロックの
大きさが例えば(16×16)画素、サーチエリアが
(32×32)画素とされている。各動きベクトル検出
ユニット30〜41は、サーチエリアのデータの入力ポ
ートP1と、16H遅延されたサーチエリアのデータの
入力ポートP2と、基準ブロックの入力ポートP3を有
している。 【0030】Pピクチャーでは、図3Aに示すように、
動きベクトル検出ユニット30〜41を(6×2)個分
並べたのに相当するサーチエリアが確保される。また、
Bピクチャーでは、ピクチャー間の距離により、図3B
に示すように動きベクトル検出ユニット30〜33を
(2×2)個分並べたのに相当するサーチエリア、又は
図3Cに示すように動きベクトル検出ユニット30〜3
3を(4×2)個分並べたのに相当するサーチエリアが
確保される。 【0031】Pピクチャーの場合には、フレームメモリ
1から、検索フレームのサーチエリアの画像データが読
み出される。フレームメモリ1からのサーチエリアの画
像データは、セレクタ3、16H遅延回路11、12、
セレクタ5を介され、各段間から検索ブロックの画像デ
ータが得られる。 【0032】16H遅延回路12の出力は、動きベクト
ル検出ユニット40、38、36、34のポートP2に
供給されると共に、セレクタ5を介して、動きベクトル
検出ユニット32、30のポートP2に供給される。 【0033】16H遅延回路11の出力は、動きベクト
ル検出ユニット40、38、36、34のポートP1に
供給されると共に動きベクトル検出ユニット41、3
9、37、35のポートP2に供給される。これと共
に、16H遅延回路11の出力は、セレクタ6を介し
て、動きベクトル検出ユニット30、32のポートP1
に供給されると共に、動きベクトル検出ユニット33、
31のポートP2に供給される。 【0034】セレクタ3の出力は、動きベクトル検出ユ
ニット41、39、37、35のポートP1に供給され
ると共に、セレクタ7を介して、動きベクトル検出ユニ
ット33、31のポートP1に供給される。 【0035】入力端子42からは、基準フレームの基準
ブロックの画像データが供給される。この入力端子42
からの画像データは、256クロック遅延回路21、2
2、23、24、25を介される。その段間から基準ブ
ロックの画像データが得られる。256クロック遅延回
路25の出力が動きベクトル検出ユニット30及び31
のポートP3に供給される。256クロック遅延回路2
4の出力が動きベクトル検出ユニット32及び33のポ
ートP3に供給される。256クロック遅延回路23の
出力が動きベクトル検出ユニット34及び35のポート
P3に供給される。256クロック遅延回路22の出力
が動きベクトル検出ユニット36及び37のポートP3
に供給される。256クロック遅延回路21の出力が動
きベクトル検出ユニット38及び39のポートP3に供
給される。入力端子31からのデータが動きベクトル検
出ユニット40及び41のポートP3に供給される。 【0036】図4Aに示すようなサーチエリアは、図4
Bに示すように、12個分の動きベクトル検出ユニット
で確保される。このような処理を実現しているのが、1
6H遅延回路11〜14と、256クロック遅延回路2
1〜25である。16Hというのは、1つの動きベクト
ル検出ユニットの垂直方向のサーチエリアに対応する。
基準ブロックを水平方向に動かすために、256クロッ
ク遅延回路21〜25が設けられている。入力端子42
からの基準ブロックのデータは、256クロック遅延回
路21〜25の縦続接続を介され、その段間から各動き
ベクトル検出ユニット30〜41に供給されているの
で、サーチエリアに対して、基準ブロックRBの方がず
らされたことになる。 【0037】図5は、この発明の他の実施例を示すもの
である。この実施例では、図6に示すように、動きベク
トル検出ユニット50〜61に、256クロック遅延回
路72を設けた構成とされている。また、図6に示すよ
うに、動きベクトル検出ユニット50〜61の出力を制
御するバッファ73及び74が設けられている。このよ
うな遅延回路72付きの動きベクトル検出ユニット50
〜61を用いて、図2で示した動きベクトル検出回路と
同様な回路を構成したのが、図5である。このように、
256クロック遅延回路72を動きベクトル検出ユニッ
ト50〜61に設けることで、全体の回路構成が非常に
簡単化され、回路規模の小型化が図れる。 【0038】 【発明の効果】この発明によれば、複数の動きベクトル
検出ユニットを配置してサーチエリアを拡大するように
した場合に、サーチエリアに対して、基準ブロックの方
をずらすようにしたことにより、必要とされる遅延回路
の個数が削減され、回路規模の削減が図れる。すなわ
ち、MPEGの符号化装置を構成する場合、従来では1
5個の256クロック遅延回路121〜135が必要で
あったのに対して、本願発明では、5個の256クロッ
ク遅延回路21〜25で良い。
【図面の簡単な説明】
【図1】この発明の基本構成を説明するための略線図で
ある。 【図2】この発明の一実施例のブロック図である。 【図3】この発明の一実施例の説明に用いる略線図であ
る。 【図4】この発明の一実施例の説明に用いる略線図であ
る。 【図5】この発明の他の実施例のブロック図である。 【図6】この発明の他の実施例の説明に用いるブロック
図である。 【図7】従来の符号化装置の一例のブロック図である。 【図8】従来の動きベクトル検出回路の説明に用いる略
線線図である。 【図9】従来の動きベクトル検出回路においてサーチ範
囲を広げた場合の説明に用いる略線線図である。 【図10】従来の動きベクトル検出回路の一例のブロッ
ク図である。 【符号の説明】 11〜14 16H遅延回路 21〜25 256クロック遅延回路 30〜41 動きベクトル検出ユニット
ある。 【図2】この発明の一実施例のブロック図である。 【図3】この発明の一実施例の説明に用いる略線図であ
る。 【図4】この発明の一実施例の説明に用いる略線図であ
る。 【図5】この発明の他の実施例のブロック図である。 【図6】この発明の他の実施例の説明に用いるブロック
図である。 【図7】従来の符号化装置の一例のブロック図である。 【図8】従来の動きベクトル検出回路の説明に用いる略
線線図である。 【図9】従来の動きベクトル検出回路においてサーチ範
囲を広げた場合の説明に用いる略線線図である。 【図10】従来の動きベクトル検出回路の一例のブロッ
ク図である。 【符号の説明】 11〜14 16H遅延回路 21〜25 256クロック遅延回路 30〜41 動きベクトル検出ユニット
Claims (1)
- (57)【特許請求の範囲】 【請求項1】 基準画面に基準ブロックを設定し、参照
画面に候補ブロックを設定し、上記参照画面の候補ブロ
ックをサーチエリア内で移動させながら、上記参照画面
の候補ブロックと基準画面の基準ブロックとのマッチン
グ演算を行って、動きベクトルを検出する複数の動きベ
クトル検出ユニットと、 上記基準画面の信号を、サーチエリアに対応して順次シ
フトさせる遅延手段とからなり、 上記動きベクトル検出ユニットは、基準ブロックのデー
タを入力する基準ブロックデータ含む基準画面の信号の
入力ポートと、サーチエリアのデータを含む参照画面の
信号の入力ポートとを有し、 上記サーチエリアに対応して順次シフトされた基準画面
の信号を、それぞれ、上記複数の動きベクトル検出ユニ
ットの基準ブロックデータの入力ポートに供給し、 上記参照画面の信号を、上記複数の動きベクトル検出ユ
ニットのサーチエリア入力ポートに供給し、 上記複数の動きベクトル検出ユニットのそれぞれにおい
て、上記サーチエリアに対応して順次シフトされた基準
画面の信号から基準ブロックを設定し、上記参照画面の
信号から候補ブロックを設定し、上記参照画面の候補ブ
ロックをサーチエリア内で移動させながら、上記参照画
面の候補ブロックと基準画面の基準ブロックとのマッチ
ング演算を行なう ようにしたことを特徴とする動きベク
トル検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10470694A JP3513214B2 (ja) | 1994-04-19 | 1994-04-19 | 動きベクトル検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10470694A JP3513214B2 (ja) | 1994-04-19 | 1994-04-19 | 動きベクトル検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07288818A JPH07288818A (ja) | 1995-10-31 |
JP3513214B2 true JP3513214B2 (ja) | 2004-03-31 |
Family
ID=14387933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10470694A Expired - Fee Related JP3513214B2 (ja) | 1994-04-19 | 1994-04-19 | 動きベクトル検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3513214B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100225690B1 (ko) * | 1995-04-18 | 1999-10-15 | 모리시다 요이치 | 상관도 연산장치, 병렬상관도 연산장치 및 상관도연산방법 |
JPH11112991A (ja) * | 1997-10-08 | 1999-04-23 | Sharp Corp | 動きベクトル検出装置 |
JP4822940B2 (ja) * | 2006-06-02 | 2011-11-24 | キヤノン株式会社 | 画像処理装置及び画像処理方法 |
-
1994
- 1994-04-19 JP JP10470694A patent/JP3513214B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07288818A (ja) | 1995-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0679034B1 (en) | Apparatus and method for detecting motion vectors | |
JP2671820B2 (ja) | 両方向予測方法及び両方向予測装置 | |
JPH0799659A (ja) | 非消耗的動き予測法 | |
JPH09163380A (ja) | 画像符号化装置及び動きベクトル検出方法 | |
JPH10262258A (ja) | 画像符号化装置及び方法 | |
Kappagantula et al. | Motion compensated predictive coding | |
JPH07115646A (ja) | 画像処理装置 | |
JPH11225334A (ja) | Mpeg−2画像復号器の分散値算定アクセラレータ | |
JPH0965339A (ja) | 画像ブロック動き検出装置 | |
JP3513214B2 (ja) | 動きベクトル検出装置 | |
JP3681784B2 (ja) | 映像信号符号化装置 | |
JP3360942B2 (ja) | 動画像符号化装置 | |
US5485214A (en) | Dual bus dual bank architecture for motion compensation | |
JP3606597B2 (ja) | 動きベクトル検出装置 | |
JPH1042300A (ja) | 動きベクトル検出装置 | |
KR100504416B1 (ko) | 화상부호화방법및장치 | |
JPH10164596A (ja) | 動き検出装置 | |
JP3620080B2 (ja) | 動きベクトル検出回路 | |
JP3911784B2 (ja) | 画像圧縮装置及び画像圧縮方法 | |
EP0909097B1 (en) | Image encoding method and device | |
JPH10191347A (ja) | 動き検出装置、動き検出方法、及び、記憶媒体 | |
WO1999044369A1 (en) | Device and method for coding image | |
Jeon et al. | Real-time MPEG-2 video codec system using multiple digital signal processors | |
JPH09271028A (ja) | 動きベクトル検出回路 | |
JP2872105B2 (ja) | ディストーション算出装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040109 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |