JPH10327079A - 誤り訂正処理方法及びその装置 - Google Patents
誤り訂正処理方法及びその装置Info
- Publication number
- JPH10327079A JPH10327079A JP9133148A JP13314897A JPH10327079A JP H10327079 A JPH10327079 A JP H10327079A JP 9133148 A JP9133148 A JP 9133148A JP 13314897 A JP13314897 A JP 13314897A JP H10327079 A JPH10327079 A JP H10327079A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- error correction
- data
- correction processing
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2909—Product codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2927—Decoding strategies
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/43—Majority logic or threshold decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/618—Shortening and extension of codes
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【課題】誤り訂正符号の積符号を用いたフレーム・デー
タの誤り訂正処理方式において、フレーム・メモリの容
量を削減する。 【解決手段】第１、第２のサブフレーム・メモリに、第
１の誤り訂正処理後の現フレームのデータを前半及び後
半に分けて格納し、次フレームのデータの前半を第１の
誤り訂正処理後、第３のサブフレーム・メモリに格納終
了するまでに、前記第１、第２のサブフレーム・メモリ
のデータについて第２の誤り訂正処理をし、第１のサブ
フレーム・メモリの現フレームの前半データについて第
３の誤り訂正処理後に後処理部に出力処理を終了し、前
記出力処理終了した第１のサブフレーム・メモリに第１
の誤り訂正処理後の次フレームの後半データを格納する
ことを、第１、第２、第３のサブフレーム・メモリにつ
いて繰り返し実施する。
タの誤り訂正処理方式において、フレーム・メモリの容
量を削減する。 【解決手段】第１、第２のサブフレーム・メモリに、第
１の誤り訂正処理後の現フレームのデータを前半及び後
半に分けて格納し、次フレームのデータの前半を第１の
誤り訂正処理後、第３のサブフレーム・メモリに格納終
了するまでに、前記第１、第２のサブフレーム・メモリ
のデータについて第２の誤り訂正処理をし、第１のサブ
フレーム・メモリの現フレームの前半データについて第
３の誤り訂正処理後に後処理部に出力処理を終了し、前
記出力処理終了した第１のサブフレーム・メモリに第１
の誤り訂正処理後の次フレームの後半データを格納する
ことを、第１、第２、第３のサブフレーム・メモリにつ
いて繰り返し実施する。
Description
【０００１】
【発明の属する技術分野】本発明は、誤り訂正処理方式
に関し、特に、ＦＭ文字多重放送の内、ＤＡＲＣ（Ｄａ
ｔａ Ｒａｄｉｏ Ｃｈａｎｎｅｌ）方式の移動受信Ｆ
Ｍ多重放送用の誤り訂正処理方式に関する。
に関し、特に、ＦＭ文字多重放送の内、ＤＡＲＣ（Ｄａ
ｔａ Ｒａｄｉｏ Ｃｈａｎｎｅｌ）方式の移動受信Ｆ
Ｍ多重放送用の誤り訂正処理方式に関する。
【０００２】
【従来の技術】ＦＭ多重放送において、実用化されてい
る国際標準規格または日本標準規格の方式には、日本の
標準方式であるＤＡＲＣ（Ｄａｔａ Ｒａｄｉｏ Ｃｈ
ａｎｎｅｌ）と、固定受信方式、及びヨーロッパで研究
開発され国際標準方式となっているＲＤＳ（Ｒａｄｉｏ
Ｄａｔａ Ｓｙｓｔｅｍ）の三方式がある。この三方
式の誤り訂正符号はそれぞれ異なり、前記ＤＡＲＣは
（２７２，１９０）符号による積符号を、前記固定受信
方式は（２７２，１９０）符号を、前記ＲＤＳは（２
６，１６）符号を誤り訂正符号としている。
る国際標準規格または日本標準規格の方式には、日本の
標準方式であるＤＡＲＣ（Ｄａｔａ Ｒａｄｉｏ Ｃｈ
ａｎｎｅｌ）と、固定受信方式、及びヨーロッパで研究
開発され国際標準方式となっているＲＤＳ（Ｒａｄｉｏ
Ｄａｔａ Ｓｙｓｔｅｍ）の三方式がある。この三方
式の誤り訂正符号はそれぞれ異なり、前記ＤＡＲＣは
（２７２，１９０）符号による積符号を、前記固定受信
方式は（２７２，１９０）符号を、前記ＲＤＳは（２
６，１６）符号を誤り訂正符号としている。
【０００３】前記積符号とは、行／列の両方向の誤り訂
正が可能なように、データの行方向と、データの列方向
の両方向のデータ・ビットに誤り訂正符号を付加するよ
うに構成した誤り訂正符号のことである。ＤＡＲＣ方式
では、２７２個のブロックデータを１フレームデータと
し、また１ブロックデータはＤＲＣを含む１９０ビット
のデータ部と、８２ビットのパリティ部とで構成されて
おり、約１８ｍｓの時間をかけて１ブロックデータを伝
送する。従って、１フレームデータを伝送するのにかか
る時間は約５秒である。この１フレームが（２７２，１
９０）の積符号を構成している。
正が可能なように、データの行方向と、データの列方向
の両方向のデータ・ビットに誤り訂正符号を付加するよ
うに構成した誤り訂正符号のことである。ＤＡＲＣ方式
では、２７２個のブロックデータを１フレームデータと
し、また１ブロックデータはＤＲＣを含む１９０ビット
のデータ部と、８２ビットのパリティ部とで構成されて
おり、約１８ｍｓの時間をかけて１ブロックデータを伝
送する。従って、１フレームデータを伝送するのにかか
る時間は約５秒である。この１フレームが（２７２，１
９０）の積符号を構成している。
【０００４】次に、ＤＡＲＣにおけるフレームフォーマ
ットＢ（国内）の構成を、図１５に示す。このフォーマ
ットは、パリティブロックが、データブロックの間にイ
ンターリーブされている形で送信さている為、実際に縦
方向誤り訂正を行う時には、このインターリーブを解除
した状態、つまりフレームデータの先頭から１９０ブロ
ックのデータブロックがあり、その後に８２ブロックの
パリティブロックが続くフォーマットにする必要があ
る。
ットＢ（国内）の構成を、図１５に示す。このフォーマ
ットは、パリティブロックが、データブロックの間にイ
ンターリーブされている形で送信さている為、実際に縦
方向誤り訂正を行う時には、このインターリーブを解除
した状態、つまりフレームデータの先頭から１９０ブロ
ックのデータブロックがあり、その後に８２ブロックの
パリティブロックが続くフォーマットにする必要があ
る。
【０００５】前記（２７２，１９０）符号による積符号
の基本的な動作を図面を参照して説明する。
の基本的な動作を図面を参照して説明する。
【０００６】従来の誤り訂正処理方式は、図７に示すよ
うに、外部より入力された誤り訂正符号データを含む２
７２ビット構成のデータを１ブロックデータとして出力
するデータ入力部１と、前記ブロックデータを入力し、
誤り検出／訂正処理を行い、データの訂正が可能であれ
ば訂正処理済みブロックデータを出力し、データ復号が
不可能であればエラー信号２と訂正処理済みブロックデ
ータを出力する誤り訂正部３と、前記誤り訂正部３から
出力されたブロックデータを入力し、記憶するフレーム
メモリ部４とから構成されている。図８のフローチャー
トに沿って説明すると、まず図７のデータ入力部１に入
力された２７２ビットのブロックデータを図７の誤り訂
正部３へ転送する。図７に記載の誤り訂正部３では、転
送された前記ブロックデータの誤り検出処理を行う。誤
りが検出されなければ、正常データとみなされ前記ブロ
ックデータは図７のフレームメモリ部４へ出力し記憶さ
れる。また、誤りが検出された場合は、図７の誤り訂正
部３で誤り訂正処理を行い、その結果、誤り訂正処理後
ブロックデータは、図７のフレームメモリ部４へ出力し
記憶される。この時、前記訂正処理後のブロックデータ
に誤りがあれば、図７のエラー信号２を“能動”とし、
また誤りが無ければ“非能動”とする。
うに、外部より入力された誤り訂正符号データを含む２
７２ビット構成のデータを１ブロックデータとして出力
するデータ入力部１と、前記ブロックデータを入力し、
誤り検出／訂正処理を行い、データの訂正が可能であれ
ば訂正処理済みブロックデータを出力し、データ復号が
不可能であればエラー信号２と訂正処理済みブロックデ
ータを出力する誤り訂正部３と、前記誤り訂正部３から
出力されたブロックデータを入力し、記憶するフレーム
メモリ部４とから構成されている。図８のフローチャー
トに沿って説明すると、まず図７のデータ入力部１に入
力された２７２ビットのブロックデータを図７の誤り訂
正部３へ転送する。図７に記載の誤り訂正部３では、転
送された前記ブロックデータの誤り検出処理を行う。誤
りが検出されなければ、正常データとみなされ前記ブロ
ックデータは図７のフレームメモリ部４へ出力し記憶さ
れる。また、誤りが検出された場合は、図７の誤り訂正
部３で誤り訂正処理を行い、その結果、誤り訂正処理後
ブロックデータは、図７のフレームメモリ部４へ出力し
記憶される。この時、前記訂正処理後のブロックデータ
に誤りがあれば、図７のエラー信号２を“能動”とし、
また誤りが無ければ“非能動”とする。
【０００７】上記の誤り検出／訂正処理を２７２回行う
ことにより、図３に示すフレームメモリには１フレーム
分、つまり２７２個のブロックデータの誤り訂正処理後
データが記憶されていることになる。図９で“●”印
は、誤り訂正処理後の誤りビット位置の例を示したもの
である。以上で１フレーム分の行方向１回目の誤り検出
／訂正処理が終了したことになる。
ことにより、図３に示すフレームメモリには１フレーム
分、つまり２７２個のブロックデータの誤り訂正処理後
データが記憶されていることになる。図９で“●”印
は、誤り訂正処理後の誤りビット位置の例を示したもの
である。以上で１フレーム分の行方向１回目の誤り検出
／訂正処理が終了したことになる。
【０００８】次に、図９のフレームメモリの列方向の誤
り検出／訂正処理を行う。フローチャートは図１０を参
照して説明する。図７のフレームメモリ部４に記憶して
ある１フレーム分のブロックデータの列方向の２７２ビ
ットを、図１の誤り訂正部３へ転送し、横方向１回目の
誤り検出／訂正処理と同じ様に縦方向の誤り検出／訂正
処理を行う。
り検出／訂正処理を行う。フローチャートは図１０を参
照して説明する。図７のフレームメモリ部４に記憶して
ある１フレーム分のブロックデータの列方向の２７２ビ
ットを、図１の誤り訂正部３へ転送し、横方向１回目の
誤り検出／訂正処理と同じ様に縦方向の誤り検出／訂正
処理を行う。
【０００９】前記の列方向の誤り検出／訂正処理を２７
２回行うことにより、図１１に示すフレームメモリには
１フレーム分、つまり２７２個のブロックデータの行方
向１回目及び列方向の誤り訂正処理後データが記憶され
ていることになる。
２回行うことにより、図１１に示すフレームメモリには
１フレーム分、つまり２７２個のブロックデータの行方
向１回目及び列方向の誤り訂正処理後データが記憶され
ていることになる。
【００１０】図１０で“○”印は、列方向の誤り訂正処
理により、本来のデータに訂正されたビット位置であ
る。また“●”印は、行方向１回目、及び列方向の誤り
訂正処理後の誤りビット位置の例を示したものである。
理により、本来のデータに訂正されたビット位置であ
る。また“●”印は、行方向１回目、及び列方向の誤り
訂正処理後の誤りビット位置の例を示したものである。
【００１１】更に、図１１のフレームメモリの行方向２
回目の誤り検出／訂正処理を行う。図１２のフローチャ
ートを参照して説明する。図１１のフレームデータを記
憶している図７のフレームメモリ部４から行方向のブロ
ックデータである２７２ビットを図７の誤り訂正部３へ
転送し、行方向１回目の誤り検出／訂正処理と同様に行
方向２回目の誤り検出／訂正処理を行う。
回目の誤り検出／訂正処理を行う。図１２のフローチャ
ートを参照して説明する。図１１のフレームデータを記
憶している図７のフレームメモリ部４から行方向のブロ
ックデータである２７２ビットを図７の誤り訂正部３へ
転送し、行方向１回目の誤り検出／訂正処理と同様に行
方向２回目の誤り検出／訂正処理を行う。
【００１２】前記の行方向２回目の誤り検出／訂正処理
を２７２回行うことにより、図１３に示すフレームメモ
リには１フレーム分、つまり２７２ブロックデータの行
方向１回目及び列方向、更に行方向２回目の誤り訂正処
理後データが記憶されていることになる。図１３に示す
“●”印は、行方向１、２回目、及び列方向の誤り訂正
処理後の誤りビット位置の例を示したものである。また
“○”印は、行方向２回目の誤り訂正処理により本来の
データに訂正されたビット位置の例を示したものであ
る。
を２７２回行うことにより、図１３に示すフレームメモ
リには１フレーム分、つまり２７２ブロックデータの行
方向１回目及び列方向、更に行方向２回目の誤り訂正処
理後データが記憶されていることになる。図１３に示す
“●”印は、行方向１、２回目、及び列方向の誤り訂正
処理後の誤りビット位置の例を示したものである。また
“○”印は、行方向２回目の誤り訂正処理により本来の
データに訂正されたビット位置の例を示したものであ
る。
【００１３】以上が１フレームデータに関する誤り訂正
処理の内容である。
処理の内容である。
【００１４】ここで図１４に示す通り、フレームメモリ
の構成は、フレームメモリＡとフレームメモリＢの２つ
に別れており、フレームメモリ容量は２フレーム分の容
量、つまり約１８Ｋバイトである。
の構成は、フレームメモリＡとフレームメモリＢの２つ
に別れており、フレームメモリ容量は２フレーム分の容
量、つまり約１８Ｋバイトである。
【００１５】フレームメモリＡ，Ｂには、フレームデー
タの先頭から、１９０ブロックのデータ部が、その後８
２ブロックのパリティ部が配置される。
タの先頭から、１９０ブロックのデータ部が、その後８
２ブロックのパリティ部が配置される。
【００１６】フレームメモリＡに２７２個のブロックデ
ータが蓄積されたら、次のフレームデータの２７２個の
ブロックデータをフレームメモリＢに蓄積し始める。こ
の時、フレームメモリＢに２７２個のブロックデータが
全て蓄積される前に、フレームメモリＡにある２７２個
のブロックデータの列方向、及び行方向２回目の誤り訂
正処理を終了させなければならない。従って、１フレー
ムデータが蓄積されるまでに行う誤り訂正処理の回数
は、受信中のデータブロックの行方向１回目誤り訂正処
理を含めると、行方向１回目誤り訂正処理が２７２回、
列方向誤り訂正処理が２７２回、行方向２回目誤り訂正
処理が、１９０回、計７３４回という事になる。従っ
て、１ブロックデータ受信期間内に横方向１回目と縦方
向を２回、または横方向２回目を２回の計３回の誤り訂
正処理が必要になる。
ータが蓄積されたら、次のフレームデータの２７２個の
ブロックデータをフレームメモリＢに蓄積し始める。こ
の時、フレームメモリＢに２７２個のブロックデータが
全て蓄積される前に、フレームメモリＡにある２７２個
のブロックデータの列方向、及び行方向２回目の誤り訂
正処理を終了させなければならない。従って、１フレー
ムデータが蓄積されるまでに行う誤り訂正処理の回数
は、受信中のデータブロックの行方向１回目誤り訂正処
理を含めると、行方向１回目誤り訂正処理が２７２回、
列方向誤り訂正処理が２７２回、行方向２回目誤り訂正
処理が、１９０回、計７３４回という事になる。従っ
て、１ブロックデータ受信期間内に横方向１回目と縦方
向を２回、または横方向２回目を２回の計３回の誤り訂
正処理が必要になる。
【００１７】これらの処理をフレームメモリＡ，フレー
ムメモリＢに対して交互に行う。
ムメモリＢに対して交互に行う。
【００１８】
【発明が解決しようとする課題】前述したように従来の
誤り訂正処理方式では、１つのブロックデータを受信す
る毎に、行方向１回目の誤り訂正処理を行い、訂正処理
後インターリーブを解除し、フレームメモリへ蓄積す
る。フレームメモリに行方向１回目誤り訂正処理後デー
タを１フレームデータ分蓄積したところで、その１フレ
ームデータの列方向誤り訂正を２７２ブロック分行い、
更に行方向２回目誤り訂正を１９０ブロック分（残り８
２のブロックデータはパリティブロックの為、行方向２
回目誤り訂正処理は必要ない）行う。
誤り訂正処理方式では、１つのブロックデータを受信す
る毎に、行方向１回目の誤り訂正処理を行い、訂正処理
後インターリーブを解除し、フレームメモリへ蓄積す
る。フレームメモリに行方向１回目誤り訂正処理後デー
タを１フレームデータ分蓄積したところで、その１フレ
ームデータの列方向誤り訂正を２７２ブロック分行い、
更に行方向２回目誤り訂正を１９０ブロック分（残り８
２のブロックデータはパリティブロックの為、行方向２
回目誤り訂正処理は必要ない）行う。
【００１９】ここで、列方向訂正処理実行中には次フレ
ームデータの各ブロックの行方向１回目誤り訂正処理、
またインターリーブ解除処理、その後のフレームメモリ
への蓄積処理を行うが、フレームメモリの制御を簡単に
するため、別にもう１フレーム分のフレームメモリを必
要としていた。
ームデータの各ブロックの行方向１回目誤り訂正処理、
またインターリーブ解除処理、その後のフレームメモリ
への蓄積処理を行うが、フレームメモリの制御を簡単に
するため、別にもう１フレーム分のフレームメモリを必
要としていた。
【００２０】１フレーム分のフレームメモリ容量は、約
９Ｋバイトであり、２フレーム分のフレームメモリが必
要となる為、フレームメモリ容量は約１８Ｋバイトとな
る。
９Ｋバイトであり、２フレーム分のフレームメモリが必
要となる為、フレームメモリ容量は約１８Ｋバイトとな
る。
【００２１】また、マイクロコンピュータの内蔵周辺ハ
ードウエアで誤り訂正処理を行わせる為にフレームメモ
リを内蔵させるとなると、１８Ｋバイトの容量の為、チ
ップサイズへの影響を避けることは出来ないという問題
点もある。
ードウエアで誤り訂正処理を行わせる為にフレームメモ
リを内蔵させるとなると、１８Ｋバイトの容量の為、チ
ップサイズへの影響を避けることは出来ないという問題
点もある。
【００２２】従って、積符号を用いた誤り訂正方式で
は、列方向訂正処理実行中にも次フレームデータのブロ
ックデータの行方向１回目誤り訂正処理、またインター
リーブ処理が施されていれば、インターリーブ解除処
理、その後のフレームメモリへの蓄積処理を行わなけれ
ばならない。インターリーブ解除処理を行い、且つフレ
ームメモリの制御を簡単に行うには別にもう１フレーム
分のフレームメモリを用意するか、フレームメモリの構
成を工夫することが必要であった。
は、列方向訂正処理実行中にも次フレームデータのブロ
ックデータの行方向１回目誤り訂正処理、またインター
リーブ処理が施されていれば、インターリーブ解除処
理、その後のフレームメモリへの蓄積処理を行わなけれ
ばならない。インターリーブ解除処理を行い、且つフレ
ームメモリの制御を簡単に行うには別にもう１フレーム
分のフレームメモリを用意するか、フレームメモリの構
成を工夫することが必要であった。
【００２３】
【課題を解決するための手段】前記課題を解決するた
め、本発明の誤り訂正処理方式では、Ｎ行Ｎ列のビット
・データで１つのフレームを構成するフレーム・データ
について、行単位を１つのブロック・データとして送受
し、前記ブロック・データはＬビットのデータ・ビット
とＭビットの誤り訂正符号ビット（Ｌ＋Ｍ＝Ｎ）とで構
成され、前記ブロック・データを受信する毎に第１の誤
り訂正処理を実施し、前記第１の誤り訂正処理後のブロ
ック・データを第１のサブフレーム・メモリに格納し、
前記第１のサブフレーム・メモリに、現フレームの前半
のフレーム・データの格納が終了したとき、現フレーム
の後半のブロック・データを前記第１の誤り訂正処理後
に第２のサブフレーム・メモリに格納し、前記第２のサ
ブフレーム・メモリに、現フレームの後半のフレーム・
データの格納が終了して１フレーム分の現フレーム・デ
ータが揃ったとき、第２の誤り訂正処理を前記第１、第
２のサブフレーム・メモリに格納した現フレーム・デー
タの列毎に実行し、前記第２の誤り訂正処理後の列デー
タを前記第１、第２のサブフレーム・メモリの元の列位
置に格納し、次に第３の誤り訂正処理を前記第１、第２
のサブフレーム・メモリに格納した現フレーム・データ
の行毎に実行し、前記第３の誤り訂正処理後のＬビット
のデータ・ビット部を後処理部に出力処理するととも
に、現フレームに続く次フレームのブロック・データを
受信する毎に第１の誤り訂正処理を実行し、前記第１の
誤り訂正処理後のブロック・データを第３のサブフレー
ム・メモリに格納し、前記第３のサブフレーム・メモリ
に次フレームの前半のフレーム・データの格納が終了す
る以前に、前記第１のサブフレーム・メモリに格納した
現フレーム・データについて、前記第３の誤り訂正処理
及び後処理部へのデータ・ビットの出力処理を終了する
ようにして、前記次フレームの後半のブロック・データ
を受信する毎に前記第１の誤り訂正処理を実行し、後処
理部にデータ・ビットの出力処理を終了した前記第１の
サブフレーム・メモリに格納し、前記第１のサブフレー
ム・メモリに次フレームの後半のフレーム・データの格
納が終了する以前に、前記第２のサブフレーム・メモリ
に格納した現フレームの後半のフレーム・データについ
て前記第３の誤り訂正処理と後処理部へのデータ・ビッ
ト出力処理とを終了するようにして、現フレーム・デー
タの前記第３の誤り訂正処理及び後処理部へのデータ・
ビットの出力処理と次フレーム・データの第１の誤り訂
正処理及びフレーム・メモリへの格納処理を、前記第
１、第２及び第３のサブフレーム・メモリを順次に循環
して使用して実行する誤り訂正処理方法にした。また、
前記第１、第２及び第３のサブフレーム・メモリのメモ
リ容量を、前記フレーム・データの半分（Ｎが偶数のと
きには｛Ｎ／２｝行Ｎ列、Ｎが奇数のときには｛［Ｎ／
２］＋１｝行Ｎ列、［］はガウスの記号）のメモリ容量
にして前記誤り訂正方法を実行する誤り訂正処理装置と
した。また、前記誤り訂正符号がパリテイー検査符号で
ある場合に、本発明の誤り訂正処理方法または装置を適
用した。また、前記誤り訂正符号が（２７２，１９０）
短縮化差集合巡回符号である場合に、本発明の誤り訂正
処理方法または装置を適用した。また、前記フレーム・
データがＦＭ多重放送のＤＡＲＣ（Ｄａｔａ Ｒａｄｉ
ｏ Ｃｈａｎｎｅｌ）方式のフレーム・データである場
合に、本発明の誤り訂正処理方法または装置を適用し
た。
め、本発明の誤り訂正処理方式では、Ｎ行Ｎ列のビット
・データで１つのフレームを構成するフレーム・データ
について、行単位を１つのブロック・データとして送受
し、前記ブロック・データはＬビットのデータ・ビット
とＭビットの誤り訂正符号ビット（Ｌ＋Ｍ＝Ｎ）とで構
成され、前記ブロック・データを受信する毎に第１の誤
り訂正処理を実施し、前記第１の誤り訂正処理後のブロ
ック・データを第１のサブフレーム・メモリに格納し、
前記第１のサブフレーム・メモリに、現フレームの前半
のフレーム・データの格納が終了したとき、現フレーム
の後半のブロック・データを前記第１の誤り訂正処理後
に第２のサブフレーム・メモリに格納し、前記第２のサ
ブフレーム・メモリに、現フレームの後半のフレーム・
データの格納が終了して１フレーム分の現フレーム・デ
ータが揃ったとき、第２の誤り訂正処理を前記第１、第
２のサブフレーム・メモリに格納した現フレーム・デー
タの列毎に実行し、前記第２の誤り訂正処理後の列デー
タを前記第１、第２のサブフレーム・メモリの元の列位
置に格納し、次に第３の誤り訂正処理を前記第１、第２
のサブフレーム・メモリに格納した現フレーム・データ
の行毎に実行し、前記第３の誤り訂正処理後のＬビット
のデータ・ビット部を後処理部に出力処理するととも
に、現フレームに続く次フレームのブロック・データを
受信する毎に第１の誤り訂正処理を実行し、前記第１の
誤り訂正処理後のブロック・データを第３のサブフレー
ム・メモリに格納し、前記第３のサブフレーム・メモリ
に次フレームの前半のフレーム・データの格納が終了す
る以前に、前記第１のサブフレーム・メモリに格納した
現フレーム・データについて、前記第３の誤り訂正処理
及び後処理部へのデータ・ビットの出力処理を終了する
ようにして、前記次フレームの後半のブロック・データ
を受信する毎に前記第１の誤り訂正処理を実行し、後処
理部にデータ・ビットの出力処理を終了した前記第１の
サブフレーム・メモリに格納し、前記第１のサブフレー
ム・メモリに次フレームの後半のフレーム・データの格
納が終了する以前に、前記第２のサブフレーム・メモリ
に格納した現フレームの後半のフレーム・データについ
て前記第３の誤り訂正処理と後処理部へのデータ・ビッ
ト出力処理とを終了するようにして、現フレーム・デー
タの前記第３の誤り訂正処理及び後処理部へのデータ・
ビットの出力処理と次フレーム・データの第１の誤り訂
正処理及びフレーム・メモリへの格納処理を、前記第
１、第２及び第３のサブフレーム・メモリを順次に循環
して使用して実行する誤り訂正処理方法にした。また、
前記第１、第２及び第３のサブフレーム・メモリのメモ
リ容量を、前記フレーム・データの半分（Ｎが偶数のと
きには｛Ｎ／２｝行Ｎ列、Ｎが奇数のときには｛［Ｎ／
２］＋１｝行Ｎ列、［］はガウスの記号）のメモリ容量
にして前記誤り訂正方法を実行する誤り訂正処理装置と
した。また、前記誤り訂正符号がパリテイー検査符号で
ある場合に、本発明の誤り訂正処理方法または装置を適
用した。また、前記誤り訂正符号が（２７２，１９０）
短縮化差集合巡回符号である場合に、本発明の誤り訂正
処理方法または装置を適用した。また、前記フレーム・
データがＦＭ多重放送のＤＡＲＣ（Ｄａｔａ Ｒａｄｉ
ｏ Ｃｈａｎｎｅｌ）方式のフレーム・データである場
合に、本発明の誤り訂正処理方法または装置を適用し
た。
【００２４】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して説明する。図１は本発明の実施の形態の
誤り訂正処理方式におけるフレームメモリの構成図であ
る。本誤り訂正処理方式の構成は、図７に示す通り、外
部より入力された誤り訂正データを含む２７２ビット構
成のデータブロックを１ブロックデータとして出力する
データ入力部１と、前記ブロックデータを入力し、誤り
検出／訂正処理を行い、データの訂正が可能であれば訂
正処理済みブロックデータを出力し、データの訂正が不
可能であればエラー信号２と訂正処理済みブロックデー
タを出力する誤り訂正部３と、列方向訂正または行方向
２回目訂正をする為に一時的にブロックデータを記憶す
るフレームメモリ部４とから構成されている。
図面を参照して説明する。図１は本発明の実施の形態の
誤り訂正処理方式におけるフレームメモリの構成図であ
る。本誤り訂正処理方式の構成は、図７に示す通り、外
部より入力された誤り訂正データを含む２７２ビット構
成のデータブロックを１ブロックデータとして出力する
データ入力部１と、前記ブロックデータを入力し、誤り
検出／訂正処理を行い、データの訂正が可能であれば訂
正処理済みブロックデータを出力し、データの訂正が不
可能であればエラー信号２と訂正処理済みブロックデー
タを出力する誤り訂正部３と、列方向訂正または行方向
２回目訂正をする為に一時的にブロックデータを記憶す
るフレームメモリ部４とから構成されている。
【００２５】次に本実施形態の動作を図１のフレームメ
モリ構成図、図２〜図６のフレームメモリ状態遷移図を
参照して説明する。
モリ構成図、図２〜図６のフレームメモリ状態遷移図を
参照して説明する。
【００２６】フレームメモリの構成を、第１のサブフレ
ームメモリＡと第２のサブフレームメモリＢと、第３の
サブフレームメモリＣの３つに分割し、フレームメモリ
容量は１．５フレーム分の容量、つまり約１３．５Ｋバ
イトとする。
ームメモリＡと第２のサブフレームメモリＢと、第３の
サブフレームメモリＣの３つに分割し、フレームメモリ
容量は１．５フレーム分の容量、つまり約１３．５Ｋバ
イトとする。
【００２７】ここで、１ブロックデータ受信期間内に行
われる誤り訂正処理を次の２パターンに分ける。１つ
は、行方向１回目誤り訂正処理を１ブロック、列方向誤
り訂正処理を４ブロック行う。もう１つは行方向１回目
誤り訂正処理を１ブロック、行方向２回目誤り訂正処理
を１ブロック行う。
われる誤り訂正処理を次の２パターンに分ける。１つ
は、行方向１回目誤り訂正処理を１ブロック、列方向誤
り訂正処理を４ブロック行う。もう１つは行方向１回目
誤り訂正処理を１ブロック、行方向２回目誤り訂正処理
を１ブロック行う。
【００２８】第１，第２及び第３のサブフレームメモリ
Ａ，Ｂ，Ｃには先頭から、９５個のデータブロックが、
その後４１個のパリティブロックが格納される。
Ａ，Ｂ，Ｃには先頭から、９５個のデータブロックが、
その後４１個のパリティブロックが格納される。
【００２９】次にフレームメモリの状態遷移を図２〜図
５を用いて説明する。
５を用いて説明する。
【００３０】図２は、第１及び第２のサブフレームメモ
リＡ，ＢにフレームＮｏ．１のフレームデータを格納し
たところである。当然、前記第１及び第２のサブフレー
ムメモリＡ，Ｂに１フレーム分のフレームデータを格納
するまで、列方向の訂正処理は行えない。
リＡ，ＢにフレームＮｏ．１のフレームデータを格納し
たところである。当然、前記第１及び第２のサブフレー
ムメモリＡ，Ｂに１フレーム分のフレームデータを格納
するまで、列方向の訂正処理は行えない。
【００３１】図３は、前記第１及び第２のサブフレーム
メモリＡ，Ｂに１フレーム分のフレームデータが格納さ
れたところで列方向誤り訂正処理を開始し、受信中のフ
レームＮｏ．２の６９個のブロックデータを第３のサブ
フレームメモリＣに格納する時点では、前記第１及び第
２のサブフレームメモリＡ，Ｂの全ての列方向誤り訂正
処理が終了している。
メモリＡ，Ｂに１フレーム分のフレームデータが格納さ
れたところで列方向誤り訂正処理を開始し、受信中のフ
レームＮｏ．２の６９個のブロックデータを第３のサブ
フレームメモリＣに格納する時点では、前記第１及び第
２のサブフレームメモリＡ，Ｂの全ての列方向誤り訂正
処理が終了している。
【００３２】図４は、受信中のフレームＮｏ．２のブロ
ックＮｏ．１３６を前記第３のフレームメモリＣに格納
する時点では、前記第１のサブフレームメモリＡのブロ
ックＮｏ．６７迄の行方向２回目誤り訂正処理が終了し
ている。
ックＮｏ．１３６を前記第３のフレームメモリＣに格納
する時点では、前記第１のサブフレームメモリＡのブロ
ックＮｏ．６７迄の行方向２回目誤り訂正処理が終了し
ている。
【００３３】図５は、前記第１のサブフレームメモリＡ
のブロックＮｏ．１〜６７が既に行方向２回目誤り訂正
処理を終了して空き領域となっているため、受信中のフ
レームＮｏ．２のブロック１３７〜２７２の格納は、前
記第１のサブフレーム・メモリＡの先頭から上書きする
事になる。前フレームデータであるフレームＮｏ．１の
ブロックＮｏ．１９０迄の行方向２回目誤り訂正処理が
終了するのはフレームＮｏ．２の残り１３ブロックのと
ころである。
のブロックＮｏ．１〜６７が既に行方向２回目誤り訂正
処理を終了して空き領域となっているため、受信中のフ
レームＮｏ．２のブロック１３７〜２７２の格納は、前
記第１のサブフレーム・メモリＡの先頭から上書きする
事になる。前フレームデータであるフレームＮｏ．１の
ブロックＮｏ．１９０迄の行方向２回目誤り訂正処理が
終了するのはフレームＮｏ．２の残り１３ブロックのと
ころである。
【００３４】図６は、前記第１，第２及び第３のサブフ
レーム・メモリへのフレームデータの格納状態の遷移を
示したものである。
レーム・メモリへのフレームデータの格納状態の遷移を
示したものである。
【００３５】以上の通り、従来の処理と本案の処理では
フレーム・メモリへのデータ格納方法の違いがあるが、
１フレーム受信期間に行う誤り訂正処理は、同じ回数の
誤り訂正処理を行う為、従来の誤り訂正処理能力と同性
能でよいという事になる。
フレーム・メモリへのデータ格納方法の違いがあるが、
１フレーム受信期間に行う誤り訂正処理は、同じ回数の
誤り訂正処理を行う為、従来の誤り訂正処理能力と同性
能でよいという事になる。
【００３６】本発明は、ＦＭ多重放送以外の分野におい
ても、積符号による誤り訂正処理方式を用いたものであ
れば、十分適用可能である。
ても、積符号による誤り訂正処理方式を用いたものであ
れば、十分適用可能である。
【００３７】
【発明の効果】以上説明した通り、本発明はフレームメ
モリをサブフレーム・メモリＡ，Ｂ，Ｃに分割し、更に
データ部、パリティ部と分割した構成にして、半分のフ
レームデータを受け付ける間に前フレームの２７２ブロ
ックの列方向誤り訂正処理と６７ブロックの行方向２回
目誤り訂正処理を行う為、残り半分のフレームデータの
各ブロックは、前フレームデータの先頭を格納していた
サブフレーム・メモリの領域に格納（上書き）すること
ができ、またフレームメモリの制御、及び管理が簡単に
なりフレームメモリの全容量を１．５フレーム迄削減で
きるという効果がある。
モリをサブフレーム・メモリＡ，Ｂ，Ｃに分割し、更に
データ部、パリティ部と分割した構成にして、半分のフ
レームデータを受け付ける間に前フレームの２７２ブロ
ックの列方向誤り訂正処理と６７ブロックの行方向２回
目誤り訂正処理を行う為、残り半分のフレームデータの
各ブロックは、前フレームデータの先頭を格納していた
サブフレーム・メモリの領域に格納（上書き）すること
ができ、またフレームメモリの制御、及び管理が簡単に
なりフレームメモリの全容量を１．５フレーム迄削減で
きるという効果がある。
【図１】本発明を適用するフレームメモリ構成の一例を
示す図である。
示す図である。
【図２】本発明によるフレームメモリの状態遷移図１で
ある。
ある。
【図３】本発明によるフレームメモリの状態遷移図２で
ある。
ある。
【図４】本発明によるフレームメモリの状態遷移図３で
ある。
ある。
【図５】本発明によるフレームメモリの状態遷移図４で
ある。
ある。
【図６】本発明によるフレームメモリの状態遷移図５で
ある。
ある。
【図７】従来の誤り訂正処理方式の構成図である。
【図８】従来の行方向１回目訂正開始から訂正処理終了
迄のフローチャートである。
迄のフローチャートである。
【図９】従来の行方向１回目処理終了時のフレームデー
タの一例を示す図である。
タの一例を示す図である。
【図１０】従来の列方向訂正開始から訂正処理終了まで
のフローチャートである。
のフローチャートである。
【図１１】従来の列方向訂正処理終了時のフレームデー
タの一例を示す図である。
タの一例を示す図である。
【図１２】従来の行方向２回目訂正開始から訂正処理終
了迄のフローチャートである。
了迄のフローチャートである。
【図１３】従来の行方向２回目訂正処理終了時のフレー
ムデータの一例を示す図である。
ムデータの一例を示す図である。
【図１４】従来のフレームメモリの構成図である。
【図１５】ＦＭ多重放送におけるＤＡＲＣ方式のフレー
ムフォーマットＢのフレーム・データ構成図である。
ムフォーマットＢのフレーム・データ構成図である。
１ データ入力部 ２ エラー信号 ３ 誤り訂正部 ４ フレームメモリ部 ９ 行方向１回目の誤り訂正処理後の誤りビット位置 １０ 列方向の誤り訂正処理により本来のデータに訂
正されたビット位置 １１ 行方向１回目、及び列方向の誤り訂正処理後の
誤りビット位置 １２ 行方向１、２回目、及び列方向の誤り訂正処理
後の誤りビット位置 １３ 行方向２回目の誤り訂正処理により本来のデー
タに訂正されたビット位置
正されたビット位置 １１ 行方向１回目、及び列方向の誤り訂正処理後の
誤りビット位置 １２ 行方向１、２回目、及び列方向の誤り訂正処理
後の誤りビット位置 １３ 行方向２回目の誤り訂正処理により本来のデー
タに訂正されたビット位置
Claims (5)
- 【請求項１】 Ｎ行Ｎ列のビット・データで１つのフレ
ームを構成するフレーム・データについて、行単位を１
つのブロック・データとして送受し、前記ブロック・デ
ータはＬビットのデータ・ビットとＭビットの誤り訂正
符号ビット（Ｌ＋Ｍ＝Ｎ）とで構成され、前記ブロック
・データを受信する毎に第１の誤り訂正処理を実施し、
前記第１の誤り訂正処理後のブロック・データを第１の
サブフレーム・メモリに格納し、前記第１のサブフレー
ム・メモリに、現フレームの前半のフレーム・データの
格納が終了したとき、現フレームの後半のブロック・デ
ータを前記第１の誤り訂正処理後に第２のサブフレーム
・メモリに格納し、前記第２のサブフレーム・メモリ
に、現フレームの後半のフレーム・データの格納が終了
して１フレーム分の現フレーム・データが揃ったとき、
第２の誤り訂正処理を前記第１、第２のサブフレーム・
メモリに格納した現フレーム・データの列毎に実行し、
前記第２の誤り訂正処理後の列データを前記第１、第２
のサブフレーム・メモリの元の列位置に格納し、次に第
３の誤り訂正処理を前記第１、第２のサブフレーム・メ
モリに格納した現フレーム・データの行毎に実行し、前
記第３の誤り訂正処理後のＬビットのデータ・ビット部
を後処理部に出力処理するとともに、現フレームに続く
次フレームのブロック・データを受信する毎に第１の誤
り訂正処理を実行し、前記第１の誤り訂正処理後のブロ
ック・データを第３のサブフレーム・メモリに格納し、
前記第３のサブフレーム・メモリに次フレームの前半の
フレーム・データの格納が終了する以前に、前記第１の
サブフレーム・メモリに格納した現フレーム・データに
ついて、前記第３の誤り訂正処理及び後処理部へのデー
タ・ビットの出力処理を終了するようにして、前記次フ
レームの後半のブロック・データを受信する毎に前記第
１の誤り訂正処理を実行し、後処理部にデータ・ビット
の出力処理を終了した前記第１のサブフレーム・メモリ
に格納し、前記第１のサブフレーム・メモリに次フレー
ムの後半のフレーム・データの格納が終了する以前に、
前記第２のサブフレーム・メモリに格納した現フレーム
の後半のフレーム・データについて前記第３の誤り訂正
処理と後処理部へのデータ・ビット出力処理とを終了す
るようにして、現フレーム・データの前記第３の誤り訂
正処理及び後処理部へのデータ・ビットの出力処理と次
フレーム・データの第１の誤り訂正処理及びフレーム・
メモリへの格納処理を、前記第１、第２及び第３のサブ
フレーム・メモリを順次に循環して使用して実行するよ
うにしたことを特徴とする誤り訂正処理方法。 - 【請求項２】 前記第１、第２及び第３のサブフレーム
・メモリのメモリ容量が、前記フレーム・データの半分
（Ｎが偶数のときには｛Ｎ／２｝行Ｎ列、Ｎが奇数のと
きには｛［Ｎ／２］＋１｝行Ｎ列、［］はガウスの記
号）のメモリ容量であることを特徴とする、請求項１記
載の誤り訂正処理方法を実行する誤り訂正処理装置。 - 【請求項３】 前記誤り訂正符号がパリテイー検査符号
であることを特徴とする請求項１記載の誤り訂正処理方
法または請求項２記載の誤り訂正処理装置。 - 【請求項４】 前記誤り訂正符号が（２７２，１９０）
短縮化差集合巡回符号であることを特徴とする請求項１
記載の誤り訂正処理方法または請求項２記載の誤り訂正
処理装置。 - 【請求項５】 前記フレーム・データがＦＭ多重放送の
ＤＡＲＣ（ＤａｔａＲａｄｉｏ Ｃｈａｎｎｅｌ）方式
のフレーム・データであることを特徴とする請求項４記
載の誤り訂正処理方法または誤り訂正処理装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13314897A JP3190853B2 (ja) | 1997-05-23 | 1997-05-23 | 誤り訂正処理方法及びその装置 |
| US09/056,020 US6101625A (en) | 1997-05-23 | 1998-04-06 | Method and apparatus for performing error correcting process with small memory capacity |
| TW087105773A TW367659B (en) | 1997-05-23 | 1998-04-14 | Method and apparatus for performing error correcting process with small memory capacity |
| EP98106935A EP0880236B1 (en) | 1997-05-23 | 1998-04-16 | Method and apparatus for performing error correcting process with small memory capacity |
| DE69800432T DE69800432T2 (de) | 1997-05-23 | 1998-04-16 | Verfahren und Gerät zur Durchführung eines Fehlerkorrekturprozesses mit kleiner Speicherkapazität |
| KR1019980017583A KR100309885B1 (ko) | 1997-05-23 | 1998-05-15 | 소용량으로오류정정처리를행하는방법및그장치 |
| CN98109618A CN1105356C (zh) | 1997-05-23 | 1998-05-25 | 以小存储器容量进行纠错处理的方法和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13314897A JP3190853B2 (ja) | 1997-05-23 | 1997-05-23 | 誤り訂正処理方法及びその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10327079A true JPH10327079A (ja) | 1998-12-08 |
| JP3190853B2 JP3190853B2 (ja) | 2001-07-23 |
Family
ID=15097850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13314897A Expired - Fee Related JP3190853B2 (ja) | 1997-05-23 | 1997-05-23 | 誤り訂正処理方法及びその装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6101625A (ja) |
| EP (1) | EP0880236B1 (ja) |
| JP (1) | JP3190853B2 (ja) |
| KR (1) | KR100309885B1 (ja) |
| CN (1) | CN1105356C (ja) |
| DE (1) | DE69800432T2 (ja) |
| TW (1) | TW367659B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3922819B2 (ja) * | 1998-09-21 | 2007-05-30 | 富士通株式会社 | 誤り訂正方法及び装置 |
| US6658620B1 (en) * | 2000-01-11 | 2003-12-02 | Northrop Grumman Corporation | Burst and packet wireless transmission using product codes with iterative decoding |
| CA2331191A1 (en) * | 2001-01-17 | 2002-07-17 | Vtech Communications, Ltd. | Long message broadcast in a wireless communication system |
| US7631242B2 (en) * | 2001-06-22 | 2009-12-08 | Broadcom Corporation | System, method and computer program product for mitigating burst noise in a communications system |
| AU2003230155A1 (en) * | 2002-05-28 | 2003-12-12 | Koninklijke Philips Electronics N.V. | Method of correcting an erroneous frame by a receiver |
| JP2004361731A (ja) * | 2003-06-05 | 2004-12-24 | Nec Corp | オーディオ復号装置及びオーディオ復号方法 |
| KR20060125692A (ko) * | 2003-08-29 | 2006-12-06 | 마츠시타 덴끼 산교 가부시키가이샤 | 오류 검출 장치, 및 오류 검출 방법 |
| DE10345438B4 (de) * | 2003-09-30 | 2005-09-15 | Siemens Ag | Verfahren und Vorrichtung zum Dekodieren von mittels paketorientierten Datenübertragungsnetzen übertragenen kodierten Datenpaketen und Verfahren und Vorrichtung zum Kodieren und Dekodieren von über paketorientierte Datenübertragungsnetze zu übertragende Datenpaketen |
| JP5166074B2 (ja) | 2008-02-29 | 2013-03-21 | 株式会社東芝 | 半導体記憶装置、その制御方法、および誤り訂正システム |
| JP5544773B2 (ja) * | 2009-07-22 | 2014-07-09 | ソニー株式会社 | エラー訂正装置、エラー訂正装置のメモリの制御方法および光ディスク記録再生装置 |
| CN105706059B (zh) * | 2013-09-27 | 2019-09-06 | 英特尔公司 | 非易失性存储器中的错误校正 |
| CN112667623A (zh) * | 2021-01-13 | 2021-04-16 | 张立旭 | 一种基于随机算法的分布式存储数据纠错方法及系统 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6455788A (en) * | 1987-08-25 | 1989-03-02 | Sharp Kk | Data interpolating device for digital signal |
| JP2673441B2 (ja) * | 1988-06-29 | 1997-11-05 | 株式会社ソフィア | パチンコ機 |
| JPH0376612A (ja) * | 1989-08-21 | 1991-04-02 | Asahi Chem Ind Co Ltd | 合成樹脂シートの製造方法及びその装置 |
| US5467361A (en) * | 1994-06-20 | 1995-11-14 | International Business Machines Corporation | Method and system for separate data and media maintenance within direct access storage devices |
| JP3424379B2 (ja) * | 1995-03-30 | 2003-07-07 | カシオ計算機株式会社 | 選択呼出受信装置 |
| JP3729213B2 (ja) * | 1995-06-05 | 2005-12-21 | ソニー株式会社 | 受信機 |
| US5920581A (en) * | 1996-05-31 | 1999-07-06 | Vtech Communications, Ltd. | Error detection method and apparatus for digital communication data packets |
| US5867510A (en) * | 1997-05-30 | 1999-02-02 | Motorola, Inc. | Method of and apparatus for decoding and processing messages |
-
1997
- 1997-05-23 JP JP13314897A patent/JP3190853B2/ja not_active Expired - Fee Related
-
1998
- 1998-04-06 US US09/056,020 patent/US6101625A/en not_active Expired - Fee Related
- 1998-04-14 TW TW087105773A patent/TW367659B/zh active
- 1998-04-16 DE DE69800432T patent/DE69800432T2/de not_active Expired - Fee Related
- 1998-04-16 EP EP98106935A patent/EP0880236B1/en not_active Expired - Lifetime
- 1998-05-15 KR KR1019980017583A patent/KR100309885B1/ko not_active IP Right Cessation
- 1998-05-25 CN CN98109618A patent/CN1105356C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1200509A (zh) | 1998-12-02 |
| TW367659B (en) | 1999-08-21 |
| US6101625A (en) | 2000-08-08 |
| DE69800432T2 (de) | 2001-08-23 |
| JP3190853B2 (ja) | 2001-07-23 |
| CN1105356C (zh) | 2003-04-09 |
| DE69800432D1 (de) | 2001-01-25 |
| EP0880236B1 (en) | 2000-12-20 |
| KR100309885B1 (ko) | 2001-12-17 |
| EP0880236A1 (en) | 1998-11-25 |
| KR19980087113A (ko) | 1998-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3190853B2 (ja) | 誤り訂正処理方法及びその装置 | |
| US7610544B2 (en) | Erasure generation in a forward-error-correcting communication system | |
| US5982294A (en) | Paging receiver which performs data communication protocol analysis through execution of control program | |
| JP2000068862A (ja) | 誤り訂正符号化装置 | |
| KR100261790B1 (ko) | 에러 정정/검출회로와 반도체 기억장치 | |
| EP0193188B1 (en) | Radio paging device having circuitry for rewriting a stored message with error-free characters | |
| KR100331414B1 (ko) | 인터리브된데이터스트림을디인터리브하기위한방법및장치 | |
| JP2568031B2 (ja) | 誤り検出及び訂正システム | |
| JP3891568B2 (ja) | 誤り訂正符号を復号化する方法及び装置 | |
| JP3169832B2 (ja) | フレーム構成のデジタル信号のデータ誤り訂正方法及びそれに利用する装置 | |
| JP3571304B2 (ja) | Ｃｄｍａシステムのインターリーバーメモリアクセス装置及びその方法 | |
| WO2006125157A2 (en) | Erasure generation in a forward-error-correcting communication system | |
| US20020184456A1 (en) | Interleaver memory access apparatus and method of mobile communication system | |
| JP3311463B2 (ja) | 誤り訂正装置 | |
| JPH10336157A (ja) | 受信データ処理回路 | |
| CN102457287A (zh) | 解码装置、方法和程序 | |
| JPS62189826A (ja) | 表示付無線選択呼出受信機 | |
| JP2004282787A (ja) | 信号送信装置および符号化装置 | |
| JP2561791B2 (ja) | Ｆｍ多重放送受信機 | |
| JPH1188199A (ja) | インタリーブ回路およびデインタリーブ回路 | |
| EP1830471A1 (en) | Apparatus and method for decoding data | |
| JPS61232726A (ja) | 誤り訂正装置 | |
| JPH01120130A (ja) | 誤り訂正・検出回路 | |
| US20040223552A1 (en) | System and method for information decoding using batched processing of independent parameters | |
| JPH0451653A (ja) | ファクシミリ放送受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010424 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |